KR100877609B1 - 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 - Google Patents

버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 Download PDF

Info

Publication number
KR100877609B1
KR100877609B1 KR1020070008911A KR20070008911A KR100877609B1 KR 100877609 B1 KR100877609 B1 KR 100877609B1 KR 1020070008911 A KR1020070008911 A KR 1020070008911A KR 20070008911 A KR20070008911 A KR 20070008911A KR 100877609 B1 KR100877609 B1 KR 100877609B1
Authority
KR
South Korea
Prior art keywords
data
error correction
flag
output
memory
Prior art date
Application number
KR1020070008911A
Other languages
English (en)
Other versions
KR20080070957A (ko
Inventor
김선권
이병훈
김기홍
이승원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070008911A priority Critical patent/KR100877609B1/ko
Priority to US11/830,461 priority patent/US8055978B2/en
Publication of KR20080070957A publication Critical patent/KR20080070957A/ko
Application granted granted Critical
Publication of KR100877609B1 publication Critical patent/KR100877609B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 메모리 시스템이 개시된다. 상기 반도체 메모리 시스템은 비휘발성 메모리로부터 출력되는 데이터를 버퍼링하는 버퍼 메모리를 통하여 상기 비휘발성 메모리에 저장된 데이터에 대한 오류 정정을 수행한다. 상기 버퍼 메모리는 호스트 인터페이스를 통하여 수신되는 읽기 커맨드와 상기 버퍼 메모리의 플래그 셀 어레이로부터 출력되는 플래그 데이터에 응답하여 상기 데이터의 오류 정정을 수행한다.
오류 정정, 버퍼 메모리, 메모리 카드, 플래그

Description

버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법{Semiconductor memory system performing data error correction using flag cell array of buffer memory and driving method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 반도체 메모리 시스템의 블럭도이다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 시스템의 블럭도이다.
도 3은 도 2에 도시된 버퍼 메모리의 블럭도이다.
도 4는 본 발명의 실시예에 따른 메모리 카드의 블럭도이다.
도 5는 호스트가 버퍼 메모리를 사용하지 않는 경우에 본 발명에 따른 반도체 메모리 시스템의 버퍼 메모리가 오류 정정을 수행하는 순서도이다.
도 6은 호스트의 읽기 커맨드가 있는 경우 본 발명에 따른 반도체 메모리 시스템의 버퍼 메모리가 오류 정정을 수행하는 순서도이다
본 발명은 반도체 메모리 시스템에 관한 것으로, 보다 상세하게는 상기 반도체 메모리 시스템에 포함된 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법에 관한 것이다.
플래쉬 메모리는 전기적으로 데이터를 저장하거나 삭제할 수 있는 비휘발성 메모리이다. 플래쉬 메모리에는 낸드 플래쉬 메모리(NAND Flash Memory)와 노어 플래쉬 메모리(NOR Flash Memory)가 있다. 노어 플래쉬 메모리는 SRAM(Static Random Access Memory) 또는 ROM(Read Only Memory)을 이용한 인터페이스 방식을 이용하고, 그 인터페이스 회로의 구성이 용이하다.
낸드 플래쉬 메모리는 노어 플래쉬 메모리에 비하여 인터페이스 회로의 구성이 복잡하나, 집적도가 뛰어나고 가격이 저렴하다.
도 1은 낸드 플래쉬 메모리를 포함하는 일반적인 반도체 메모리 시스템(100)의 블럭도이다. 도 1을 참조하면, 상기 반도체 메모리 시스템(100)은 낸드 플래쉬 메모리(110), 낸드 플래쉬 인터페이스(120), 스테이트 머쉰(130), 오류 정정 로직(140), 버퍼 메모리(150), 저장 블럭(160), 및 호스트 인터페이스(170)를 구비한다.
상기 저장 블럭(160)은 상기 호스트 인터페이스(170)를 통하여 수신되는 커맨드(command,CMD)와 어드레스(adderss, ADDR)를 저장한다. 상기 저장 블럭(160)은 상기 반도체 메모리 장치(100)의 내부 레지스터일 수 있다. 상기 버퍼 메모리(150)는 상기 낸드 플래쉬 인터페이스(120)로부터 출력되는 데이터(DATA)를 상기 호스트 인터페이스(170)로 버퍼링한다.
상기 스테이트 머쉰(state machine, 130)은 상기 저장 블럭(160)으로부터 출력되는 상기 커맨드(CMD)와 상기 어드레스(ADDR)에 기초하여 상기 낸드 플래쉬 인터페이스(120)와 상기 버퍼 메모리(150) 사이에서 데이터 입출력을 제어한다.
상기 스테이트 머쉰(130)은 상기 커맨드(CMD)와 상기 어드레스(ADDR)에 기초하여 상기 데이터(DATA)를 상기 오류 정정 로직(140)으로 출력한다. 상기 오류 정정 로직(140)은 상기 데이터(DATA)에 대한 오류 정정을 수행하고, 그 결과(RESULT)를 상기 스테이트 머쉰(130)으로 출력한다.
상기 플래쉬 메모리(110)로부터 데이터(DATA)가 독출될 때, 상기 오류 정정 로직(140)은 실시간으로 독출되는 데이터(DATA)에 대하여 오류 정정을 수행한다. 그러나 데이터 버스의 대역폭(bnadwidth, 즉, 데이터 라인의 수)이 증가함에 따라 실시간으로 상기 데이터(DATA)의 오류 정정을 수행하는 데에는 한계가 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 비휘발성 메모리의 데이터를 버퍼 메모리에 저장한 후 상기 버퍼 메모리의 플래그 셀을 이용하여 상기 버퍼 메모리에 저장된 데이터에 대한 오류 정정을 수행하는 반도체 메모리 시스템을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 반도체 메모리 시스템은 비휘발성 메모리, 비휘발성 메모리 인터페이스, 저장 블럭, 버퍼 메모리, 및 스테이트 머쉰을 구비한다.
상기 비휘발성 메모리는 데이터를 저장하고, 상기 비휘발성 메모리 인터페이 스는 상기 비휘발성 메모리와 데이터를 송수신한다. 상기 저장 블럭은 호스트 인터페이스를 통하여 수신되는 커맨드와 어드레스를 저장한다.
상기 버퍼 메모리는 상기 비휘발성 메모리 인터페이스로부터 출력되는 데이터를 저장하고, 저장된 데이터의 오류 정정을 수행하여 상기 호스트 인터페이스로 출력한다.
상기 스테이트 머쉰은 상기 저장 블럭으로부터 출력되는 상기 커맨드와 상기 어드레스에 기초하여 상기 비휘발성 메모리 인터페이스와 상기 버퍼 메모리 사이에서 데이터 입출력을 제어한다.
상기 버퍼 메모리는 메모리 셀 어레이, 플래그 셀 어레이, 및 오류 정정 블럭을 구비한다. 상기 메모리 셀 어레이는 각각이 제1데이터를 저장하는 다수의 메모리 셀들과 접속되는 다수의 워드 라인들을 구비한다. 상기 플래그 셀 어레이는 상기 다수의 워드 라인들 각각에 접속되고, 상기 제1데이터의 오류 정정 여부를 저장하는 다수의 플래그 셀들을 구비한다.
상기 오류 정정 블럭은 상기 호스트 인터페이스를 통하여 수신되는 읽기 커맨드와 상기 플래그 셀 어레이로부터 출력되는 제1플래그 데이터에 응답하여 상기 메모리 셀 어레이로부터 출력되는 상기 제1데이터의 오류 정정을 수행한다.
상기 오류 정정 블럭은 플래그 센스 엠프, 컨트롤러, 및 오류 정정 로직을 구비한다. 상기 플래그 센스 엠프는 상기 플래그 셀 어레이로부터 출력되는 상기 제1플래그 데이터를 증폭하여 출력한다.
상기 컨트롤러는 상기 호스트 인터페이스를 통하여 수신되는 읽기 커맨드에 응답하여 상기 증폭된 제1플래그 데이터를 수신하고, 수신된 제1플래그 데이터에 기초하여 오류 정정 인에이블 신호를 발생하고 대기 신호를 상기 호스트 인터페이스로 출력하거나, 상기 제1데이터를 상기 호스트 인터페이스로 출력한다.
상기 오류 정정 로직은 상기 오류 정정 인에이블 신호에 응답하여 상기 제1데이터의 오류 정정을 수행하고, 오류 정정 수행 결과를 상기 컨트롤러로 출력한다.
상기 오류 정정 블럭은 상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 제2플래그 데이터를 상기 플래그 셀 어레이에 기록하기 위한 플래그 라이트 버퍼를 더 구비할 수 있다.
상기 버퍼 메모리는 상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 데이터 출력 인에이블 신호에 응답하여 상기 제1데이터를 상기 호스트 인터페이스로 출력하는 드라이버를 더 구비할 수 있다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리 인터페이스, 저장 블럭, 버퍼 메모리, 및 컨트롤러를 구비하는 반도체 메모리 시스템의 구동 방법은 호스트 인터페이스를 통하여 수신되는 커맨드와 어드레스에 응답하여 상기 비휘발성 메모리 인터페이스로부터 출력되는 데이터를 저장하고, 저장된 데이터의 오류 정정을 수행하여 상기 호스트 인터페이스로 출력하는 단계; 및 상기 커맨드와 상기 어드레스에 기초하여 상기 비휘발성 메모리 인터페이스와 상기 버퍼 메모리 사이의 데이터 입출력을 제어하는 단계를 구비한다.
상기 데이터의 오류 정정을 수행하는 단계는 상기 버퍼 메모리의 플래그 셀 어레이로부터 출력되는 제1플래그 데이터를 증폭하여 출력하는 단계; 상기 호스트 인터페이스를 통하여 수신되는 읽기 커맨드에 응답하여 상기 증폭된 제1플래그 데이터를 수신하고, 수신된 제1플래그 데이터에 기초하여 오류 정정 인에이블 신호를 발생하고 대기 신호를 상기 호스트 인터페이스로 출력하는 단계; 및 상기 오류 정정 인에이블 신호에 응답하여 상기 버퍼 메모리의 메모리 셀 어레이로부터 출력되는 제1데이터의 오류 정정을 수행하고, 오류 정정 수행 결과를 상기 컨트롤러로 출력하는 단계를 구비한다.
상기 데이터의 오류 정정을 수행하는 단계는 상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 제2플래그 데이터를 버퍼 메모리의 플래그 셀 어레이에 기록하는 단계를 더 구비할 수 있다.
상기 데이터의 오류 정정을 수행하는 단계는 상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 데이터 출력 인에이블 신호에 응답하여 상기 제1데이터를 상기 호스트 인터페이스로 출력하는 단계를 더 구비할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 시스템(200)의 블럭도이다. 도 2를 참조하면, 상기 반도체 메모리 시스템(200)은 비휘발성 메모리(210), 비휘발성 메모리 인터페이스(220), 스테이트 머쉰(230), 버퍼 메모리(240), 저장 블럭(250), 및 호스트 인터페이스(260)를 구비한다.
상기 비휘발성 메모리(210)는 데이터를 저장하고, 상기 비휘발성 메모리 인터페이스(220)는 상기 비휘발성 메모리(210)와 데이터(DATA)를 송수신한다. 상기 비휘발성 메모리(210)는 플래쉬 메모리이고 상기 비휘발성 메모리 인터페이스(220)는 플래쉬 메모리 인터페이스일 수 있다. 상기 저장 블럭(250)은 상기 호스트 인터페이스(260)를 통하여 수신되는 커맨드(CMD)와 어드레스(ADDR)를 저장한다.
상기 버퍼 메모리(240)는 상기 비휘발성 메모리 인터페이스(220)로부터 출력되는 데이터(DATA)를 저장하고, 저장된 데이터의 오류 정정을 수행하여 상기 호스트 인터페이스(260)로 출력한다. 상기 버퍼 메모리(240)는 데이터를 저장하거나 출력하는 속도가 빠른 SRAM(Static Random Access Memory)일 수 있다.
상기 비휘발성 메모리(210)의 다수의 비트 라인들의 개수와 상기 버퍼 메모리(240)의 다수의 비트 라인들의 개수는 동일할 수 있다. 이 때, 상기 비휘발성 메모리 인터페이스(220)는 상기 비휘발성 메모리(210)의 다수의 비트 라인들 각각을 상기 버퍼 메모리(240)의 다수의 비트 라인들 중에서 대응하는 비트 라인과 접속시키기 위한 다수의 스위칭 소자들을 구비할 수 있다.
이는 반도체 기술이 발달함에 따라서 반도체 장치들 사이를 인터페이싱하는 대역폭(즉, 데이터 라인의 수)이 증가됨을 의미하며, 또한 반도체 장치 사이의 인터페이싱 속도가 증가됨을 의미한다.
상기 스테이트 머쉰(230)은 상기 저장 블럭(250)으로부터 출력되는 상기 커맨드(CMD)와 상기 어드레스(ADDR)에 기초하여 상기 비휘발성 메모리 인터페이스(220)와 상기 버퍼 메모리(240) 사이에서 상기 데이터(DATA)의 입출력을 제어한다.
도 3은 도 2에 도시된 버퍼 메모리(240)의 블럭도이다. 도 3을 참조하면, 상기 버퍼 메모리(240)는 메모리 셀 어레이(241), 플래그 셀 어레이(241), 및 오류 정정 블럭(243)을 구비한다.
상기 메모리 셀 어레이(241)는 각각이 데이터(DATA)를 저장하는 다수의 메모리 셀들(미도시)과 접속하는 다수의 워드 라인들(미도시)을 구비한다. 상기 플래그 셀 어레이(242)는 상기 다수의 워드 라인들 각각에 접속되고, 상기 데이터(DATA)의 오류 정정 여부를 저장하는 다수의 플래그 셀들(미도시)을 구비한다.
상기 다수의 플래그 셀들은 상기 다수의 메모리 셀들과 동일한 구조를 가질 수 있다. 상기 다수의 워드 라인들 각각에는 상기 워드 라인에 접속된 메모리 셀들의 데이터에 대한 오류 정정 수행 여부를 저장하는 적어도 하나의 플래그 셀들이 접속된다.
예컨대, 각각의 워드 라인에 접속된 메모리 셀들의 데이터에 대한 오류 정정이 수행되기 전이면, 상기 각각의 워드 라인에 접속된 플래그 셀은 기본 값(예컨대, 논리값 '0')으로 설정될 수 있다.
그러나 각각의 워드 라인에 접속된 메모리 셀들의 데이터에 대한 오류 정정이 수행되면, 상기 각각의 워드 라인에 접속된 플래그 셀은 다른 값(예컨대, 논리 값 '1')으로 설정될 수 있다.
호스트(미도시)가 상기 버퍼 메모리(240)를 사용하고 있지 않은 경우에, 상기 버퍼 메모리(240)는 상기 메모리 셀 어레이(241)에 저장된 데이터(DATA)에 대한 오류 정정을 순차적으로 수행한다. 그러므로 상기 반도체 메모리 시스템(200)은 상기 호스트가 상기 버퍼 메모리(240)를 사용하고 있지 않을 때 백 그라운드(background)로 오류 정정을 수행함으로써 시스템의 성능을 향상시킬 수 있다.
상기 오류 정정 블럭(243)은 상기 호스트 인터페이스(260)를 통하여 수신되는 읽기 커맨드(READ)와 상기 플래그 셀 어레이(242)로부터 출력되는 제1플래그 데이터(FLAG1)에 응답하여 상기 메모리 셀 어레이(241)로부터 출력되는 데이터(DATA)의 오류 정정을 수행한다.
상기 오류 정정 블럭(243)은 플래그 센스 엠프(244), 컨트롤러(245), 및 오류 정정 로직(Error Correction Logic, 246, 이하 'ECL'이라 함)을 구비한다. 상기 플래그 센스 엠프(244)는 상기 플래그 셀 어레이(242)로부터 출력되는 제1플래그 데이터(FLAG1)를 증폭하여 출력한다.
상기 컨트롤러(245)는 상기 호스트 인터페이스(260)를 통하여 수신되는 읽기 커맨드(READ)에 응답하여 상기 증폭된 제1플래그 데이터(FLAG1)에 수신하고, 수신된 제1플래그 데이터(FLAG1)에 기초하여 오류 정정 인에이블 신호(EN_EC)를 발생하고 대기 신호(WAIT_HOST)를 상기 호스트 인터페이스(260)로 출력하거나, 상기 데이터(DATA)를 상기 호스트 인터페이스(260)로 출력할 수 있다.
상기 ECL(246)은 상기 오류 정정 인에이블 신호(EN_EC)에 응답하여 상기 메 모리 셀 어레이(241)로부터 출력되는 데이터(DATA)의 오류 정정을 수행하고, 오류 정정 수행 결과(RESULT)를 상기 컨트롤러(245)로 출력한다.
상기 오류 정정 블럭(243)은 상기 오류 정정 수행 결과(RESULT)에 기초하여 상기 컨트롤러(245)로부터 출력되는 제2플래그 데이터(FLAG2)를 상기 다수의 플래그 셀들 중에서 대응하는 플래그 셀에 기록하기 위한 플래그 라이트(write) 버퍼(247)를 더 구비할 수 있다.
초기 상태에서 상기 플래그 셀 어레이(242)의 다수의 플래그 셀들은 기본 값(예컨대, 논리값 '0')으로 설정되어 있다. 그러나, 대응하는 워드 라인의 데이터에 대한 오류 정정이 수행된 경우에 상기 컨트롤러(245)는 논리 값 '1'을 갖는 제2플래그 데이터(FLAG2)를 출력한다. 그러므로 데이터 오류 정정이 수행된 워드 라인에 접속된 플래그 셀은 논리값 '1'로 설정될 수 있다.
상기 버퍼 메모리(240)는 상기 오류 정정 수행 결과(RESULT)에 기초하여 상기 컨트롤러(245)로부터 출력되는 데이터 출력 인에이블 신호(EN_DO)에 응답하여 상기 메모리 셀 어레이(241)로부터 출력되는 데이터(DATA)를 상기 호스트 인터페이스(260)로 출력하는 드라이버(249)를 더 구비할 수 있다.
도 4는 본 발명의 실시예에 따른 메모리 카드(400)의 블럭도이다. 도 4를 참조하면, 상기 메모리 카드(400)는 반도체 메모리 시스템(200), 호스트 인터페이스(260), 및 호스트(410)를 구비한다.
이하, 도 2 내지 도 4를 참조하여 상기 메모리 카드(400)의 동작 과정을 설명한다. 상기 메모리 카드(400)는 스마트 카드(smart card), 메모리 스틱(memory stick), MMC(Multi Media Card), 콤팩트 플래쉬(compact flah) 카드 등의 메모리 카드일 수 있다.
상기 반도체 메모리 시스템(200)과 상기 호스트(410)는 호스트 인터페이스(260)에 의하여 서로 접속된다. 상기 호스트(410)는 커맨드(CMD)와 어드레스(ADDR)를 출력하고, 상기 반도체 메모리 시스템(200)은 상기 호스트 인터페이스(260)를 통하여 수신되는 커맨드(CMD)와 어드레스(ADDR)에 기초하여 비휘발성 메모리 인터페이스(220)로부터 출력되는 데이터(DATA)에 대한 오류 정정을 수행하여 상기 호스트 인터페이스(260)로 출력한다.
상기 반도체 메모리 시스템(200)은 버퍼 메모리(240)에 저장된 데이터(DATA)의 오류 정정 수행 여부에 기초하여 상기 호스트(410)로 대기 신호(WAIT_HOST)를 출력할 수 있다.
도 5는 호스트(410)가 버퍼 메모리(240)를 사용하지 않는 경우에 본 발명에 따른 반도체 메모리 시스템(200)의 버퍼 메모리(240)가 오류 정정을 수행하는 순서도이고, 도 6은 호스트(410)의 읽기 커맨드(READ)가 있는 경우 상기 버퍼 메모리(240)가 오류 정정을 수행하는 순서도이다.
이하에서는 도 3 내지 도 6을 참조하여 상기 버퍼 메모리(240)가 데이터 오류 정정을 수행하는 과정을 설명한다.
첫째, 호스트(410)가 상기 버퍼 메모리(240)를 사용하고 있지 않은 경우에 상기 버퍼 메모리(240)가 데이터 오류 정정을 수행하는 과정을 살펴본다. 상기 버퍼 메모리(240)는 순차적으로 비휘발성 메모리(210)에 저장된 데이터(DATA)에 대한 오류 정정을 수행한다.
컨트롤러(245)는 오류 정정 인에이블 신호(EN_EC)를 발생한다(S510). ECL(246)은 상기 오류 정정 인에이블 신호(EN_EC)에 응답하여 상기 데이터(DATA)에 대한 오류 정정을 수행하고, 그 결과(RESULT)를 상기 컨트롤러(245)로 출력한다(S520).
상기 컨트롤러(245)는 상기 오류 정정 결과(RESULT)에 기초하여 논리 값 '1'을 갖는 제2플래그 데이터(FLAG2)를 발생하고, 플래그 라이트 버퍼(247)는 상기 제2플래그 데이터(FLAG2)를 다수의 플래그 셀들 중에서 대응하는 플래그 셀에 저장한다(S530).
둘째, 상기 호스트(410)의 읽기 커맨드(READ)가 있는 경우 상기 버퍼 메모리(240)가 데이터 오류 정정을 수행하는 과정을 살펴본다. 상기 버퍼 메모리(240)의 컨트롤러(245)는 호스트 인터페이스(260)로부터 읽기 커맨드(READ)를 수신한다(S610). 상기 컨트롤러(245)는 플래그 센스 엠프(244)로부터 출력되는 제1플래그 데이터(FLAG1)를 수신한다(S620).
상기 컨트롤러(245)는 상기 제1플래그 데이터(FLAG1)에 기초하여 센스 엠프(248)로부터 출력되는 데이터(DATA)에 대한 오류 정정 수행 여부를 판단한다.
예컨대, 상기 컨트롤러(245)는 상기 제1플래그 데이터(FLAG1)의 값이 논리 값 '1'이면 상기 데이터(DATA)에 대한 오류 정정이 수행된 것으로 판단할 수 있다. 또한 상기 컨트롤러(245)는 상기 제1플래그 데이터(FLAG1)의 값이 논리 값 '0'이면 상기 데이터(DATA)에 대한 오류 정정이 수행되지 않은 것으로 판단할 수 있 다(S630).
상기 데이터(DATA)에 대한 오류 정정이 수행된 경우, 상기 컨트롤러(245)는 데이터 출력 인에이블 신호(EN_DO)를 발생하고, 드라이버(249)는 상기 데이터 출력 인에이블 신호(EN_DO)에 응답하여 상기 데이터(DATA)를 상기 호스트 인터페이스(260)로 출력한다(S660).
그러나 상기 데이터(DATA)에 대한 오류 정정이 수행되지 않은 경우, 상기 컨트롤러(245)는 상기 호스트 인터페이스(260)로 대기 신호(WAIT_HOST)를 출력한다. 그러면 상기 호스트(410)는 상기 대기 신호(WAIT_HOST)에 응답하여 상기 버퍼 메모리(240)에 대한 사용을 중단한다(S640).
상기 컨트롤러(245)는 오류 정정 인에이블 신호(EN_EC)를 출력하고, ECL(246)은 상기 데이터(DATA)에 대한 오류 정정을 수행하고 그 결과(RESULT)를 상기 컨트롤러(245)로 출력한다.
상기 컨트롤러(245)는 상기 오류 정정 결과(RESULT)에 기초하여 논리 값 '1'을 갖는 제2플래그 데이터(FLAG2)를 플래그 라이트 버퍼(247)로 출력한다. 상기 플래그 라이트 버퍼(247)는 상기 제2플래그 데이터(FLAG2)를 다수의 플래그 셀들 중에서 대응하는 플래그 셀에 저장한다(S650).
그러면 상기 컨트롤러(245)는 데이터 출력 인에이블 신호(EN_DO)를 발생하고, 상기 드라이버(249)는 상기 데이터 출력 인에이블 신호(EN_DO)에 응답하여 상기 데이터(DATA)를 상기 호스트 인터페이스(260)로 출력한다(S660).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자(이하 '당업자'라 함)라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 발명의 실시예에 따른 반도체 메모리 시스템(200)에 있어서, 상기 버퍼 메모리(240)는 호스트와 비휘발성 메모리 사이를 인터페이싱한다. 그러나 상기 버퍼 메모리(240)가 호스트와 비휘발성 메모리 사이뿐만 아니라 호스트와 다른 전자 장치들 사이를 인터페이싱할 수 있음은 당업자에게 자명하다 할 것이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 시스템은 버퍼 메모리의 플래그 셀에 저장된 플래그 데이터를 이용하여 데이터에 대한 오류 정정을 수행함으로써 폭넓은 대역폭의 데이터에 대한 오류 정정을 수행하고 시스템 성능을 향상시킬 수 있는 효과가 있다.

Claims (16)

  1. 각각이 제1데이터를 저장하는 다수의 메모리 셀들과 접속되는 다수의 워드 라인들을 구비하는 메모리 셀 어레이;
    상기 다수의 워드 라인들 각각에 접속되고, 상기 제1데이터의 오류 정정 여부를 저장하는 다수의 플래그 셀들을 구비하는 플래그 셀 어레이; 및
    호스트 인터페이스를 통하여 수신되는 커맨드와 상기 플래그 셀 어레이로부터 출력되는 제1플래그 데이터에 응답하여 상기 메모리 셀 어레이로부터 출력되는 상기 제1데이터의 오류 정정을 수행하는 오류 정정 블럭을 구비하는 버퍼 메모리.
  2. 제1항에 있어서, 상기 오류 정정 블럭은,
    상기 플래그 셀 어레이로부터 출력되는 상기 제1플래그 데이터를 증폭하여 출력하는 플래그 센스 엠프;
    상기 호스트 인터페이스를 통하여 수신되는 커맨드에 응답하여 상기 증폭된 제1플래그 데이터를 수신하고, 수신된 제1플래그 데이터에 기초하여 오류 정정 인에이블 신호를 발생하고 대기 신호를 상기 호스트 인터페이스로 출력하거나, 상기 제1데이터를 상기 호스트 인터페이스로 출력하는 컨트롤러; 및
    상기 오류 정정 인에이블 신호에 응답하여 상기 제1데이터의 오류 정정을 수행하고, 오류 정정 수행 결과를 상기 컨트롤러로 출력하는 오류 정정 로직을 구비하는 버퍼 메모리.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2항에 있어서, 상기 오류 정정 블럭은,
    상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 제2플래그 데이터를 상기 플래그 셀 어레이에 기록하기 위한 플래그 라이트 버퍼를 더 구비하는 버퍼 메모리.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서, 상기 버퍼 메모리는,
    상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 데이터 출력 인에이블 신호에 응답하여 상기 제1데이터를 상기 호스트 인터페이스로 출력하는 드라이버를 더 구비하는 버퍼 메모리.
  5. 데이터를 저장하기 위한 비휘발성 메모리;
    상기 비휘발성 메모리와 데이터를 송수신하기 위한 비휘발성 메모리 인터페이스;
    호스트 인터페이스를 통하여 수신되는 커맨드와 어드레스를 저장하는 저장 블럭;
    상기 비휘발성 메모리 인터페이스로부터 출력되는 데이터를 저장하고, 저장된 데이터의 오류 정정을 수행하여 상기 호스트 인터페이스로 출력하는 버퍼 메모리; 및
    상기 저장 블럭으로부터 출력되는 상기 커맨드와 상기 어드레스에 기초하여 상기 비휘발성 메모리 인터페이스와 상기 버퍼 메모리 사이에서 데이터 입출력을 제어하는 스테이트 머쉰을 구비하는 반도체 메모리 시스템.
  6. 제5항에 있어서, 상기 버퍼 메모리는,
    각각이 제1데이터를 저장하는 다수의 메모리 셀들과 접속되는 다수의 워드 라인들을 구비하는 메모리 셀 어레이;
    상기 다수의 워드 라인들 각각에 접속되고, 상기 제1데이터의 오류 정정 여부를 저장하는 다수의 플래그 셀들을 구비하는 플래그 셀 어레이; 및
    상기 호스트 인터페이스를 통하여 수신되는 읽기 커맨드와 상기 플래그 셀 어레이로부터 출력되는 제1플래그 데이터에 응답하여 상기 메모리 셀 어레이로부터 출력되는 상기 제1데이터의 오류 정정을 수행하는 오류 정정 블럭을 구비하는 반도체 메모리 시스템.
  7. 제6항에 있어서, 상기 오류 정정 블럭은,
    상기 플래그 셀 어레이로부터 출력되는 상기 제1플래그 데이터를 증폭하여 출력하는 플래그 센스 엠프;
    상기 호스트 인터페이스를 통하여 수신되는 읽기 커맨드에 응답하여 상기 증폭된 제1플래그 데이터를 수신하고, 수신된 제1플래그 데이터에 기초하여 오류 정정 인에이블 신호를 발생하고 대기 신호를 상기 호스트 인터페이스로 출력하거나, 상기 제1데이터를 상기 호스트 인터페이스로 출력하는 컨트롤러; 및
    상기 오류 정정 인에이블 신호에 응답하여 상기 제1데이터의 오류 정정을 수행하고, 오류 정정 수행 결과를 상기 컨트롤러로 출력하는 오류 정정 로직을 구비하는 반도체 메모리 시스템.
  8. 제 7항에 있어서, 상기 오류 정정 블럭은,
    상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 제2플래그 데이터를 상기 플래그 셀 어레이에 기록하기 위한 플래그 라이트 버퍼를 더 구비하는 반도체 메모리 시스템.
  9. 제7항에 있어서, 상기 버퍼 메모리는,
    상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 데이터 출력 인에이블 신호에 응답하여 상기 제1데이터를 상기 호스트 인터페이스로 출력하는 드라이버를 더 구비하는 반도체 메모리 시스템.
  10. 제5항에 있어서, 상기 비휘발성 메모리의 다수의 비트 라인들의 개수와 상기 버퍼 메모리의 다수의 비트 라인들의 개수는 동일한 반도체 메모리 시스템.
  11. 제5항에 있어서, 상기 비휘발성 메모리 인터페이스는,
    상기 비휘발성 메모리의 다수의 비트 라인들 각각을 상기 버퍼 메모리의 다수의 비트 라인들 중에서 대응하는 비트 라인과 접속시키기 위한 다수의 스위칭 소 자들을 구비하는 반도체 메모리 시스템.
  12. 제5항 내지 제11항 중에서 어느 하나의 항에 기재된 상기 반도체 메모리 시스템을 구비하는 메모리 카드.
  13. 삭제
  14. 비휘발성 메모리 인터페이스, 버퍼 메모리, 및 컨트롤러를 구비하는 반도체 메모리 시스템의 구동 방법에 있어서,
    호스트 인터페이스를 통하여 수신되는 커맨드와 어드레스에 응답하여 상기 비휘발성 메모리 인터페이스로부터 출력되는 데이터를 저장하고, 저장된 데이터의 오류 정정을 수행하여 상기 호스트 인터페이스로 출력하는 단계; 및
    상기 커맨드와 상기 어드레스에 기초하여 상기 비휘발성 메모리 인터페이스와 상기 버퍼 메모리 사이의 데이터 입출력을 제어하는 단계를 구비하며,
    상기 저장된 데이터의 오류 정정을 수행하여 상기 호스트 인터페이스로 출력하는 단계는,
    상기 버퍼 메모리의 플래그 셀 어레이로부터 출력되는 제1플래그 데이터를 증폭하여 출력하는 단계;
    상기 호스트 인터페이스를 통하여 수신되는 읽기 커맨드에 응답하여 상기 증폭된 제1플래그 데이터를 수신하고, 수신된 제1플래그 데이터에 기초하여 오류 정정 인에이블 신호를 발생하고 대기 신호를 상기 호스트 인터페이스로 출력하거나, 상기 버퍼 메모리의 메모리 셀 어레이로부터 출력되는 제1데이터를 상기 호스트 인터페이스로 출력하는 단계; 및
    상기 오류 정정 인에이블 신호에 응답하여 상기 제1데이터의 오류 정정을 수행하고, 오류 정정 수행 결과를 상기 컨트롤러로 출력하는 단계를 구비하는 반도체 메모리 시스템 구동 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 14항에 있어서, 상기 제1데이터의 오류 정정을 수행하는 단계는,
    상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 제2플래그 데이터를 상기 버퍼 메모리의 플래그 셀 어레이에 기록하는 단계를 더 구비하는 반도체 메모리 시스템 구동 방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서, 상기 제1데이터의 오류 정정을 수행하는 단계는,
    상기 오류 정정 수행 결과에 기초하여 상기 컨트롤러로부터 출력되는 데이터 출력 인에이블 신호에 응답하여 상기 제1데이터를 상기 호스트 인터페이스로 출력하는 단계를 더 구비하는 반도체 메모리 시스템 구동 방법.
KR1020070008911A 2007-01-29 2007-01-29 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 KR100877609B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070008911A KR100877609B1 (ko) 2007-01-29 2007-01-29 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
US11/830,461 US8055978B2 (en) 2007-01-29 2007-07-30 Semiconductor memory system performing data error correction using flag cell array of buffer memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008911A KR100877609B1 (ko) 2007-01-29 2007-01-29 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20080070957A KR20080070957A (ko) 2008-08-01
KR100877609B1 true KR100877609B1 (ko) 2009-01-09

Family

ID=39669337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008911A KR100877609B1 (ko) 2007-01-29 2007-01-29 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8055978B2 (ko)
KR (1) KR100877609B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI363966B (en) * 2008-01-23 2012-05-11 Phison Electronics Corp Method, system and controller for transmitting and dispatching data stream
KR101541442B1 (ko) * 2008-11-04 2015-08-03 삼성전자주식회사 메모리 및 프로세서를 포함하는 컴퓨팅 시스템
KR101543245B1 (ko) 2009-03-18 2015-08-11 삼성전자주식회사 에러 교정 장치와 이를 포함하는 메모리 장치와 데이터 처리 시스템
US9128869B2 (en) * 2011-09-29 2015-09-08 Micron Technology, Inc. Systems and methods involving managing a problematic memory cell
US9575125B1 (en) * 2012-10-11 2017-02-21 Everspin Technologies, Inc. Memory device with reduced test time
US10621336B2 (en) * 2015-09-26 2020-04-14 Intel Corporation Technologies for software attack detection using encoded access intent
CN106339297B (zh) * 2016-09-14 2020-10-02 郑州云海信息技术有限公司 一种存储***故障实时告警的方法及***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257367A (en) 1987-06-02 1993-10-26 Cab-Tek, Inc. Data storage system with asynchronous host operating system communication link
KR19980025094A (ko) * 1996-09-30 1998-07-06 다까노 야스아끼 부호 오류 정정/검출 디코더
KR19990028535A (ko) * 1995-06-30 1999-04-15 앤드류 크라이더 디스크 드라이브 버퍼 내의 데이터 보호 방법 및 장치

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434116A (en) * 1966-06-15 1969-03-18 Ibm Scheme for circumventing bad memory cells
US4677622A (en) * 1983-06-22 1987-06-30 Hitachi, Ltd. Error correction method and system
US5287468A (en) * 1987-06-03 1994-02-15 Sony Corporation Method and apparatus for processing information data
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US7447069B1 (en) * 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
CA1323456C (en) * 1989-09-11 1993-10-19 Douglas James Millar Transmission error protection for tdma digital channels
US5237460A (en) * 1990-12-14 1993-08-17 Ceram, Inc. Storage of compressed data on random access storage devices
US5313605A (en) * 1990-12-20 1994-05-17 Intel Corporation High bandwith output hierarchical memory store including a cache, fetch buffer and ROM
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
JP3485938B2 (ja) * 1992-03-31 2004-01-13 株式会社東芝 不揮発性半導体メモリ装置
JP2899175B2 (ja) * 1992-07-03 1999-06-02 シャープ株式会社 半導体記憶装置
US5459850A (en) * 1993-02-19 1995-10-17 Conner Peripherals, Inc. Flash solid state drive that emulates a disk drive and stores variable length and fixed lenth data blocks
JP2669303B2 (ja) * 1993-08-03 1997-10-27 日本電気株式会社 ビットエラー訂正機能付き半導体メモリ
US5465338A (en) * 1993-08-24 1995-11-07 Conner Peripherals, Inc. Disk drive system interface architecture employing state machines
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
JPH0877066A (ja) * 1994-08-31 1996-03-22 Tdk Corp フラッシュメモリコントローラ
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6728851B1 (en) * 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6757800B1 (en) * 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6978342B1 (en) * 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
JP3604466B2 (ja) * 1995-09-13 2004-12-22 株式会社ルネサステクノロジ フラッシュディスクカード
US5673224A (en) * 1996-02-23 1997-09-30 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources with improved word line control circuitry
EP0912939B1 (en) * 1996-07-19 2001-09-26 Tokyo Electron Device Limited Flash memory card
US5787484A (en) * 1996-08-08 1998-07-28 Micron Technology, Inc. System and method which compares data preread from memory cells to data to be written to the cells
US6134631A (en) * 1996-08-19 2000-10-17 Hyundai Electronics America, Inc. Non-volatile memory with embedded programmable controller
US5754567A (en) * 1996-10-15 1998-05-19 Micron Quantum Devices, Inc. Write reduction in flash memory systems through ECC usage
JPH10124381A (ja) * 1996-10-21 1998-05-15 Mitsubishi Electric Corp 半導体記憶装置
US5928370A (en) * 1997-02-05 1999-07-27 Lexar Media, Inc. Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure
US5953737A (en) * 1997-03-31 1999-09-14 Lexar Media, Inc. Method and apparatus for performing erase operations transparent to a solid state storage system
JP3104646B2 (ja) * 1997-06-04 2000-10-30 ソニー株式会社 外部記憶装置
US6802453B1 (en) * 1997-06-04 2004-10-12 Sony Corporation External storage apparatus and control apparatus thereof, and data transmission reception apparatus
JPH10340575A (ja) * 1997-06-04 1998-12-22 Sony Corp 外部記憶装置及びその制御装置、データ送受信装置
JPH113284A (ja) * 1997-06-10 1999-01-06 Mitsubishi Electric Corp 情報記憶媒体およびそのセキュリティ方法
JP3718578B2 (ja) * 1997-06-25 2005-11-24 ソニー株式会社 メモリ管理方法及びメモリ管理装置
JP3175648B2 (ja) * 1997-07-07 2001-06-11 ソニー株式会社 記憶装置及びデータの書込み方法
US5956743A (en) * 1997-08-25 1999-09-21 Bit Microsystems, Inc. Transparent management at host interface of flash-memory overhead-bytes using flash-specific DMA having programmable processor-interrupt of high-level operations
US5822251A (en) * 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
JP2914360B2 (ja) * 1997-09-30 1999-06-28 ソニー株式会社 外部記憶装置及びデータ処理方法
US6034891A (en) * 1997-12-01 2000-03-07 Micron Technology, Inc. Multi-state flash memory defect management
US6460111B1 (en) * 1998-03-09 2002-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor disk drive and method of creating an address conversion table based on address information about defective sectors stored in at least one sector indicated by a management code
US6145069A (en) * 1999-01-29 2000-11-07 Interactive Silicon, Inc. Parallel decompression and compression system and method for improving storage density and access speed for non-volatile memory and embedded memory devices
GB9903490D0 (en) * 1999-02-17 1999-04-07 Memory Corp Plc Memory system
MY122279A (en) * 1999-03-03 2006-04-29 Sony Corp Nonvolatile memory and nonvolatile memory reproducing apparatus
JP4779183B2 (ja) * 1999-03-26 2011-09-28 ソニー株式会社 再生装置および再生方法
US6618789B1 (en) * 1999-04-07 2003-09-09 Sony Corporation Security memory card compatible with secure and non-secure data processing systems
US6601140B1 (en) * 1999-04-07 2003-07-29 Sony Corporation Memory unit, data processing unit, and data processing method using memory unit type
US6820203B1 (en) * 1999-04-07 2004-11-16 Sony Corporation Security unit for use in memory card
WO2001008015A1 (fr) * 1999-07-28 2001-02-01 Sony Corporation Systeme d'enregistrement, dispositif d'enregistrement de donnees, dispositif a memoire et procede d'enregistrement de donnees
KR100684061B1 (ko) * 1999-07-28 2007-02-16 소니 가부시끼 가이샤 기록 시스템, 데이터 기록 장치, 메모리 장치 및 데이터기록 방법
JP3937214B2 (ja) * 1999-09-17 2007-06-27 株式会社ルネサステクノロジ エラー訂正回数を記録する記憶装置
JP3975245B2 (ja) * 1999-12-16 2007-09-12 株式会社ルネサステクノロジ 記録再生装置および半導体メモリ
US7676640B2 (en) * 2000-01-06 2010-03-09 Super Talent Electronics, Inc. Flash memory controller controlling various flash memory cells
JP3955712B2 (ja) * 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
US6684289B1 (en) * 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
US6349056B1 (en) * 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
JP4017177B2 (ja) * 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
US6754765B1 (en) * 2001-05-14 2004-06-22 Integrated Memory Logic, Inc. Flash memory controller with updateable microcode
TWI240864B (en) * 2001-06-13 2005-10-01 Hitachi Ltd Memory device
JP4256600B2 (ja) * 2001-06-19 2009-04-22 Ｔｄｋ株式会社 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
KR100921852B1 (ko) * 2001-06-28 2009-10-13 소니 가부시끼 가이샤 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템
JP2003076605A (ja) * 2001-08-31 2003-03-14 Mitsubishi Electric Corp ブロック消去型不揮発メモリを搭載した半導体記憶装置とそのデータの書込み・読出し方法
JP4034949B2 (ja) * 2001-09-06 2008-01-16 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3979486B2 (ja) * 2001-09-12 2007-09-19 株式会社ルネサステクノロジ 不揮発性記憶装置およびデータ格納方法
JP4564215B2 (ja) 2001-09-26 2010-10-20 株式会社東芝 フラッシュメモリ書き替え回路、ｉｃカード用ｌｓｉ、ｉｃカード及びフラッシュメモリ書き替え方法
GB0123417D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123415D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
US6859856B2 (en) * 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
US6711663B2 (en) * 2001-11-15 2004-03-23 Key Technology Corporation Algorithm of flash memory capable of quickly building table and preventing improper operation and control system thereof
JP3802411B2 (ja) 2001-12-20 2006-07-26 株式会社東芝 不揮発性半導体記憶装置のデータコピー方法
JP2003242470A (ja) * 2002-02-21 2003-08-29 Sony Corp 外部接続機器及びホスト機器
US6871257B2 (en) * 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
JP4238514B2 (ja) * 2002-04-15 2009-03-18 ソニー株式会社 データ記憶装置
KR100441608B1 (ko) 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
JP4129381B2 (ja) * 2002-09-25 2008-08-06 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
JP2004280752A (ja) * 2003-03-19 2004-10-07 Sony Corp データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム
US6868022B2 (en) * 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
KR100546348B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 플래시 메모리 시스템 및 그 데이터 저장 방법
US7433993B2 (en) * 2003-12-30 2008-10-07 San Disk Corportion Adaptive metablocks
US7490283B2 (en) * 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
TWI248617B (en) * 2004-08-13 2006-02-01 Prolific Technology Inc Data storage device
KR100634432B1 (ko) 2004-09-09 2006-10-16 삼성전자주식회사 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법
US7441067B2 (en) * 2004-11-15 2008-10-21 Sandisk Corporation Cyclic flash memory wear leveling
US7395404B2 (en) * 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7386655B2 (en) * 2004-12-16 2008-06-10 Sandisk Corporation Non-volatile memory and method with improved indexing for scratch pad and update blocks
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
US7409473B2 (en) * 2004-12-21 2008-08-05 Sandisk Corporation Off-chip data relocation
US7212440B2 (en) * 2004-12-30 2007-05-01 Sandisk Corporation On-chip data grouping and alignment
US7315917B2 (en) * 2005-01-20 2008-01-01 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems
US7877539B2 (en) * 2005-02-16 2011-01-25 Sandisk Corporation Direct data file storage in flash memories
US7409489B2 (en) * 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
US7877540B2 (en) * 2005-12-13 2011-01-25 Sandisk Corporation Logically-addressed file storage methods
US7511646B2 (en) * 2006-05-15 2009-03-31 Apple Inc. Use of 8-bit or higher A/D for NAND cell value
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US7551486B2 (en) * 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7568135B2 (en) * 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US7639531B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US7701797B2 (en) * 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
US7861014B2 (en) * 2007-08-31 2010-12-28 International Business Machines Corporation System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel
US7584308B2 (en) * 2007-08-31 2009-09-01 International Business Machines Corporation System for supporting partial cache line write operations to a memory module to reduce write data traffic on a memory channel
US7558887B2 (en) * 2007-09-05 2009-07-07 International Business Machines Corporation Method for supporting partial cache line read and write operations to a memory module to reduce read and write data traffic on a memory channel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257367A (en) 1987-06-02 1993-10-26 Cab-Tek, Inc. Data storage system with asynchronous host operating system communication link
KR19990028535A (ko) * 1995-06-30 1999-04-15 앤드류 크라이더 디스크 드라이브 버퍼 내의 데이터 보호 방법 및 장치
KR19980025094A (ko) * 1996-09-30 1998-07-06 다까노 야스아끼 부호 오류 정정/검출 디코더

Also Published As

Publication number Publication date
US8055978B2 (en) 2011-11-08
KR20080070957A (ko) 2008-08-01
US20080184086A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
US11354040B2 (en) Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
KR100877609B1 (ko) 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
US9159438B2 (en) NAND flash memory having C/A pin and flash memory system including the same
US20100149858A1 (en) Providing a Ready-Busy Signal From a Non-Volatile Memory Device to a Memory Controller
US20050132128A1 (en) Flash memory device and flash memory system including buffer memory
US20060069948A1 (en) Error detecting memory module and method
US20090019325A1 (en) Memory device, supporting method for error correction thereof, supporting program thereof, memory card, circuit board and electronic apparatus
US10872653B2 (en) Memory modules, memory systems, and methods of operating memory modules
TWI408692B (zh) 記憶體控制器及外部記憶體裝置之間的位址轉換
US7430150B2 (en) Method and system for providing sensing circuitry in a multi-bank memory device
KR20120011905A (ko) 메모리 장치, 이의 데이터 제어방법 및 이를 포함하는 장치들
KR20160019595A (ko) 기준 전압 발생기를 포함하는 메모리 장치
US20160313923A1 (en) Method for accessing multi-port memory module and associated memory controller
US6339560B1 (en) Semiconductor memory based on address transitions
KR20160144564A (ko) 불휘발성 메모리 모듈 및 그것의 동작 방법
US10976368B2 (en) Memory apparatus relating to determination of a failed region and test method thereof, memory module and system using the same
JP5107776B2 (ja) メモリコントローラ、メモリシステム、及びメモリデバイスへのデータの書込方法
CN111052098A (zh) 单独地寻址从数据总线断开的存储器设备
KR20180055148A (ko) 반도체장치 및 반도체시스템
KR20180013212A (ko) 데이터 비트 인버전 제어 장치 및 이를 포함하는 반도체 장치
US9672890B2 (en) Semiconductor memory apparatus
US11983411B2 (en) Methods, devices and systems for including alternate memory access operations over memory interface
US11669393B2 (en) Memory device for swapping data and operating method thereof
US9111586B2 (en) Storage medium and transmittal system utilizing the same
US20040114441A1 (en) Semiconductor memory device with adjustable I/O bandwidth

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 12