KR102563929B1 - 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법 - Google Patents

반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102563929B1
KR102563929B1 KR1020180028238A KR20180028238A KR102563929B1 KR 102563929 B1 KR102563929 B1 KR 102563929B1 KR 1020180028238 A KR1020180028238 A KR 1020180028238A KR 20180028238 A KR20180028238 A KR 20180028238A KR 102563929 B1 KR102563929 B1 KR 102563929B1
Authority
KR
South Korea
Prior art keywords
semiconductor dies
semiconductor
gas
substrate
film
Prior art date
Application number
KR1020180028238A
Other languages
English (en)
Other versions
KR20190106568A (ko
Inventor
정병국
김병호
문연조
안정철
조성일
천대상
한만희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180028238A priority Critical patent/KR102563929B1/ko
Priority to CN201910173525.8A priority patent/CN110246779A/zh
Priority to US16/297,950 priority patent/US10741448B2/en
Publication of KR20190106568A publication Critical patent/KR20190106568A/ko
Application granted granted Critical
Publication of KR102563929B1 publication Critical patent/KR102563929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 일 표면 위에 접착 필름 및 베이스 필름이 순차 제공되고 분할 레인을 따라 개질층이 형성된 기판을 스테이지 상에 제공하는 단계; 상기 기판에 측방향으로 힘을 가하여 반도체 다이들을 분리하는 단계; 상기 반도체 다이와 상기 접착 필름을 상기 베이스 필름에 밀착시키기 위하여 상기 반도체 다이들의 상부를 기체로 가압하는 단계; 및 상기 접착 필름을 향하여 자외선을 조사하는 단계를 포함하는 반도체 패키지의 제조 방법을 제공한다. 본 발명의 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법을 이용하면 소자 신뢰성이 우수하고 제품 불량률을 저감시킬 수 있는 효과가 있다.

Description

반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법 {Method of singulating semiconductor die and method of fabricating semiconductor package}
본 발명은 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법에 관한 것으로서, 보다 구체적으로는, 소자 신뢰성이 우수하고 제품 불량률을 저감시킬 수 있는 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법에 관한 것이다.
전자 제품에 제공되는 반도체 소자의 두께가 얇아짐에 따라 이를 가공하는 과정에서 취급상의 어려움이 따른다. 특히 반도체 웨이퍼나 반도체 다이의 워피지(warpage)는 여러 가지 문제점을 가져 오며, 이러한 문제점들의 해결책이 요구되고 있다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 소자 신뢰성이 우수하고 제품 불량률을 저감시킬 수 있는 반도체 패키지의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 소자 신뢰성이 우수하고 제품 불량률을 저감시킬 수 있는 반도체 다이들의 개별화 방법을 제공하는 것이다.
본 발명은 상기 첫 번째 기술적 과제를 이루기 위하여, 일 표면 위에 접착 필름 및 베이스 필름이 순차 제공되고 분할 레인을 따라 개질층이 형성된 기판을 스테이지 상에 제공하는 단계; 상기 기판에 측방향으로 힘을 가하여 반도체 다이들을 분리하는 단계; 상기 반도체 다이와 상기 접착 필름을 상기 베이스 필름에 밀착시키기 위하여 상기 반도체 다이들의 상부를 기체로 가압하는 단계; 및 상기 접착 필름을 향하여 자외선을 조사하는 단계를 포함하는 반도체 패키지의 제조 방법을 제공한다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, 반도체 다이들의 개별화(singulation) 방법으로서, 미분리된 상기 반도체 다이들을 포함하고 분할 레인을 따라 개질층이 형성된 기판에 있어서, 반도체 다이들을 서로 분리하는 단계; 상기 반도체 다이들을 덮도록 보호 필름을 덮는 단계; 및 상기 반도체 다이들을 가압하기 위하여 상기 보호 필름 상에 압력을 가하는 단계를 포함하는 반도체 다이들의 개별화 방법을 제공한다.
본 발명의 다른 태양은 미분리된 반도체 다이들을 포함하는 기판의 분할 레인을 따라 개질층을 형성하는 단계; 상기 기판의 일측 표면에 접착 필름 및 베이스 필름을 순차 부착하는 단계; 상기 기판에 측방향으로 힘을 가하여 상기 반도체 다이들을 분리하는 단계; 상기 분리하는 단계에 의하여 분리된 상기 반도체 다이들에 발생한 자발적인 워피지를 감소시키거나 방지하기 위하여 상기 반도체 다이에 기체로 압력을 가하는 단계; 및 상기 압력을 가하는 단계 이후에 상기 접착 필름을 상기 베이스 필름으로부터 분리하는 단계; 를 포함하는 반도체 다이들의 개별화 방법을 제공한다.
본 발명의 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법을 이용하면 소자 신뢰성이 우수하고 제품 불량률을 저감시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따라 개별화될 반도체 기판을 도시한 사시도이다.
도 2a 및 도 2b는 상기 분할 레인을 따라 개질층(modified layer)을 형성하는 방법을 나타낸 모식도들이다.
도 3은 개질층이 형성된 반도체 기판에 접착 필름과 베이스 필름을 순차적으로 부가된 모습을 나타낸 단면도이다.
도 4는 상기 베이스 필름을 측방향으로 신장시킴으로써 반도체 다이들을 개별화한 것을 나타낸 측단면도이다.
도 5는 개별화된 상기 반도체 다이들과 접착 필름에 워피지가 발생한 모습을 나타낸 측면도이다.
도 6은 워피지가 발생한 상기 반도체 다이들 및 접착 필름 위에 보호 필름을 제공한 모습을 나타낸 측면도이다.
도 7은 상기 반도체 다이들 및 접착 필름의 워피지가 해소된 후의 모습을 나타낸 측면도이다.
도 8은 상기 베이스 필름에 자외선(ultraviolet, UV)을 조사하여 상기 접착 필름과 상기 베이스 필름 사이의 접착력을 감소시키거나 제거하는 것을 나타낸 측면도이다.
도 9는 상기 반도체 다이를 픽업하여 베이스 필름으로부터 분리하는 것을 나타낸 측면도이다.
도 10a 및 도 10b는 본 발명의 다른 실시예에 따른 반도체 다이들의 개별화 방법을 나타낸 측면도들이다.
도 11a 및 도 11b는 본 발명의 또 다른 실시예에 따른 반도체 다이들의 개별화 방법을 나타낸 측면도들이다.
도 12는 본 발명의 일 실시예에 따라 제조된 반도체 패키지를 나타낸다.
도 13은 기체를 분사하여 워피지를 해소하는 방법의 효과를 검증하기 위해 수행한 실험의 결과를 나타낸 그래프이다.
도 1은 본 발명의 일 실시예에 따라 개별화될 반도체 다이들(10d)을 포함하는 반도체 기판(10)을 도시한 사시도이다.
도 1을 참조하면, 상기 반도체 기판(10)은 실리콘(silicon, Si), 예를 들면 단결정질 실리콘, 다결정질 실리콘, 또는 비결정질 실리콘일 수 있다. 다른 일부 실시예에서, 상기 반도체 기판(10)은 Ge (germanium)과 같은 반도체, 또는 SiGe (silicon germanium), SiC (silicon carbide), GaAs (gallium arsenide), InAs (indium arsenide), 또는 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 여기서는 상기 반도체 기판(10)이 단결정질 실리콘인 경우에 대하여 설명하지만, 통상의 기술자는 다른 종류의 반도체 기판에 대해서 동일하게 또는 유사하게 설명이 적용될 수 있음을 이해할 것이다.
상기 반도체 기판(10)의 제 1 표면(10a)에는 복수의 분할 레인(10L)이 격자 형태로 형성되어 있을 수 있다. 상기 반도체 기판(10)의 제 1 표면(10a)에는 상기 복수의 분할 레인(10L)에 의하여 구획된 복수의 영역에 반도체 소자가 형성되어 있을 수 있다. 상기 복수의 영역의 각각은 분리하고자 하는, 현재는 미분리된 반도체 다이(10d)이다.
상기 반도체 기판(10)은 약 20 마이크로미터 내지 약 50 마이크로미터의 두께를 가질 수 있다. 상기 반도체 기판(10)은 상기 반도체 소자를 형성한 직후에는 더 두꺼울 수 있으며, 씨닝(thinning) 공정을 통해 약 20 마이크로미터 내지 약 50 마이크로미터의 두께를 갖도록 가공될 수 있다.
상기 반도체 소자들이 형성된 상기 제 1 표면(10a)은 활성면이라고 불릴 수 있다. 일부 실시예들에 있어서, 상기 제 1 표면(10a)의 반대쪽 표면인 제 2 표면(10b)에는 반도체 소자가 형성되어 있지 않을 수 있다. 다른 일부 실시예들에 있어서, 상기 제 2 표면(10b)에는 상기 반도체 소자에 전기적으로 연결된 콘택 플러그, 또는 본딩 패드가 노출되어 있을 수 있다.
도 2a 및 도 2b는 상기 분할 레인(10L)을 따라 개질층(modified layer)(10m)을 형성하는 방법을 나타낸 모식도들이다.
도 2a 및 도 2b를 참조하면, 상기 개질층(10m)은 레이저 조사 장치(2)로 레이저를 조사함으로써 형성될 수 있다. 예를 들면, 상기 반도체 기판(10)에 대하여 투과성을 갖는 펄스 레이저 광선을 분할 레인(10L)을 따라 조사함으로써 상기 반도체 기판(10)의 내부에 분할 레인(10L)을 따라 개질층(10m)을 형성할 수 있다.
먼저 척 테이블(21) 위에 상기 반도체 기판(10)의 제 2 표면(10b)이 위를 향하도록 하여 위치시킬 수 있다. 이 때 상기 척 테이블(21)은 상기 반도체 기판(10)을 흡인하여 유지할 수 있다.
그런 다음, 상기 반도체 기판(10)은, 특히 상기 분할 레인(10L)은 상기 레이저 조사 장치(2)와 정렬될 수 있다. 상기 정렬은 상기 레이저 조사 장치(2)에 포함된 제어 장치에 의하여 이루어질 수 있다.
이어서 분할 레인(10L)의 한쪽 단부가 상기 레이저 조사 장치(2)의 아래에 위치하도록 하고, 상기 반도체 기판(10)에 대하여 투과성을 갖는 펄스 레이저 광선을 조사하면서 반도체 기판(10)을 도 2a의 X1 방향으로 소정의 속도로 상기 레이저 조사 장치(2)에 대하여 상대적으로 운동시킬 수 있다.
상기 펄스 레이저 광선의 집광점(P)은 상기 반도체 기판(10)의 제 1 표면(10a) 부근에 맞춰질 수 있다. 그 결과, 도 2b에서 보는 바와 같이 상기 개질층(10m)은 제 1 표면(10a)을 통해 노출될 뿐만 아니라 상기 제 1 표면(10a)으로부터 제 2 표면(10b) 쪽을 향하여 소정 깊이까지 형성될 수 있다.
상기 개질층(10m)은 반도체 기판(10)을 이루는 실리콘이 용융되었다가 다시 고화된 영역일 수 있다. 상기 반도체 기판(10)은 단결정질의 실리콘 기판이지만, 상기 개질층(10m)은 결정 구조가 다결정질 및/또는 비결정질의 실리콘 기판을 포함할 수 있다. 이와 같이 상기 개질층(10m)에서 결정 구조가 상이해짐에 따라 부피 변화를 겪게 되고, 그로 인해 상기 분할 레인(10L)을 따라 크랙이 생성될 수 있다. 상기 분할 레인(10L)을 따라서 크랙이 생성되기 때문에 추후 외력이 인가되었을 때 반도체 다이들이 분할 레인(10L)을 따라 용이하게 개별화(singulation)될 수 있다.
도 2b를 참조하면, 상기 분할 레인(10L)의 다른 쪽 단부가 상기 레이저 조사 장치(2)의 아래의 위치에 도달하면, 상기 레이저 조사 장치(2)와 상기 반도체 기판(10)의 상대적인 운동을 중단할 수 있다.
상기 레이저 조사 장치(2)는 YAG 레이저 발진기 또는 YVO4 레이저 발진기를 포함할 수 있으며, 본 발명이 여기에 한정되는 것은 아니다.
이 때 사용할 수 있는 레이저 가공 조건의 예를 들면 다음과 같다.
<예 1>
광원: LD 여기 Q 스위치 Nd:YVO4 레이저
파장: 1064nm의 펄스레이저
펄스출력: 10 마이크로줄
집광 스팟 직경: 지름 1 마이크로미터
반복 주파수: 100 kHz
가공 이동 속도: 100 mm/초
<예 2>
광원: LD 여기 Q 스위치 Nd:YAG 레이저
파장: 1064nm의 펄스레이저
펄스출력: 20 마이크로줄
집광 스팟 단면적: 지름 1 마이크로미터
반복 주파수: 100 kHz
가공 이동 속도: 100 mm/초
도 3은 개질층(10m)이 형성된 반도체 기판(10)에 접착 필름(20A)과 베이스 필름(30A)을 순차적으로 부가된 모습을 나타낸 단면도이다.
도 3을 참조하면, 상기 접착 필름(20A)은 다이 부착 필름(die attach film, DAF)라고도 불리며 상기 반도체 기판(10)의 제 2 표면(10b)에 부착될 수 있다.
상기 베이스 필름(30A)은 상기 접착 필름(20A) 위에 부착될 수 있다. 상기 베이스 필름(30A)은, 예를 들면, 폴리에틸렌(PE), 폴리염화비닐(PVC), 폴리에틸렌테레프탈레이트(PET), 폴리프로필렌(PP)과 같은 폴리올레핀 계열의 폴리머로 될 수 있다. 특히, 상기 베이스 필름(30A)은 측방향, 즉, 상기 베이스 필름(30A)의 상부 표면과 평행한 방향으로 신축 가능한 신축성을 지닐 수 있다.
상기 베이스 필름(30A)은 상기 접착 필름(20A)과 접촉하는 쪽의 표면에 이형(releasing) 접착층(32)을 포함할 수 있다. 상기 이형 접착층(32)은 상기 베이스 필름(30A)과 상기 접착 필름(20A)을 접착하는 역할을 수행하고, 자외선 노광에 의하여 상기 베이스 필름(30A)과 상기 접착 필름(20A)이 용이하게 분리되도록 하는 역할을 할 수 있다. 상기 이형 접착층(32)은 자외선 노광에 의해 활성화되어 접착력을 낮추는 반응을 개시하는 광개시제를 포함할 수 있다.
통상의 기술자는 상기 접착 필름(20A) 및 베이스 필름(30A)은 상용으로 용이하게 입수 가능함을 이해할 것이다.
도 2b에서는 분할 레인(10L)이 좌우 방향으로 연장되도록 도시한 반면, 도 3에서는 분할 레인(10L)이 시선 방향으로 연장되도록 도시되었다. 하지만 분할 레인(10L)은 도 1에서 보는 바와 같이 격자 형태로 교차하여 연장되므로 도 3에 도시한 시각에서도 좌우 방향으로 연장되는 분할 레인(10L)이, 비록 도 3에는 직접 표현되지 않았지만, 반도체 기판(10)에 존재한다.
도 4는 상기 베이스 필름(30A)을 측방향, 즉 상기 베이스 필름(30A)의 상부 표면에 평행한 방향으로 신장시킴으로써 반도체 다이들(10S)을 개별화한 것을 나타낸 측단면도이다.
도 4를 참조하면, 상기 베이스 필름(30A)을 신장시킴으로써 상기 반도체 기판(10)에 측방향의 응력이 인가될 수 있다. 상기 측방향의 응력에 의하여 상기 개질층(10m)에 형성된 크랙이 상기 반도체 기판(10)의 두께 방향으로 전파(propagation)될 수 있다. 상기 크랙은 도 2a 및 도 2b를 참조하여 설명한 바 있다.
상기 베이스 필름(30A)의 신장은 실온보다 낮은 온도에서 수행될 수 있다. 상기 베이스 필름(30A)의 신장이 수행되는 온도는 예를 들면, 약 -20℃ 내지 약 10℃, 약 -15℃ 내지 약 5℃, 약 -15℃ 내지 약 0℃, 또는 약 -15℃ 내지 약 -10℃일 수 있다. 이와 같이 베이스 필름(30A)의 신장이 낮은 온도에서 수행되는 이유는 접착 필름(20A)의 분단성을 향상시킬 수 있기 때문이다.
상기 베이스 필름(30A)을 신장시키는 길이는 약 1 밀리미터 내지 약 9 밀리미터, 약 1.5 밀리미터 내지 약 7 밀리미터, 약 2 밀리미터 내지 약 6 밀리미터, 또는 약 3 밀리미터 내지 약 5 밀리미터일 수 있다. 그러나, 본 발명이 여기에 한정되는 것은 아니다.
개별화된 반도체 다이들(10S) 사이의 간격 d는 실질적으로 일정할 수 있다. 상기 간격 d는 상기 베이스 필름(30A)을 측방향으로 신장시키는 정도에 의존할 수 있다. 상기 간격 d는 상기 분할 레인(10L)의 폭에 비하여 더 클 수 있다.
구체적으로, 상기 간격 d는 약 10 마이크로미터 내지 약 100 마이크로미터, 약 30 마이크로미터 내지 약 80 마이크로미터, 또는 약 50 마이크로미터 내지 약 70 마이크로미터일 수 있다. 그러나, 본 발명이 여기에 한정되는 것은 아니다.
상기 반도체 기판(10)에 측방향 응력을 인가하기 위하여 상기 베이스 필름(30A)은 다양한 방법에 의하여 측방향으로 신장될 수 있다. 예를 들면, 일부 실시예들에 있어서, 상기 베이스 필름(30A)의 가장자리를 고정한 상태에서 상기 반도체 기판(10)을 상방으로 상승시키는 방법이 이용될 수 있다. 이 방법에 의할 경우, 상기 반도체 기판(10)이 상방으로 상승되는 정도에 비례하여 상기 베이스 필름(30A)이 측방향으로 신장되는 효과가 발생하기 때문에 상기 반도체 기판(10)에 측방향 응력이 인가될 수 있다.
도 5는 개별화된 상기 반도체 다이들(10W)과 접착 필름(20B)에 워피지가 발생한 모습을 나타낸 측단면도이다.
도 5를 참조하면, 개별화된 상기 반도체 다이들(10W)에는 자발적으로 워피지(warpage)가 발생할 수 있다. 이러한 자발적인 워피지의 원인은 다양할 수 있는데, 예를 들면, 반도체 다이들(10W)의 두께가 극히 얇아짐에 따라 상기 반도체 다이들(10W)의 활성면(도 5에서는 위쪽 표면)에 배치되는 금속 배선에 기인해 발생하는 응력이 미치는 영향이 증가하기 때문일 수 있다.
또 다른 원인은, 예를 들면, 베이스 필름(30A)은 측방향으로 신장되는 반면, 상기 접착 필름(20A)은 이와 같이 신장되지 않는데 따른 것일 수 있다. 즉, 베이스 필름(30A)이 신장되기 전에는 베이스 필름(30A)과 접착 필름(20A)이 편평하게 접합되어 있을 수 있다. 그런데, 접착 필름(20A)의 치수가 일정한 가운데 베이스 필름(30A)이 수평 방향으로 신장됨에 따라 이들 둘의 접합 계면에서 응력이 발생하여 워피지가 발생할 수 있다.
도 6은 워피지가 발생한 상기 반도체 다이들(10W) 및 접착 필름(20B) 위에 보호 필름을 제공한 모습을 나타낸 측면도이다.
도 6을 참조하면, 워피지가 발생한 상기 반도체 다이들(10W) 및 접착 필름(20B)을 덮도록 보호 필름(40)을 제공할 수 있다.
상기 보호 필름(40)은 강직하지(rigid) 않고 가요성을 가질 수 있으며, 자신의 위로부터 가해지는 압력을 자신의 아래로 용이하게 전달할 수 있다. 예를 들면, 상기 보호 필름(40)은 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트, 폴리스티렌 등의 폴리머 수지로 될 수 있다.
상기 보호 필름(40)의 상부에는 상기 보호 필름(40)을 향하여 기체를 분사할 수 있는 기체 분사 장치(50)가 제공될 수 있다. 상기 기체 분사 장치(50)에는 기체가 공급될 수 있다. 상기 기체는 상기 기체 분사 장치(50)의 몸체(52)에 형성되어 있는 노즐(54)을 통하여 상기 보호 필름(40)을 향하여 배출될 수 있다.
배출된 상기 기체는 상기 보호 필름(40)에 압력을 가할 수 있으며, 위에서 설명한 바와 같이 상기 보호 필름(40)은 가요성을 지니므로 상기 기체로부터 받은 압력을 자신의 하부에 위치하는 반도체 다이들(10W) 및 접착 필름(20B)으로 용이하게 전달할 수 있다. 특히, 상기 보호 필름(40)으로서 가요성이 우수한 필름을 선택하면, 상기 보호 필름(40)이 상기 반도체 다이들(10W)의 표면을 따라 밀착될 수 있으므로 압력을 더욱 효과적으로 전달할 수 있다.
분사되는 상기 기체는 공기일 수도 있고, 질소(N2), 이산화탄소(CO2), 헬륨(He), 네온(Ne), 아르곤(Ar)과 같이 화학적 활성이 낮거나 불활성인 기체일 수도 있다.
도 6은 보호 필름(40)이 상기 반도체 다이들(10W)을 덮는 것을 도시하였는데, 상기 보호 필름(40)은 생략될 수도 있다. 상기 보호 필름(40)이 생략되는 경우, 상기 기체 분사 장치(50)로부터 분사되는 기체는 직접 상기 반도체 다이들(10W)의 상부 표면에 압력을 가하게 된다.
도 6에서와 같이 보호 필름(40)이 개재되면 복수의 반도체 다이들(10W)에 가해지는 압력의 분포가 보다 균일해질 수 있다. 도 6에 도시된 바와는 달리, 보호 필름(40)이 생략되면 상기 노즐(54)에 대응되는 위치의 반도체 다이(10W)는 보다 강한 압력을 받을 수 있다.
도 7은 상기 반도체 다이들(10F) 및 접착 필름(20B)의 워피지가 해소된 후의 모습을 나타낸 측면도이다.
도 7을 참조하면, 상기 기체 분사 장치(50)로부터 분사되는 기체에 의하여 상기 반도체 다이들(10F) 및 접착 필름(20B)의 워피지는 감소하거나 해소될 수 있다. 그에 의하여, 상기 반도체 다이들(10F) 및 접착 필름(20B)이 상기 베이스 필름(30A)으로부터 분리된 정도가 감소되거나 분리가 방지될 수 있다.
일부 실시예들에 있어서, 상기 기체 분사 장치(50)로부터 분사되는 기체에 의하여 상기 반도체 다이들(10F) 및 접착 필름(20B)은 상기 베이스 필름(30A)에 밀착될 수 있다.
도 8은 상기 베이스 필름(30A)에 자외선(ultraviolet, UV)을 조사하여 상기 접착 필름(20B)과 상기 베이스 필름(30A) 사이의 접착력을 감소시키거나 제거하는 것을 나타낸 측면도이다.
도 8을 참조하면, 상기 반도체 다이들(10F)을 상기 베이스 필름(30A)으로부터 분리하기 위하여 상기 베이스 필름(30A)에 자외선이 조사될 수 있다. 상기 자외선에 의하여 상기 접착 필름(20B)과 상기 베이스 필름(30A) 사이의 접착력이 제거되거나 낮아져 상기 반도체 다이들(10W)을 상기 베이스 필름(30A)으로부터 분리할 수 있게 된다. 보다 구체적으로, 도 3을 참조하여 설명한 바와 같이, 이형 접착층(32) 내에 분포하는 광 개시제는 자외선에 의하여 활성화되고 상기 접착 필름(20B)과 상기 베이스 필름(30A) 사이의 접착력을 감소시키는 반응을 개시할 수 있다.
그런데 상기 광 개시제의 활성화는 산소가 존재하는 분위기에서는 저해되는 것으로 나타난다. 즉, 공기와 같이 산소가 존재하는 분위기에서는 자외선을 조사하더라도 이형 접착층(32) 내의 상기 광 개시제의 개시 반응이 저해되고 그 결과 상기 접착 필름(20B)과 상기 베이스 필름(30A) 사이의 접착력이 감소하지 않고 유지될 수 있다. 그러므로 상기 접착 필름(20B)의 가장자리가 상기 베이스 필름(30A)으로부터 분리된 상태에서 자외선을 조사하면 분리된 부분에서의 접착력이 유지된다. 워피지가 일어난 반도체 다이(10W)와 접착 필름(20B)은 수 분에서 수십 분이 경과하면 워피지가 해소되어 다시 베이스 필름(30A)과 접촉할 수 있다. 이러한 경우에는 상기 접착력이 유지된 부분(즉, 워피지로 인해 분리되었던 부분)에서 상기 접착 필름(20B)과 베이스 필름(30A)과 다시 접착되기 때문에, 자외선 조사를 신뢰하고 용이하게 분리될 것을 예상하고 반도체 다이(10F)의 픽업을 시도하면, 다시 접착된 부분으로 인해 픽업이 되지 않거나 반도체 다이(10F)가 파손될 수 있다.
그러므로, 도 8에 도시된 바와 같이 자외선을 조사하기 전에 접착 필름(20B)이 베이스 필름(30A)과 충분히 접촉하고 있어야만 이형 접착층(32) 내의 광 개시제가 정상적으로 활성화될 수 있다. 그리고 접착 필름(20B)이 상기 베이스 필름(30A)과 접촉하는 전체 면적에 대하여 접착력이 감소하기 때문에 추후 픽업 공정에서 반도체 다이(10F)가 정상적으로 잘 픽업될 수 있다.
도 9는 상기 반도체 다이(10F)를 픽업하여 베이스 필름(30A)으로부터 분리하는 것을 나타낸 측면도이다.
도 9를 참조하면, 픽업하고자 하는 반도체 다이(10F)를 니들(64)로 지지하는 동안 콜릿(62)이 상기 반도체 다이(10F)를 진공 흡착하여 상승시킴으로써 베이스 필름(30A)으로부터 분리하고 이를 필요한 위치로 이송할 수 있다.
도 10a 및 도 10b는 본 발명의 다른 실시예에 따른 반도체 다이들(10W)의 개별화 방법을 나타낸 측면도들이다.
도 10a를 참조하면, 베이스 필름(30A)의 하부로부터 기체를 분사하는 점을 제외하면 도 6에 나타낸 실시예와 실질적으로 동일하다. 따라서, 도 6에 나타낸 실시예와 중복되는 내용은 생략하고, 상이한 점을 중심으로 이하에서 설명한다.
상기 보호 필름(40)의 상부에는 제 1 기체 분사 장치(50A)에 의하여 제 1 기체가 상기 반도체 다이들(10W)의 상부를 향하여 분사될 수 있다. 상기 제 1 기체의 분사에 의하여 상기 반도체 다이들(10W)의 상부에는 제 1 압력(P1)이 가해질 수 있다. 상기 제 1 기체는 몸체(52A)에 형성되어 있는 노즐(54A)을 통하여 상기 반도체 다이들(10W)의 상부를 향하여 분사될 수 있다.
상기 베이스 필름(30A)의 하부에서는 제 2 기체 분사 장치(50B)에 의하여 제 2 기체가 상기 반도체 다이들(10W)의 하부를 향하여, 상기 제 1 기체의 분사 방향과 반대 방향으로 분사될 수 있다. 상기 제 2 기체의 분사에 의하여 상기 반도체 다이들(10W)의 하부에는 제 2 압력(P2)이 가해질 수 있다. 상기 제 2 기체는 몸체(52B)에 형성되어 있는 노즐(54B)을 통하여 상기 반도체 다이들(10W)의 하부를 향하여 분사될 수 있다. 상기 제 1 압력(P1)은 상기 제 2 압력(P2)보다 더 크거나 같다.
도 10b를 참조하면, 상기 제 1 및 제 2 기체 분사 장치들(50A, 50B)로부터 분사되는 제 1 기체 및 제 2 기체에 의하여 상기 반도체 다이들(10F) 및 접착 필름(20B)의 워피지는 감소하거나 해소될 수 있다. 또한 그에 의하여 상기 반도체 다이들(10F) 및 접착 필름(20B)이 상기 베이스 필름(30A)으로부터 분리된 정도가 감소되거나 분리가 방지될 수 있다.
일부 실시예들에 있어서, 상기 제 1 및 제 2 기체 분사 장치들(50A, 50B)로부터 분사되는 제 1 기체 및 제 2 기체에 의하여 상기 반도체 다이들(10F) 및 접착 필름(20B)은 상기 베이스 필름(30A)에 밀착될 수 있다.
이후의 과정은 도 8 및 도 9를 참조하여 설명한 바와 동일하기 때문에 이후의 추가적인 설명은 생략한다.
도 11a 및 도 11b는 본 발명의 또 다른 실시예에 따른 반도체 다이들(10W)의 개별화 방법을 나타낸 측면도들이다.
도 11a를 참조하면, 상기 반도체 다이들(10W)을 둘러싸는 측벽(72) 및 상기 반도체 다이들(10W)의 상부에서 상기 측벽(72)을 따라 상하 운동할 수 있는 피스톤(74)이 제공될 수 있다. 이 때 상기 반도체 다이들(10W)의 상부에는 보호 필름(40)이 개재될 수 있다.
상기 측벽(72)은 상기 보호 필름(40)의 상부 표면에 밀착될 수 있다. 상기 측벽(72), 상기 피스톤(74) 및 상기 보호 필름(40)에 의하여 정의되는 내부 공간의 압력은 상기 측벽(72)의 외부 압력과 실질적으로 동일할 수 있다. 이 때 상기 피스톤(74)은 H1의 높이를 가질 수 있다.
도 11b를 참조하면, 상기 내부 공간의 압력을 증가시키기 위하여 상기 피스톤(74)의 높이를 H2로 감소시킬 수 있다. 상기 내부 공간이 실질적으로 밀폐되었기 때문에 상기 피스톤의 높이를 H2로 감소시킴에 따라 내부 공간의 압력이 증가할 수 있다. 즉, 피스톤의 높이 H2가 감소할수록 상기 내부 공간의 압력이 증가한다.
상기 내부 공간의 압력이 증가하면, 증가된 압력은 보호 필름(40)을 통해 반도체 다이들(10W)로 전달되며, 전달된 상기 압력에 의하여 반도체 다이들(10W) 및 접착 필름(20B)의 워피지가 감소하거나 해소될 수 있다.
보호 필름(40)이 부존재하는 상황에서는, 상기 내부 공간의 압력을 증가시켜도 상기 반도체 다이들(10W) 및 접착 필름(20B)의 워피지가 감소되거나 해소되지 않는다. 그 이유는 증가된 상기 내부 공간의 압력에 상기 반도체 다이들(10W)의 상부 표면에도 작용하지만 접착 필름(20B)의 분리된 부분의 하부 표면 상에도 동일한 압력이 작용하기 때문이다.
따라서, 도 11a 및 도 11b에 도시된 바와 같은 측벽(72) 및 피스톤(74)을 사용하는 경우에는 보호 필름(40)이 필수적일 수 있다.
이후의 과정은 도 8 및 도 9를 참조하여 설명한 바와 동일하기 때문에 이후의 추가적인 설명은 생략한다.
도 12는 본 발명의 일 실시예에 따라 제조된 반도체 패키지(200)를 나타낸다.
도 12를 참조하면, 패키지 기판(210)에 반도체 다이(220)가 실장될 수 있다. 상기 반도체 다이(220)는 도 9에서 콜릿(62)에 의하여 픽업된 반도체 다이(10F)일 수 있다. 상기 반도체 다이(220)는, 예를 들면, 플래시 메모리, 상변화 메모리(phase-change RAM, PRAM), 저항 메모리(resistive RAM, RRAM), 강유전체 메모리(ferroelectric RAM, FeRAM), 고체자기 메모리(magnetic RAM, MRAM), 논리 소자(logic device), 컨트롤러 등일 수 있지만 여기에 한정되지 않는다. 상기 플래시 메모리는, 예를 들면 낸드(NAND) 플래시 메모리일 수 있다.
상기 패키지 기판(210)에는 복수의 제 1 단자들(212)이 형성되어 있을 수 있다. 상기 패키지 기판(210)은 , 예를 들면, 인쇄회로 기판(printed circuit board, PCB) 또는 연성 인쇄회로 기판(flexible printed circuit board, FPCB)일 수 있다.
상기 복수의 제 1 단자들(212)은 그 위에 범프가 결합될 수 있는 범프 패드일 수 있으며 단일의 금속층 또는 복수의 금속이 적층된 구조를 가질 수 있다. 또한, 상기 제 1 단자들(212)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 또는 이들의 2종 이상의 합금으로 될 수 있지만 여기에 한정되는 것은 아니다.
상기 반도체 다이(220)는 상기 복수의 제 1 단자들(212)에 대응되는 복수의 제 2 단자들(222)을 가질 수 있다. 복수의 상기 제 1 단자들(212)과 여기에 각각 대응되는 복수의 상기 제 2 단자들(222)은 솔더 범프(230)에 의하여 연결될 수 있다.
이상에서 설명한 바와 같은, 압력을 가함으로써 워피지를 해소한 다음 자외선을 조사하는 방법의 효과를 검증하기 위하여 기체 분사를 적용하지 않은 경우, 30초 동안 기체를 분사하는 경우, 100초 동안 기체를 분사하는 경우 각각에 대하여 고착된 면적을 측정하여 비교하고 그 결과를 도 13에 도시하였다.
이 때 분사한 기체는 공기를 분사하였고, 30초와 100초 동안 분사하는 경우는 분사 시간에서만 차이가 있었다. 고착된 면적은 베이스 필름에 잔존하는 고착 흔적을 이용하여 면적을 구하였다.
도 13을 참조하면, 공기를 분사하지 않은 경우, 30초 동안 공기를 분사하는 경우, 100초 동안 공기를 분사하는 경우의 각각에 대하여 고착 면적이 반도체 다이의 면적에 대하여 갖는 백분율로 나타내었다.
그 결과 공기를 분사하지 않는 경우에는 대략 1%의 고착 면적 비율을 보였지만, 30초 동안 공기를 분사하면 대략 0.7%의 고착 면적 비율을 갖는 것으로 나타났다. 또한 100초 동안 공기를 분사하면 대략 0.2%로 고착 면적 비율이 감소하는 것으로 나타났다.
따라서, 워피지가 발생한 반도체 다이에 압력을 가하여 워피지를 제거하는 것이 고착 면적의 감소, 나아가 제품 불량률 감소 및 제품 신뢰성 개선에 기여할 수 있음을 확인하였다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
2: 레이저 조사 장치 10: 반도체 기판
10a: 제 1 표면 10b: 제 2 표면
10d, 10F, 10S, 10W: 반도체 다이 10L: 분할 레인
10m: 개질층 20A: 접착 필름
30A: 베이스 필름 32: 이형 접착층
40: 보호 필름 50, 50A, 50B: 기체 분사 장치
52, 52A, 52B: 몸체 54, 54A, 54B: 노즐
62: 콜릿 64: 니들
72: 측벽 74: 피스톤

Claims (10)

  1. 일 표면 위에 접착 필름 및 베이스 필름이 순차 제공되고 분할 레인을 따라 개질층이 형성된 기판을 스테이지 상에 제공하는 단계;
    상기 기판에 측방향으로 힘을 가하여 상기 기판을 복수의 반도체 다이들로 분리하는 단계;
    분리된 상기 반도체 다이들과 상기 접착 필름을 상기 베이스 필름에 밀착시키기 위하여 상기 반도체 다이들의 상부의 전체를 동시에 기체로 가압하는 단계; 및
    상기 접착 필름을 향하여 자외선을 조사하는 단계;
    를 포함하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 자외선을 조사하는 단계는 상기 기체로 가압하는 단계 이후에 수행되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제 1 항에 있어서,
    상기 반도체 다이들의 상부를 기체로 가압하는 단계는 상기 반도체 다이들의 상부에 기체를 분사하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 제 3 항에 있어서,
    상기 반도체 다이들을 분리하는 단계와 상기 기체를 분사하는 단계의 사이에 상기 반도체 다이들을 덮도록 보호 필름을 위치시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체 다이들의 상부를 기체로 가압하는 단계는,
    상기 반도체 다이들의 상부를 향하여 제 1 기체를 분사하는 단계; 및
    상기 반도체 다이들의 하부를 향하여, 상기 제 1 기체의 분사 방향과 반대 방향으로 제 2 기체를 분사하는 단계;
    를 포함하고,
    상기 제 1 기체에 의하여 상기 반도체 다이들의 상부에 가해지는 제 1 압력이 상기 제 2 기체에 의하여 상기 반도체 다이들의 하부에 가해지는 제 2 압력보다 더 크거나 같은 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제 1 항에 있어서,
    상기 반도체 다이들의 상부를 기체로 가압하는 단계는,
    상기 스테이지 상에 상기 기판을 둘러싸는 측벽 및 상기 기판의 상부에서 상기 측벽을 따라 상하 운동할 수 있는 피스톤을 제공하는 단계; 및
    상기 피스톤을 상기 기판에 근접하도록 함으로써 상기 반도체 다이를 가압하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 반도체 다이들의 개별화(singulation) 방법으로서,
    미분리된 상기 반도체 다이들을 포함하고 분할 레인을 따라 개질층이 형성된 기판에 있어서, 반도체 다이들을 서로 분리하는 단계;
    상기 반도체 다이들을 덮도록 보호 필름을 덮는 단계; 및
    상기 반도체 다이들을 가압하기 위하여 상기 보호 필름 상에 기체로 압력을 가하는 단계;
    를 포함하는 반도체 다이들의 개별화 방법.
  8. 제 7 항에 있어서,
    상기 분리하는 단계에 의하여 분리된 상기 반도체 다이들에 자발적으로 발생하는 워피지는 상기 압력을 가하는 단계에서 상기 반도체 다이들에 가해지는 압력에 의하여 감소되거나 방지되는 것을 특징으로 하는 반도체 다이들의 개별화 방법.
  9. 제 8 항에 있어서,
    상기 반도체 다이들을 서로 분리하는 단계의 이전에 상기 기판의 일측 표면에 접착 필름을 부착하는 단계를 더 포함하고,
    상기 보호 필름 상에 압력을 가하는 단계 이후에, 상기 접착 필름에 자외선을 조사하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이들의 개별화 방법.
  10. 미분리된 반도체 다이들을 포함하는 기판의 분할 레인을 따라 개질층을 형성하는 단계;
    상기 기판의 일측 표면에 접착 필름 및 베이스 필름을 순차 부착하는 단계;
    상기 기판에 측방향으로 힘을 가하여 상기 반도체 다이들을 분리하는 단계;
    분리된 상기 반도체 다이들을 보호 필름으로 덮는 단계;
    상기 분리하는 단계에 의하여 분리된 상기 반도체 다이들에 발생한 자발적인 워피지를 감소시키거나 방지하기 위하여 상기 반도체 다이들의 상부의 전체를 동시에 기체로 압력을 가하는 단계; 및
    상기 압력을 가하는 단계 이후에 상기 접착 필름을 상기 베이스 필름으로부터 분리하는 단계;
    를 포함하는 반도체 다이들의 개별화 방법.
KR1020180028238A 2018-03-09 2018-03-09 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법 KR102563929B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180028238A KR102563929B1 (ko) 2018-03-09 2018-03-09 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
CN201910173525.8A CN110246779A (zh) 2018-03-09 2019-03-07 分割半导体裸片的方法和制造半导体封装件的方法
US16/297,950 US10741448B2 (en) 2018-03-09 2019-03-11 Method of singulating semiconductor die and method of fabricating semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180028238A KR102563929B1 (ko) 2018-03-09 2018-03-09 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190106568A KR20190106568A (ko) 2019-09-18
KR102563929B1 true KR102563929B1 (ko) 2023-08-04

Family

ID=67843454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180028238A KR102563929B1 (ko) 2018-03-09 2018-03-09 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법

Country Status (3)

Country Link
US (1) US10741448B2 (ko)
KR (1) KR102563929B1 (ko)
CN (1) CN110246779A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114228020B (zh) * 2021-12-14 2023-03-03 中国科学院大连化学物理研究所 水电解复合膜批量制备用ptfe膜自动贴合方式及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024010A (ja) 1999-07-08 2001-01-26 Toshiba Corp 半導体装置の製造方法
JP2004349519A (ja) 2003-05-23 2004-12-09 Tokyo Seimitsu Co Ltd 板状部材の分割方法及び分割装置
US20090311848A1 (en) 2008-06-13 2009-12-17 Disco Corporation Optical device wafer dividing method
JP2017204557A (ja) * 2016-05-11 2017-11-16 株式会社ディスコ ウェーハの加工方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
JP4312419B2 (ja) * 2002-05-09 2009-08-12 リンテック株式会社 半導体ウエハの加工方法
KR20050062886A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 웨이퍼상의 개별 칩 분리 방법
JP2005322724A (ja) * 2004-05-07 2005-11-17 Nitto Denko Corp 被着物の加熱剥離方法及び被着物加熱剥離装置
JP2006049591A (ja) 2004-08-05 2006-02-16 Disco Abrasive Syst Ltd ウエーハに貼着された接着フィルムの破断方法および破断装置
JP2006229021A (ja) 2005-02-18 2006-08-31 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4552791B2 (ja) 2005-07-20 2010-09-29 セイコーエプソン株式会社 基板分割方法
JP2007067278A (ja) 2005-09-01 2007-03-15 Tokyo Seimitsu Co Ltd エキスパンド方法及びエキスパンド装置
JP2007184328A (ja) * 2006-01-04 2007-07-19 Nsk Ltd 露光装置
US7772047B2 (en) * 2007-06-28 2010-08-10 Sandisk Corporation Method of fabricating a semiconductor die having a redistribution layer
KR20100065185A (ko) * 2007-10-09 2010-06-15 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
JP4717085B2 (ja) * 2008-01-18 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2009272503A (ja) 2008-05-09 2009-11-19 Disco Abrasive Syst Ltd フィルム状接着剤の破断装置及び破断方法
JP2010129607A (ja) * 2008-11-25 2010-06-10 Nitto Denko Corp ダイシング用表面保護テープ及びダイシング用表面保護テープの剥離除去方法
JP5253996B2 (ja) 2008-12-26 2013-07-31 株式会社ディスコ ワーク分割方法およびテープ拡張装置
JP5563423B2 (ja) * 2010-10-19 2014-07-30 リンテック株式会社 シート貼付装置および貼付方法
JP2013021105A (ja) * 2011-07-11 2013-01-31 Nitto Denko Corp ダイシング用粘着シート、及び、ダイシング用粘着シートを用いた半導体装置の製造方法
TWI437672B (zh) * 2011-12-16 2014-05-11 利用氣體充壓以抑制載板翹曲的載板固定方法
JP2013207170A (ja) 2012-03-29 2013-10-07 Disco Abrasive Syst Ltd デバイスウェーハの分割方法
JP5943727B2 (ja) 2012-06-12 2016-07-05 株式会社ディスコ 接着フィルムの破断方法
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9034733B2 (en) 2012-08-20 2015-05-19 Semiconductor Components Industries, Llc Semiconductor die singulation method
CN104871295B (zh) 2012-12-26 2018-07-06 日立化成株式会社 扩展方法、半导体装置的制造方法、及半导体装置
US10056294B2 (en) * 2013-12-02 2018-08-21 Maxim Integrated Products, Inc. Techniques for adhesive control between a substrate and a die
JP6411142B2 (ja) * 2014-09-09 2018-10-24 株式会社ディスコ 保護被膜の被覆方法
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
KR102427159B1 (ko) * 2015-11-11 2022-08-01 삼성전자주식회사 테이프 필름의 라미네이션 장치 및 그를 포함하는 반도체 소자의 제조 설비
TW202308015A (zh) * 2016-01-15 2023-02-16 荷蘭商庫力克及索發荷蘭公司 放置超小或超薄之離散組件
KR102091963B1 (ko) * 2016-03-30 2020-03-20 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 장치의 제조 방법
TWI559410B (zh) * 2016-05-09 2016-11-21 以壓差法抑制材料翹曲的方法
JP6524553B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024010A (ja) 1999-07-08 2001-01-26 Toshiba Corp 半導体装置の製造方法
JP2004349519A (ja) 2003-05-23 2004-12-09 Tokyo Seimitsu Co Ltd 板状部材の分割方法及び分割装置
US20090311848A1 (en) 2008-06-13 2009-12-17 Disco Corporation Optical device wafer dividing method
JP2017204557A (ja) * 2016-05-11 2017-11-16 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
US10741448B2 (en) 2020-08-11
US20190279904A1 (en) 2019-09-12
KR20190106568A (ko) 2019-09-18
CN110246779A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
US10403538B2 (en) Expansion method, method for manufacturing semiconductor device, and semiconductor device
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
CN105514038B (zh) 切割半导体晶片的方法
US10354977B2 (en) Semiconductor device and manufacturing method thereof
US20110057332A1 (en) Semiconductor chip with conductive adhesive layer and method of manufacturing the same, and method of manufacturing semiconductor device
KR20140044879A (ko) 코팅 후 그라인딩 전 다이싱
JP2011181822A (ja) 半導体装置の製造方法
US20110034007A1 (en) Dividing method for platelike workpiece
US9281182B2 (en) Pre-cut wafer applied underfill film
TW201347122A (zh) 晶片封裝體及其形成方法
KR102563929B1 (ko) 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
JP2014017434A (ja) ウエーハの加工方法
US20130196472A1 (en) Pre-cut wafer applied underfill film on dicing tape
JP2011054648A (ja) 半導体装置の製造方法
US20230321752A1 (en) Workpiece separation device and workpiece separation method
TWI409886B (zh) 防止晶粒破裂之晶粒拾取方法與裝置
TW201705244A (zh) 用於控制並啓動基材自載體脫結之方法與設備

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant