KR102286344B1 - 아날로그-디지털 변환 장치 및 아날로그-디지털 변환 장치의 동작 방법 - Google Patents

Abstract

본 발명에 따른 아날로그-디지털 변환 장치는 기준전압 또는 판단전압이 변환된 기준 디지털 신호 또는 판단 디지털 신호와 상기 기준전압에 대한 테스트 패턴이 일치하는지 여부를 판단하는 판단회로를 포함하고, 상기 테스트 패턴과의 일치 여부에 따라 상기 아날로그-디지털 변환 장치가 정상적으로 작동하는지 여부를 모니터링 할 수 있다.

Description

아날로그-디지털 변환 장치 및 아날로그-디지털 변환 장치의 동작 방법{ANALOG-TO-DIGITAL CONVERTING DEVICE AND METHOD FOR OPERATING ANALOG-TO-DIGITAL CONVERTING DEVICE}

본 발명은 아날로그-디지털 변환 장치 및 아날로그-디지털 변환을 모니터링하는 방법에 관한 것으로, 좀 더 구체적으로는 아날로그-디지털 변환할 때 발생할 수 있는 비트 에러를 모니터링하는 아날로그-디지털 변환 장치 및 아날로그-디지털 변환을 모니터링 하는 방법에 관한 것이다.

아날로그 - 디지털 변환 장치(Analaog-to-Digital Convertering Device: ADC장치)는 아날로그 신호를 디지털 신호로 변환하는 장치이다.

아날로그-디지털 변환 장치는 각종 센서들로부터 수신되는 아날로그 신호들을 디지털 신호처리들로 변환하는 데에 사용되고 있다.

ADC장치의 성능을 검증하기 위하여 BIST(Built-in-self test)기능이 ADC장치에 내장될 수 있다. BIST기능은 한번 수행되는데 수백 내지 수천 클럭들을 필요로 한다. 따라서, BIST기능은 ADC장치가 동작하기 이전의 초기 상태에서 한번 수행되거나, ADC장치가 내장된 칩이 제품으로 출하되기 전에 수행되고 있다.

ADC장치가 아날로그 신호를 디지털 신호로 변환하여 0을 출력하여야 하는 경우에 1을 출력한다거나, 1을 출력하여야 하는 경우에 0을 출력할 수 있다.

위와 같은 경우에, ADC장치에서 발생하는 에러는 비트 에러라고 불린다.

자동차 산업, 항공 우주 산업, 바이오 산업 등 안전성 및 신뢰성을 요구하는 산업 분야에서는 ADC장치의 신뢰성이 요구된다. 따라서, ADC출력 내에 비트 에러의 존재 여부를 실시간으로 판단하는 기능이 요구된다.

그러므로, 디지털 변환 과정에서 발생하는 비트 에러를 실시간으로 모니터링 할 수 있는 새로운 장치 및 방법에 대한 요구가 제기되고 있다.

본 발명의 목적은 디지털 변환 과정에서 발생하는 비트 에러를 실시간으로 감시함으로써, 기존의 ADC장치보다 향상된 신뢰성을 갖는 아날로그-디지털 변환 장치 및 상기 아날로그-디지털 변환 장치를 모니터링 하는 방법을 제공하는 데에 있다.

본 발명의 실시 예에 따른 아날로그-디지털 변환 장치는, 기준전압을 발생하는 기준전압 발생회로; 입력 회로로부터 수신된 아날로그 입력 신호들 및 상기 기준전압 발생회로에서 발생된 기준전압을 선택 신호에 응답하여 출력하는 신호선택회로; 상기 신호선택회로의 출력 신호를 디지털 신호로 변환하는 AD변환회로; 그리고 상기 기준전압이 변환된 기준 디지털 신호가 상기 기준 전압에 대한 테스트 패턴과 일치하는지 여부를 판단하는 판단회로를 포함한다.

실시 예로서, 상기 기준전압 발생회로는 제 1 동작모드에서 제 1 기준전압 및 제 2 기준전압을 발생시키도록 구성된다.

실시 예로서, 상기 신호선택장치는 상기 제 1 기준전압을 출력 한 후 상기 아날로그 입력신호들을 순차적으로 출력한 후 상기 제 2 기준전압을 출력하도록 구성된다.

실시 예로서, 상기 판단회로는 상기 제 1 기준전압이 변환된 제 1 기준 디지털 신호와 상기 제 1 기준전압에 대한 제 1 테스트 패턴을 비교하여, 상기 비교결과가 일치하는 경우에 상기 수신된 아날로그 입력신호들이 변환된 디지털 신호들을 출력하고, 상기 비교결과가 불일치하는 경우에 에러신호를 출력하도록 구성된다.

실시 예로서, 상기 아날로그 입력 신호들이 변환된 디지털 신호들을 저장하는 출력회로를 더 포함하고, 상기 판단회로는 상기 제 2 기준전압이 변환된 제 2 기준 디지털 신호와 상기 제 2 기준전압에 대한 제 2 테스트 패턴을 비교하여, 상기 비교결과가 일치하는 경우에 상기 출력회로에 저장된 상기 디지털 신호들을 출력하도록 요청하고, 상기 비교결과가 불일치하는 경우에 상기 출력회로에 저장된 상기 디지털 신호들을 무시하도록 구성된다.

실시 예로서, 상기 판단회로는 상기 발생된 기준전압이 변환된 상기 기준 디지털 신호의 일부와 상기 기준전압에 대한 상기 테스트 패턴의 일부를 비교하도록 구성된다.

실시 예로서, 제 2 동작모드에서 제 1 판단전압 및 제 2 판단전압을 발생시키는 판단전압 발생회로를 더 포함하도록 구성된다.

실시 예로서, 상기 신호선택장치는 상기 제 2 동작 모드에서, 상기 제 1 판단전압을 출력한 후 상기 수신된 아날로그입력신호들을 순차적으로 출력한 후 상기 제 2 판단전압을 출력하도록 구성된다.

실시 예로서, 상기 판단회로는 상기 아날로그 입력 신호들이 변환된 디지털 신호들을 저장하는 출력회로를 더 포함하고, 상기 제 1 및 제 2 판단전압이 변환된 제 1 및 제 2 판단 디지털 신호와 상기 제 1 및 제 2 기준전압에 대한 제 1 및 제 2 테스트 패턴을 각각 비교하고, 상기 비교결과들 중 적어도 하나가 일치하는 경우 상기 출력회로에 저장된 디지털 신호들을 무시하도록 구성된다.

실시 예로서, 상기 판단회로는 상기 제 1 및 제 2 판단전압이 변환된 제 1 및 제 2 판단 디지털 신호의 일부와 상기 제 1 및 제 2 기준전압에 대한 제 1 및 제 2 테스트 패턴의 일부를 각각 비교하여 일치 여부를 판단하도록 구성된다.

본 발명의 실시 예에 따른 아날로그-디지털 변환 장치의 동작 방법은, 상기 아날로그-디지털 변환장치가 기준전압을 기준 디지털 신호로 변환하는 단계; 상기 아날로그-디지털 변환 장치가 상기 기준 디지털 신호를 테스트 패턴과 비교하는 단계; 및 상기 기준 디지털 신호의 일부와 테스트 패턴의 적어도 일부가 일치하면, 상기 아날로그-디지털 변환장치가 외부 장치로부터 수신되는 아날로그 신호들을 디지털 신호들로 변환하여 출력하는 단계를 포함한다.

본 발명의 실시 예에 따른 아날로그-디지털 변환 장치의 동작 방법은, 상기 아날로그-디지털 변환장치가 판단전압을 판단 디지털 신호로 변환하는 단계; 상기 아날로그-디지털 변환 장치가 상기 판단 디지털 신호를 테스트 패턴과 비교하는 단계; 및 상기 판단 디지털 신호의 일부와 상기 테스트 패턴의 적어도 일부가 일치하면, 상기 아날로그-디지털 변환 장치가 정상 동작하지 않는 것으로 판별하는 단계를 포함한다.

본 발명의 실시 예들에 따르면, 디지털 변환 과정에서 발생하는 비트 에러를 실시간으로 감시함으로써, 기존의 ADC보다 향상된 신뢰성을 갖는 아날로그-디지털 변환 장치 및 상기 아날로그-디지털 변환 장치를 모니터링 하는 방법이 제공된다.

도 1은 본 발명의 실시 예에 따른 ADC 장치를 보여주는 블록도이다.
도 2은 본 발명의 실시 예에 따른 ADC 장치의 타이밍 다이어그램을 보여준다.
도 3은 본 발명의 실시 예에 따른 ADC 장치의 모니터링 방법의 순서도를 보여준다.
도 4은 판단 회로에서 비트 에러를 검출하기 위한 판단 로직에 관한 도면이다.
도 5는 모니터링 기능의 정상 작동 여부를 확인하는 타이밍 다이어그램을 보여준다.
도 6은 본 발명의 적용 예들 중 하나를 보여주는 도면이다.

이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 본 발명의 실시 예에 따른 ADC장치(Analaog-to-Digital Converting Device: ADC장치) (100)를 보여주는 블록도이다. 도 1을 참조하면, ADC 장치는 입력회로(110), 기준전압 발생회로(120), 판단전압 발생회로(130), 신호선택회로(140), AD변환회로(150), 판단회로(160), 출력회로(170), 에러처리회로(180), 그리고 제어회로(190)을 포함한다.

입력 회로(110)는 복수개의 아날로그 입력신호들(I_1~I_N)을 신호선택회로(140)에 인가한다. 예를 들어, 아날로그 입력신호들(I_1~I_N)은 외부 센서들로부터 측정된 신호들일 수 있다.

기준전압 발생회로(120)는 제 1 제어신호(CTR1)에 응답하여 신호선택회로(140)에 기준전압을 출력할 수 있다. 예를 들어, 기준전압 발생회로(120)는 제 1 제어신호(CTR1)에 응답하여 제 1 기준전압(VS1)과 제 2 기준전압(VS2)을 출력할 수 있다. 또한, 기준전압들(VS1, VS2)의 레벨은 다르게 설정될 수 있다.

판단전압 발생회로(130)는 제 2 제어신호(CTR2)에 응답하여 신호선택회로(140)에 판단전압(VF)을 출력할 수 있다. 예를 들어, 판단전압 발생회로(130)는 제 2 제어신호(CTR2)에 응답하여 제 1 판단전압(VF1)과 제 2 판단전압(VF2)을 출력할 수 있다. 또한, 판단전압들(VF1, VF2)의 레벨은 기준전압들(VS1, VS2)의 레벨과 다르게 설정되어야 한다. 다만, 제 1 판단전압(VF1)과 제 2 판단전압(VF2)의 레벨은 같게 설정될 수도 있다.

신호선택회로(140)는 제어회로(190)로부터 발생한 선택신호(SEL)에 응답하여 동작하도록 구성된다. 또한, 신호선택회로(140)는 멀티플렉서를 포함할 수 있다.

신호선택회로(140)는 제 1 동작모드에서, 선택신호(SEL)에 응답하여 기준전압들(VS1, VS2)을 출력하지만, 판단전압들(VF1, VF2)을 출력하지 않는다.

예를 들어, 입력회로(110)으로부터 아날로그 입력신호들(I_1~I_N)이 수신될 때, 신호선택회로(140)는 선택신호(SEL)에 응답하여 제 1 기준전압(VS1)을 입력전압(VIN)으로 출력할 수 있다. 이후에 신호선택회로(140)는 입력회로(110)로부터 수신된 아날로그 입력신호들(I_1~I_N)을 입력전압(VIN)으로 순차적으로 출력할 수 있다. 이후에 신호선택회로(140)는 선택신호(SEL)에 응답하여 제 2 기준전압(VS2)을 입력전압(VIN)으로 출력할 수 있다.

신호선택회로(140)는 제 2 동작모드에서, 선택신호(SEL)에 응답하여 판단전압들(VF1, VF2)을 출력하지만, 기준전압들(VS1, VS2)을 출력하지 않는다.

예를 들어, 신호선택회로(140)는 선택신호(SEL)에 응답하여 AD변환회로(150)에 기준전압들(VS1, VS2)을 대신해 판단전압들(VF1, VF2)을 입력전압(VIN)으로 출력할 수 있다. 제 2 동작모드의 동작과정은 도 5를 참고하여 더 상세하게 설명된다.

AD변환회로(150)는 제어회로(190)에서 발생한 기준클럭신호(CLK)에 응답하여 디지털 변환을 수행하도록 구성된다. AD변환회로(150)의 변환 결과는 디지털 신호(DO)로 출력된다.

예를 들어, AD변환회로(150)는 카운터램프방식 또는 연속근사방식으로 AD변환을 수행할 수 있다. 그러나 AD변환회로(150)의 AD변환방식은 한정되지 않는다.

판단회로(160)는 제 1 동작모드에서, AD변환회로(150)에서 출력되는 디지털 신호(DO)중에서 기준전압들(VS1, VS2)이 변환된 제 1 및 제 2 기준 디지털 신호들(DS1, DS2)을 제 1 및 제2 테스트 패턴들과 각각 비교한다. 예를 들어, 제 1 기준 디지털 신호(DS1)는 제 1 기준전압(VS1)이 AD변환회로(150)에서 변환된 경우의 디지털 신호의 비트열일 수 있다. 예를 들어, 제 2 기준 디지털 신호(DS2)는 제 2 기준전압(VS2)이 AD변환회로(150)에서 변환된 경우의 디지털 신호의 비트열일 수 있다.

기준전압이 AD변환회로(150)에서 디지털 변환을 거치지 않고, 개별적인 이진 데이터 형식으로 출력되는 비트열이 테스트 패턴일 수 있다. 예를 들어, 제 1 테스트 패턴은 제 1 기준전압(VS1)이 정상적으로 디지털 변환된 경우의 디지털 신호의 비트열일 수 있다.

예를 들어, 제 2 테스트 패턴은 제 2 기준전압(VS2)이 정상적으로 디지털 변환된 경우의 디지털 신호의 비트열일 수 있다.

제 1 동작모드의 동작과정은 도 2를 참고하여 더 상세하게 설명된다.

판단회로(160)는 제 2 동작모드에서, AD변환회로(150)에서 출력되는 디지털 신호(DO)중에서 판단전압들(VF1, VF2)이 변환된 제 1 및 제 2 판단 디지털 신호들(D_F1, D_F2)을 제 1 및 제2 테스트 패턴들과 각각 비교한다. 예를 들어, 제 1 판단 디지털 신호(D_F1)는 제 1 판단전압(VF1)이 AD변환회로(150)에서 디지털 변환된 디지털 신호의의 비트열일 수 있다. 예를 들어, 제 2 판단 디지털 신호(D_F2)는 제 2 판단전압(VF2)이 AD변환회로(150)에서 변환된 디지털 신호의의 비트열일 수 있다.

판단 전압들(VF1, VF2)은 제 1 기준전압(VS1) 및 제 2 기준전압(VS2)과는 다른 레벨을 가질 수 있다. 그러므로, 판단전압들(VF1, VF2)이 디지털 변환될 때, 제 1 및 제 2 판단 디지털 신호들(D_F1, D_F2)은 제 1 및 제 2 기준전압들(VS1, VS2)에 대응하는 테스트 패턴들과 서로 다를 수 있다.

제 2 동작모드에서 제 1 및 제 2 판단 디지털 신호들이 제 1 및 제 2 테스트패턴들과 불일치하므로, 판단회로(160)가 정상적으로 동작하는 경우에, 판단회로(160)는 에러신호(DERR)를 출력할 수 있다. 제 2 동작모드의 동작과정은 도 5를 참고하여 더 상세하게 설명된다.

출력회로(170)는 판단회로(160)로부터 전송되는 디지털 신호들(DO1)을 저장하고, 저장된 디지털 신호들(DO1)을 외부장치로 출력할 수 있다. 예를 들어, 외부장치는 중앙처리장치(MCU)가 될 수 있다.

에러처리회로(180)는 판단회로(160)로부터 전송되는 에러 신호(DERR)를 수신한다. 제 1 동작모드에서 에러처리회로(180)는 에러 신호(DERR)에 응답하여 아날로그 입력신호들(I_1~I_N)이 디지털 변환되어 출력회로(170)에 저장된 디지털 신호들(DO1)을 무시하도록 요청할 수 있다. 또는 에러처리회로(180)는 에러 신호(DERR)에 응답하여 입력 회로(110)에 재전송을 요청할 수 있다. 또는 에러처리회로(180)는 에러 신호(DERR)에 응답하여 제어 회로(190)에 AD변환회로(150)내 존재하는 오프셋(OFFSET)을 재조정하도록 요청할 수 있다.

또한, 제 2 동작모드에서 에러처리회로(180)는 에러 신호(DERR)에 응답하여 아날로그 입력신호들(I_1~I_N)이 디지털 변환되어 출력회로(170)에 저장된 디지털 신호들(DO1)을 외부장치로 출력하도록 요청할 수 있다.

제어회로(190)는 클럭발생부(191)를 포함한다. 클럭발생부(191)는 기준클럭신호(CLK)를 발생할 수 있다. 또한, 제어회로(190)에서 발생하는 제어신호들(CTR1, CTR2, CTR3, SEL)은 클럭발생부(191)에서 발생되는 기준 클럭신호(CLK)에 동기화된 신호들일 수 있다.

예를 들어, 제어회로(190)는 생성된 기준클럭신호(CLK)를 AD변환회로(150)로 출력하도록 제어할 수 있다.

예를 들어, 제어회로(190)는 제 1 제어신호(CTR1)를 이용해 기준전압 발생회로(120)가 기준 전압들(VS1, VS2)을 출력하도록 제어할 수 있다.

예를 들어, 제어회로(190)는 제 2 제어신호(CTR2)를 통해 판단전압 발생회로(130)가 판단전압들(VF1, VF2)을 출력하도록 제어할 수 있다.

예를 들어, AD변환회로(150)가 기준클럭신호(CLK)에 응답하여 기준전압(VS1 또는 VS2)을 디지털 변환 출력할 때, 기준 전압(VS1 또는 VS2)에 대응한 테스트 패턴은 제 3 제어신호(CTR3)에 포함될 수 있다. 즉, 제어회로(190)는 제 3 제어신호(CTR3)를 통해 판단회로(160)에 기준 전압들(VS1, VS2)에 대응하는 제 1 및 제 2 테스트 패턴들을 각각 제공할 수 있다.

제어회로(190)는 선택신호(SEL)를 통해 신호선택회로(140)를 제 1 동작모드 또는 제 2 동작모드로 제어할 수 있다.

예를 들어, 제어회로(190)는 선택신호(SEL)를 통해 제 1 동작모드에서 신호선택회로(130)가 기준전압들(VS1, VS2)과 아날로그 신호들(I_1~I_N)을 출력하도록 제어한다. 그리고 제어회로(190)는 선택신호(SEL)를 통해 제 2 동작모드에서 판단전압들(VF1, VF2)과 아날로그 신호들(I_1~I_N)을 출력하도록 제어한다.

또한, 제어회로(190)는 기준클럭신호(CLK)를 이용해 AD변환회로(150)가 디지털 변환을 수행하도록 제어한다.

도 2는 본 발명의 제 1 동작모드에 대한 타이밍 다이어그램이다. 도 2의 가로축은 시간축을 가리키고, 세로축은 신호들을 가리킨다.

도 1 및 도 2를 참조하면, 신호선택회로(140)는 제어회로(190)에서 발생한 제어신호(SEL)에 응답하여 기준전압들(VS1, VS2) 및 아날로그 신호들 (I_1~I_N)을 출력할 수 있다.

예를 들어, 기준클럭신호(CLK)의 제 1 사이클(C_1)에서, 신호선택회로(140)는 선택신호(SEL)에 응답하여 제 1 기준전압(VS1)을 출력할 수 있다. 이후 기준클럭신호(CLK)의 제 2 사이클(C_2)에서 제 N+1사이클(C_N+1)까지, 신호선택회로(140)는 선택신호(SEL)에 응답하여 아날로그 신호들(I_1~I_N)을 순차적으로 출력할 수 있다. 이후 기준클럭신호(CLK)의 제 N+2사이클(C_N+2)에서, 신호선택회로(140)는 선택신호(SEL)에 응답하여 제 2 기준전압(VS2)을 출력할 수 있다.

예를 들어, AD변환회로(150)는 기준클럭신호(CLK)가 하이 레벨로 천이(Transition)할 때, 신호선택회로(140)에서 출력되는 아날로그 입력(VIN)을 샘플링하고 샘플링된 아날로그 입력을 홀딩할 수 있다. 이후에, AD변환회로(150)는 기준클럭신호(CLK)가 로우 레벨로 천이(Transition)할 때, 홀드된 아날로그 입력 신호를 디지털 신호로 변환할 수 있다. 그러므로, 선택신호(SEL)에 의해 신호선택회로(140)에서 선택된 아날로그 신호에 대응하는 디지털 신호는 클럭발생부(191)에서 발생하는 기준클럭신호(CLK)의 1사이클만큼 딜레이(delay)되어 출력된다.

예를 들어, 제 1 기준전압(VS1)이 변환된 제 1 기준 디지털 신호(DS1)는 기준클럭신호(CLK)의 제 2 사이클(C_2)에서 출력된다. 이후, 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)은 제 3 사이클(C_3)에서 제 N+2사이클(C_N+2)사이에서 출력된다. 이후 제 2 기준전압(VS2)이 변환된 제 2 기준 디지털 신호(DS2)는 기준클럭신호(CLK)의 제 1 사이클(C_1)에서 출력된다

예를 들어, 신호선택회로(140)로 인가되는 아날로그 입력이 N개이고 N개의 아날로그 입력신호들(I_1~I_N) 디지털 신호들(D_1~D_N)로 변환되기까지 걸리는 시간은 N사이클일 수 있다.

예를 들어, 2개의 기준 전압들(VS1, VS2)이 사용되는 경우에, 신호선택회로(140)가 출력하는 입력전압(VIN)의 수는 VS1, I_1~I_N, VS2를 포함하여 N+2개가 된다. 따라서, 입력전압(VIN)이 디지털 신호(DO)로 변환되기까지 걸리는 총 시간은 N+2사이클일 수 있다.

예를 들어, 판단회로(160)는 제 1 기준전압(VS1)이 변환된 제 1 기준 디지털 신호(DS1)와 제 1 테스트패턴을 비교할 수 있다. 제 1 기준전압(VS1)이 디지털 변환된 제 1 기준 디지털 신호(DS1)와 제 1 테스트 패턴이 일치하는 경우, 판단회로(160)는 수신된 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 계속하여 출력회로(170)로 출력할 수 있다. 그리고 출력회로(170)는 수신된 디지털 신호들(D_1~D_N)을 저장할 수 있다.

예를 들어, 판단회로(160)는 제 1 기준전압(VS1)이 변환된 제 1 기준 디지털 신호(DS1)와 제 1 테스트패턴이 불일치하는 경우, 판단회로(160)는 에러신호(DERR)를 생성한다. 생성된 에러신호(DERR)는 에러처리회로(180)로 전송된다. 그리고 에러처리회로(180)는 에러신호(DERR)에 응답하여 AD변환회로(150)에 아날로그 입력신호들(I_1~I_N)의 디지털 변환을 중지하도록 요청할 수 있다.

예를 들어, 판단회로(160)는 제 2 기준전압(VS2)이 변환된 제 2 기준 디지털 신호(DS2)을 제 2 테스트패턴과 비교하여 일치하는 경우, 판단회로(160)는 출력회로(170)에 저장되어 있는 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 중앙처리장치로 출력하도록 요청할 수 있다.

예를 들어, 판단회로(160)는 제 2 기준전압(VS2)이 변환된 디지털 비트열(DS2)을 제 2 테스트패턴과 비교하여 불일치하는 경우, 판단회로(160)는 에러신호(DERR)를 생성한다. 생성된 에러신호(DERR)는 에러처리회로(180)로 전송된다. 그리고 에러처리회로(180)는 에러신호(DERR)에 응답하여 출력회로(170)에 저장되어 있는 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 무시하도록 요청할 수 있다.

따라서, 제 1 동작모드가 수행될 때, AD변환회로(150)에서 디지?? 변환이 정상적으로 이루어지는지 여부가 판단될 수 있다.

BIST(Built-in-self test)방식은 ADC변환회로의 성능측정을 위해 파라미터별로 정량적인 계산을 필요로 한다. 따라서, BIST 방식은 수백 내지 수천 사이클이 필요하다. 그러나 본 발명은 기준전압이 기준 디지털 신호로 변환되기까지 걸리는 사이클을 추가하여 AD변환회로(150)의 정상 동작 여부를 판단할 수 있다. 따라서, 본 발명은 AD변환회로(150)의 디지털 변환 과정에서 발생하는 비트 에러를 실시간으로 모니터링할 수 있다.

도 3은 도 1의 제 1 동작모드에 따른 아날로그-디지털 변환 장치의 동작 방법을 보여주는 순서도이다.

도 1 및 도 3을 참조하면, S110 단계에서, 신호선택 회로(140)는 선택신호(SEL)에 응답하여 AD변환회로(150)로 제 1 기준전압(VS1)을 출력할 수 있다.

S120 단계에서, 제 1 기준전압(VS1)이 변환된 제 1 기준 디지털 신호(DS1)는 판단회로(160)로 출력될 수 있다. 또한, 제 1 테스트 패턴은 제 3 제어신호(CTR3)에 포함되어 판단회로(160)에 전송될 수 있다.

S130 단계에서, 판단회로(160)는 제 1 기준전압(VS1)이 변환된 제 1 기준 디지털 신호(DS1)와 제 1 테스트 패턴을 비교할 수 있다. 즉, 제 1 기준전압(VS1)이 변환된 제 1 기준 디지털 신호(DS1)와 제 1 테스트 패턴이 일치하는지 여부를 판단할 수 있다.

S140 단계에서, 비교 결과가 불일치하는 경우, 판단회로(160)는 에러신호(DERR)를 생성할 수 있다. 생성된 에러신호(DERR)는 에러처리회로(180)로 전송될 수 있다. 그리고 에러처리회로(180)는 에러신호(DERR)에 응답하여 AD변환회로(150)에 아날로그 입력신호들(I_1~I_N)의 디지털 변환을 중지하도록 요청할 수 있다.

S150 단계에서, 비교 결과가 일치하는 경우, 판단회로(160)는 수신된 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 계속하여 출력회로(170)로 출력할 수 있다. 그리고 출력회로(170)는 수신된 디지털 신호들(D_1~D_N)을 저장할 수 있다.

S160 단계에서, 제 2 기준전압(VS2)이 변환된 제 2 기준 디지털 신호 (DS2)는 판단회로(160)로 출력될 수 있다. 또한, 제 2 테스트 패턴은 제 3 제어신호(CTR3)에 포함되어 판단회로(160)에 전송될 수 있다.

S170 단계에서, 판단회로(160)는 제 2 기준전압(VS2)이 변환된 제 2 기준 디지털 신호(DS2)와 제 2 테스트 패턴을 비교할 수 있다. 즉, 제 2 기준전압(VS2)이 변환된 제 2 기준 디지털 신호(DS2)와 제 2 테스트 패턴이 일치하는지 여부를 판단할 수 있다.

S180 단계에서, 비교 결과가 불일치하는 경우, 판단회로(160)는 에러신호(DERR)를 생성한다. 생성된 에러신호(DERR)는 에러처리회로(180)로 전송된다. 그리고 에러처리회로(180)는 에러신호(DERR)에 응답하여 출력회로(170)에 저장되어 있는 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 무시하도록 요청할 수 있다.

S190 단계에서, 비교 결과가 일치하는 경우, 판단회로(160)는 출력회로(170)에 저장되어 있는 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 중앙처리장치에 출력하도록 요청할 수 있다.

도 4는 판단회로(160)가 기준전압 또는 판단전압이 AD변환회로(150)에서 변환된 디지털 신호의 비트열과 테스트 패턴을 비교하여 일치하는지 여부를 판단하는 과정을 상세하게 보여주는 도면이다.

논리판단부(161)는 판단로직을 이용해 기준전압 또는 판단전압이 AD변환회로(150)에서 변환된 디지털 신호의 비트열과 테스트 패턴을 비교한다.

또한 논리판단부(161)는 도 4와 같이 XOR로직를 이용하여 구현할 수 있다. 또한, 본 발명의 논리판단부(161)는 NAND로직을 이용해 구현할 수 있다. 즉, 논리판단부(161)에서 사용되는 판단로직은 한정되는 것이 아니다.

도 4의 진리표(162)를 참조하면, 판단 회로(160)에서 사용되는 논리판단부(161)는 XOR게이트를 이용한 방식이 될 수 있다.

즉, 입력1(Q)과 입력2(W)가 모두 0 또는 1인 경우에만 출력(Z)에 0이 출력된다. 입력1(Q)과 입력2(W)에 1이 한 개라도 존재하는 경우에는 출력(Z)에 1이 출력된다.

도 1 및 도 4를 참조하면, 제 1 동작모드에서, 기준전압(VS1 또는 VS2) 또는 판단전압(VF1 또는 VF2)이 AD변환회로(150)에서 변환된 디지털 신호의 비트열(163)이 입력단1(Q)로 입력될 수 있다. 그리고 기준전압(VS1 또는 VS2)에 대응한 제 1 또는 제 2 테스트 패턴(164)이 입력단2(W)로 입력될 수 있다. 즉, 판단로직부(161)는 기준전압(VS1 또는 VS2) 또는 판단전압(VF1 또는 VF2)이 AD변환회로(150)에서 변환된 디지털 신호의 비트열(163)과 기준전압(VS1 또는 VS2)에 대응한 제 1 또는 제 2 테스트 패턴(164)을 비교하고, 비교결과를 출력단(Z)으로 출력할 수 있다.

예를 들어, 판단 회로(160)에서 사용되는 논리판단부(161)의 출력단(Z)의 비트열(165)이 전부 0으로 구성된 경우, 판단 로직이 만족된다. 그러나 출력단(Z)의 비트열(165)에 1이 한 개라도 있는 경우, 비교 결과가 판단 로직을 만족하지 못한다.

예를 들어, 기준전압(VS1 또는 VS2)에 대응한 테스트 패턴(164)은 제 3 제어신호(CTR3)에 포함될 수 있다.

예를 들어, 제 1 및 제 2 테스트 패턴은 K개(도4의 경우 K=8) 또는 M개(도4의 경우 M=5)의 비트들을 포함할 수 있다. 그리고 기준전압(VS1 또는 VS2)또는 판단전압(VF1 또는 VF2)이 변환된 디지털 신호의 비트열(DS1 또는 DS2 또는 D_F1 또는 D_F2)은 K개의 비트들을 포함할 수 있다.

예를 들어, 판단 회로(160)에서 사용되는 논리판단부(161)는 비교의 범위를 최상위 비트(MSB)에서부터 M개(도4의 경우 M=5)의 비트로 조절할 수 있다.

예를 들어, 도 4의 경우와 같이, K가 8로 설정된 8비트 출력인 경우, 판단회로(160)는 XOR게이트의 진리표(220)를 이용해 최상위 비트(MSB)에서부터 5개(M=5)의 비트만을 순차적으로 판단한다.

판단회로(160)의 해상도를 조절함으로써, AD변환회로(150)내부에 존재하는 무시할만한 수준의 오프셋(OFFSET)이나 전송선(TransmissionLine)을 통과할 때 발생할 수 있는 외부 노이즈로 인해 AD변환회로(150)에서 변환된 디지털 출력신호들(DO1)이 무시되는 것을 방지할 수 있다.

도 5는 본 발명의 제 2 동작모드에 대한 타이밍 다이어그램이다. 도 5의 가로축은 시간을 의미하고, 세로축은 신호들을 의미한다.

도 1 및 도 5를 참조하면, 기준클럭신호(CLK)의 제 1 사이클(C_1) 에서, 신호선택회로(140)는 제어신호(SEL)에 응답하여 제 1 판단전압(VF1)을 출력할 수 있다. 이후 기준클럭신호(CLK)의 제 2 사이클(C_2)에서 제 N+1사이클(C_N+1)까지, 신호선택회로(140)는 선택신호(SEL)에 응답하여 아날로그 신호들(I_1~I_N)을 순차적으로 출력한다. 이후 기준클럭신호(CLK)의 N+2 사이클(C_N+2)에서, 신호선택회로(140)는 제어신호(SEL)에 응답하여 제 2 판단전압(VF2)을 출력할 수 있다.

예를 들어, 제 1 사이클(C_1) 에서 출력된 제 1 판단전압(VF1)이 변환된 디지털 신호의 비트열(D_F1)은 기준클럭신호(CLK)의 제 2 사이클(C_2)에서 출력된다. 이후, 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)은 제 3 사이클(C_3)에서 제 N+2사이클(C_N+2)사이에서 출력된다. 제 1 사이클(C_N+2) 에서 출력된 제 2 판단전압(VF2)이 변환된 디지털 신호의 비트열(D_F2)은 기준클럭신호(CLK)의 제 1 사이클(C_1)에서 출력된다.

도 1 및 도 5를 참조하여, 제 2 동작모드의 동작과정을 더 상세하게 설명한다.

예를 들어, 제 1 판단전압(VF1)이 변환된 제 1 판단 디지털 신호(D_F1)를 제 1 테스트패턴과 비교하여 불일치하는 경우, 판단회로(160)는 제 1 에러신호(DERR)를 생성할 수 있다. 생성된 제 1 에러신호(DERR)는 에러처리회로(180)로 전송될 수 있다. 이와 동시에 판단회로(160)는 수신된 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 계속하여 출력회로(170)로 출력할 수 있다. 그리고 출력회로(170)는 수신되는 디지털 신호들(D_1~D_N)을 저장할 수 있다.

예를 들어, 제 1 판단전압(VF1)이 변환된 제 1 판단 디지털 신호(D_F1)를 제 1 테스트패턴과 비교하여 일치하는 경우, 판단회로(160)는 에러신호(DERR)를 생성하지 않는다. 따라서, 판단회로(160)는 출력회로(170)에 저장될 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 무시하도록 요청할 수 있다.

예를 들어, 제 2 판단전압(VF2)이 변환된 제 2 판단 디지털 신호(D_F2)를 제 2 테스트패턴과 비교하여 불일치하는 경우, 판단회로(160)는 에러신호(DERR)를 생성할 수 있다. 생성된 에러신호(DERR)는 에러처리회로(180)로 전송될 수 있다. 에러처리회로(180)는 에러신호(DERR)에 응답하여 출력회로(170)에 저장되어 있는 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 중앙처리장치에 출력하도록 요청할 수 있다.

예를 들어, 제 2 판단전압(VF)이 변환된 디지털 비트열(D_F2)을 제 2 테스트패턴과 비교하여 일치하는 경우, 판단회로(160)는 에러신호(DERR)를 생성하지 않는다. 판단회로(160)는 출력회로(170)에 저장되어 있는 아날로그 입력신호들(I_1~I_N)이 변환된 디지털 신호들(D_1~D_N)을 무시하도록 요청할 수 있다.

예를 들어, 도 5의 경우와 같이 판단회로(160)에서 에러처리회로(180)에 에러신호(DERR)가 2사이클 연속으로 출력되는 경우, 판단회로(160)가 정상적으로 동작하고 있음을 확인할 수 잇다.

따라서, 제 2 동작모드가 수행될 때, 에러처리회로(180)에 에러신호(DERR)가 2사이클 연속으로 출력되는지에 따라 판단회로(160)의 정상 동작 여부가 판단될 수 있다.

또한, 도 5와는 다른 동작 예로서, 판단회로(160)의 정상동작 여부만을 판단하는 테스트 모드를 설정할 수 있다. 즉, 테스트 모드에서, 신호선택회로(140)는 기준클럭신호(CLK)의 제 1 사이클(C_1)에서 제 N+2 사이클(C_N+2)까지 판단전압(VF)을 입력전압(VIN)으로 출력할 수 있다. 상기 언급한 바와 같이, 판단전압(VF)이 변환된 디지털 신호의 비트열(D_F)는 테스트 패턴과는 다르게 된다. 따라서, 에러처리회로(180)는 기준클럭신호(CLK)의 전 사이클(C_1~C_N+2)에서 에러신호(DERR)를 수신하는 경우, 판단회로(160)가 정상 동작하고 있음을 확인할 수 있다.

도 6은 본 발명의 적용 예들 중에서 하나의 적용 예를 보여주는 도면이다.

도 6은 차륜 장치의 개략적인 모습(1000)을 나타낸 것이다. 센서부(1100)는 차륜의 내부에 위치하여 바퀴의 회전을 감지하고, 바퀴의 회전수에 대응한 값을 입력(I_1내지 I_N)으로 한다. 이 때, 입력(IN)의 수는 각 차륜마다 센서를 설치하는지 여부에 따라 복수개가 될 수 있다.

변환장치(100)는 본 발명의 실시 예에 따른 AD변환장치를 포함할 수 있다. 변환장치(100)는 아날로그 입력(IN)을 디지털 신호(DO1)로 변환하여 출력할 수 있다. 변환장치(100)에 의해서 출력된 디지털 신호(DO1)는 연산장치(1200)로 전달될 수 있다. 연산장치(1200)에는 ECU(Electronic Control Unit), MCU(Micro Control Unit) 등이 사용된다. 이러한 제어장치들은 차륜장치의 입력된 디지털 신호(DO1)값을 분석하여 향후 차륜의 동작을 결정하고, 결정된 동작에 맞는 디지털 출력 값을 구동 장치(1300)에 전달할 수 있다.

구동 장치(1300)는 연산장치(1200)로부터 수신된 디지털 출력값에 따라 차륜 제동기(1400)의 동작을 결정할 수 있다.

차륜 제동기(1400)는 구동장치(1300)의 제어신호에 따라 차륜의 회전 속도를 감소시키는 폭을 조절할 수 있다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

100: 아날로그-디지털 변환 장치 110: 입력회로
120: 기준전압 발생회로 130: 판단전압 발생회로
140: 신호선택회로 150: AD변환회로
160: 판단회로 161: 논리판단부
162: 진리표 163: 기준전압/판단전압의 비트열
164: 테스트 패턴 165: 출력 비트열
170: 출력회로 180: 에러처리회로
190: 제어회로 191: 클럭 발생부
1000: 차륜 장치 1100: 회전 센서부
1200: 연산장치 1300: 구동장치
1400: 차륜 제동기

Claims (12)

1. 기준전압을 발생하는 기준전압 발생회로;
   입력 회로로부터 수신된 아날로그 입력 신호들 및 상기 기준전압 발생회로에서 발생된 기준전압을 선택 신호에 응답하여 출력하는 신호선택회로;
   상기 신호선택회로의 출력 신호를 디지털 신호로 변환하는 AD변환회로; 그리고
   상기 기준전압이 변환된 기준 디지털 신호가 상기 기준 전압에 대한 테스트 패턴과 일치하는지 여부를 판단하는 판단회로를 포함하는 아날로그-디지털 변환 장치.
2. 제 1 항에 있어서,
   상기 기준전압 발생회로는 제 1 동작모드에서 제 1 기준전압 및 제 2 기준전압을 발생시키는 아날로그-디지털 변환 장치.
3. 제 2 항에 있어서,
   상기 신호선택회로는 상기 제 1 기준전압을 출력 한 후 상기 아날로그 입력신호들을 순차적으로 출력한 후 상기 제 2 기준전압을 출력하는 아날로그-디지털 변환 장치.
4. 제 3 항에 있어서,
   상기 판단회로는 상기 제 1 기준전압이 변환된 제 1 기준 디지털 신호와 상기 제 1 기준전압에 대한 제 1 테스트 패턴을 비교하여, 상기 비교 결과가 일치하는 경우에 상기 수신된 아날로그 입력 신호들이 변환된 디지털 신호들을 출력하고, 상기 비교 결과가 불일치하는 경우에 에러신호를 출력하는 아날로그-디지털 변환 장치.
5. 제 4 항에 있어서,
   상기 아날로그 입력 신호들이 변환된 디지털 신호들을 저장하는 출력회로를 더 포함하고,
   상기 판단회로는 상기 제 2 기준전압이 변환된 제 2 기준 디지털 신호와 상기 제 2 기준전압에 대한 제 2 테스트 패턴을 비교하여, 상기 비교 결과가 일치하는 경우에 상기 출력회로에 저장된 상기 디지털 신호들을 출력하도록 요청하고, 상기 비교 결과가 불일치하는 경우에 상기 출력회로에 저장된 상기 디지털 신호들을 무시하도록 요청하는 아날로그-디지털 변환 장치.
6. 제 2 항에 있어서,
   제 2 동작모드에서 제 1 판단전압 및 제 2 판단전압을 발생시키는 판단전압 발생회로를 더 포함하는 아날로그-디지털 변환 장치.
7. 제 6 항에 있어서,
   상기 신호선택회로는 상기 제 2 동작 모드에서, 상기 제 1 판단전압을 출력한 후 상기 수신된 아날로그 입력 신호들을 순차적으로 출력한 후 상기 제 2 판단전압을 출력하는 아날로그-디지털 변환 장치.
8. 제 7 항에 있어서,
   상기 아날로그 입력 신호들이 변환된 디지털 신호들을 저장하는 출력회로를 더 포함하고,
   상기 판단회로는 상기 제 1 및 제 2 판단전압이 변환된 제 1 및 제 2 판단 디지털 신호와 상기 제 1 및 제 2 기준전압에 대한 제 1 및 제 2 테스트 패턴을 각각 비교하고, 상기 비교 결과들 중 적어도 하나가 일치하는 경우 상기 출력회로에 저장된 디지털 신호들을 무시하도록 요청하는 아날로그-디지털 변환 장치.
9. 제 6 항에 있어서,
   상기 판단회로는 상기 제 1 및 제 2 판단전압이 변환된 제 1 및 제 2 판단 디지털 신호의 일부와 상기 제 1 및 제 2 기준전압에 대한 제 1 및 제 2 테스트 패턴의 일부를 각각 비교하여 일치 여부를 판단하는 아날로그-디지털 변환 장치.
10. 제 1 항에 있어서,
    상기 판단회로는 상기 발생된 기준전압이 변환된 상기 기준 디지털 신호의 일부와 상기 기준전압에 대한 상기 테스트 패턴의 일부를 비교하는 아날로그-디지털 변환 장치.
11. 아날로그-디지털 변환 장치의 동작 방법에 있어서,
    상기 아날로그-디지털 변환장치가 기준전압을 기준 디지털 신호로 변환하는 단계;
    상기 아날로그-디지털 변환 장치가 상기 기준 디지털 신호를 테스트 패턴과 비교하는 단계; 및
    상기 기준 디지털 신호의 일부와 테스트 패턴의 적어도 일부가 일치하면, 상기 아날로그-디지털 변환장치가 외부 장치로부터 수신되는 아날로그 신호들을 디지털 신호들로 변환하여 출력하는 단계를 포함하는 동작 방법.
12. 아날로그-디지털 변환 장치의 동작 방법에 있어서,
    상기 아날로그-디지털 변환장치가 판단전압을 판단 디지털 신호로 변환하는 단계;
    상기 아날로그-디지털 변환 장치가 상기 판단 디지털 신호를 테스트 패턴과 비교하는 단계; 및
    상기 판단 디지털 신호의 일부와 상기 테스트 패턴의 적어도 일부가 일치하면, 상기 아날로그-디지털 변환 장치가 정상 동작하지 않는 것으로 판별하는 단계를 포함하는 동작 방법.

Images