KR101721350B1 - 고체 촬상 소자, 구동 방법, 및, 전자 기기 - Google Patents

고체 촬상 소자, 구동 방법, 및, 전자 기기 Download PDF

Info

Publication number
KR101721350B1
KR101721350B1 KR1020157020333A KR20157020333A KR101721350B1 KR 101721350 B1 KR101721350 B1 KR 101721350B1 KR 1020157020333 A KR1020157020333 A KR 1020157020333A KR 20157020333 A KR20157020333 A KR 20157020333A KR 101721350 B1 KR101721350 B1 KR 101721350B1
Authority
KR
South Korea
Prior art keywords
pixel
signal line
column
signal
comparator
Prior art date
Application number
KR1020157020333A
Other languages
English (en)
Other versions
KR20150122636A (ko
Inventor
시즈노리 마츠모토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20150122636A publication Critical patent/KR20150122636A/ko
Application granted granted Critical
Publication of KR101721350B1 publication Critical patent/KR101721350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N5/357—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3575—
    • H04N5/378—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 기술은, 보다 확실하게, AD 변환에서의 리니어리티의 열화와, 양자화 오차에 의해 생기는 양자화 세로줄무늬를 억제할 수 있도록 한 고체 촬상 소자, 구동 방법, 및, 전자 기기에 관한 것이다. AD 변환부는, 램프파인 참조 신호와, 열신호선을 통하여 전송되는 화소 신호를 비교하는 비교기를 가지며, 비교기의 비교 결과에 의거하여, 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하고, 스위치는, 열신호선과 접속되고, 제어부는, 비교기를 리셋하는 기간 중, 일정 기간만 스위치를 온 시켜서, 열신호선끼리를 쇼트시킨다. 본 기술은, 예를 들면, CMOS 이미지 센서에 적용할 수 있다.

Description

고체 촬상 소자, 구동 방법, 및, 전자 기기{SOLID-STATE IMAGING DEVICE, DRIVING METHOD, AND ELECTRONIC DEVICE}
본 기술은, 고체 촬상 소자, 구동 방법, 및, 전자 기기에 관한 것으로, 특히, 보다 확실하게, AD 변환에서의 리니어리티의 열화와, 양자화 오차에 의해 생기는 양자화 세로줄무늬를 억제할 수 있도록 한 고체 촬상 소자, 구동 방법, 및, 전자 기기에 관한 것이다.
CMOS 이미지 센서는, 그 제조에 일반적인 CMOS(Complementary Metal Oxide Semiconductor)형 집적 회로와 같은 제조 프로세스를 이용하는 것이 가능하고, 또한 단일 전원으로의 구동이 가능하고, 또한 CMOS 프로세스를 이용한 아날로그 회로나 논리 회로를 동일 칩 내에 혼재시킬 수 있다. 이 때문에, 주변 IC(Integrated Circuit)의 수를 줄일 수 있다라는 큰 메리트를 복수 갖고 있다.
그들의 이유로부터, 근래에는, CCD(Charge Coupled Device)에 대신하는 이미지 센서로서, CMOS 이미지 센서가 주목되고 있다.
CMOS 이미지 센서에서, 화소 신호를 외부에 판독하려면 복수의 단위 화소가 배치되어 있는 화소 어레이부에 대해 어드레스 제어를 행하여, 개개의 단위 화소로부터의 화소 신호를 임의로 선택하여 판독하도록 하고 있다.
또한, CMOS 이미지 센서에서는, 화소 어레이부로부터 판독된 아날로그의 화소 신호를 디지털 신호로 AD(Analog Digital) 변환하는 회로로서, 슬로프형의 AD 변환 회로를 칼럼에 배치한 칼럼 AD 변환 회로를 이용할 수 있다.
이런 종류의 칼럼 AD 변환 회로에서는, 화소 어레이부에 배치되는 화소의 다화소화에 의한 처리의 고속화나 고프레임 레이트화에 수반하여, AD 변환용의 기준 전압(램프형상의 전압)으로서 사용되는 참조 신호(RAMP)의 슬로프의 기울기가 가파르게 되어 오고 있다. 그 영향으로, 특히, 저(佇)게인이나 저계조(저비트)의 판독에서는, 각 칼럼의 AD 변환의 포인트가 슬로프의 1점에 집중함으로써, 전원 요동의 영향에 의한 리니어리티의 열화나, 저계조에 의한 양자화 오차 기인의 세로줄무늬(縱筋)가 발생하여 버린다.
이와 같은 현상을 회피하기 위하는 기술로서, 본 출원인은 특허 문헌 1의 기술을 이미 제안하고 있다.
특허 문헌 1에는, 수직 신호선의 리셋의 판독시에, 화소의 리셋 펄스의 펄스 폭을 넓히거나, 비교기의 리셋 펄스의 펄스 폭을 조정하거나 하여, 아날로그의 화소 신호와 참조 신호(RAMP)를 비교하는 비교기의 입력 용량에, 세트링 시간의 도중의 신호를 샘플링 시킴으로써, 노이즈를 매입하는 기술이 개시되어 있다.
이 기술을 이용한 구동을 행함으로써, 리셋 레벨의 분포를 분산시킬 수 있기 때문에, 칼럼 AD 변환 회로의 동작시간을 비켜놓아 에너지의 집중을 피하거나, 양자화 오차에 의해 생기는 양자화 세로줄무늬를 억제하거나 할 수 있다.
특허 문헌 1 : 일본국 특개2009-38834호 공보
그런데, 특허 문헌 1에 개시하는 기술을 이용한 구동에서는, 리셋의 세트링 시간의 도중에 신호가 샘플링되기 때문에, 리셋 레벨의 분포가 분산되면 동시에, 리셋 레벨의 평균치가 시프트하여 버린다는 현상이 발생하여 버리는 것이 밝혀졌다.
참조 신호(RAMP)의 슬로프가 너무 가파르게 된 현상에서는, 이 기술로 리셋 레벨을 분산시키기 위해서는, 화소의 리셋 펄스와 동시에, 비교기의 리셋 펄스를 해제하지 않으면 효과를 얻을 수가 없는 상태로 되어 있다. 이와 같은 상태에서, 리셋 레벨의 평균치가 크게 시프트하여 버리면, 카운터에 의한 카운트가 정확하게 행하여지지 않아, AD 변환이 적절하게 행하여지지 않는 요인이 될지도 모른다.
이 때문에, 리셋 레벨의 평균치의 시프트를 발생시키지 않고, 또한 리셋 레벨의 분포를 분산시킬 수 있는 구동 기술이 요구되고 있다.
본 기술은 이와 같은 상황을 감안하여 이루어진 것으로, 리셋 레벨의 평균치의 시프트를 발생시키지 않고, 또한 리셋 레벨의 분포를 분산시키는 기술을 적용한 구동에 의해, 보다 확실하게, AD 변환에서의 리니어리티의 열화와, 양자화 오차에 의해 생기는 양자화 세로줄무늬를 억제할 수 있도록 하는 것이다.
본 기술의 한 측면의 고체 촬상 소자는, 광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와, 상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과, 램프파인 참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD 변환부와, 상기 열신호선과 접속되는 스위치와, 상기 비교기를 리셋하는 기간 중, 일정 기간만 상기 스위치를 온 시켜서, 상기 열신호선끼리를 쇼트시키는 제어부를 구비한다.
상기 화소부에는, 소정의 반복 단위로 색이 배열된 컬러 필터에 대응하여 상기 복수의 화소가 배치되어 있고, 상기 스위치는, 같은 색의 화소의 상기 열신호선마다 접속된다.
상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 스위치의 온 기간을 조정한다.
상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 비교기의 리셋 기간을 조정한다.
상기 AD 변환부에 의한 AD 변환의 게인은, 색마다 다른 상기 참조 신호에 응한 값이 된다.
상기 스위치는, 트랜지스터이고, 상기 트랜지스터는, 제어선을 통하여 상기 제어부에 접속되는 게이트와, 상기 열신호선과 행방향으로 접속된 행 신호선에 접속되는 소스 및 드레인을 갖는다.
상기 스위치는, 트랜지스터이고, 상기 트랜지스터는, 제어선을 통하여 상기 제어부에 접속되는 게이트와, 상기 열신호선에 접속되는 소스와, 행방향의 행 신호선에 접속되는 드레인을 갖는다.
상기 스위치는, 모든 상기 열신호선과 접속되어 있다.
상기 열신호선은, 소정의 단위로 블록으로 나뉘어 있고, 상기 스위치는, 상기 블록마다 상기 열신호선과 접속되어 있다.
상기 화소부에 행렬형상으로 배치된 복수의 화소는, 다른 화소와, 증폭용의 트랜지스터 및 상기 열신호선을 적어도 공유하고 있다.
상기 열신호선을 통하여 전송되는 상기 화소 신호에, 시간적으로는 불변이면서 2차원 공간적으로는 불규칙한 노이즈를 부가하는 노이즈 부가부를 또한 구비한다.
본 기술의 한 측면의 구동 방법 및 전자 기기는, 본 기술의 한 측면의 고체 촬상 소자에 대응하는 구동 방법 및 전자 기기이다.
본 기술의 한 측면의 고체 촬상 소자, 구동 방법, 및, 전자 기기에서는, 램프파인 참조 신호와, 광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부로부터 출력되는 화소 신호를 열마다 전송하는 열신호선을 통하여 전송되는 화소 신호를 비교하는 비교기의 비교 결과에 의거하여, 화소 신호의 기준 레벨과 신호 레벨이 독립적으로 디지털 신호로 변환되고, 비교기를 리셋하는 기간 중, 일정 기간만, 열신호선과 접속된 스위치가 온 되고, 열신호선끼리가 쇼트된다.
본 기술의 한 측면에 의하면, 보다 확실하게, AD 변환에서의 리니어리티의 열화와, 양자화 오차에 의해 생기는 양자화 세로줄무늬를 억제할 수 있다.
도 1은 종래의 CMOS 이미지 센서의 구성을 도시하는 도면.
도 2는 단위 화소의 구성과 그 접속 형태를 도시하는 도면.
도 3은 비교기의 구성을 도시하는 도면.
도 4는 화소 리셋 펄스(RST)의 펄스 폭을 조정한 구동을 설명하는 도면.
도 5는 비교기 리셋 펄스(PSET)의 펄스 폭을 조정한 구동을 설명하는 도면.
도 6은 리셋 레벨 평균치의 시프트의 발생 메커니즘을 설명하는 도면.
도 7은 리셋 레벨 평균치의 시프트가 발생한 경우의 리셋 레벨 분포를 모식적으로 도시하는 도면.
도 8은 본 기술을 적용한 CMOS 이미지 센서의 구성을 도시하는 도면.
도 9는 스위치의 구성과 그 접속 형태를 도시하는 도면.
도 10은 제어 펄스(VSLCNT)를 이용한 구동을 설명하는 도면.
도 11은 리셋 레벨 평균치의 시프트가 발생하지 않는 경우의 리셋 레벨 분포를 모식적으로 도시하는 도면.
도 12는 용량 소자를 이용한 리셋 레벨 분포의 조정을 설명하는 도면.
도 13은 용량 소자를 이용한 리셋 레벨 분포의 조정을 설명하는 도면.
도 14는 통상의 구동용의 회로를 도시하는 도면.
도 15는 통상의 구동을 설명하는 타이밍 차트.
도 16은 본 기술의 구동용의 회로를 도시하는 도면.
도 17은 본 기술의 구동을 설명하는 타이밍 차트.
도 18은 본 기술의 구동을 설명하는 타이밍 차트.
도 19는 AD 변환의 결과 얻어지는 화상의 비교례를 도시하는 도면.
도 20은 같은 색의 화소마다의 구동을 설명하는 도면.
도 21은 AD 변환의 게인과 제어 펄스(VSLCNT)가 연동한 구동을 설명하는 도면.
도 22는 AD 변환의 게인과 오토 제로 기간이 연동한 구동을 설명하는 도면.
도 23은 색마다의 참조 신호가 생성되는 경우의 구성을 도시하는 도면.
도 24는 스위치의 구성과 그 접속 형태의 다른 예를 도시하는 도면.
도 25는 촬상 장치의 구성례를 도시하는 도면.
이하, 도면을 참조하면서 본 기술의 실시의 형태에 관해 설명한다.
단, 여기서는, 본 기술의 이해를 용이하게 하고, 또한 그 배경을 명확하게 하기 위해, 도 1 내지 도 7을 참조하여, 특허 문헌 1에 개시되어 있는, 종래의 CMOS 이미지 센서의 구성과 그 문제점을 설명하고 나서, 본 기술을 적용한 CMOS 이미지 센서에 관해 설명한다.
<종래의 CMOS 이미지 센서>
(종래의 CMOS 이미지 센서의 구성)
도 1은, 종래의 CMOS 이미지 센서의 구성을 도시하는 도면이다.
도 1에 도시하는 바와 같이, CMOS 이미지 센서(1)는, 반도체 기판(칩)상에 형성된 화소 어레이부(11)와, 당해 화소 어레이부(11)와 같은 반도체 기판상에 집적된 주변 회로부를 갖는 구성으로 되어 있다. 주변 회로부는, 수직 구동부(12), 판독 전류원부(13), 칼럼 처리부(14), 참조 신호 생성부(15), 수평 구동부(16), 통신·타이밍 제어부(17), 출력부(18), 및, 노이즈 부가부(19)로 이루어진다.
화소 어레이부(11)에는, 입사광량에 응한 전하량의 전하를 발생하여 내부에 축적하는 광전 변환 소자를 갖는 단위 화소(30)가 행렬형상으로 2차원 배치되어 있다.
단, 도 1에서는, 설명의 간략화를 위해, 행 및 열의 일부를 생략하여 나타내고 있지만, 실제로는, 각 행이나 각 열에는, 다수의 단위 화소(30)가 배치된다. 이 단위 화소(30)는, 전형적으로는, 광전 변환 소자로서의 포토 다이오드와, 트랜지스터 등의 증폭용의 반도체 소자를 갖는 화소 내 앰프로 구성된다. 화소 내 앰프로서는, 예를 들면 플로팅 디퓨전 앰프 구성의 것이 사용된다.
화소 어레이부(11)에는 또한, 행렬형상의 화소 배열에 대해 행마다 행 제어선(20)이 화소행의 화소의 배열 방향(도 중의 좌우 방향)에 따라 형성되고, 열마다 수직 신호선(21)이 화소열의 화소의 배열 방향(도 중의 상하 방향)에 따라 형성되어 있다.
수직 구동부(12)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 통신·타이밍 제어부(17)로부터의 제어 신호에 응하여, 화소 어레이부(11)의 각화소를, 전 화소 동시 또는 행 단위 등으로 구동한다. 이 수직 구동부(12)는, 그 구체적인 구성에 관해서는 도시를 생략하지만, 일반적으로, 판독 주사계와 소출 주사계의 2개의 주사계를 갖는 구성으로 되어 있다.
수직 구동부(12)에 의해 선택 주사된 화소행의 각 단위 화소(30)로부터 출력되는 신호는, 수직 신호선(21)의 각각을 통하여 칼럼 처리부(14)에 공급된다. 또한, 수직 신호선(21)은 그 일단이 칼럼 처리부(14)측으로 연재됨과 함께, 그 경로에서 판독 전류원부(13)가 접속된다. 판독 전류원부(13)는, 단위 화소(30)의 증폭용 트랜지스터와의 사이에서, 개략 일정한 동작 전류(판독 전류)가 공급된 소스 폴로워 구성으로 되어 있다.
칼럼 처리부(14)는, 화소 어레이부(11)의 화소열마다, 선택행의 각 단위 화소(30)로부터 수직 신호선(21)을 통하여 전송되는 화소 신호의 기준 레벨인 리셋 레벨과, 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD(Analog Digital) 변환 기능과, 리셋 레벨의 AD 변환 결과와 신호 레벨의 AD 변환 결과와의 차로 나타나는 신호 성분의 디지털 신호를 취득하는 차분 처리기능을 구비하고 있다.
구체적으로는, 각 단위 화소(30)로부터 출력된 화소 신호는, 수직 신호선(21)을 통하여 칼럼 처리부(14)의 칼럼 AD 변환부(41)에 입력된다. 또한, 참조 신호 생성부(DAC : Digital Analog Converter)(15)는, 통신·타이밍 제어부(17)로부터의 제어 신호에 응하여, 램프형상의 전압을 갖는 참조 신호(RAMP)를 생성하고, 각 칼럼 AD 변환부(41)에 공급한다.
그리고, 각 칼럼 AD 변환부(41)에서는, 참조 신호 생성부(15)로부터 참조 신호(RAMP)가 공급되면, 그와 동시에, 클록 신호로의 카운트를 시작한다. 그리고, 각 칼럼 AD 변환부(41)에서는, 입력된 화소 신호를, 참조 신호(RAMP)와 비교하여, 그 비교 결과가 일치할 때까지 카운트함으로써 AD 변환이 행하여진다.
또한, 칼럼 처리부(14)와 참조 신호 생성부(15)의 상세에 관해서는 후술한다.
수평 구동부(16)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 통신·타이밍 제어부(17)로부터의 제어 신호에 응하여, 칼럼 처리부(14)의 화소열에 대응하는 단위 회로를 순번대로 선택한다. 이 수평 구동부(16)에 의한 선택 주사 기능에 의해, 칼럼 처리부(14)에 유지되어 있는 카운트값이 판독된다.
수평 신호선(22)은, 칼럼 AD 변환부(41)의 비트폭인 n비트폭분의 신호선을 가지며, 도시하지 않은 각각의 출력선에 대응하는 n개의 센스 회로(부도시)를 경유하여 출력부(18)에 접속된다.
통신·타이밍 제어부(17)는, 각 부분의 동작에 필요한 클록이나 소정의 타이밍의 펄스 신호를 생성하는 타이밍 제너레이터 등에 의해 구성된다. 통신·타이밍 제어부(17)는, 외부로부터 취득되는 마스터 클록(CLK)이나 동작 모드 등을 지시하는 데이터(DATA)에 의거하여, 클록이나 펄스 신호를 생성하고, 수직 구동부(12), 칼럼 처리부(14), 참조 신호 생성부(15) 및 수평 구동부(16) 등, CMOS 이미지 센서(1)의 각 부분의 구동 제어를 행한다.
노이즈 부가부(19)는, 수직 신호선(21)을 통하여 전송되는 화소 신호에, 소정의 노이즈를 부가한다.
구체적으로는, 노이즈 부가부(19)는, 단위 화소(30)를 구동하는 구동 펄스의 온/오프의 타이밍(예를 들면, 후술하는 비교기(44)의 리셋 해제의 타이밍)과, AD 변환의 타이밍을 다른 것으로 하거나, 수직 신호선(21)의 바이어스 전류(단위 화소(30)에 대한 판독 전류)를 제어하거나 한다. 그리고, 수직 신호선(21)을 통하여 전송되는 화소 신호에, 시간적으로는 변동하지 않지만 2차원적으로는 화소 위치에 따라 다른 노이즈 레벨을 갖는 노이즈 신호가 포함되도록 한다.
즉, 시간적으로 변동하는 노이즈를 화소 신호에 부가하면, 그 잡음은 거의 제거하는 것이 곤란해지지만, 시간적으로는 변동하지 않는 2차원 공간적인 랜덤 노이즈는, 동일한 화소 위치에서의 화소 신호에 관해, 리셋 레벨과 신호 레벨과의 사이에서의 차분 처리에 의해 제거할 수 있다. 이와 같이, 노이즈 부가부(19)는, 칼럼 AD 변환부(41)의 일부의 기능과 협동하여 동작하는 것으로 된다.
이상의 구성에 의해, 화소 어레이부(11)로부터는, 행마다 각 수직열에 관해 화소 신호가 순차적으로 출력된다. 그리고, 광전 변환 소자가 행렬형상으로 배치된 화소 어레이부(11)에 대응하는 1매분의 화상, 즉, 1프레임분의 화상이, 화소 어레이부(11) 전체의 화소 신호의 집합으로서 얻어지게 된다.
(칼럼 처리부와 참조 신호 생성부의 상세한 구성)
여기서, 도 1의 칼럼 처리부(14)와 참조 신호 생성부(15)의 상세한 구성에 관해 설명한다.
참조 신호 생성부(15)는, 통신·타이밍 제어부(17)로부터의 제어 신호에 의거하여, 계단형상의 톱니형상파(鋸齒狀波)(램프파형)를 생성한다. 참조 신호 생성부(15)는, 생성한 톱니형상파를, AD 변환용의 참조 신호(RAMP)(ADC 기준 전압)로서, 칼럼 처리부(14)의 각 칼럼 AD 변환부(41)에 공급한다.
통신·타이밍 제어부(17)로부터 참조 신호 생성부(15)에 공급되는 제어 신호는, 비교 처리마다의 램프 전압이 같은 기울기(변화율)가 되도록, 시간에 대한 디지털 신호의 변화율을 같게 하기 위한 정보를 포함하고 있다. 구체적으로는 단위 시간마다 1씩 카운트값을 변화시키는 것이 좋다.
칼럼 AD 변환부(41)는, 화소 어레이부(11)를 구성하는 단위 화소(30)의 열마다 마련된다. 각 칼럼 AD 변환부(41)는, 용량 소자(42), 용량 소자(43), 비교기(44), 카운터(45), 스위치(46), 및, 메모리(47)로 각각 구성된다.
용량 소자(42)의 일방의 전극에는, 다른 용량 소자(42)의 일방의 전극과 공통으로, 각각에 대응하는 수직열의 수직 신호선(21)이 접속되고, 단위 화소(30)로부터의 화소 신호가 각각 입력된다. 또한, 용량 소자(42)의 타방의 전극에는, 비교기(44)의 일방의 입력단자가 접속된다.
용량 소자(43)의 일방의 전극에는, 다른 용량 소자(43)의 일방의 전극과 공통으로, 참조 신호 생성부(15)로부터의 참조 신호(RAMP)가 입력되고, 용량 소자(43)의 타방의 전극에는, 비교기(44)의 타방의 입력단자가 접속된다.
용량 소자(42, 43)는, 신호 결합에 사용되는 것으로서, 비교기(44)에 입력되는 신호의 직류 성분을 커트(DC 커트)한다.
비교기(44)의 일방의 입력단자는, 용량 소자(42)의 타방의 전극이 접속되고, DC 커트 후의 화소 신호가 입력되고, 타방의 입력단자는, 용량 소자(43)의 타방의 전극이 접속되고, DC 커트 후의 참조 신호(RAMP)가 입력된다.
비교기(44)는, 참조 신호(RAMP)와, 행 제어선(20)(V0, V1, …, Vv)마다 단위 화소(30)로부터 수직 신호선(21)(H0, H1, …, Hh)을 통하여 얻어지는 화소 신호를 비교한다. 비교기(44)의 출력 단자는, 카운터(45)에 접속되어 있고, 비교기(44)는, 비교 처리의 결과를 카운터(45)에 출력한다.
또한, 통신·타이밍 제어부(17)는, 비교기(44)가 화소 신호의 리셋 레벨과, 신호 레벨의 어느 하나에 관해 비교 처리를 행하고 있는지에 응하여, 카운터(45)에서의 카운트 처리의 모드를 전환하는 기능을 갖는다. 또한, 당해 카운트 모드에는, 다운 카운트 모드와, 업 카운트 모드가 있다.
카운터(45)의 클록 단자에는, 다른 카운터(45)의 클록 단자와 공통으로, 통신·타이밍 제어부(17)로부터의 카운트 클록이 입력된다. 카운터(45)는, 카운트 모드에 관계없이, 공통의 업다운 카운터(U/D CNT)를 이용하여, 다운 카운트 동작과 업 카운트 동작을 교대로 전환하여, 카운트 처리를 행할 수 있도록 구성되어 있다.
카운터(45)는, 카운트 결과를 유지하는 래치 기능을 갖고 있고, 수평 구동부(16)로부터 제어 신호에 의한 지시가 있을 때까지는, 그 카운터값을 유지한다.
또한, 카운터(45)의 후단에는, 카운터(45)가 유지한 카운트값을 유지하는 n비트의 메모리(47)와, 통신·타이밍 제어부(17)로부터의 카운터값의 전송 지시에 응하여 스위칭 동작을 행하는 스위치(46)가 마련되어 있다. 스위치(46)는, 통신·타이밍 제어부(17)로부터의 전송 지시에 응하여, 카운터(45)의 카운터값을 메모리(47)에 전송하여, 기억시킨다.
메모리(47)는, 수평 구동부(16)로부터의 제어 신호에 의한 지시가 있을 때까지는, 카운터(45)로부터 취입한 카운트값을 유지한다. 메모리(47)에 유지된 카운트값은, 수평 구동부(16)에 의해 판독된다.
이와 같은 구성의 칼럼 AD 변환부(41)는, 앞에서도 기술한 바와 같이, 수직 신호선(21)(H0, H1, …, Hh)마다 배치되고, 열병렬 구성의 ADC 블록인 칼럼 처리부(14)가 구성된다. 이들의 구성에서, 칼럼 AD 변환부(41)는, 수평 블랭킹 기간에 상당하는 화소 신호의 판독 기간에서, 카운트 동작을 행하고, 소정의 타이밍에서 카운트 결과를 출력한다.
즉, 비교기(44)는, 소정의 기울기로 상승 또는 하강하는 램프파형상의 참조 신호(RAMP)의 전압의 레벨과, 단위 화소(30)로부터의 화소 신호의 화소 신호의 전압의 레벨을 비교하여, 쌍방의 전압의 레벨이 일치한 경우에 그 출력을 반전시킨다. 또한, 카운터(45)는, 참조 신호 생성부(15)로부터 출력되는 램프파형 전압에 동기하여 다운 카운트 모드 또는 업 카운트 모드로 카운트 동작을 시작하고 있고, 비교기(44)의 출력이 반전한 정보가 통지되면, 카운트 동작을 정지하고, 그 시점의 카운트값을 유지함으로써, AD 변환이 완료된다.
이 후, 카운터(45)는, 소정의 타이밍에서 수평 구동부(16)로부터 입력되는 수평 선택 신호에 의한 시프트 동작에 의거하여, 유지하고 있던 화소 데이터를, 출력부(18) 등을 경유하여, 순차적으로, 화소 어레이부(11) 등을 갖는 칩의 외부에 출력한다.
또한, 도 1에서는, 설명의 간략화를 위해, 본 실시의 형태의 설명과는 직접 관계가 없는 각종의 회로 등에 관해서는 도시하지 않지만, 예를 들면 신호 처리 회로 등이 CMOS 이미지 센서(1)의 구성 요소에 포함되는 경우가 있다.
도 1의 CMOS 이미지 센서(1)는, 이상과 같이 구성된다.
(단위 화소의 구성)
다음에, 도 2를 참조하여, 도 1의 CMOS 이미지 센서(1)의 화소 어레이부(11)에 배치되는 단위 화소(30)의 구성례와, 구동 제어선과 화소 트랜지스터의 접속 형태에 관해 설명한다.
도 2에 도시하는 바와 같이, 화소 어레이부(11) 내의 단위 화소(30)가 구성으로서는, 예를 들면, 4개의 트랜지스터로 이루어지는 4TR 구조를 채용할 수 있다.
단위 화소(30)는, 광전 변환 소자로서 예를 들면 포토 다이오드(51)를 가지며, 이 1개의 포토 다이오드(51)에 대해, 전송용 트랜지스터(52), 리셋용 트랜지스터(53), 증폭용 트랜지스터(54), 및, 수직 선택용 트랜지스터(55)의 4개의 트랜지스터를 능동 소자로서 갖는다. 또한, 단위 화소(30)는, 플로팅 디퓨전(56)으로 이루어지는 플로팅 디퓨전 앰프 구성(FDA : Floating Diffusion AMP)의 화소 신호 생성부(57)를 갖고 있다.
포토 다이오드(51)는, 입사광을 그 광량에 응한 양의 전하로 광전 변환한다. 전송용 트랜지스터(52)는, 포토 다이오드(51)와 플로팅 디퓨전(56)과의 사이에 배치된다.
전송용 트랜지스터(52)는, 전송 구동 버퍼(58)로부터 전송 배선(59)을 통하여 그 전송 게이트에 구동 펄스(TRG)가 주어짐으로써, 포토 다이오드(51)에서 광전 변환된 전자를 플로팅 디퓨전(56)에 전송한다.
플로팅 디퓨전(56)에는, 증폭용 트랜지스터(54)의 게이트가 접속된다. 증폭용 트랜지스터(54)는, 수직 선택용 트랜지스터(55)를 통하여 수직 신호선(21)에 접속되고, 단위 화소(30)의 외부에 마련된 판독 전류원부(13)와 소스 폴로워(화소 소스 폴로워)를 구성하고 있다.
그리고, 단위 화소(30)가, 수직 신호선(21)에 접속된 다수의 단위 화소 중에서 선택 화소로서 선택된 경우, 선택 구동 버퍼(60)로부터 수직 선택 배선(61)을 통하여 수직 선택 펄스(VSEL)가 수직 선택용 트랜지스터(55)의 게이트에 주어저서, 수직 선택용 트랜지스터(55)가 온 하여, 증폭용 트랜지스터(54)는 수직 신호선(21)과 접속된다. 증폭용 트랜지스터(54)는 플로팅 디퓨전(56)의 전위를 증폭하여 그 전위에 응한 전압을 수직 신호선(21)에 출력한다. 수직 신호선(21)을 통하여, 각 화소로부터 출력된 신호 전압은 화소 신호(So)로서, 칼럼 처리부(14)에 출력된다.
리셋용 트랜지스터(53)는, 전원 라인(VRD)과 플로팅 디퓨전(56)과의 사이에 접속되고, 리셋 구동 버퍼(62)로부터 리셋 배선(63)을 통하여 화소 리셋 펄스(RST)가 주어짐으로써, 플로팅 디퓨전(56)의 전위를 리셋한다.
보다 구체적으로는, 화소를 리셋할 때는, 전송용 트랜지스터(52)를 온 하여, 포토 다이오드(51)에 쌓여진 전하를 쓸어 버리고, 다음에 전송용 트랜지스터(52)를 오프 하고, 포토 다이오드(51)가 광신호를 전하로 변환하여, 축적한다.
판독시에는, 리셋용 트랜지스터(53)를 온 하여 플로팅 디퓨전(56)을 리셋하고, 리셋용 트랜지스터(53)를 오프 하여, 그 때의 플로팅 디퓨전(56)의 전압을 증폭용 트랜지스터(54), 수직 선택용 트랜지스터(55)를 통하여 출력한다. 이 때의 출력을 리셋 레벨의 출력(P상 출력)으로 한다.
다음에, 전송용 트랜지스터(52)를 온 하여 포토 다이오드(51)에 축적된 전하를 플로팅 디퓨전(56)에 전송하고, 그 때의 플로팅 디퓨전(56)의 전압을 증폭용 트랜지스터(54)로 출력한다. 이 때의 출력을 신호 레벨의 출력(D상 출력)으로 한다.
그리고, 신호 레벨의 출력(D상 출력)과 리셋 레벨의 출력(P상 출력)과의 차분을 화소 신호로 함으로써, 화소마다의 출력 DC 성분의 편차뿐만 아니라, 플로팅 디퓨전(56)의 리셋 노이즈도 화소 신호로부터 제거할 수 있다. 이들의 동작은, 예를 들면 전송용 트랜지스터(52), 수직 선택용 트랜지스터(55), 및, 리셋용 트랜지스터(53)의 각 게이트가 행 단위로 접속되어 있음으로서, 1행분의 각 화소에 관해 동시에 행하여진다.
판독 전류원부(13)는, 각 수직열에 마련된 NMOS형의 트랜지스터(71)(이하, 「부하 MOS 트랜지스터(71)」라고 한다), 전 수직열에 대해 공용되는 전류 생성부(72), 및, NMOS형의 트랜지스터(74)를 갖는 기준 전원부(73)를 구비한다. 소스선(75)은, 수평 방향의 단부(端部)에서 기판 바이어스인 접지에 접속되고, 부하 MOS 트랜지스터(71)의 접지에 대한 동작 전류(판독 전류)가, 칩의 좌우 양단에서 공급되는 구성으로 되어 있다.
각 부하 MOS 트랜지스터(71)는, 드레인이 대응하는 열의 수직 신호선(21)에 접속되고, 소스가 접지선인 소스선(75)에 접속된다. 이에 의해, 각 수직열의 부하 MOS 트랜지스터(71)는, 기준 전원부(73)의 트랜지스터(74)와의 사이에서 게이트끼리가 접속되는 커런트 미러 회로를 구성하고, 수직 신호선(21)에 대해 전류원으로서 기능한다.
전류 생성부(72)에는, 필요시에만 소정의 전류를 출력하도록 하기 위한 부하 제어 신호(SFLACT)가 부하 제어부(부도시)로부터 공급된다. 전류 생성부(72)는, 판독시에는, 부하 제어 신호(SFLACT)의 액티브 상태가 입력됨으로써, 각 증폭용 트랜지스터(54)에 수직 신호선(21)을 통하여 접속된 부하 MOS 트랜지스터(71)에 의해, 미리 정하여진 정전류를 계속 흘리도록 되어 있다.
즉, 부하 MOS 트랜지스터(71)는, 선택행의 증폭용 트랜지스터(54)와 소스 폴로워를 꾸며서, 판독 전류를 증폭용 트랜지스터(54)에 공급함으로써, 수직 신호선(21)에 화소 신호(So)를 출력시킨다.
(비교기의 구성)
다음에, 도 3을 참조하여, 도 1의 각 칼럼 AD 변환부(41)에 마련된 비교기(44)의 상세에 관해 설명한다.
비교기(44)는, 그 기본 구성으로서고, 차동 앰프 구성을 채용하고 있고, 차동 트랜지스터쌍부(對部)(81), 차동 트랜지스터쌍부(81)의 출력 부하가 되는 부하 트랜지스터쌍부(82)와, 전류원부(83)를 갖고 있다.
차동 트랜지스터쌍부(81)는, NMOS형의 트랜지스터(84, 85)를 갖는다. 또한, 부하 트랜지스터쌍부(82)는, PMOS형의 트랜지스터(86, 87)를 갖는다. 전류원부(83)는, NMOS형의 정전류원 트랜지스터(88)를 가지며, 차동 트랜지스터쌍부(81)와 부하 트랜지스터쌍부(82)에 일정한 동작 전류를 공급한다.
트랜지스터(84, 85)의 각 소스는, 공통으로 전류원부(83)의 정전류원 트랜지스터(86)의 드레인에 접속되고, 각 드레인은, 부하 트랜지스터쌍부(82)의 대응하는 트랜지스터(86, 87)의 드레인이 접속되어 있다. 또한, 정전류원 트랜지스터(88)의 게이트에는, DC 게이트 전압(VG)이 입력된다.
차동 트랜지스터쌍부(81)의 출력(도 3의 예에서는 트랜지스터(85)의 드레인)은, 앰프(부도시)에 접속되고, 또한 버퍼(부도시)를 경유하여, 충분한 증폭이 된 후, 카운터(45)(도 1)에 출력된다.
또한, 비교기(44)의 동작점(動作点)을 리셋하는 동작점 리셋부(91)가 마련되어 있다. 동작점 리셋부(91)는, 오프셋 제거부로서 기능하는 것이다. 즉, 비교기(44)는, 오프셋 제거기능 부착의 전압 컨버터로서 구성되어 있다. 동작점 리셋부(91)는, 스위치용 트랜지스터(92, 93)를 갖고 있다.
스위치용 트랜지스터(92)는, 트랜지스터(84)의 게이트·드레인 사이에 접속된다. 또한, 스위치용 트랜지스터(93)는, 트랜지스터(85)의 게이트·드레인 사이에 접속된다. 스위치용 트랜지스터(92, 93)의 각 게이트에는 공통으로, 비교기 리셋 펄스(PSET)가 공급된다.
트랜지스터(84)의 게이트에는, 신호 결합용의 용량 소자(42)(도 1)를 통하여 화소 신호가 입력된다. 또한, 트랜지스터(85)의 게이트에는, 신호 결합용의 용량 소자(43)(도 1)를 통하여 화소 신호가 입력된다.
이와 같은 구성에서, 동작점 리셋부(91)는, 용량 소자(42, 43)를 통하여 입력되는 신호에 대해, 샘플/홀드 기능을 발휘한다.
즉, 화소 신호와 참조 신호(RAMP)와의 비교를 시작하는 직전만 비교기 리셋 펄스(PSET)를 액티브(예를 들면 H레벨)로 하고, 차동 트랜지스터쌍부(81)의 동작점을 드레인 전압(판독 전위 ; 기준 성분이나 신호 성분을 판독한 동작 기준치)로 리셋한다.
그 후, 용량 소자(42)를 통하여 화소 신호를 트랜지스터(84)에 입력하고, 또한, 용량 소자(43)를 통하여 참조 신호(RAMP)를 트랜지스터(85)에 입력하고, 화소 신호와 참조 신호(RAMP)가 동전위가 될 때까지, 비교를 행한다. 그리고, 화소 신호와 참조 신호(RAMP)가 동전위가 되면 출력이 반전한다.
또한, 이하의 설명에서는, 비교기 리셋 펄스(PSET)가 액티브로 된 상태를, 오토 제로(AZ : Auto Zero)라고도 칭한다.
또한, 설명의 사정상, 도 1의 용량 소자(42, 43)는, 비교기(44)의 외부에 마련된다고 하여 설명하였지만, 도 3의 비교기(44)의 내부에 마련하여, 동작점 리셋부(91)의 일부로서 구성되도록 하여도 좋다. 그 경우, 용량 소자(42)는, 화소 신호가 입력되는 입력단자와 트랜지스터(84)의 게이트와의 사이에 배치되고, 용량 소자(43)는, 참조 신호(RAMP)가 입력되는 입력단자와 트랜지스터(85)의 게이트와의 사이에 배치된다. 또한, 화소 신호의 입력과 참조 신호(RAMP)의 입력을 반대로 하여도 좋다.
(종래의 CMOS 센서에서의 AD 변환의 문제점)
그런데, CMOS 이미지 센서(1)에서는, AD 변환에 즈음하여, 노이즈 부가부(19) 등이 소정의 노이즈를 주입하여 리셋 레벨의 분포를 분산시킴으로써, 칼럼 AD 변환부(41)의 동작시간을 비켜놓아 에너지의 집중을 피하거나, 양자화 오차 기인의 세로줄무늬를 억제하거나 하고 있는데, 리셋 레벨의 분포가 분산되면 동시에, 리셋 레벨의 평균치가 시프트한다는 현상이 발생하여 버리는 것이 밝혀졌다.
이와 같은 현상이 발생하는 이유인데, 본 기술의 발명자에 의해 행하여진, 상세한 시뮬레이션에 의해 발견된 것이다. 그러면, 이하, 리셋 레벨의 평균치의 시프트 발생의 메커니즘의 상세에 관해 도 4 내지 도 7을 참조하여 설명한다.
여기서, 통상의 화소 신호의 판독과 AD 변환에서는, 수직 신호선(21)상에 나타나는 리셋 레벨이 충분히 안정되고 나서 리셋 레벨에 관한 AD 변환이 행하여진다. 그에 대해, CMOS 이미지 센서(1)에서는, 수직 신호선(21)상에 나타나는 리셋 레벨이 안정화되기 전로 리셋 레벨에 관한 AD 변환을 행함으로써, 불안정한 상태의 리셋 레벨에 관해 AD 변환을 행한다.
이것은, AD 변환 결과로 리셋 노이즈가 혼입된 것을 의미한 것인데, 이 리셋 노이즈의 양은 화소마다 크기가 구구하게 되기 때문에, 그 혼입 상태도 화소마다 구구하게 되고, 결과적으로 리셋 레벨의 AD 변환 결과에, 2차원적으로 불규칙한 노이즈가 혼입되게 된다.
그래서, 이 불안정한 상태의 리셋 레벨에 관해 AD 변환을 행하는 수법으로서, 특허 문헌 1에서는, 화소 리셋 펄스(RST)를 오프 하는 타이밍과, 비교기(44)를 리셋시키는 비교기 리셋 펄스(PSET)를 오프 하는 타이밍의 간격(이하, 「리셋 해제 간격(TRelease)」이라고 한다)을 조정하여, 일반적으로 취하여지는 간격보다도 좁게 하는 것이 개시되어 있다.
즉, 도 4에 도시하는 바와 같이, 화소 리셋 펄스(RST)의 오프 하는 타이밍을 시간적으로 후방으로 비켜놓아, 리셋 해제 간격(TRelease)을 좁게 함으로써, 고의로 리셋 노이즈가 완전히 안정되지 않는 타이밍에서 비교기(44)의 리셋 상태를 해제한다. 이에 의해, 리셋 레벨의 AD 변환 결과에 불규칙한 노이즈를 주입할 수 있다.
마찬가지로, 도 5에 도시하는 바와 같이, 비교기 리셋 펄스(PSET)를 오프 하는 타이밍을 시간적으로 전방으로 비켜놓아, 리셋 해제 간격(TRelease)을 좁게 하는 것으로도, 리셋 레벨의 AD 변환 결과에 불규칙한 노이즈를 주입할 수 있다.
이와 같이, CMOS 이미지 센서(1)에서는, 비교기(44)의 입력 용량에, 세트링 시간의 도중의 신호를 샘플링 시킴으로써, 리셋 레벨의 AD 변환 결과에 불규칙한 노이즈를 주입하여, 리셋 레벨의 분포를 분산시키고 있다.
구체적으로는, 도 6의 타이밍 차트에 도시하는 바와 같이, 통상의 구동 타이밍에서는, 도면 중의 점선으로 도시하는 바와 같이, 화소 리셋 펄스(RST)가 입력된 후, 수직 신호선(21)에 나타나는 리셋 노이즈 성분이 충분 안정된 후에, 비교기(44)에 대한 비교기 리셋 펄스(PSET)를 오프 함으로써, 화소 신호(So)의 오프셋 성분을 완전히 제거하고 있다.
그에 대해, CMOS 이미지 센서(1)의 구동 타이밍에서는, 도면 중의 실선으로 도시하는 바와 같이, 노이즈 성분의 주입할 때에는, 고의로 화소 리셋 펄스(RST)를 오프 하는 타이밍을 시간적으로 후방으로 비켜놓음으로써, 리셋 해제 간격(TRelease)을 좁게 한다. 이와 같이 함으로써, 고의로 리셋 노이즈가 완전히 안정되지 않는 타이밍에서 비교기(44)의 리셋 상태를 해제하게 된다. 이것은, 화소 리셋용의 화소 리셋 펄스(RST)의 펄스 폭을 제어하여, 화소의 리셋 노이즈의 세트링량(量)을 제어하여, 2차원적으로 불규칙한 노이즈를 주입하는 것을 의미한다.
그 결과, 완전히 안정되지 않은 리셋 노이즈 성분이 리셋 레벨에 관한 AD 변환 결과에 혼입되게 되는데, 앞서 기술한 바와 같이, 이 리셋 노이즈의 양은 화소마다 크기가 구구하기 때문에, 그 혼입 상태도 구구하게 되고, 결과적으로 리셋 레벨의 AD 변환 결과에 2차원적으로 불규칙한 노이즈를 혼입할 수 있다.
또한, 비교기(44)의 리셋 해제로부터 실제로 참조 신호(RAMP)의 슬로프 시작(즉, AD 변환 시작)까지는 시간이 있기 때문에, 그 사이에 수직 신호선(21)의 리셋 노이즈 성분이 완전히 안정되는 동작 타이밍으로 설정함으로써, 그 후의 리셋 레벨에 관한 AD 변환시와, 신호 레벨에 관한 AD 변환시와의 사이에 리셋 레벨이 변하여 버리는 일도 없다. 따라서, 시간적으로 랜덤 노이즈 성분을 갖지 않고, 화질을 열화시키는 일도 없다.
즉, 사실상, 화소 신호의 리셋 레벨이나 신호 레벨에, 2차원적으로 불규칙한 고정 패턴 노이즈를 동량(同量)으로 혼입하여 AD 변환을 실행하고, 각 AD 변환 결과를 차분 처리함으로써, 신호 성분의 디지털 신호를, 차분 처리에 수반하여 생기는 양자화 노이즈가 2차원적 공간적으로 랜덤하게 된 상태로 취득하는 것으로 된다.
이와 같이, CMOS 이미지 센서(1)는, 도 6의 구동 타이밍으로 동작하여, 리셋 레벨의 분포를 분산시킴으로써, 에너지의 집중을 회피함과 함께, 차분 처리에 수반하여 생기는 양자화 오차가 열마다 축적하는 현상을 방지하여 세로줄무늬형상의 부자연스러운 노이즈를 억제하고 있다.
그러나, 도 6의 구동 타이밍이라면, 세트링 시간의 도중에 신호가 샘플링되기 때문에, 리셋 레벨의 분포가 분산될 뿐만 아니라, 리셋 레벨의 평균치가 시프트한다는 현상이 발생한다.
도 7은, 리셋 레벨의 평균치의 시프트가 발생한 경우의 리셋 레벨의 분포를 모식적으로 도시하는 도면이다.
도 7에서, 횡축은 리셋 레벨의 출력치를 나타내고, 종축은 그 빈도를 나타내고 있다. 또한, 도 7에서는, 도 6의 점선으로 도시한 구동 타이밍에서의 구동을 「통상의 구동」이라고 칭하고, 도 6의 실선으로 도시한 구동 타이밍에서의 구동을 「디더 구동」이라고 칭하여 설명한다.
통상의 구동에서는 노이즈의 주입이 행하여지지 않기 때문에, 도면 중의 점선으로 도시하는 바와 같이, 리셋 레벨의 분포는, 기슭(아랫자락)이 넓어지지 않고, 평균치의 주변에 집중하고 있다. 또한, 노이즈의 주입을 행하지 않는 분만큼, 리셋 레벨의 출력치도 큰 값으로는 되지 않는다. 그 때문에, 리셋 레벨의 출력치가, 리셋 레벨 카운트 최대치를 초과하는 일은 없다.
한편, 디더 구동에서는, 노이즈 부가부(19) 등에 의해 노이즈의 주입이 행하여지기 때문에, 리셋 레벨의 분포는 분산되게 되는데, 노이즈를 주입한 분만큼, 리셋 레벨의 출력치가 커지기 때문에, 그 평균치가 통상의 구동의 경우에 비하여, 도면 중의 오른쪽 방향으로 시프트하게 된다. 그 때문에, 리셋 레벨의 출력치가 리셋 레벨 카운트 최대치를 초과하는 경우가 나온다.
이와 같이, 리셋 레벨의 평균치가 크게 시프트하고, 리셋 레벨의 출력치가, 리셋 레벨을 카운트할 수 있는 최대치를 초과하여 버리면, 카운터(45)에 의한 정확한 카운트가 행하여지지 않고, AD 변환이 적절하게 행하여지지 않는 요인이 될지도 모른다. 이 현상을 회피하기 위해서는, 리셋 레벨의 평균치의 시프트를 억제할 필요가 있는데, 본 기술의 발명자는, 이 리셋 레벨의 평균치의 시프트를 억제하는 기술을 찾아내었다. 그래서면, 이하, 본 기술을 적용한 CMOS 이미지 센서에 관해 설명한다.
<본 기술을 적용한 CMOS 이미지 센서>
(본 기술을 적용한 CMOS 이미지 센서의 구성례)
도 8은, 본 기술이 적용되는 고체 촬상 소자로서의 CMOS 이미지 센서의 구성례를 도시하는 도면이다.
또한, 도 8의 CMOS 이미지 센서(101)에서, 도 1의 CMOS 이미지 센서(1)와 대응하는 개소에 관해서는 동일한 부호가 붙여져 있고, 그 설명은 적절히 생략한다.
즉, CMOS 이미지 센서(101)에서는, CMOS 이미지 센서(1)와 비교하면, 스위치(110)가, 화소 어레이부(11)와 판독 전류원부(13)와의 사이에 마련되어 있는 점이 다르다.
스위치(110)는, 각 수직 신호선(21)에 접속된다. 스위치(110)는, 통신·타이밍 제어부(17)로부터 제어선(23)을 통하여 입력되는 제어 펄스(VSLCNT)에 응하여, 수직 신호선(21)끼리를 쇼트시킨다. 그리고, 수직 신호선(21)끼리가 쇼트되면, 각 수직 신호선(21)의 전위는 평균 전위가 되기 때문에, 그것을 기억하여 둠으로써, 리셋 레벨의 평균치의 시프트를 억제할 수 있다.
여기서, 도 9 내지 도 13을 참조하여, 리셋 레벨의 평균치의 시프트를 억제하는 기술에 관해 보다 상세히 설명한다.
도 9에서는, 설명의 사정상, 화소 어레이부(11)에 행렬형상으로 배치된 단위 화소(30) 중, 행방향으로 인접하는 단위 화소(30-1)와 단위 화소(30-2)를 도시하고 있다. 또한, 도 9에서, 도 2에 대응하는 부분에는 동일한 부호가 붙여져 있고, 그 설명은 생략한다.
단위 화소(30-1)에서, 증폭용 트랜지스터(54-1)는, 수직 선택용 트랜지스터(55-1)을 통하여 수직 신호선(21-1)과 접속되고, 판독 전류원부(13-1)와 소스 폴로워를 구성하고 있다. 또한, 도 9 등에서는, 이 소스 폴로워의 출력을 『VSL1」로 기술하고 있다.
또한, 수직 신호선(21-1)에는, 칼럼 AD 변환부(41-1)가 접속된다. 칼럼 AD 변환부(41-1)에서, 비교기(44-1)의 일방의 입력단자에는, 단위 화소(30-1)로부터의 화소 신호가 용량 소자(42-1)를 통하여 입력되고, 타방의 입력단자에는, 참조 신호 생성부(15)로부터의 참조 신호(RAMP)가 용량 소자(43-1)를 통하여 입력된다. 또한, 도 9 등에서는, 용량 소자(42-1)의 출력을 「VSL1D」로 기술하고 있다.
마찬가지로, 단위 화소(30-2)에서는, 증폭용 트랜지스터(54-2)와 판독 전류원부(13-2)가 소스 폴로워를 구성하고 있다. 또한, 수직 신호선(21-2)에는, 칼럼 AD 변환부(41-2)가 접속된다. 또한, 도 9 등에서는, 이 소스 폴로워의 출력은 「VSL2」, 용량 소자(42-2)의 출력은 「VSL2D」로 각각 기술되어 있다.
스위치(110)는, 스위치용 트랜지스터(111)로 구성된다. 스위치용 트랜지스터(111)에서, 소스는, 행 신호선(112)을 통하여 수직 신호선(21-1)과 접속되고, 드레인은, 행 신호선(112)을 통하여 수직 신호선(21-2)과 접속된다. 즉, 스위치용 트랜지스터(111)는, 행 신호선(112)에 의해 각 수직 신호선(21)을 행방향으로 접속함으로써, 열마다 구성되는 각 소스 폴로워의 출력끼리가 접속되도록 하고 있다.
또한, 스위치용 트랜지스터(111)의 게이트에는, 통신·타이밍 제어부(17)로부터의 제어 펄스(VSLCNT)가 입력된다. 이에 의해, 스위치용 트랜지스터(111)는, 통신·타이밍 제어부(17)로부터의 제어 펄스(VSLCNT)에 응하여, 온/오프의 스위칭 동작을 행하게 된다.
예를 들면, 도 10에 도시하는 바와 같이, 제어 펄스(VSLCNT)는, 비교기(44)에 대한 비교기 리셋 펄스(PSET)가 액티브가 되는 기간 중, 일정 기간만 H레벨이 된다. 그리고, 스위치용 트랜지스터(111)는, 게이트에 입력되는 제어 펄스(VSLCNT)가 H레벨이 되었을 때에, 온 상태가 되어, 행 신호선(112)에 접속된 수직 신호선(21)끼리를 쇼트시킨다. 수직 신호선(21)끼리가 쇼트되면, 각 수직 신호선(21)의 전위는 평균 전위가 되어, 각 열의 소스 폴로워의 출력은 평균화된 출력이 된다. 예를 들면, 도 9에서는, 소스 폴로워의 출력(VSL1, VSL2)가 평균화되게 된다.
이에 의해, 각 칼럼 AD 변환부(41)에 배치된 비교기(44)의 일방의 입력단자에는, 입력 용량으로서 소스 폴로워의 출력의 평균치가 기억된다.
그 후, 스위치용 트랜지스터(111)는, 게이트에 입력되는 제어 펄스(VSLCNT)가 L레벨이 되었을 때에 오프 상태가 되어, 행 신호선(112)에 접속된 각 수직 신호선(21)을, 쇼트하기 전의 원래의 상태로 되돌린다. 그 결과, 열마다의 각 소스 폴로워의 출력은, 평균치로부터, 각 증폭용 트랜지스터(54)의 임계치 전압의 편차(Vth)에 응한 출력치로 되돌아오게 된다.
이 때, 비교기(44)의 일방의 입력단자에는, 비교기 리셋 펄스(PSET)가 액티브였던 기간(오토 제로 기간)에 기억한 소스 폴로워의 출력의 평균치로부터, 각 증폭용 트랜지스터(54)의 임계치 전압의 편차분의 화소 신호가 입력되게 된다. 이에 의해, 각 칼럼 AD 변환부(41)에 배치된 비교기(44)의 출력은, 각 증폭용 트랜지스터(54)의 임계치 전압의 편차에 응하여 분포하게 된다.
그리고, 이 출력의 분포는, 소스 폴로워의 출력의 평균치를 중심으로 분산되기 때문에, 앞서 기술한 리셋 레벨의 평균치의 시프트는 발생하지 않고, 또한 리셋 레벨의 분포를 분산시킬 수 있다. 환언하면, 스위치용 트랜지스터(111)에 의해 수직 신호선(21)이 쇼트됨으로써, 수직 신호선(21)을 통하여 전송되는 화소 신호에, 노이즈가 부가된다고도 말할 수 있다.
도 11은, 리셋 레벨의 평균치의 시프트가 발생하지 않는 경우의 리셋 레벨의 분포를 모식적으로 도시하는 도면이다.
도 11의 디더 구동은, 도 7의 디더 구동과 마찬가지로, 리셋 레벨의 분포가 분산되어 있지만, 소스 폴로워의 출력의 평균치를 중심으로 분산되어 있기 때문에, 통상의 구동의 경우와 비교하여 리셋 레벨의 평균치가 시프트하고 있지 않다. 그 때문에, 리셋 레벨의 출력치가 리셋 레벨 카운트 최대치를 초과하는 일은 없고, 카운터(45)는, 정확한 카운트를 행할 수가 있다. 그 결과, AD 변환이 적절하게 행하여지고, 또한, 분포가 분산되어 있기 때문에 에너지의 집중이 완화되어, 보다 확실하게, 전원 변동에 의한 리니어리티의 열화나, 양자화 오차에 의해 생기는 양자화 세로줄무늬를 억제할 수 있다.
또한, 이 리셋 레벨의 분포는, 신호 결합용의 용량 소자(42)의 특성을 이용해 그 기슭(아랫자락)이 넓어지게 된다. 도 12 및 도 13에는, 오토 제로 기간(AZ 기간)과 리셋 레벨 기간에서의 용량 소자(42-1, 42-2)(도 9)에 의한 DC 커트와 그 시점의 리셋 레벨의 분포의 구체례를 도시하고 있다.
도 12의 A에는, 도 12의 B와의 비교를 위해, 통상의 구동의 경우의 DC 커트의 전압치와 그 시점의 리셋 레벨의 분포를 도시하고 있다. 이 경우, 각 열의 소스 폴로워의 출력은 평균화되어 있지 않기 때문에, 오토 제로 기간에서의 용량 소자(42-1, 42-2)의 입력 전압은 각각 1.0V, 2.0V가 되고, DC 커트되어 출력 전압은 1.8V로 정돈된다.
그 후, 리셋 레벨 기간에서의 용량 소자(42-1, 42-2)의 입력 전압은 각각 1.0V, 2.0V가 되고, DC 커트되어 출력 전압은 1.8V로 정돈된다. 또한, 통상의 구동에서, 리셋 레벨 기간에서의 리셋 레벨의 분포는, 오토 제로 기간과 마찬가지로 거의 분산되지 않고, 그 기슭이 넓어지지 않는 것으로 된다.
또한, 도 12의 B에는, 도 10에 도시한 구동 타이밍으로의 구동을 행하는 경우의 DC 커트의 전압치와 그 시점의 리셋 레벨의 분포를 도시하고 있다. 이 경우, 스위치용 트랜지스터(111)가 온 상태가 되어 각 열의 소스 폴로워의 출력은 평균화되어 있기 때문에, 오토 제로 기간에서의 용량 소자(42-1, 42-2)의 입력 전압은 1.5V로 정돈된다. 그리고, 용량 소자(42-1, 42-2)에 의해 DC 커트됨으로써, 출력 전압은 함께 1.8V가 된다.
그 후, 스위치용 트랜지스터(111)가 오프 상태가 되어, 수직 신호선(21-1, 21-2)이 원래의 상태로 되돌아와 있기 때문에, 리셋 레벨 기간에서의 용량 소자(42-1, 42-2)의 입력 전압은 각각 1.0V, 2.0V가 된다. 그리고, 용량 소자(42-1, 42-2)에 의해 DC 커트되면, 그들의 용량 소자(42)의 특성에 의해, 출력 전압은 각각 1.3V, 2.3V가 된다.
그리고, 도 12의 B에 도시하는 바와 같이, 오토 제로 기간에 입력 전압이, 소스 폴로워의 출력의 평균치인 1.5V로 정돈되고, 그 후의 리셋 레벨 기간에 입력 전압으로서 1.0V, 2.0V가 입력되면, 출력 전압이 1.3V, 2.3V로 분산되기 때문에, 리셋 레벨 기간에서의 리셋 레벨의 분포는, 그 폭이 넓어진 것으로 된다.
이와 같이, 도 12의 B의 본 기술의 구동에서는, 도 12의 A의 통상의 구동과 비교하여, 리셋 레벨의 분포의 폭을 넓힐 수 있다.
다음에 도 13의 구체례에 관해 설명한다. 도 13의 A는, 도 13의 B와의 비교를 위해 도시한 것이고, 도 12의 A와 마찬가지이기 때문에 그 설명은 생략한다.
또한, 도 13의 B는, 도 10에 도시한 구동 타이밍으로의 구동의 경우의 DC 커트의 전압치와 그 시점의 리셋 레벨의 분포를 도시하고 있다. 단, 도 13의 B에서는, 스위치용 트랜지스터(111)를 온 상태로 하였지만, 각 열의 소스 폴로워의 출력이 완전히 평균화되기 전에 오프 상태로 하고 있기 때문에, 오토 제로 기간에서의 용량 소자(42-1, 42-2)의 입력 전압은 정돈되지 않고, 각각 1.2V, 1.8V가 된다. 그리고, 용량 소자(42-1, 42-2)에 의해 DC 커트됨으로써, 출력 전압은 함께 1.8V가 된다.
그 후, 리셋 레벨 기간에서, 용량 소자(42-1, 42-2)의 입력 전압은 각각 1.0V, 2.0V가 된다. 그리고, 용량 소자(42-1, 42-2)에 의해 DC 커트되면, 그들의 용량 소자(42)의 특성에 의해, 출력 전압은 각각 1.6V, 2.0V가 된다.
그리고, 도 13의 B에 도시하는 바와 같이, 오토 제로 기간에 입력 전압이 각각 1.2V, 1.8V와 같이 소스 폴로워의 출력의 평균치(예를 들면 1.5V)에 근접되고, 그 후의 리셋 레벨 기간에 입력 전압으로서 1.0V, 2.0V가 입력되면, 출력 전압이 1.6V, 2.0V로 분산되기 때문에, 리셋 레벨 기간에서의 리셋 레벨의 분포는, 그 기슭이 넓어진 것으로 된다.
단, 도 13의 B의 리셋 레벨 기간에서의 리셋 레벨의 분포는, 입력 전압이 완전히 평균화된 것이 아니기 때문에, 도 12의 B의 리셋 레벨 기간에서의 리셋 레벨의 분포에 비하여, 분포의 폭이 좁아지지만, 분포가 넓어진 부분만큼 노이즈를 주입할 수 있다.
이와 같이, 도 13의 B의 본 기술의 구동에서는, 도 13의 A의 통상의 구동과 비교하여, 리셋 레벨의 분포의 폭을 넓힐 수 있다.
<본 기술의 구동>
다음에, 본 기술의 구동에 관해 더욱 상세히 설명한다. 단, 본 기술의 이해를 용이하게 하고, 또한 그 배경을 명확하게 하기 위해, 여기서도 도 14 및 도 15를 참조하여 통상의 구동에 관해 설명하고 나서, 본 기술의 구동에 관해 설명한다.
(통상의 구동)
도 14는, 통상의 구동에 사용되는 구동 회로를 도시하는 도면이다.
도 14에 도시하는 바와 같이, 통상의 구동에서는, 각 열의 소스 폴로워의 출력을 평균화하지 않기 때문에, 수직 신호선(21-1, 21-2)에는 행 신호선(112)이 접속되어 있지 않고, 또한 스위치용 트랜지스터(111)도 마련되어 있지 않다. 그 때문에, 통상의 구동은, 도 15의 타이밍 차트에 도시하는 바와 같이 구동된다.
즉, 시각(t11)에서, 화소 리셋 펄스(RST)가 온 되면 동시에, 비교기 리셋 펄스(PSET)가 온 되면, 소스 폴로워의 출력(VSL1, VSL2)에서는 그 전압치가 상승을 시작하고, 시각(t12)에서 화소 리셋 펄스(RST)가 오프 될 때까지 계속 상승한다. 또한, 시각(t12)을 경과하면, 오토 제로 기간에서, 소스 폴로워의 출력(VSL1, VSL2)의 전압치는 하강하고, 각각 2.0V, 1.0V가 된다.
그 후, 시각(t13)부터 시각(t14)까지의 리셋 레벨 기간, 시각(t14)부터 시각(t15)까지의 구동 펄스(TRG)의 온 기간, 시각(t15) 이후의 신호 레벨 기간에서, 출력(VSL1, VSL2)은, 각각 2.0V, 1.0V로 일정한 전압치가 된다.
또한, 용량 소자(42)의 출력(VSL1D, VSL2D)인데, 도 12의 A 및 도 13의 A에서 설명한 바와 같이, 용량 소자(42)에 의해 DC 커트되기 때문에, 모든 기간에서의 DC 커트 후의 1.8V로 정돈된다.
이상, 통상의 구동에 관해 설명하였다.
(본 기술의 구동)
도 16은, 본 기술의 구동에 사용된 구동 회로를 도시하는 도면이다.
도 16에 도시하는 바와 같이, 본 기술의 구동에서는, 각 열의 소스 폴로워의 출력을 평균화하기 위해, 수직 신호선(21-1, 21-2)에는 행 신호선(112)이 접속되고, 또한 스위치용 트랜지스터(111)가 마련되어 있다. 그 때문에, 본 기술의 구동은, 도 17 또는 도 18의 타이밍 차트에 도시하는 바와 같이 구동된다.
도 17에 도시하는 바와 같이, 시각(t21)에서, 화소 리셋 펄스(RST)가 온 되면 동시에, 비교기 리셋 펄스(PSET)가 온 되면, 소스 폴로워의 출력(VSL1, VSL2)에서는 그 전압치가 상승을 시작하고, 시각(t22)에서 화소 리셋 펄스(RST)가 오프 될 때까지 계속 상승한다. 마찬가지로, 시각(t21)부터 시각(t22)까지의 사이, 용량 소자(42)의 출력(VSL1D, VSL2D)에서는 그 전압치가 계속 상승한다.
또한, 시각(t22)이 경과하면, 오토 제로 기간에서, 소스 폴로워의 출력(VSL1, VSL2)의 전압치는 하강한다. 그리고, 시각(t23)에서, 제어 펄스(VSLCNT)가 온 되면, 스위치용 트랜지스터(111)에 의해 수직 신호선(21)끼리 쇼트되어, 각 열의 소스 폴로워의 출력이 평균화된다. 그 결과, 시각(t24)에서, 출력(VSL1, VSL2)은, 1.5V인 평균치가 된다. 즉, 횡연결에 의해 수직 신호선(21)끼리를 쇼트시킴으로써, 각 소스 폴로워의 출력이 평균화되게 된다.
또한, 용량 소자(42)의 출력(VSL1D, VSL2D)인데, 도 12의 B에서 설명한 바와 같이, 용량 소자(42)에 의해 DC 커트되기 때문에, 시각(t24)에서, 출력(VSL1D, VSL2D)은, DC 커트 후의 1.8V로 정돈된다.
그 후, 시각(t24) 이후, 제어 펄스(VSLCNT)가 오프 되고, 각 수직 신호선(21)이 쇼트되기 전의 원래의 상태로 되돌아오기 때문에, 리셋 레벨 기간에서, 소스 폴로워의 출력(VSL1, VSL2)의 전압치는 각각, 2.0V, 1.0V가 된다. 그리고, 시각(t25)부터 시각(t26)까지의 구동 펄스(TRG)의 온 기간, 시각(t26) 이후의 신호 레벨 기간에서, 출력(VSL1, VSL2)은, 각각 2.0V, 1.0V로 일정한 전압치가 된다.
또한, 용량 소자(42)의 출력(VSL1D, VSL2D)인데, 도 12의 B에서 설명한 바와 같이, 용량 소자(42)에 의해 DC 커트되면, 그 특성에 의해, 출력(VSL1D, VSL2D)은 각각, 2.3V, 1.3V가 된다. 즉, 제어 펄스(VSLCNT)가 오프 되면, 각 소스 폴로워의 출력이 움직이기 때문에, DC 커트 후의 노드는 각 소스 폴로워의 출력에 추종하고, 리셋 레벨의 분포는 분산되게 된다. 이에 의해, 수직 신호선(21)을 통하여 전송되는 화소 신호에, 노이즈가 부가되게 된다.
또한, 앞서 기술한 바와 같이, 스위치용 트랜지스터(111)을 온 상태로 한 때, 각 열의 소스 폴로워의 출력이 완전히 평균화되기 전에 오프 상태로 하여도, 리셋 레벨의 분포를 분산시켜서, 노이즈가 부가되도록 할 수 있다. 예를 들면, 도 18에 도시하는 바와 같이, 시각(t33)에서, 제어 펄스(VSLCNT)가 온 되어 있지만, 각 열의 소스 폴로워의 출력이 완전히 평균화된 시각보다도 시간적으로 전의 시각(t34)에서, 제어 펄스(VSLCNT)가 오프 되어 있기 때문에, 출력(VSL1, VSL2)은 각각 1.8V, 1.2V가 된다.
그 후, 시각(t34) 이후, 제어 펄스(VSLCNT)가 오프 되고, 각 수직 신호선(21)이 쇼트되기 전의 원래의 상태로 되돌아오기 때문에, 리셋 레벨 기간에서, 소스 폴로워의 출력(VSL1, VSL2)의 전압치는 각각, 2.0V, 1.0V가 된다. 그리고, 시각(t35)부터 시각(t36)까지의 구동 펄스(TRG)의 온 기간, 시각(t36) 이후의 신호 레벨 기간에서, 출력(VSL1, VSL2)은, 각각 2.0V, 1.0V로 일정한 전압치가 된다.
즉, 수직 신호선(21)끼리가 횡연결됨으로써, 출력(VSL1, VSL2)은 평균화를 향하지만, 제어 펄스(VSLCNT)의 펄스 폭을 좁히고, 그 도중에 횡연결을 그만두었다고 하여도, 각 소스 폴로워의 출력이 변화한 분만큼 노이즈를 주입할 수 있다.
또한, 용량 소자(42)의 출력(VSL1D, VSL2D)인데, 도 13의 B에서 설명한 바와 같이, 용량 소자(42)에 의해 DC 커트되기 때문에, 시각(t34)에서, 출력(VSL1D, VSL2D)은, DC 커트 후의 1.8V로 정돈된다. 그 후, 시각(t34) 이후, 용량 소자(42)의 특성에 의해, 출력(VSL1D, VSL2D)은, 2.0V, 1.6V가 된다.
즉, 제어 펄스(VSLCNT)가 오프 되면, 각 소스 폴로워의 출력이 움직이기 때문에, DC 커트 후의 노드는 각 소스 폴로워의 출력에 추종하고, 소스 폴로워의 출력을 완전히 평균화한 경우만큼은 아니지만, 리셋 레벨의 분포는, 분산되게 된다. 환언하면, 제어 펄스(VSLCNT)의 펄스 폭에 응하여, 리셋 레벨의 분포의 폭을 조정할 수 있다는 것이다.
이와 같이, 도 17 및 도 18의 본 기술의 구동에서는, 도 15의 통상의 구동에 비하여, 리셋 레벨의 분포의 폭을 넓힐 수 있다.
또한, 설명의 간략화를 위해, 도 15, 도 17, 및, 도 18의 타이밍 차트에서는, 광이 포토 다이오드(51)에 광이 입사되어 있지 않는 흑신호를 판독하고 있는 경우를 한 예로서 나타내고 있다. 즉, 광이 입사되는 경우에는, 구동 펄스(TRG)가 온 되면, 포토 다이오드(51)에 축적된 전하가 플로팅 디퓨전(56)에 전송되어 신호 레벨이 판독되고, 소스 폴로워의 출력(VSL1, VSL2)의 값은 변화하게 된다.
이상, 본 기술의 구동에 관해 설명하였다.
본 기술의 구동에 의하면, 에너지의 집중이나 양자화 세로줄무늬 등을 억제하는 목적으로, 노이즈를 주입하는 경우에, 리셋 레벨의 평균치의 시프트를 발생시키지 않고, 또한 리셋 레벨의 분포를 분산시킬 수 있다. 그 결과, AD 변환이 적절하게 행하여지기 때문에, 보다 확실하게, AD 변환에서의 리니어리티의 열화와, 양자화 오차에 의해 생기는 양자화 세로줄무늬를 억제할 수 있다.
예를 들면, 도 19의 A에 도시하는 바와 같이, 통상의 구동의 경우, 리셋 레벨의 AD 변환 결과와 신호 레벨의 AD 변환 결과와의 사이에서 차분 처리를 실행한 결과에는 양자화 오차마다 축적하고, 그 결과 얻어지는 화상에는, 양자화 오차에 기인하는 세로줄무늬상의 노이즈가 보이게 된다.
한편, 본 기술의 구동의 경우, 노이즈가 주입되기 때문에, 화소마다 불규칙하게 양자화 오차가 발생하고, 그것이 열마다 축적되는 일은 없다. 이 때문에, 차분 처리를 실행한 후의 화상은, 도 19의 A와 마찬가지로 양자화 오차가 개재하고 있지만, 불규칙하게 분산되어 있기 때문에, 도 19의 B에 도시하는 바와 같이, 세로줄무늬모양은 전혀 인식할 수 없게 된다.
이와 같이, 차분 처리의 기준이 되는 리셋 레벨에 노이즈를 주입하는 것만으로, 차분 처리 후의 양자화 노이즈에 의한 세로줄무늬 노이즈를 경감할 수 있다. 도 19의 A와 도 19의 B에서는, 차분 처리 후에도 잔류하고 있는 노이즈 양은 변하지 않지만, 그것이 열마다 축적하여 세로줄무늬 노이즈로서 인식되는 경우와, 불규칙하게 분포하고 있는 경우에서는, 인간의 느끼는 방식은 크게 달라서, 불규칙하게 분포하고 있는 쪽이, 훨씬 자연스럽게 받아들일 수 있다. 이것은 기하학적인 패턴 인식을 할 수 있는 경우는, 아무래도 그것에 의식이 집중하여 버리는 인간의 인지 심리학적인 특성에 의한 것이다.
또한, 리셋 레벨의 평균치의 시프트에 관해, 오프셋 조정을 행하는 것도 생각되지만, 그것을 실현하려면 오프셋의 게인 연동이나 자동 조정 기능이 필요해지기 때문에, 회로 규모가 증대하게 된다. 본 기술에서는, 스위치용 트랜지스터(111)를 마련하는 것만으로, 리셋 레벨의 평균치의 시프트를 억제할 수 있기 때문에, 회로 규모가 증대하는 일도 없다.
또한, 본 기술에서는, 수직 신호선(21)을 쇼트시킴으로써, 수직 신호선(21)을 통하여 전송되는 화소 신호에, 노이즈가 부가되도록 하고 있지만, 도 8에 도시한 바와 같이, 또한, 노이즈 부가부(19)에 의해, 시간적으로는 불변이면서 2차원 공간적으로는 불규칙한 노이즈가 부가되도록 하여도 좋다.
<다른 실시의 형태>
(같은 색의 화소마다 구동)
그런데, 도 8의 CMOS 이미지 센서(101)에서, 화소 어레이부(11)에 배치되는 단위 화소(30)는 컬러 촬상에 대응하여 있다. 즉, 화소 어레이부(11)에 행렬형상으로 2차원 배치되는 복수의 단위 화소(30)에서, 각 포토 다이오드(51)의 광이 입사되는 수광면에는, 컬러 화상을 촬상하기 위한 복수색의 색 필터의 조합으로 이루어지는 색 분해 필터의 어느 하나의 색 필터가 마련되어 있다.
도 20에 도시한 예는, 이른바 베이어 배열(Bayer Arrangement)의 기본형의 컬러 필터를 이용하고 있고, 행렬형상으로 2차원 배치된 단위 화소(30)가, 적(R), 녹(G), 청(B)의 3색 컬러 필터에 대응하도록, 색 분해 필터의 반복 단위가 2×2화소로 배치되어 화소 어레이부(11)를 구성하고 있다.
예를 들면, 홀수행 홀수열에는 제1의 컬러(예를 들면 R)를 감지하기 위한 제1의 컬러 화소를 배치하고, 홀수행 짝수열 및 짝수행 홀수열에는 제2의 컬러(예를 들면 G)를 감지하기 위한 제2의 컬러 화소를 배치하고, 짝수행 짝수열에는 제3의 컬러(예를 들면 B)를 감지하기 위한 제3의 컬러 화소가 배치된다. 즉, 행마다 달랐던 R/G 또는 G/B의 2색의 컬러 화소가 체크무늬형상으로 배치되어 있다.
이와 같은 베이어 배열의 기본형의 컬러 필터의 색 배열은, 행방향 및 열방향의 어느 것에 관해서도, R/G 또는 G/B의 2색이 2개마다 반복되는데, 컬러 화소의 색마다 스위치용 트랜지스터(111)를 마련하여, 각 수직 신호선(21)을 색마다 행 신호선(112)에 의해 접속하여, 같은 색의 소스 폴로워의 출력을 합치도록 구성으로 할 수 있다.
예를 들면, 도 20에서, 홀수열(R 또는 G)의 컬러 화소가 접속된 홀수열의 각 수직 신호선(21)을, 행 신호선(112-1)에 의해 행방향으로 접속하고, 그들의 소스 폴로워의 출력끼리가 접속되도록 한다. 마찬가지로, 짝수열(G 또는 B)의 컬러 화소가 접속된 짝수열의 각 수직 신호선(21)을, 행 신호선(112-2)에 의해 행방향으로 접속하고, 그들의 소스 폴로워의 출력끼리가 접속되도록 한다.
또한, 홀수열의 각 수직 신호선(21)을 색마다 접속한 행 신호선(112-1)에는, 그 게이트에 제어 펄스(VSLCNT)가 입력되는 스위치용 트랜지스터(111-1)를 마련한다. 또한, 짝수열의 각 수직 신호선(21)을 색마다 접속한 행 신호선(112-2)에는, 그 게이트에 제어 펄스(VSLCNT)가 입력된 스위치용 트랜지스터(111-1)를 마련한다.
그리고, 스위치용 트랜지스터(111-1, 112-2)가, 제어 펄스(VSLCNT)에 응하여, 스위칭 동작을 함으로써, 홀수열 또는 짝수열의 각 수직 신호선(21)끼리를 쇼트시켜서, 색마다 소스 폴로워의 출력을 평균화할 수 있다.
여기서, 부근의 같은 색의 컬러 화소끼리는 같은 레벨의 신호를 출력하는 한편, 다른 색의 컬러 화소끼리는 다른 레벨의 신호를 출력하는 것이 일반적으로 알려져 있다. 즉, 같은 색의 소스 폴로워의 출력은, 같은 레벨의 신호가 되기 때문에, 같은 색끼리로 접속된 수직 신호선(21)을 쇼트시킴으로써, 색마다의 리셋 레벨의 평균치를 이용하여 그 분포를 분산시킬 수 있기 때문에, 보다 확실하게 에너지의 집중을 피할 수 있다.
(AD 변환의 게인과 제어 펄스(VSLCNT)와의 연동)
도 8의 CMOS 이미지 센서(101)에서는, 참조 신호 생성부(15)에 의해 생성되는 참조 신호(RAMP)의 슬로프의 기울기를 변화시킴으로써, AD 변환의 게인을 조정하고 있다. 구체적으로는, 참조 신호(RAMP)의 기울기가 완만할수록, 참조 신호(RAMP)와, 수직 신호선(21)을 통하여 전송되는 화소 신호가 일치하는 시점이 늦어지기 때문에, 큰 디지털 신호를 얻을 수 있도록 되고, AD 변환의 게인이 높아진다. 역으로, 참조 신호(RAMP)의 기울기가 급한 경우에는 AD 변환의 게인이 낮아진다.
즉, 참조 신호(RAMP)의 기울기를 변화시키면, 참조 신호(RAMP)와, 수직 신호선(21)을 통하여 전송되는 화소 신호가 일치하는 시점이 조정되게 된다. 그 결과, 수직 신호선(21)을 통하여 전송되는 화소 신호의 신호 전압이 같아도, 일치하는 시점의 계수치, 즉, 신호 전압의 디지털 신호가 조정되게 된다. 이것은, 참조 신호(RAMP)의 기울기를 바꾸는 것이 AD 변환의 게인을 조정하는 것과 등가인 것을 의미한다.
여기서, 예를 들면, 참조 신호(RAMP)의 기울기를 1/2로 하여, AD 변환의 게인을 2배로 한 경우, 리셋 레벨을 취입할 때의 기울기도 1/2로 되기 때문에, 기울기를 1/2로 하기 전과 같은 분포라면, 참조 신호(RAMP)의 범위로부터 벗어나 버려, 리셋 레벨을 취입할 수 없게 된다.
이와 같기 때문에, AD 변환의 게인을 높게 한 경우에는 리셋 레벨의 분포를 좁힐 필요가 있는 한편, AD 변환의 게인을 낮게 한 경우에는 리셋 레벨의 분포를 넓힐 필요가 나오는데, 앞서 기술한 바와 같이, 제어 펄스(VSLCNT)의 펄스 폭에 응하여, 리셋 레벨의 분포의 확산을 조정할 수 있기 때문에, 여기서는 그것을 이용할 수 있다.
즉, 도 21에 도시하는 바와 같이, 제어 펄스(VSLCNT)는, 비교기(44)에 대한 비교기 리셋 펄스(PSET)가 액티브가 되는 기간(오토 제로 기간) 중, 일정 기간만 H레벨이 되는데, 그 H레벨의 기간을, AD 변환의 게인에 응하여 조정한다. 구체적으로는, AD 변환의 게인을 높게 한 경우에는, 제어 펄스(VSLCNT)의 펄스 폭을 좁혀서, 리셋 레벨의 분포가 넓어지지 않도록 한다. 한편, AD 변환의 게인을 낮게 한 경우에는, 제어 펄스(VSLCNT)의 펄스 폭을 넓혀서, 리셋 레벨의 분포가 넓어지도록 한다.
이에 의해, 예를 들면 AD 변환의 게인을 낮게 한 경우에, 제어 펄스(VSLCNT)의 펄스 폭이 넓어지면, 리셋 레벨의 분포가 넓어져서 그 분포가 분산되기 때문에, 보다 확실하게, 에너지의 집중을 피할 수 있다.
(AD 변환의 게인과 오토 제로 기간과의 연동)
또한, 전술한 AD 변환의 게인과 연동시켜서, 비교기 리셋 펄스(PSET)의 펄스 폭을 조정할 수도 있다.
예를 들면, 참조 신호(RAMP)의 기울기가 완만하여 AD 변환의 게인이 낮은 때에는 양자화 오차를 막기 위해, 도 22의 실선으로 도시하는 바와 같이, 비교기 리셋 펄스(PSET)의 펄스 폭을 좁게 하여, 상승 에지가 화소 리셋 펄스(RST)의 상승 에지에 근접하도록 한다. 환언하면, 리셋 해제 간격(TRelease)을 좁게 하여, 수직 신호선(21)에 나타나는 리셋 노이즈가 안정되기 전에 비교기(44)를 비교기 리셋 펄스(PSET)로 오프 시킴으로써, 리셋 노이즈를 적극적으로 주입시킨다.
이에 대해, 참조 신호(RAMP)의 기울기가 급하고 AD 변환의 게인이 높은 때에는, AD 변환의 안정을 우선하고, 도 22의 점선으로 도시하는 바와 같이, 비교기 리셋 펄스(PSET)의 펄스 폭을 넓게 한다. 환언하면, 리셋 해제 간격(TRelease)을 통상의 타이밍과 같은 정도로 넓게 하여, 리셋 노이즈가 안정되고 나서, 비교기(44)를 비교기 리셋 펄스(PSET)로 오프 시키도록 한다.
이 2개의 상태는, 비교기 리셋 펄스(PSET)의 펄스 폭(오토 제로 기간)을 AD 변환의 게인에 응하여 연속적으로 제어함으로써 매끈하게 변화하도록 하는, 또는 AD 변환의 게인에 응하여 단계적으로 제어함으로써 단계적으로 변화하도록 한다. 이에 의해, 노이즈 주입을 행할 때에는, 고의로 비교기 리셋 펄스(PSET)를 오프 하는 타이밍을 시간적으로 전방으로 AD 변환의 게인에 적합하는 분만큼 비켜놓아서 함으로써, AD 변환의 게인에 연동하여 리셋 해제 간격(TRelease)을 조정할 수 있다.
(색마다의 AD 변환의 게인)
도 20에 도시한 바와 같이, 도 8의 CMOS 이미지 센서(101)에서는, 예를 들면, 베이어 배열의 기본형의 컬러 필터가 사용되고, 그에 대응하여 단위 화소(30)가 배치되어 있다. 또한, 앞서 기술한 바와 같이, 색 필터의 반복은, 2행 및 2열마다가 된다. 여기서는, 행 단위로 화소 신호를 판독하여, 수직 신호선(21)마다 열마다 마련된 칼럼 AD 변환부(41)에 화소 신호를 입력하기 때문에, 하나의 처리 대상 행에는, R/G 또는 G/B의 어느 2색만의 화소 신호가 존재하게 된다.
따라서 CMOS 이미지 센서(101)에서는, 도 23에 도시하는 바와 같이, 홀수열에 대응하는 DAC(15a)와, 짝수열에 대응하는 DAC(15b)를 마련하는 구성을 채용할 수 있다.
DAC(15a, 15b)는, 통신·타이밍 제어부(17)로부터의 제어 신호에 의거하여, 계단형상의 톱니형상파(램프파형)를 생성한다. DAC(15a, 15b)는, 생성한 계단형상의 톱니형상파를, 참조 신호(RAMPa, RAMPb)로서, 칼럼 처리부(14)의 각 칼럼 AD 변환부(41)에 공급한다.
즉, 참조 신호 생성부(15)에서는, 통신·타이밍 제어부(17)로부터 참조 신호(RAMPa, RAMPb) 생성용의 제어 신호가 공급되면, 행 제어선(20)상에 존재하는 일방의 색(홀수열의 R 또는 G)의 컬러 화소 특성에 맞춘 기울기(βa)를 가지며, 또한 전체로서 톱니형상으로 시간 변화시킨 계단형상의 파형을 갖는 참조 신호(RAMPa)를, DAC(15a)에서 생성한다. 그리고, DAC(15a)는, 생성한 참조 신호(RAMPa)를, 홀수열에 대응하는 칼럼 AD 변환부(41)의 비교기(44)의 타방의 입력단자에 용량 소자(43)를 통하여 공급한다.
마찬가지로, 행 제어선(20)상에 존재하는 타방의 색(짝수열의 G 또는 B)의 컬러 화소 특성에 맞춘 기울기(βb)를 가지며, 또한 전체로서 톱니형상으로 시간 변화시킨 계단형상의 파형을 갖는 참조 신호(RAMPb)가, DAC(15b)에서 생성된다. 그리고, DAC(15b)는, 생성한 참조 신호(RAMPb)를, 짝수열에 대응하는 칼럼 AD 변환부(41)의 비교기(44)의 타방의 입력단자에 용량 소자(43)를 통하여 공급한다.
즉, 참조 신호 생성부(15)에서는, 참조 신호(RAMP)를 생성하기 위한 DAC를, 색 분해 필터에서의 색 필터의 전색분을 준비하는 것이 아니고, 색의 종류나 배열로 정해지는 색의 반복 사이클에 응한 소정의 색의 조합에 응한 분만큼 마련하도록 하고 있다. 또한, 처리 대상의 행이 전환되면, 그 처리 대상의 행에 존재하는 소정의 색의 조합이 전환되기 때문에, 그에 응하여, DAC(15a, 15b)에 의해 생성되는 참조 신호(RAMPa, RAMPb)의 변화 특성(예를 들면 기울기(βa, βb))이나 초기치를, 색 필터, 즉 화소 신호의 특성에 응하여 전환하도록 하고 있다.
이와 같이, 색마다 참조 신호(RAMP)가 생성되기 때문에, AD 변환의 게인도 색마다 변화하게 된다. 그리고, 앞서 기술한 AD 변환의 게인과, 제어 펄스(VSLCNT) 등과의 연동이지만, AD 변환의 게인이 색마다 변화하여도 원리는 조금도 변하지 않기 때문에, 제어 펄스(VSLCNT) 등을, 색마다의 AD 변환의 게인에 연동시키는 것이 가능해진다.
예를 들면, 도 23에 도시하는 바와 같이, 색마다 AD 변환의 게인에 응하여, 제어 펄스(VSLCNT)의 펄스 폭을 조정함으로써, 스위치용 트랜지스터(111-1)의 게이트에는 제어 펄스(VSLCNTa)가 입력되고, 스위치용 트랜지스터(111-2)의 게이트에는 제어 펄스(VSLCNTb)가 입력되도록 한다. 이에 의해, 스위치용 트랜지스터(111-1, 111-2)를 별개로 제어하여, 예를 들면 소스 폴로워의 출력을 평균화시키거나, 리셋 레벨의 분포의 폭을 조정하거나 할 수 있다.
또한, 색마다 참조 신호(RAMP)를 전환하는 기술에 관해서는, 본 출원인에 의해, 특개2005-328135호 공보(특허4449565호)에서 이미 제안되어 있다.
(스위치용 트랜지스터의 다른 접속 형태)
스위치용 트랜지스터(111)의 접속 형태인데, 도 9에 도시한 접속 형태 이외의 접속 형태를 채용할 수도 있다. 도 24에는, 스위치용 트랜지스터(111)의 다른 접속 형태를 도시하고 있다.
도 24에 도시하는 바와 같이, 스위치용 트랜지스터(111-1)에서, 게이트는, 제어선(23)을 통하여 통신·타이밍 제어부(17)와 접속되고, 소스는, 수직 신호선(21-1)에 접속되고, 드레인은, 행 신호선(112)에 접속된다. 마찬가지로, 스위치용 트랜지스터(111-2)에서는, 게이트는 제어선(23), 소스는 수직 신호선(21-2), 드레인은 행 신호선(112)에 각각 접속된다.
이와 같은 접속 형태라도, 스위치용 트랜지스터(111-1, 111-2)는, 게이트에 입력된 제어 펄스(VSLCNT)에 응하여, 스위칭 동작을 함으로써, 수직 신호선(21-1, 21-2)을 쇼트시킬 수 있다.
또한, 도 24의 접속 형태는, 스위치용 트랜지스터(111)의 다른 접속 형태의 한 예이고, 또 다른 접속 형태를 채용할 수도 있다. 요컨대, 스위치용 트랜지스터(111)는, 그 스위칭 동작에 의해 수직 신호선(21)끼리를 쇼트시킬 수 있으면 좋고, 수직 신호선(21)과 행 신호선(112)과의 접속 형태는 임의이다.
또한, 스위치용 트랜지스터(111)는, 모든 수직 신호선(21)(H0, H1, …, Hh)과 접속되도록 하여도 좋고, 모든 수직 신호선(21)(H0, H1, …, Hh) 중, 일부의 수직 신호선(21)(예를 들면, 홀수열의 H0, H2, H4, … 등)과 접속되도록 하여도 좋다. 또한, 수직 신호선(21)의 일부와 접속되는 경우에는, 예를 들면, 수직 신호선(21)을 소정의 단위로 블록으로 나눔으로써, 그들의 블록마다 스위치용 트랜지스터(111)와 접속되도록 할 수 있다.
또한, 화소 어레이부(11)에서는, 행렬형상으로 배치되는 복수의 단위 화소(30)가, 자신 이외의 다른 단위 화소와, 증폭용 트랜지스터(54) 및 수직 신호선(21)을 적어도 공유하는 화소 공유의 구성을 채용하여도 좋다.
또한, 본 명세서에서, 고체 촬상 소자의 「고체」란, 반도체제인 것을 의미하고 있다.
또한, 본 기술은, 고체 촬상 소자에의 적용으로 한정되는 것이 아니다. 즉, 본 기술은, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치, 화상 판독부에 고체 촬상 소자를 이용하는 복사기 등, 화상 취입부(광전 변환부)에 고체 촬상 소자를 이용하는 전자 기기 전반에 대해 적용할 수 있다. 고체 촬상 소자는, 원칩으로서 형성된 형태라도 좋고, 촬상부와 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
<본 기술을 적용한 전자 기기의 구성례>
도 25는, 본 기술을 적용한 전자 기기로서의, 촬상 장치의 구성례를 도시하는 블록도이다.
도 25의 촬상 장치(300)는, 렌즈군 등으로 이루어지는 광학부(301), 전술한 단위 화소(30)의 각 구성이 채용되는 고체 촬상 소자(촬상 디바이스)(302), 및, 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(303)를 구비한다. 또한, 촬상 장치(300)는, 프레임 메모리(304), 표시부(305), 기록부(306), 조작부(307), 및, 전원부(308)도 구비한다. DSP 회로(303), 프레임 메모리(304), 표시부(305), 기록부(306), 조작부(307), 및, 전원부(308)는, 버스 라인(309)을 통하여 상호 접속되어 있다.
광학부(301)는, 피사체로부터의 입사광(상광)을 취입하여 고체 촬상 소자(302)의 촬상 면상에 결상한다. 고체 촬상 소자(302)는, 광학부(301)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 고체 촬상 소자(302)로서, 전술한 실시의 형태에 관한 CMOS 이미지 센서(1) 등의 고체 촬상 소자, 즉 글로벌 노광에 의해 왜곡이 없는 촬상을 실현할 수 있는 고체 촬상 소자를 이용할 수 있다.
표시부(305)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 소자(302)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(306)는, 고체 촬상 소자(302)에서 촬상된 동화 또는 정지화를 기록 매체에 기록한다.
조작부(307)는, 유저에 의한 조작하에서, 촬상 장치(300)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(308)는, DSP 회로(303), 프레임 메모리(304), 표시부(305), 기록부(306), 및, 조작부(307)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
전술한 실시 형태에서는, 가시광의 광량에 응한 신호 전하를 물리량으로서 검지하는 단위 화소(30)가 행렬형상으로 배치되어 이루어지는 CMOS 이미지 센서에 적용한 경우를 예로 들어 설명하였다. 그러나, 본 기술은 CMOS 이미지 센서에의 적용으로 한정되는 것이 아니고, 화소 어레이부의 화소열마다 칼럼 처리부를 배치하여 이루어지는 칼럼 방식의 고체 촬상 소자 전반에 대해 적용 가능하다.
또한, 본 기술은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 소자에의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 소자나, 광의의 의미로서, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 소자(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또한, 본 기술의 실시의 형태는, 전술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
또한, 본 기술은, 이하와 같은 구성을 취할 수 있다.
(1)
광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와,
상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과,
램프파인 참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD 변환부와,
상기 열신호선과 접속되는 스위치와,
상기 비교기를 리셋하는 기간 중, 일정 기간만 상기 스위치를 온 시켜서, 상기 열신호선끼리를 쇼트시키는 제어부를 구비하는 고체 촬상 소자.
(2)
상기 화소부에는, 소정의 반복 단위로 색이 배열된 컬러 필터에 대응하여 상기 복수의 화소가 배치되어 있고,
상기 스위치는, 같은 색의 화소의 상기 열신호선마다 접속되는 (1)에 기재된 고체 촬상 소자.
(3)
상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 스위치의 온 기간을 조정하는 (1) 또는 (2)에 기재된 고체 촬상 소자.
(4)
상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 비교기의 리셋 기간을 조정하는 (1) 내지 (3)의 어느 한 항에 기재된 고체 촬상 소자.
(5)
상기 AD 변환부에 의한 AD 변환의 게인은, 색마다 다른 상기 참조 신호에 응한 값이 되는 (1) 내지 (4)의 어느 한 항에 기재된 고체 촬상 소자.
(6)
상기 스위치는, 트랜지스터이고,
상기 트랜지스터는, 제어선을 통하여 상기 제어부에 접속되는 게이트와, 상기 열신호선과 행방향으로 접속된 행 신호선에 접속되는 소스 및 드레인을 갖는 (1) 내지 (5)의 어느 한 항에 기재된 고체 촬상 소자.
(7)
상기 스위치는, 트랜지스터이고,
상기 트랜지스터는, 제어선을 통하여 상기 제어부에 접속되는 게이트와, 상기 열신호선에 접속되는 소스와, 행방향의 행 신호선에 접속되는 드레인을 갖는 (1) 내지 (5)의 어느 한 항에 기재된 고체 촬상 소자.
(8)
상기 스위치는, 모든 상기 열신호선과 접속되어 있는 (1) 내지 (7)의 어느 한 항에 기재된 고체 촬상 소자.
(9)
상기 열신호선은, 소정의 단위로 블록으로 나뉘어 있고,
상기 스위치는, 상기 블록마다 상기 열신호선과 접속되어 있는 (1) 내지 (7)의 어느 한 항에 기재된 고체 촬상 소자.
(10)
상기 화소부에 행렬형상으로 배치된 복수의 화소는, 다른 화소와, 증폭용의 트랜지스터 및 상기 열신호선을 적어도 공유하고 있는 (1) 내지 (9)의 어느 한 항에 기재된 고체 촬상 소자.
(11)
상기 열신호선을 통하여 전송되는 상기 화소 신호에, 시간적으로는 불변이면서 2차원 공간적으로는 불규칙한 노이즈를 부가하는 노이즈 부가부를 또한 구비하는 (1) 내지 (10)의 어느 한 항에 기재된 고체 촬상 소자.
(12)
광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와,
상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과,
램프파인 참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD 변환부와,
상기 열신호선과 접속된 스위치를 구비하는 고체 촬상 소자의 구동 방법에 있어서,
상기 고체 촬상 소자가,
상기 비교기를 리셋하는 기간 중, 일정 기간만 상기 스위치를 온 시켜서, 상기 열신호선끼리를 쇼트시키는 스텝을 포함하는 구동 방법.
(13)
광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와,
상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과,
램프파인 참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD 변환부와,
상기 열신호선과 접속되는 스위치와,
상기 비교기를 리셋하는 기간 중, 일정 기간만 상기 스위치를 온 시켜서, 상기 열신호선끼리를 쇼트시키는 제어부 구비하는 고체 촬상 소자를 탑재한 전자 기기.
1, 101 : CMOS 이미지 센서
11 : 화소 어레이부
13 : 판독 전류원부
14 : 칼럼 처리부
15 : 참조 신호 생성부
15a, 15b : DAC
17 : 통신·타이밍 제어부
19 : 노이즈 부가부
20 : 행 제어선
21 : 수직 신호선
23 : 제어선
30 : 단위 화소
41 : 칼럼 AD 변환부
42 : 용량 소자
43 : 용량 소자
44 : 비교기
45 : 카운터
54 : 증폭용 트랜지스터
110 : 스위치
111 : 스위치용 트랜지스터
112 : 행 신호선
300 : 촬상 장치
302 : 고체 촬상 소자

Claims (29)

  1. 광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와,
    상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과,
    램프파인 참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD 변환부와,
    상기 열신호선과 접속되는 스위치와,
    상기 비교기를 리셋하는 기간 중, 일정 기간만 상기 스위치를 온 시켜서, 상기 열신호선끼리를 쇼트시키는 제어부를 구비하고,
    상기 화소부에는, 소정의 반복 단위로 색이 배열된 컬러 필터에 대응하여 상기 복수의 화소가 배치되어 있고,
    상기 스위치는, 같은 색의 화소의 상기 열신호선마다 접속되고,
    상기 스위치는, 트랜지스터이고,
    상기 트랜지스터는, 제어선을 통하여 상기 제어부에 접속되는 게이트와, 상기 열신호선과 행방향으로 접속된 행 신호선에 접속되는 소스 및 드레인을 갖는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 스위치의 온 기간을 조정하는 것을 특징으로 하는 고체 촬상 소자.
  3. 제2항에 있어서,
    상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 비교기의 리셋 기간을 조정하는 것을 특징으로 하는 고체 촬상 소자.
  4. 제3항에 있어서,
    상기 AD 변환부에 의한 AD 변환의 게인은, 색마다 다른 상기 참조 신호에 응한 값이 되는 것을 특징으로 하는 고체 촬상 소자.
  5. 제1항에 있어서,
    상기 스위치는, 모든 상기 열신호선과 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  6. 제1항에 있어서,
    상기 열신호선은, 소정의 단위로 블록으로 나뉘어 있고,
    상기 스위치는, 상기 블록마다 상기 열신호선과 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  7. 제1항에 있어서,
    상기 화소부에 행렬형상으로 배치된 복수의 화소는, 다른 화소와, 증폭용의 트랜지스터 및 상기 열신호선을 적어도 공유하고 있는 것을 특징으로 하는 고체 촬상 소자.
  8. 제1항에 있어서,
    상기 열신호선을 통하여 전송되는 상기 화소 신호에, 시간적으로는 불변이면서 2차원 공간적으로는 불규칙한 노이즈를 부가하는 노이즈 부가부를 또한 구비하는 것을 특징으로 하는 고체 촬상 소자.
  9. 광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와,
    상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과,
    램프파인 참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD 변환부와,
    상기 열신호선과 접속된 스위치를 구비하는 고체 촬상 소자의 구동 방법에 있어서,
    상기 고체 촬상 소자가,
    상기 비교기를 리셋하는 기간 중, 일정 기간만 상기 스위치를 온 시켜서, 상기 열신호선끼리를 쇼트시키는 스텝을 포함하고,
    상기 화소부에는, 소정의 반복 단위로 색이 배열된 컬러 필터에 대응하여 상기 복수의 화소가 배치되어 있고,
    상기 스위치는, 같은 색의 화소의 상기 열신호선마다 접속되고,
    상기 스위치는, 트랜지스터이고,
    상기 트랜지스터는, 제어선을 통하여 제어부에 접속되는 게이트와, 상기 열신호선과 행방향으로 접속된 행 신호선에 접속되는 소스 및 드레인을 갖는 것을 특징으로 하는 구동 방법.
  10. 광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와,
    상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과,
    램프파인 참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD 변환부와,
    상기 열신호선과 접속되는 스위치와,
    상기 비교기를 리셋하는 기간 중, 일정 기간만 상기 스위치를 온 시켜서, 상기 열신호선끼리를 쇼트시키는 제어부를 구비하고,
    상기 화소부에는, 소정의 반복 단위로 색이 배열된 컬러 필터에 대응하여 상기 복수의 화소가 배치되어 있고,
    상기 스위치는, 같은 색의 화소의 상기 열신호선마다 접속되고,
    상기 스위치는, 트랜지스터이고,
    상기 트랜지스터는, 제어선을 통하여 상기 제어부에 접속되는 게이트와, 상기 열신호선과 행방향으로 접속된 행 신호선에 접속되는 소스 및 드레인을 갖는 고체 촬상 소자를 포함하는 것을 특징으로 하는 전자 기기.
  11. 광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와,
    상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과,
    램프파인 참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호의 기준 레벨과 신호 레벨을 독립적으로 디지털 신호로 변환하는 AD 변환부와,
    상기 열신호선과 접속되는 스위치와,
    상기 비교기를 리셋하는 기간 중, 일정 기간만 상기 스위치를 온 시켜서, 상기 열신호선끼리를 쇼트시키는 제어부를 구비하고,
    상기 화소부에는, 소정의 반복 단위로 색이 배열된 컬러 필터에 대응하여 상기 복수의 화소가 배치되어 있고,
    상기 스위치는, 같은 색의 화소의 상기 열신호선마다 접속되고,
    상기 스위치는, 트랜지스터이고,
    상기 트랜지스터는, 제어선을 통하여 상기 제어부에 접속되는 게이트와, 상기 열신호선에 접속된 소스와, 행방향으로 행신호선에 접속된 드레인을 갖는 것을 특징으로 하는 고체 촬상 소자.
  12. 제11항에 있어서,
    상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 스위치의 온 기간을 조정하는 것을 특징으로 하는 고체 촬상 소자.
  13. 제12항에 있어서,
    상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 비교기의 리셋 기간을 조정하는 것을 특징으로 하는 고체 촬상 소자.
  14. 제13항에 있어서,
    상기 AD 변환부에 의한 AD 변환의 게인은, 색마다 다른 상기 참조 신호에 응한 값이 되는 것을 특징으로 하는 고체 촬상 소자.
  15. 제11항에 있어서,
    상기 스위치는, 모든 상기 열신호선과 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  16. 제11항에 있어서,
    상기 열신호선은, 소정의 단위로 블록으로 나뉘어 있고,
    상기 스위치는, 상기 블록마다 상기 열신호선과 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  17. 제11항에 있어서,
    상기 화소부에 행렬형상으로 배치된 복수의 화소는, 다른 화소와, 증폭용의 트랜지스터 및 상기 열신호선을 적어도 공유하고 있는 것을 특징으로 하는 고체 촬상 소자.
  18. 제11항에 있어서,
    상기 열신호선을 통하여 전송되는 상기 화소 신호에, 시간적으로는 불변이면서 2차원 공간적으로는 불규칙한 노이즈를 부가하는 노이즈 부가부를 또한 구비하는 것을 특징으로 하는 고체 촬상 소자.
  19. 광전 변환을 행하는 복수의 화소가 행렬형상으로 배치된 화소부와,
    상기 화소로부터 출력되는 화소 신호를 열마다 전송하는 열신호선과,
    참조 신호와, 상기 열신호선을 통하여 전송되는 상기 화소 신호를 비교하는 비교기를 가지며, 상기 비교기의 비교 결과에 의거하여, 상기 화소 신호를 독립적으로 디지털 신호로 변환하는 AD 변환부와,
    상기 열신호선과 접속되는 스위치와,
    상기 스위치를 온 시키는 제어부를 구비하고,
    상기 화소부에는, 컬러 필터에 대응하여 상기 복수의 화소가 배치되어 있고,
    상기 스위치는, 같은 색의 화소의 상기 열신호선마다 접속되고,
    상기 스위치는, 트랜지스터이고,
    상기 트랜지스터는, 제어선을 통하여 상기 제어부에 접속되는 게이트와, 상기 열신호선의 하나에 접속된 소스와, 다른 열신호선에 접속된 드레인을 갖는 것을 특징으로 하는 고체 촬상 소자.
  20. 제19항에 있어서,
    상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 스위치의 온 기간을 조정하는 것을 특징으로 하는 고체 촬상 소자.
  21. 제20항에 있어서,
    상기 제어부는, 상기 AD 변환부에 의한 AD 변환의 게인에 응하여, 상기 비교기의 리셋 기간을 조정하는 것을 특징으로 하는 고체 촬상 소자.
  22. 제21항에 있어서,
    상기 AD 변환부에 의한 AD 변환의 게인은, 색마다 다른 상기 참조 신호에 응한 값이 되는 것을 특징으로 하는 고체 촬상 소자.
  23. 제19항에 있어서,
    상기 스위치는, 모든 상기 열신호선과 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  24. 제19항에 있어서,
    상기 열신호선은, 소정의 단위로 블록으로 나뉘어 있고,
    상기 스위치는, 상기 블록마다 상기 열신호선과 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  25. 제19항에 있어서,
    상기 화소부에 행렬형상으로 배치된 복수의 화소는, 다른 화소와, 증폭용의 트랜지스터 및 상기 열신호선을 적어도 공유하고 있는 것을 특징으로 하는 고체 촬상 소자.
  26. 제19항에 있어서,
    상기 열신호선을 통하여 전송되는 상기 화소 신호에, 시간적으로는 불변이면서 2차원 공간적으로는 불규칙한 노이즈를 부가하는 노이즈 부가부를 또한 구비하는 것을 특징으로 하는 고체 촬상 소자.
  27. 제1의 컬러를 검출하는 제1의 화소, 제2의 컬러를 검출하는 제2의 화소, 제3의 컬러를 검출하는 제3의 화소, 및 제4의 컬러를 검출하는 제4의 화소를 포함하고, 상기 제1 내지 상기 제4의 화소는 동일한 행에 배치되는 복수의 화소와,
    상기 제1의 화소에 결합된 제1의 데이터 신호선, 상기 제2의 화소에 결합된 제2의 데이터 신호선, 상기 제3의 화소에 결합된 제3의 데이터 신호선, 및 상기 제4의 화소에 결합된 제4의 데이터 신호선을 포함하는 복수의 데이터 신호선과,
    참조 신호를 공급하는 참조 신호 생성부와,
    상기 제1의 데이터 신호선을 통해 전송된 제1의 화소 신호를 상기 참조 신호와 비교하는 제1의 비교기를 포함하는 제1의 AD 변환부와,
    상기 제2의 데이터 신호선을 통해 전송된 제2의 화소 신호를 상기 참조 신호와 비교하는 제2의 비교기를 포함하는 제2의 AD 변환부와,
    상기 제3의 데이터 신호선을 통해 전송된 제3의 화소 신호를 상기 참조 신호와 비교하는 제3의 비교기를 포함하는 제3의 AD 변환부와,
    상기 제4의 데이터 신호선을 통해 전송된 제4의 화소 신호를 상기 참조 신호와 비교하는 제4의 비교기를 포함하는 제4의 AD 변환부와,
    상기 제1의 데이터 신호선을 상기 제3의 데이터 신호선에 접속하는 제1의 트랜지스터와,
    상기 제2의 데이터 신호선을 상기 제4의 데이터 신호선에 접속하는 제2의 트랜지스터와,
    상기 제1의 트랜지스터의 게이트에 접속된 제1의 제어선과,
    상기 제2의 트랜지스터의 게이트에 접속된 제2의 제어선을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  28. 제27항에 있어서,
    상기 제2의 데이터 신호선은, 상기 제1의 데이터 신호선과 상기 제3의 데이터 신호선 사이에 배치되고,
    상기 제1의 트랜지스터는 상기 제2의 데이터 신호선에 접속되지 않는 것을 특징으로 하는 고체 촬상 소자.
  29. 제28항에 있어서,
    상기 제3의 데이터 신호선은, 상기 제2의 데이터 신호선과 상기 제4의 데이터 신호선 사이에 배치되고,
    상기 제2의 트랜지스터는 상기 제3의 데이터 신호선에 접속되지 않는 것을 특징으로 하는 고체 촬상 소자.
KR1020157020333A 2013-02-27 2014-02-17 고체 촬상 소자, 구동 방법, 및, 전자 기기 KR101721350B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013037868 2013-02-27
JPJP-P-2013-037868 2013-02-27
PCT/JP2014/053597 WO2014132822A1 (ja) 2013-02-27 2014-02-17 固体撮像素子、駆動方法、及び、電子機器

Publications (2)

Publication Number Publication Date
KR20150122636A KR20150122636A (ko) 2015-11-02
KR101721350B1 true KR101721350B1 (ko) 2017-03-29

Family

ID=51428094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020333A KR101721350B1 (ko) 2013-02-27 2014-02-17 고체 촬상 소자, 구동 방법, 및, 전자 기기

Country Status (8)

Country Link
US (5) US9544519B2 (ko)
EP (2) EP3389258B1 (ko)
JP (1) JP6332263B2 (ko)
KR (1) KR101721350B1 (ko)
CN (4) CN110034140B (ko)
DE (1) DE202014011038U1 (ko)
TW (2) TWI694726B (ko)
WO (1) WO2014132822A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5935274B2 (ja) 2011-09-22 2016-06-15 ソニー株式会社 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム
JP2015056840A (ja) * 2013-09-13 2015-03-23 株式会社東芝 固体撮像装置
JP6466645B2 (ja) * 2014-03-17 2019-02-06 オリンパス株式会社 撮像装置
JP6391290B2 (ja) * 2014-05-08 2018-09-19 キヤノン株式会社 撮像装置
JP2016012905A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
US9838637B2 (en) * 2015-10-21 2017-12-05 Canon Kabushiki Kaisha Solid-state image sensor, method of controlling the same, image sensing system, and camera
CN107736015B (zh) * 2015-12-22 2021-02-19 索尼公司 图像传感器、电子设备、控制装置、控制方法和程序
WO2017158677A1 (ja) * 2016-03-14 2017-09-21 オリンパス株式会社 Ａｄ変換器およびイメージセンサ
US9955096B2 (en) * 2016-03-22 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for high-speed down-sampled CMOS image sensor readout
JP6774224B2 (ja) * 2016-05-26 2020-10-21 キヤノン株式会社 固体撮像装置及び撮像システム
JP6758952B2 (ja) * 2016-06-28 2020-09-23 キヤノン株式会社 撮像装置および撮像システム
US10447956B2 (en) 2016-08-30 2019-10-15 Semiconductor Components Industries, Llc Analog-to-digital converter circuitry with offset distribution capabilities
US9967489B2 (en) * 2016-10-06 2018-05-08 Semiconductor Components Industries, Llc Image pixels with in-column comparators
CN106682640B (zh) * 2017-01-04 2019-04-05 京东方科技集团股份有限公司 指纹识别电路及其驱动方法、显示装置
JP6857061B2 (ja) * 2017-03-22 2021-04-14 キヤノン株式会社 撮像素子および撮像装置
JP6887856B2 (ja) 2017-04-11 2021-06-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN107426513B (zh) 2017-07-25 2019-11-12 京东方科技集团股份有限公司 有源像素传感器及其驱动方法
CN107800978B (zh) * 2017-10-26 2020-05-12 天津大学 异步复位同步读出的pwm像素架构
KR102181951B1 (ko) 2017-10-30 2020-11-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자
KR20220149639A (ko) * 2017-10-30 2022-11-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자
JP2019092143A (ja) * 2017-11-10 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2019130963A1 (ja) * 2017-12-26 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、コンパレータ、及び、電子機器
JP7159568B2 (ja) * 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
JP2019164039A (ja) 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 距離センサおよび距離測定装置
JP6766095B2 (ja) 2018-06-08 2020-10-07 キヤノン株式会社 撮像装置、撮像システム、移動体、および積層用の半導体基板
JP2021153210A (ja) * 2018-06-08 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
CN108984849B (zh) * 2018-06-21 2023-12-22 深圳万知达科技有限公司 一种基于量子叠加态的量子比较器设计方法
JP2020017810A (ja) 2018-07-24 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11445138B2 (en) 2018-08-30 2022-09-13 Sony Semiconductor Solutions Corporation Solid-state imaging device
CN110334700B (zh) * 2018-10-02 2022-07-15 神盾股份有限公司 指纹感测模组
KR20200085456A (ko) * 2019-01-07 2020-07-15 삼성전자주식회사 지문 인식 회로 및 이를 포함하는 지문 인식 장치
US10986298B2 (en) 2019-02-11 2021-04-20 Samsung Electronics Co., Ltd. Correlated double sampling circuit, an image sensor, and a method for varying output signals in a correlated double sampling circuit
CN110720212B (zh) * 2019-09-02 2022-03-22 深圳市汇顶科技股份有限公司 用于像素阵列的信号处理电路和方法以及图像传感器
JP7419013B2 (ja) * 2019-10-11 2024-01-22 キヤノン株式会社 光電変換装置及び撮像システム
CN113196281A (zh) * 2019-10-16 2021-07-30 京东方科技集团股份有限公司 指纹识别检测电路、方法和显示装置
CN114600447A (zh) * 2019-11-13 2022-06-07 索尼半导体解决方案公司 摄像元件、光检测元件和电子设备
CN111372018B (zh) * 2020-03-19 2021-06-15 成都微光集电科技有限公司 一种使用复位信号驱动电路的adc及图像传感器
CN113552556A (zh) * 2020-04-23 2021-10-26 上海禾赛科技有限公司 用于激光雷达的光电探测模块、激光雷达和环境光检测方法
CN113723148A (zh) 2020-05-26 2021-11-30 北京小米移动软件有限公司 指纹检测模组、显示面板及电子设备
KR20220016414A (ko) 2020-07-31 2022-02-09 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
CN111918008B (zh) * 2020-08-05 2022-11-04 成都微光集电科技有限公司 一种图像传感器
US11653083B2 (en) * 2020-12-15 2023-05-16 Qualcomm Incorporated Image sensor module
US11750944B2 (en) * 2021-05-28 2023-09-05 Varex Imaging Corporation Pixel noise cancellation system
JP7490708B2 (ja) 2021-12-07 2024-05-27 キヤノン株式会社 光電変換装置
EP4195683A1 (en) * 2021-12-07 2023-06-14 Canon Kabushiki Kaisha Photoelectric conversion device
US11657643B1 (en) * 2022-01-17 2023-05-23 Novatek Microelectronics Corp. Fingerprint sensing device
CN117294968B (zh) * 2023-08-01 2024-05-07 脉冲视觉(北京)科技有限公司 信号处理电路和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877715A (en) 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
US6344877B1 (en) 1997-06-12 2002-02-05 International Business Machines Corporation Image sensor with dummy pixel or dummy pixel array
JP2004159274A (ja) 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置
US20070008206A1 (en) 2005-07-06 2007-01-11 Takayuki Tooyama Analog-to-digital converter and semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890737B2 (ja) * 2003-12-01 2012-03-07 日本電気株式会社 電流駆動型デバイスの駆動回路、電流駆動型装置及びその駆動方法
JP4449565B2 (ja) 2004-05-12 2010-04-14 ソニー株式会社 物理量分布検知の半導体装置
KR100674957B1 (ko) * 2005-02-23 2007-01-26 삼성전자주식회사 임의의 서브-샘플링 레이트로 아날로그 신호를 평균화하여서브-샘플링하는 고체 촬상 소자 및 그 구동 방법
JP4534804B2 (ja) 2005-03-09 2010-09-01 ソニー株式会社 撮像デバイス
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置
JP5106870B2 (ja) * 2006-06-14 2012-12-26 株式会社東芝 固体撮像素子
JP2008053959A (ja) * 2006-08-23 2008-03-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4238900B2 (ja) * 2006-08-31 2009-03-18 ソニー株式会社 固体撮像装置、撮像装置
JP4281822B2 (ja) * 2007-05-11 2009-06-17 ソニー株式会社 固体撮像装置、撮像装置
JP5187550B2 (ja) * 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
TWI399088B (zh) * 2007-10-12 2013-06-11 Sony Corp 資料處理器，固態成像裝置，成像裝置，及電子設備
JP4377428B2 (ja) * 2007-12-12 2009-12-02 アキュートロジック株式会社 固体撮像素子及びそれを用いた撮像装置
JP2009177749A (ja) * 2008-01-28 2009-08-06 Panasonic Corp 固体撮像装置
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP4683112B2 (ja) 2008-10-31 2011-05-11 ソニー株式会社 固体撮像装置、撮像装置
JP2010114487A (ja) * 2008-11-04 2010-05-20 Sony Corp 固体撮像装置、撮像装置
JP2011024109A (ja) 2009-07-17 2011-02-03 Panasonic Corp 固体撮像装置およびそれを備えるカメラ
JP5251778B2 (ja) * 2009-08-03 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP5023167B2 (ja) * 2010-02-08 2012-09-12 株式会社東芝 スピンｍｏｓトランジスタを用いた不揮発性メモリ回路
JP2011205249A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 固体撮像装置
JP5166469B2 (ja) * 2010-03-24 2013-03-21 株式会社東芝 固体撮像装置
JP2011223270A (ja) * 2010-04-08 2011-11-04 Toshiba Corp 固体撮像装置およびその制御動作
JP2011259305A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 固体撮像装置
JP2012010055A (ja) * 2010-06-24 2012-01-12 Sony Corp 固体撮像装置
JP2012253624A (ja) * 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877715A (en) 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
US6344877B1 (en) 1997-06-12 2002-02-05 International Business Machines Corporation Image sensor with dummy pixel or dummy pixel array
JP2004159274A (ja) 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置
US20070008206A1 (en) 2005-07-06 2007-01-11 Takayuki Tooyama Analog-to-digital converter and semiconductor device

Also Published As

Publication number Publication date
TW201832550A (zh) 2018-09-01
TW201436571A (zh) 2014-09-16
CN106878633A (zh) 2017-06-20
US20180048872A1 (en) 2018-02-15
US20170223317A1 (en) 2017-08-03
TWI694726B (zh) 2020-05-21
EP2963918B1 (en) 2021-04-14
US10070103B2 (en) 2018-09-04
TWI634791B (zh) 2018-09-01
EP3389258A1 (en) 2018-10-17
US20170064233A1 (en) 2017-03-02
US9661253B2 (en) 2017-05-23
US9544519B2 (en) 2017-01-10
CN110034140B (zh) 2020-10-27
EP2963918A1 (en) 2016-01-06
CN107706202B (zh) 2019-03-08
EP3389258B1 (en) 2022-10-26
CN104969539A (zh) 2015-10-07
KR20150122636A (ko) 2015-11-02
EP2963918A4 (en) 2016-11-16
CN104969539B (zh) 2019-10-22
US20180352200A1 (en) 2018-12-06
JPWO2014132822A1 (ja) 2017-02-02
WO2014132822A1 (ja) 2014-09-04
CN106878633B (zh) 2018-06-12
US20160006969A1 (en) 2016-01-07
JP6332263B2 (ja) 2018-05-30
DE202014011038U1 (de) 2017-07-03
US9838654B2 (en) 2017-12-05
CN107706202A (zh) 2018-02-16
CN110034140A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
KR101721350B1 (ko) 고체 촬상 소자, 구동 방법, 및, 전자 기기
US20230106496A1 (en) Photoelectric conversion apparatus and image pickup system
KR101574798B1 (ko) 고체 촬상 장치, 및 고체 촬상 장치의 구동 방법
US9029752B2 (en) Solid state imaging apparatus including reference signal generator with a slope converting circuit
US9681080B2 (en) DA converter, solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US20150035030A1 (en) Solid-state imaging apparatus for causing an fd capacitor value to be variable without increasing a number of elements
CN107257445B (zh) 固体成像元件和拍摄装置
US8710422B2 (en) Imaging device
JP2020114020A (ja) 撮像素子および撮像装置
KR20140107212A (ko) 고체 촬상 소자 및 그 구동 방법, 카메라 시스템

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant