JP4281822B2 - 固体撮像装置、撮像装置 - Google Patents

Description

本発明は、固体撮像装置および撮像装置に関する。より詳細には、たとえば光や放射線などの外部から入力される電磁波に対して感応性を有する複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を、アドレス制御により選択して電気信号として読出可能な物理量分布検知の半導体装置の一例である固体撮像装置と、この固体撮像装置と同様の仕組みを具備した撮像装置に関する。

近年では、固体撮像装置の一例として、ＣＣＤ（Charge Coupled Device ）イメージセンサが持つ種々の問題を克服し得るＭＯＳ（Metal Oxide Semiconductor ）やＣＭＯＳ（Complementary Metal-oxide Semiconductor ）型のイメージセンサが注目を集めている。

固体撮像装置は、近年、携帯電話などの各種携帯端末機器に搭載される撮像装置や、デジタルスチルカメラあるいはデジタルビデオカメラなどの撮像装置の画像入力装置（撮像デバイス）として広く用いられている。

たとえば、ＣＭＯＳイメージセンサは、画素ごとにフローティングディフュージョンアンプなどによる増幅回路を持ち合わせており、画素信号の読出しに当たっては、アドレス制御の一例として、画素アレイ部の中のある１行を選択し、その１行分を同時にアクセスして行単位で、つまり１行分の全画素について同時並列的に、画素信号を画素アレイ部から読み出す、いわゆる列並列出力型あるいはカラム型と称される方式が多く用いられている。

ところで、固体撮像装置では、電荷生成部（光電変換手段）で取得された信号電荷量に応じた画素信号に含まれるノイズ成分を除去するために、画素信号電圧におけるノイズレベル（リセットレベル）と信号レベルとの間で差分処理を行なうことがある。これにより、ノイズ成分であるリセット信号が除去されたノイズ成分のない信号成分を抽出することができる。

ところが、ある撮像条件下においては、このような差分処理を行なうことによる弊害が生じることが判った。具体的には、被写体中に太陽やライトなどの高輝度物体があるなどの飽和レベルの光量よりもさらに強い高光量の撮像条件下では、その非常に強い光が電荷生成部に入射したとき、画素信号電圧のリセットレベルＳrst が時間の経過とともに変化（たとえば低下）する現象が生じてしまう（変化分をΔＶとする）。電荷生成部（光電変換手段）で取得された信号電荷量に応じた信号成分は、リセットパルスの印加停止直後の本来のリセットレベルＳrst からΔＶだけ低下したレベルに重畳される。その結果、信号レベルＳsig は、強い光が照射されているにもかかわらず低下してしまう。被写体中の高輝度物体の部分が黒い画像となり、画質が悪くなる。

これは、強い光が電荷生成部に入射され信号レベルＳsig が飽和レベルに達するとそれ以上にはならず一定レベルが出力される一方、さらに強い光が電荷生成部に入射されリセットレベルＳrst が低下するようになると、信号レベルＳsig が飽和レベルで一定のままでリセットレベルＳrst が低下することにより、実質的に、信号レベルＳsig とリセットレベルＳrst との差分“Ｓsig −Ｓrst ”で表される信号レベルＳsig が小さくなってしまうことが原因であると考えてよい。強い光が電荷生成部に入射されているにも関わらず差分“Ｓsig −Ｓrst ”が小さくなるため、非常に明るいにも関わらず黒く見える黒化現象（黒しずみ現象とも称される）が生じる。

このような黒化現象を回避するために、信号レベルが飽和する領域にあるか、リセットレベルが変化する領域にあるかなど、画素信号電圧が黒化現象が生じたときの状態にあるか否かを判定し、黒化現象が検知されたときには、黒化現象が発生している状態の情報が後段回路に伝達されないようにする仕組みが考えられている（たとえば特許文献１，２を参照）。

特開２００４−２４８３０４号公報 特開２００７−０３６９１６号公報

しかしながら、黒化現象の判定時に、画素信号電圧のリセットレベルや信号レベルと判定レベルとを単純に比較したのでは、画素リセット時の画素信号電圧の画素ごとのばらつきのため、黒化現象の検知ばらつきが生じてしまうことが判った。

本発明は、上記事情に鑑みてなされたものであり、黒化現象の判定時に、画素リセット時の画素信号電圧の画素ごとのばらつきの影響を緩和することのできる仕組みを提供することを目的とする。

本発明に係る固体撮像装置や撮像装置の一実施形態は、電荷生成部および当該電荷生成部で生成された電荷に応じた処理対象信号を出力する出力トランジスタを含む単位画素が複数配置されてなる画素アレイ部と、飽和レベルを与える光量よりも強い高光量の情報が電荷生成部に入射された高光量撮像条件であるか否かを判定する撮像条件判定部と、撮像条件判定部が高光量撮像条件であると判定したことを条件として、単位画素から出力された処理対象信号に基づく出力信号が、高光量撮像条件に起因する弊害が抑制されたものとなるように、出力信号の補正を行なうように制御する制御部とを備える。

ここで、撮像条件判定部は、高光量撮像条件であるか否かを判定するための判定レベルと単位画素から出力された処理対象信号とを比較することで、高光量撮像条件であるか否かを判定する。

加えて、判定レベルは、画素リセットによる画素信号電圧が単位画素ごとにばらついても、その影響を緩和し得るように、単位画素のそれぞれに適したレベルに設定する。単位画素ごとに適正な判定レベルにするには、画素リセット時の画素信号電圧に応じて判定レベルを調整するのがよく、一例としては、初期値レベルと判定レベルとを時系列で持つ参照信号の初期値レベルと画素リセット時の画素信号電圧とを揃えることが考えられる。

どのようにして、単位画素ごとに適正レベルに設定するかは、回路構成にもよる。たとえば、初期値レベルと判定レベルとを時系列で持つ参照信号と画素信号電圧とを比較する比較部を、参照信号が初期値レベルにあるときに入出力間をショートして初期化する構成をとることができる。このときには、比較部へ入力される各信号は容量結合とする。

固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とが纏めてパッケージングされた、撮像機能を有するモジュール状の形態であってもよい。固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置として、固体撮像装置と同様の効果が得られる。ここで、撮像装置は、たとえば、カメラや撮像機能を有する携帯機器のことを示す。また「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。

本発明の一実施形態によれば、高光量撮像条件であるか否かを判定して、高光量撮像条件であるときには、高光量撮像条件に起因する弊害が抑制されたものとなるように出力信号の補正を行なう仕組みとする場合に、高光量撮像条件であるか否かを判定するための判定レベルを、単位画素のそれぞれに適した判定レベルに設定するようにした。これにより、画素リセットによる画素信号電圧が単位画素ごとにばらついても、高光量撮像条件であるか否かの判定結果は、そのばらつきの影響を受け難くなる。

以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ固体撮像装置をデバイスとして使用した場合を例に説明する。また、ＣＭＯＳ固体撮像装置は、全ての画素がＮＭＯＳよりなるものであるとして説明する。

ただしこれは一例であって、対象となるデバイスはＭＯＳ型の固体撮像装置に限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する全ての実施形態が同様に適用できる。

＜固体撮像装置の全体概要：第１実施形態＞
図１は、本発明に係る固体撮像装置の一実施形態であるＣＭＯＳ固体撮像装置（ＣＭＯＳイメージセンサ）の概略構成図の第１実施形態を示す図である。

固体撮像装置１は、入射光量に応じた信号を出力する受光素子（電荷生成部の一例）を含む複数個の画素が行および列に配列された（すなわち２次元マトリクス状の）画素部を有し、各画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部やデジタル変換部（ＡＤＣ；Analog Digital Converter）などが列並列に設けられている列並列出力型のものである。

ＡＤ変換方式としては、回路規模や処理速度（高速化）や分解能などの観点から様々な方式が考えられているが、一例として、アナログの単位信号とデジタルデータに変換するための漸次値の変化するいわゆるランプ状の参照信号SLP_ADC と比較するとともに、この比較処理に基づくカウント動作有効期間にカウント処理を行なうことで得られるカウント値に基づいて単位信号のデジタルデータを取得する、いわゆるスロープ積分型あるいはランプ信号比較型（以下本明細書においては参照信号比較型と称する）と言われるＡＤ変換方式をとる。参照信号SLP_ADC は、全体的にある傾きを持って線形に変化する波形を持つものであればよく、その変化が滑らかなスロープ状を呈するものであってもよいし、階段状に順次変化するものであってもよい。参照信号比較型ＡＤ変換方式と前述の列並列出力型とを組み合わせることで、画素からのアナログ出力を列並列に低帯域でＡＤ変換ができ、高画質と高速を両立するイメージセンサに適しているといえる。

複数の各機能部は、デバイスを平面視したときに、ともに画素アレイ部１０に対して列方向の一方の端縁側（図の下側に配されている出力側）にのみ配されている形態のものであってもよいし、画素アレイ部１０に対して列方向の一方の端縁側（図の下側に配されている出力側）とその反対側である他方の端縁側（図の上側）に分けて配されている形態のものであってもよい。後者の場合、行方向の読出走査（水平走査）を行なう水平走査部も、各端縁側に分けて配して、それぞれが独立に動作可能に構成するのがよい。

たとえば、列並列にＣＤＳ処理機能部やデジタル変換部が設けられている典型例としては、撮像部の出力側に設けたカラム領域と呼ばれる部分に、ＣＤＳ処理機能部やその他のアナログ信号処理部やデジタル変換部を垂直列ごとに設け、順次出力側に読み出す、垂直列とＣＤＳ処理機能部やデジタル変換部などが１対１に接続されるカラム型のものである。また、カラム型（列並列型）に限らず、隣接する複数（たとえば２つ分）の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やデジタル変換部を割り当てる形態や、Ｎ本おき（Ｎは正の整数；間にＮ−１本を配する）のＮ本分の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やデジタル変換部を割り当てる形態などを採ることもできる。

カラム型を除くものは、何れの形態も、複数の垂直信号線１９（垂直列）が１つのＣＤＳ処理機能部やデジタル変換部を共通に使用する構成となるので、画素アレイ部１０側から供給される複数列分の画素信号を１つのＣＤＳ処理機能部やデジタル変換部に供給する切替回路（スイッチ）を設ける。なお、後段の処理によっては、出力信号を保持するメモリを設けるなどの対処が別途必要になる。

何れにしても、複数の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やデジタル変換部を割り当てる形態などを採ることで、各画素信号の信号処理を画素列単位で読み出した後に行なうことで、同様の信号処理を各単位画素内で行なうものに比べて、各単位画素内の構成を簡素化し、イメージセンサの多画素化、小型化、低コスト化などに対応できる。

また、列並列に配された複数の信号処理部にて１行分の画素信号を同時並行処理することができるので、出力回路側やデバイスの外部で１つのＣＤＳ処理機能部やデジタル変換部にて処理を行なう場合に比べて、信号処理部を低速で動作させることができ、消費電力や帯域性能やノイズなどの面で有利である。逆に言えば、消費電力や帯域性能などを同じにする場合、センサ全体の高速動作が可能となる。

なお、カラム型の構成の場合、低速で動作させることができ消費電力や帯域性能やノイズなどの面で有利であるとともに切替回路（スイッチ）が不要である利点もある。以下の実施形態では、特に断りのない限り、このカラム型で説明する。

図１に示すように、本実施形態の固体撮像装置１は、複数の単位画素３が行および列に配列された画素部や撮像部などとも称される画素アレイ部１０と、画素アレイ部１０の外側に設けられた駆動制御部７と、画素アレイ部１０の単位画素３に画素信号読出用の動作電流（読出電流）を供給する読出電流制御部２４と、垂直列ごとに配されたカラムＡＤ回路２５０を有するカラム処理部２６と、カラム処理部２６にＡＤ変換用の参照信号SLP_ADC を供給する参照信号生成部２７と、出力回路２８とを備えている。これらの各機能部は、同一の半導体基板上に設けられている。

また、本実施形態の固体撮像装置１の特徴点として、カラム処理部２６は、垂直列ごとに配された黒化検出部４００と、各垂直列の黒化検出部４００に黒化レベル判定用の参照信号SLP_SUN を共通に供給する参照信号生成部４６０を備えている。これらの各機能部も、画素アレイ部１０と同一の半導体基板上に設けられている。

黒化検出部４００は、参照信号生成部４６０により設定された参照信号SLP_SUN を黒化現象の判定条件として自列の垂直信号線１９上の画素信号電圧Ｖｘ（詳細にはリセットレベルＳrst もしくは信号レベルＳsig ）が、飽和レベルを与える光量よりも強い高光量情報が光電変換素子に入射された高光量撮像条件であるか否かを判定する撮像条件判定部の一例である。

なお、必要に応じて、出力回路２８の前段に、デジタル演算部２９を設けてもよい。ここで、「必要に応じて」とは、カラムＡＤ回路２５０ではなくカラムＡＤ回路２５０の後段にてリセット成分と信号成分との間の差分処理を行なう場合や、黒化検出部４００による黒化現象検出時に画素データの補正を行なう場合や、カラムＡＤ回路２５０において複数行に関しての複数画素の積和演算処理を行なう場合を意味する。

参照信号比較型ＡＤ変換方式を採用する場合に、考え方としては、参照信号生成部２７も列並列で（画素列ごとに）設けることも考えられる。たとえば、各画素列に比較器と参照信号発生器を設け、自列の比較器の比較結果を基に、逐次、参照信号の値を対応する列の参照信号発生器で変化させていく構成を採る場合である。しかしながらこれでは回路規模や消費電力が増える。そこで、本実施形態では、参照信号生成部２７を全列共通に使用する構成を採り、参照信号生成部２７から発生される参照信号SLP_ADC を各画素列のカラムＡＤ回路２５０が共通に使用する構成にする。

本実施形態のカラムＡＤ回路２５０は、画素信号Ｓｏ（画素信号電圧Ｖｘ）の基準レベルである画素リセット直後の信号レベル（ノイズレベルもしくはリセットレベルＳrst と称する）と（受光光量に応じた）信号レベルＳsig とを独立にデジタルデータに変換するＡＤ変換部の機能を備えている。

また、回路構成を工夫することで、リセットレベルＳrst のＡＤ変換結果と信号レベルＳsig のＡＤ変換結果との間で差分処理を実行することで、リセットレベルＳrst と信号レベルＳsig の差で示される信号成分Ｖsig のデジタルデータＤsig を取得する差分処理部の機能を持たせることもできる。つまり、カラムＡＤ回路２５０は、ＡＤ変換機能だけでなく、垂直信号線１９を介して入力された電圧モードの画素信号に対して、リセットレベルＳrst と信号レベルＳsig との差分をとる処理（いわゆるＣＤＳ処理と等価）を行なうことができる。これにより、固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズと言われるノイズ信号成分を取り除くことができる。

駆動制御部７は、画素アレイ部１０の信号を順次読み出すための制御回路機能を備えている。たとえば駆動制御部７としては、列アドレスや列走査を制御する水平アドレス設定部１２ａおよび水平駆動部１２ｂを有する水平走査部（列走査回路）１２と、行アドレスや行走査を制御する垂直アドレス設定部１４ａおよび垂直駆動部１４ｂを有する垂直走査部（行走査回路）１４と、内部クロックを生成するなどの機能を持つ通信・タイミング制御部２０とを備えている。

図中、通信・タイミング制御部２０の近傍に点線で示すように、高速クロック生成部の一例であって、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成するクロック変換部２３を設けるようにしてもよい。通信・タイミング制御部２０は、端子５ａを介して入力される入力クロック（マスタークロック）CLK0やクロック変換部２３で生成された高速クロックに基づいて内部クロックを生成する。

クロック変換部２３で生成された高速クロックを源とする信号を用いることで、ＡＤ変換処理などを高速に動作させることができるようになる。また、高速クロックを用いて、高速の計算を必要とする動き抽出や圧縮処理を行なうことができる。また、カラム処理部２６から出力されるパラレルデータをシリアルデータ化してデバイス外部に映像データＤ１を出力することもできる。こうすることで、ＡＤ変換されたデジタルデータのビット分よりも少ない端子で高速動作出力する構成を採ることができる。

クロック変換部２３は、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成する逓倍回路を内蔵している。このクロック変換部２３は、通信・タイミング制御部２０から低速クロックCLK2を受け取り、それを元にして２倍以上高い周波数のクロックを生成する。クロック変換部２３の逓倍回路としては、ｋ１を低速クロックCLK2の周波数の倍数としたときｋ１逓倍回路を設ければよく、周知の様々な回路を利用することができる。

図１では、簡単のため行および列の一部を省略して示しているが、現実には、各画素行や各画素列には、数十から数千の単位画素３が配置される。この単位画素３は、典型的には、検知部の一例である受光素子（電荷生成部）としてのフォトダイオードと、増幅用の半導体素子（たとえばトランジスタ）を有する画素内アンプ（画素信号生成部の一例）とから構成される。

固体撮像装置１は、色分解（色分離）フィルタを使用することで、画素アレイ部１０をカラー撮像対応にすることができる。すなわち、画素アレイ部１０における各電荷生成部（フォトダイオードなど）の電磁波（本例では光）が入射される受光面に、カラー画像を撮像するための複数色の色フィルタの組合せからなる色分解フィルタの何れの色フィルタを、たとえばいわゆるベイヤー（Ｂａｙｅｒ）配列などにして設けることで、カラー画像撮像対応とする。

単位画素３は、行選択のための行制御線１５を介して垂直走査部１４と、また垂直信号線１９を介してカラムＡＤ回路２５０が垂直列ごとに設けられているカラム処理部２６と、それぞれ接続されている。ここで、行制御線１５は垂直走査部１４から画素に入る配線全般を示す。

水平走査部１２や垂直走査部１４などの駆動制御部７の各要素は、画素アレイ部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成されたいわゆる１チップもの（同一の半導体基板上に設けられているもの）として、半導体システムの一例であるＣＭＯＳイメージセンサとして、本実施形態の固体撮像装置１の一部をなすように構成される。

固体撮像装置１は、このように各部が半導体領域に一体的に形成された１チップとして形成された形態であってもよいし、図示を割愛するが、画素アレイ部１０、駆動制御部７、カラム処理部２６などの各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、あるいは赤外光カットフィルタなどの光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。

水平走査部１２や垂直走査部１４は、たとえばデコーダを含んで構成され、通信・タイミング制御部２０から与えられる制御信号ＣＮ１，ＣＮ２に応答してシフト動作（走査）を開始するようになっている。このためたとえば、行制御線１５には、単位画素３を駆動するための種々のパルス信号（たとえば、初期化制御電位を規定する画素リセットパルスRST 、転送制御電位を規定する転送パルスTRG 、垂直選択パルスVSELなど）が含まれる。

通信・タイミング制御部２０は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子５ａを介して外部の主制御部から供給されるマスタークロックCLK0を受け取り、また端子５ｂを介して外部の主制御部から供給される動作モードなどを指令するデータを受け取り、さらに固体撮像装置１の情報を含むデータを外部の主制御部に出力する通信インタフェースの機能ブロックとを備える。

通信・タイミング制御部２０は、たとえば、水平アドレス信号を水平アドレス設定部１２ａへ、また垂直アドレス信号を垂直アドレス設定部１４ａへ出力し、各アドレス設定部１２ａ，１４ａは、それを受けて対応する行もしくは列を選択する。

この際、単位画素３を２次元マトリクス状に配置してあるので、画素信号生成部５により生成され垂直信号線１９を介して列方向に出力されるアナログの画素信号を行単位で（列並列で）アクセスし取り込む（垂直）スキャン読みを行ない、この後に、垂直列の並び方向である行方向にアクセスし画素信号（本例ではデジタル化された画素データ）を出力側へ読み出す（水平）スキャン読みを行なうようにすることで、画素信号や画素データの読出しの高速化を図るのがよい。もちろん、スキャン読みに限らず、読み出したい単位画素３を直接にアドレス指定することで、必要な単位画素３の情報のみを読み出すランダムアクセスも可能である。

通信・タイミング制御部２０では、端子５ａを介して入力される入力クロック（マスタークロック）CLK0と同じ周波数のクロックCLK1や、それを２分周したクロックやより分周した低速のクロックをデバイス内の各部、たとえば水平走査部１２、垂直走査部１４、カラム処理部２６などに供給する。以下、２分周したクロックやそれ以下の周波数のクロック全般を纏めて、低速クロックCLK2とも言う。

垂直走査部１４は、画素アレイ部１０の行を選択し、その行に必要なパルスを供給するものである。たとえば、垂直方向の読出し行を規定する（画素アレイ部１０の行を選択する）垂直アドレス設定部１４ａと、垂直アドレス設定部１４ａにて規定された読出アドレス上（行方向）の単位画素３に対する行制御線１５にパルスを供給して駆動する垂直駆動部１４ｂとを有する。なお、垂直アドレス設定部１４ａは、信号を読み出す行（読出し行：選択行や信号出力行とも称する）の他に、電子シャッタ用の行なども選択する。

水平走査部１２は、低速クロックCLK2に同期してカラム処理部２６のカラムＡＤ回路２５０を順番に選択し、その信号を水平信号線（水平出力線）１８に導くものである。たとえば、水平方向の読出列を規定する（カラム処理部２６内の個々のカラムＡＤ回路２５０を選択する）水平アドレス設定部１２ａと、水平アドレス設定部１２ａにて規定された読出アドレスに従って、カラム処理部２６の各信号を水平信号線１８に導く水平駆動部１２ｂとを有する。

水平信号線１８は、たとえばカラムＡＤ回路２５０が取り扱うビット数ｎ（ｎは正の整数）分もしくはその２倍、たとえば１０（＝ｎ）ビットならば、そのビット数分に対応して１０本もしくは２０本配置される。詳しくは、カラムＡＤ回路２５０にてリセット成分と信号成分との間の差分処理を行なう場合にはカラムＡＤ回路２５０が取り扱うビット数ｎとする。一方、カラムＡＤ回路２５０の後段（たとえばデジタル演算部２９）にてリセット成分と信号成分との間の差分処理を行なう場合にはリセット成分のＡＤ変換結果の伝達用にｎ本、信号成分のＡＤ変換結果の伝達用にｎ本の計２ｎ本が使用される。

このような構成の固体撮像装置１において、単位画素３から出力された画素信号は、垂直列ごとに、垂直信号線１９を介して、カラム処理部２６のカラムＡＤ回路２５０に供給される。カラム処理部２６の各カラムＡＤ回路２５０は、対応する列の単位画素３のアナログ信号Ｓｏを受けて、そのアナログ信号Ｓｏを処理する。たとえば、各カラムＡＤ回路２５０は、アナログ信号Ｓｏを、たとえば低速クロックCLK2を用いて、たとえば１０ビットのデジタルデータに変換するＡＤＣ(Analog Digital Converter)回路を持つ。

カラム処理部２６におけるＡＤ変換処理としては、行単位で並列に保持されたアナログ信号Ｓｏを、列ごとに設けられたカラムＡＤ回路２５０を使用して、行ごとに並列にＡＤ変換する方法を採る。この際には、参照信号比較型ＡＤ変換の手法を使用する。この手法は、簡単な構成でＡＤ変換器が実現できるため、並列に設けても回路規模が大きくならないという特徴を有している。

参照信号比較型のＡＤ変換に当たっては、変換開始（比較処理の開始）から変換終了（比較処理の終了）までの時間に基づいてカウント動作有効期間（その期間を示す信号をカウントイネーブル信号ENと称する）を決定し、カウントイネーブル信号ENに基づきアナログの処理対象信号をデジタルデータに変換する。

カウント動作有効期間としては、カラムＡＤ回路２５０にてリセット成分と信号成分との間の差分処理を行なう場合には、たとえば一般的には、２回に亘る各回の処理時に何れも、カウント開始を参照信号SLP_ADC の変化開始時点としカウント終了を参照信号SLP_ADC と処理対象信号電圧とが一致する時点とする第１処理例を採り得る。この場合、１画素の信号成分Ｖsig のデジタルデータＤsig を取得するための２回に亘るカウント処理において、カウンタ部２５４を、ダウンカウント動作とアップカウント動作とを切り替えて動作させる。

あるいは、カラムＡＤ回路２５０にてリセット成分と信号成分との間の差分処理を行なう場合に、２回に亘る各回の処理の何れか一方は、カウント開始を参照信号SLP_ADC の変化開始時点としカウント終了を参照信号SLP_ADC と処理対象信号電圧とが一致する時点とするが、他方はカウント開始を参照信号SLP_ADC と処理対象信号電圧とが一致する時点としカウント終了をその回の所望のカウント数に到達する時点（典型的には最大ＡＤ変換期間が到達した時点）とする第２処理例を採ることもできる。この場合、カウンタ部２５４は、２回に亘るカウント処理において、ダウンカウント動作とアップカウント動作の何れか一方のみで動作すればよい。

一方、カラムＡＤ回路２５０の後段（たとえばデジタル演算部２９）にてリセット成分と信号成分との間の差分処理を行なう場合には、２回に亘る各回の処理時に何れも、カウント開始を参照信号SLP_ADC の変化開始時点としカウント終了を参照信号SLP_ADC と処理対象信号電圧とが一致する時点、もしくはカウント開始を参照信号SLP_ADC と処理対象信号電圧とが一致する時点としカウント終了をその回の所望のカウント数に到達する時点（典型的には最大ＡＤ変換期間が到達した時点）とする第３処理例を採ることもできる。この場合、カウンタ部２５４は、２回に亘るカウント処理において、ダウンカウント動作とアップカウント動作の何れか一方のみで動作すればよい。

何れの処理例においても、原理的には、コンパレータ（電圧比較器）にランプ状の参照信号SLP_ADC を供給するとともに、垂直信号線１９を介して入力されたアナログの画素信号を参照信号SLP_ADC と比較するとともに、カウント動作有効期間に入るとクロック信号でのカウント（計数）を開始することによって、指定されているカウント動作有効期間におけるクロック数をカウントすることでＡＤ変換を行なう。

＜参照信号生成部とカラムＡＤ回路の詳細＞
参照信号生成部２７は、ＤＡ変換回路（ＤＡＣ；Digital Analog Converter）２７ａを有して構成されており、通信・タイミング制御部２０からの制御データＣＮ４で示される初期値からカウントクロックＣＫdac に同期して、階段状の鋸歯状波（ランプ波形；以下参照信号SLP_ADC とも称する）を生成して、カラム処理部２６の個々のカラムＡＤ回路２５０に、この生成した階段状の鋸歯状波の参照信号SLP_ADC をＡＤ変換用の参照電圧（ＡＤＣ基準信号）として供給するようになっている。なお、図示を割愛しているが、ノイズ防止用のフィルタを設けるとよい。なお、カウントクロックＣＫdac はカウンタ部２５４用のカウントクロックＣＫ１と同一にしてもよい。

参照信号SLP_ADC は、たとえば逓倍回路で生成される逓倍クロックを元に生成される高速クロックを基準とすることで、端子５ａを介して入力されるマスタークロックCLK0に基づき生成するよりも高速に変化させることができる。

通信・タイミング制御部２０から参照信号生成部２７のＤＡ変換回路２７ａに供給する制御データＣＮ４は、比較処理ごとの参照信号SLP_ADC が基本的には同じ傾き（変化率）となるように、時間に対するデジタルデータの変化率を同じにする情報も含んでいる。具体的には、カウントクロックＣＫdac に同期して、単位時間ごとに１ずつカウント値を変化させ、そのカウント値を電流加算型のＤＡ変換回路で電圧信号に変換するようにする。

カラムＡＤ回路２５０は、参照信号生成部２７のＤＡ変換回路２７ａで生成される参照信号SLP_ADC と、行制御線１５（Ｖ１，Ｖ２，Ｖ３，…，Ｖｖ）ごとに単位画素３から垂直信号線１９（Ｈ１，Ｈ２，…，Ｈｈ）を経由し得られるアナログの画素信号を比較する電圧比較部（コンパレータ）２５２と、電圧比較部２５２が比較処理を完了するまでの時間をカウントし、その結果を保持するカウンタ部２５４とを備えて構成されｎビットＡＤ変換機能を有している。

また、電圧比較部２５２とカウンタ部２５４との間に、カウンタ部２５４におけるカウント処理の期間やカウントデータの保持動作を制御するカウント動作制御部２５３を有する。カウント動作制御部２５３は、カウンタ部２５４におけるカウント処理の期間（カウント動作有効期間ＴEN）を制御するカウント位相切替部（PH SEL）２６０と、カウントデータの保持動作を制御するデータ保持制御部５００とを有する。図では、カウント位相切替部２６０の後段にデータ保持制御部５００を配置した構成で示しているが、回路構成によっては、データ保持制御部５００の後段にカウント位相切替部２６０を配置した構成とすることもできる。

カウント位相切替部２６０には、通信・タイミング制御部２０からカウント期間を制御するカウント期間制御信号ＳＥＬが供給され、また、電圧比較部２５２から比較パルスCOMPが供給される。カウント位相切替部２６０は、カウント期間制御信号ＳＥＬに基づき電圧比較部２５２からの比較パルスCOMPを論理反転して（逆相で）カウントイネーブル信号ENとして（必要に応じてデータ保持制御部５００を介して）カウンタ部２５４に渡すか、もしくは比較パルスCOMPをそのまま（同相で）カウントイネーブル信号ENとして（必要に応じてデータ保持制御部５００を介して）カウンタ部２５４に渡す。カウント位相切替部２６０は、電圧比較部２５２の比較結果である比較パルスCOMPとカウント期間制御信号ＳＥＬに基づき、カウント期間を決定するカウント期間制御部の一例である。

たとえば、カウント位相切替部２６０としてはＥＸ−ＯＲ（排他的論理和）ゲートを使用し、一方の入力端に比較パルスCOMPを入力し、他方の入力端にカウント期間制御信号ＳＥＬを入力する。この場合、ＥＸ−ＯＲゲートは、カウント期間制御信号ＳＥＬがＨレベルのときに比較パルスCOMPを論理反転してカウントイネーブル信号ENとし、カウント期間制御信号ＳＥＬがＬレベルのときに比較パルスCOMPをそのままカウントイネーブル信号ENとする。

この動作から理解されるように、カウント位相切替部２６０は、電圧比較部２５２とカウンタ部２５４との間において、比較パルスCOMPを論理反転するか否かの機能を有すればよく、カウンタ部２５４にアップダウンカウント機能を設ける際に必要となる各ビットに用いられるセレクタなどの構成要素よりも小面積にすることができる。

本実施形態のカラムＡＤ変換処理においては、列ごとに配された電圧比較部２５２にＤＡ変換回路２７ａから参照信号SLP_ADC が共通に供給され、各電圧比較部２５２が処理を担当する画素信号電圧Ｖｘについて、共通の参照信号SLP_ADC を使用して比較処理を行なう。カウンタ部２５４は、カウント位相切替部２６０の出力をカウントイネーブル信号ENとして使用し、カウントイネーブル信号ENがＨレベルのときにカウントクロックＣＫ１を元にカウント処理を行ない、カウント処理終了時のカウント結果を保持する。

通信・タイミング制御部２０は、電圧比較部２５２が画素信号のリセットレベルＶrst と信号成分Ｖsig の何れについて比較処理を行なっているのかに応じてカウンタ部２５４におけるカウント処理のカウント期間をカウント位相切替部２６０に供給するカウント期間制御信号ＳＥＬを制御することで切り替える制御部の機能を持つ。

通信・タイミング制御部２０から各カラムＡＤ回路２５０のカウント位相切替部２６０やカウンタ部２５４には、カウント期間制御信号ＳＥＬの他にも、カウンタ部２５４が２回に亘るカウント処理をダウンカウントモードで動作するのかアップカウントモードで動作するのかや、１回目のカウント処理における初期値Ｄini の設定やリセット処理など、その他の制御情報を指示するための制御信号ＣＮ５が入力されている。

電圧比較部２５２の一方の入力端子RAMPは、他の電圧比較部２５２の入力端子RAMPと共通に、参照信号生成部２７で生成される階段状の参照信号SLP_ADC が入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線１９が接続され、画素アレイ部１０からの画素信号電圧が個々に入力される。電圧比較部２５２の出力信号（比較パルスCOMP）はカウント位相切替部２６０に供給される。

カウンタ部２５４のクロック端子ＣＫには、他のカウンタ部２５４のクロック端子ＣＫと共通に、通信・タイミング制御部２０からカウントクロックＣＫ１が入力されている。このカウンタ部２５４は、その構成については図示を割愛するが、ラッチで構成されたデータ記憶部の配線形態を同期カウンタ形式に変更することで実現でき、１本のカウントクロックＣＫ１の入力で、内部カウントを行なうようになっている。カウントクロックＣＫ１も、参照信号SLP_ADC と同様に、逓倍回路で生成される逓倍クロック（高速クロック）を使用することができ、この場合、端子５ａを介して入力されるマスタークロックCLK0を使用するよりも高分解能にできる。

カウンタ部２５４は、１画素の信号成分Ｖsig のデジタルデータＤsig を取得するための２回に亘るカウント処理において、ダウンカウント動作とアップカウント動作とを切り替えて動作させる第１処理例の場合には、好ましくは、ダウンカウント動作とアップカウント動作とを切替可能なアップダウンカウンタを用いるのがよい。

一方、２回に亘るカウント処理において、ダウンカウント動作とアップカウント動作の何れか一方のみで動作すればよい第２処理例や第３処理例の場合には、その動作に対応するアップカウンタもしくはダウンカウンタの何れかであれば十分である。ただし、原理的には、利用形態として、ダウンカウント動作とアップカウント動作とを切替可能なアップダウンカウンタを用いて、ダウンカウント動作とアップカウント動作の何れか一方で動作させるようにしても差し支えない。しかしながら通常は、アップダウンカウンタは、そのモード切替用の回路構成が必要であり、アップカウンタやダウンカウンタと言った単一のカウントモードのみに対応した構成に比べると回路規模が大きくなるので、何れか一方のみで動作すればよい場合にはアップダウンカウンタを採用しないのがよい。

また、カウンタ部２５４としては、カウント出力値がカウントクロックＣＫ１に同期せずに出力される非同期カウンタを使用するのが好ましい。基本的には、同期カウンタを使用することもできるが、同期カウンタの場合、全てのフリップフロップ（カウンタ基本要素）の動作がカウントクロックＣＫ１で制限される。よって、より高周波数動作が要求される場合には、カウンタ部２５４としては、その動作制限周波数が最初のフリップフロップ（カウンタ基本要素）の制限周波数でのみ決められるため高速動作に適する非同期カウンタの使用がより好ましいのである。

カウンタ部２５４には、水平走査部１２から制御線１２ｃを介して制御パルスが入力される。カウンタ部２５４は、カウント結果を保持するラッチ機能を有しており、制御線１２ｃを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。個々のカラムＡＤ回路２５０の出力側は、第１実施形態の構成では、カウンタ部２５４の出力を水平信号線１８にそのまま接続している。

このような構成において、カラムＡＤ回路２５０は、所定の画素信号読出期間において、カウント動作を行ない、所定のタイミングでカウント結果を出力する。すなわち、先ず、電圧比較部２５２では、参照信号生成部２７からの参照信号SLP_ADC と、垂直信号線１９を介して入力される画素信号電圧Ｖｘとを比較する。双方の電圧が同じになると、電圧比較部２５２の比較パルスCOMP（コンパレート出力）が反転する。たとえば、電圧比較部２５２は、電源電位などのＨレベルをインアクティブ状態として、画素信号電圧Ｖｘと参照信号SLP_ADC とが一致したときに、Ｌレベル（アクティブ状態）へ遷移する。

カウント位相切替部２６０は、電圧比較部２５２による比較結果である比較パルスCOMPと通信・タイミング制御部２０からのカウント期間制御信号ＳＥＬに基づきカウンタ部２５４におけるカウント処理期間を決定しカウンタ部２５４にカウントイネーブル信号ENで指示する。カウンタ部２５４は、カウント処理期間のカウント数を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する。

ここで、詳細は後述するが、黒化検出部４００が前もって決められた所定の撮像条件、具体的には画素信号電圧ＶｘのリセットレベルＳrst もしくは信号レベルＳsig が黒化現象が発生する撮像条件のレベル（そのレベルは参照信号生成部４６０による参照信号SLP_SUN で設定される）に達したことを検出したときには、その黒化検出情報SUNOUTがデータ保持制御部５００に通知される。

データ保持制御部５００は、出力回路２８からは、黒化現象が発生している状態のデータが出力されないように制御する。つまり、出力回路２８から出力されるデータは、高光量撮像条件に起因する弊害が抑制されたものとなるように、所定の補正を行なうように制御する。このため、データ保持制御部５００には、対応する垂直列の黒化検出部４００から黒化検出情報SUNOUTが供給されるようになっている。

データ保持制御部５００は、撮像条件判定部の一例である黒化検出部４００が高光量撮像条件であると判定したことを条件として、単位画素から出力された画素信号電圧Ｖｘ（詳しくはリセットレベルＳrst と信号レベルＳsig ）に基づく出力回路２８から出力される出力データが、高光量撮像条件に起因する弊害が抑制されたものとなるように所定のデータ補正を行なうように制御する。たとえば、太陽光など、強い光が入射した際に、画面を白飛びさせることのできる飽和レベル相当の画素データに変換できるように制御する。

このとき、データ保持制御部５００は、どの機能部に対してどのような制御を行なうか、またそれで制御される機能部がどのような補正処理を行なうかは、カラムＡＤ回路２５０にて差分処理を行なう構成であるのか、後段回路で差分処理を行なう構成であるのかなどに応じて異なる。

たとえば、カラムＡＤ回路２５０にて差分処理を行なう構成の場合に、データ保持制御部５００は、黒化検出部４００から黒化検出情報を受け取ったときには、黒化現象を補正した画素データが出力回路２８へ転送されるように制御する、もしくは、黒化検出部４００から受け取った黒化検出情報をデジタル演算部２９へ通知する。

「黒化現象を補正した画素データ」としては、たとえば、リセットレベルＳrst および信号レベルＳsig の双方ともに最大ＡＤ変換期間に対応するデータ同士での差分処理結果のデータとしてもよい。あるいは、差分処理を行なわない信号レベルＳsig のみのデータＤsig としてもよい。あるいは、黒化現象が発生しない状態での飽和レベルのデ−タに対応するものにしてもよい。何れにしても、出力回路２８には、黒化現象が発生している状態のデータが転送されないようにする。

また、デジタル演算部２９は、データ保持制御部５００から黒化検出情報を受け取ったときには、「黒化現象を補正した画素データ」を生成する。たとえば、黒化現象が発生しない状態での飽和レベルのデ−タに対応するものにしてもよい。

一方、カラムＡＤ回路２５０にて差分処理を行なわずに後段（たとえばデジタル演算部２９）にて差分処理を行なう構成の場合に、データ保持制御部５００は、黒化検出部４００から黒化検出情報を受け取ったときには、デジタル演算部２９などにて黒化現象を補正し得る画素データがデジタル演算部２９へ転送されるように制御する。

「黒化現象を補正し得る画素データ」としては、たとえば、リセットレベルＳrst および信号レベルＳsig の双方ともに最大ＡＤ変換期間に対応するデータ（リセットレベルＳrst についての最大ＡＤ変換期間に対応する最大カウント数Ｄrm、信号レベルＳsig についての最大ＡＤ変換期間に対応する最大カウント数Ｄsm）としてもよい。この場合、デジタル演算部２９は、リセットレベルＳrst および信号レベルＳsig の双方ともに最大ＡＤ変換期間に対応するデータＤrm，Ｄsm同士での差分処理を行ない「黒化現象を補正した画素データ」を生成する。もしくは、差分処理を行なわない信号レベルＳsig のみのデータＤsmとしてもよい。

なお、本実施形態の説明としては直接関連しないため特に図示しないが、その他の各種信号処理回路なども、固体撮像装置１の構成要素に含まれる場合がある。

＜固体撮像装置の全体概要：第２実施形態＞
図１Ａは、本発明に係る固体撮像装置の一実施形態であるＣＭＯＳ固体撮像装置（ＣＭＯＳイメージセンサ）の概略構成図の第２実施形態を示す図である。この第２実施形態の固体撮像装置１は、第１実施形態の固体撮像装置１に対して、カラムＡＤ回路２５０の構成を変形している。

すなわち、第２実施形態におけるカラムＡＤ回路２５０は、カウンタ部２５４の後段に、このカウンタ部２５４の保持したカウント結果を保持するｎビットのメモリ装置としてのデータ記憶部２５６と、カウンタ部２５４とデータ記憶部２５６との間に配されたスイッチ２５８とを備えている。

データ記憶部２５６を備える構成を採る場合、スイッチ２５８には、他の垂直列のスイッチ２５８と共通に、通信・タイミング制御部２０から、所定のタイミングで、制御パルスとしてのメモリ転送指示パルスＣＮ８が供給される。スイッチ２５８は、メモリ転送指示パルスＣＮ８が供給されると、対応するカウンタ部２５４のカウント値をデータ記憶部２５６に転送する。データ記憶部２５６は、転送されたカウント値を保持・記憶する。

なお、カウンタ部２５４のカウント値を所定のタイミングでデータ記憶部２５６に保持させる仕組みは、両者間にスイッチ２５８を配する構成に限らず、たとえば、カウンタ部２５４とデータ記憶部２５６とを直接に接続しつつ、カウンタ部２５４の出力イネーブルをメモリ転送指示パルスＣＮ８で制御することで実現することもできるし、データ記憶部２５６のデータ取込タイミングを決めるラッチクロックとしてメモリ転送指示パルスＣＮ８を用いることでも実現できる。

データ記憶部２５６には、水平走査部１２から制御線１２ｃを介して制御パルスが入力される。データ記憶部２５６は、制御線１２ｃを介しての制御パルスによる指示があるまでは、カウンタ部２５４から取り込んだカウント値を保持する。

水平走査部１２は、カラム処理部２６の各電圧比較部２５２とカウンタ部２５４とが、それぞれが担当する処理を行なうのと並行して、各データ記憶部２５６が保持していたカウント値を読み出す読出走査部の機能を持つ。

データ記憶部２５６の出力は、水平信号線１８に接続されている。水平信号線１８は、カラムＡＤ回路２５０のビット幅であるｎもしくは２ｎビット幅分の信号線を有し、図示しないそれぞれの出力線に対応したｎ個もしくは２ｎ個のセンス回路を経由して出力回路２８に接続される。

特に、データ記憶部２５６を備えた構成とすれば、カウンタ部２５４が保持したカウント結果を、データ記憶部２５６に転送することができるため、カウンタ部２５４のカウント動作すなわちＡＤ変換処理と、カウント結果の水平信号線１８への読出動作とを独立して制御可能であり、ＡＤ変換処理と外部への信号の読出動作とを並行して行なう、いわゆるパイプライン動作が実現できる。

＜ＡＤ変換処理動作；第１処理例の動作＞
図２は、カラムＡＤ変換処理の第１処理例の動作を説明するためのタイミングチャートである。

画素アレイ部１０の各単位画素３で感知されたアナログの画素信号をデジタルデータに変換する仕組みとしては、たとえば、所定の傾きで下降する（階段状に下降する場合でもよい）ランプ波形状の参照信号SLP_ADC と単位画素３からの画素信号における基準成分や信号成分の各電圧とが一致する点を探し、この比較処理で用いる参照信号SLP_ADC の生成（変化開始）時点から、画素信号における基準成分や信号成分に応じた電気信号と参照信号とが一致した時点までをカウントクロックでカウント（計数）することで、基準成分や信号成分の各大きさに対応した画素信号レベルのカウント値を得る手法を採る。

垂直信号線１９から出力される画素信号Ｓｏ（画素信号電圧Ｖｘ）は、時間系列として、基準レベルとしての画素信号の雑音を含むリセットレベルＳrst の後に信号レベルＳsig が現れるものである。Ｐ相の処理を基準レベル（リセットレベルＳrst 、事実上リセットレベルＶrst と等価）について行なう場合、Ｄ相の処理はリセットレベルＳrst に信号成分Ｖsig を加えた信号レベルＳsig についての処理となる。

詳細な説明は割愛するが、一般的な参照信号比較型と称するＡＤ変換処理においては、１回目の処理時、つまりリセットレベルＳrst についてのＡＤ変換期間であるプリチャージ相（Ｐ相と省略して記すこともある）の処理期間においては、先ず通信・タイミング制御部２０は、リセット制御信号ＣＬＲをアクティブＨにして、カウンタ部２５４の各フリップフロップのカウント値を初期値“０”にリセットさせるとともに、カウンタ部２５４をダウンカウントモードに設定する（ｔ１）。

このとき、通信・タイミング制御部２０は、データ保持制御パルスHLDCをアクティブＨに、またカウントモード制御信号ＵＤＣをローレベル（つまりダウンカウントモード）にしておく。またこのとき、単位画素３をリセット電位する（ｔ１〜ｔ２）。このリセット電位が画素信号Ｓｏとして垂直信号線１９に出力される。これにより、画素信号電圧Ｖｘとしては、リセットレベルＳrst が垂直信号線１９に現れるようになる。

垂直信号線１９（Ｈ１，Ｈ２，…）上のリセットレベルＳrst が収束して安定となったら、通信・タイミング制御部２０は、カウンタ部２５４におけるカウント動作開始と同時に参照信号SLP_ADC が変化し始めるようにするべく、制御データＣＮ４として、データ保持制御パルスHLDCを使用し、このデータ保持制御パルスHLDCをインアクティブＬにする（ｔ１０）。これを受けて、参照信号生成部２７は、電圧比較部２５２の一方の入力端子RAMPへの比較電圧である参照信号SLP_ADC として、初期電圧SLP_ini を始点とする、全体として鋸歯状（RAMP状）に時間変化させた階段状もしくは線形状の電圧波形を入力する。電圧比較部２５２は、この参照信号SLP_ADC と画素アレイ部１０から供給される垂直信号線１９の画素信号電圧Ｖｘとを比較する。

電圧比較部２５２の入力端子RAMPへの参照信号SLP_ADC の入力と同時に、電圧比較部２５２における比較時間を、参照信号生成部２７から発せられる参照信号SLP_ADC に同期して、行ごとに配置されたカウンタ部２５４で計測する。実際には、参照信号SLP_ADC の生成のためにデータ保持制御パルスHLDCがインアクティブＬにされており、カウンタ部２５４は、Ｐ相のカウント動作として、初期値“０”からダウンカウントを開始する。すなわち、負の方向にカウント処理を開始する。

電圧比較部２５２は、参照信号生成部２７からの参照信号SLP_ADC と垂直信号線１９を介して入力される画素信号電圧Ｖｘとを比較し、双方の電圧が同じになったときに、カウンタ部２５４へのコンパレート出力をＨレベルからＬレベルへ反転させる。この結果を受けて、カウンタ部２５４は、コンパレート出力の反転とほぼ同時にカウント動作を停止し、その時点のカウント値（符号を加味して“−Ｄrst ”とする）を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する。Ｐ相の処理時は、画素信号電圧ＶｘにおけるリセットレベルＶrst を電圧比較部２５２で検知してカウンタ部２５４でカウント動作を行なっているので、単位画素３のリセットレベルＶrst を読み出してリセットレベルＶrst のＡＤ変換を実施することになる。

通信・タイミング制御部２０は、所定のダウンカウント期間を経過すると、データ保持制御パルスHLDCをアクティブＨにする（ｔ１４）。これにより、参照信号生成部２７は、ランプ状の参照信号SLP_ADC の生成を停止し（ｔ１４）、初期電圧SLP_ini に戻る。

続いての２回目の処理時、つまり信号レベルＳsig についてのＡＤ変換期間であるデータ相（Ｄ相と省略して記すこともある）の処理期間には、リセットレベルＶrst に加えて、単位画素３ごとの入射光量に応じた信号成分Ｖsig を読み出し、Ｐ相の読出しと同様の動作を行なう。すなわち、先ず通信・タイミング制御部２０は、カウントモード制御信号ＵＤＣをハイレベルにしてカウンタ部２５４をアップカウントモードに設定する（ｔ１６）。

またこのとき、単位画素３では、読出対象行Ｖｎの垂直選択信号φVSELをアクティブＨにしたままで転送信号φTRG をアクティブＨにして垂直信号線１９に信号レベルＳsig を読み出す（ｔ１８〜ｔ１９）。垂直信号線１９（Ｈ１，Ｈ２，…）上の信号レベルＳsig が収束して安定となったら、通信・タイミング制御部２０は、カウンタ部２５４におけるカウント動作開始と同時に参照信号SLP_ADC が変化し始めるようにするべく、制御データＣＮ４として、データ保持制御パルスHLDCを使用し、このデータ保持制御パルスHLDCをインアクティブＬにする（ｔ２０）。

これを受けて、参照信号生成部２７は、電圧比較部２５２の一方の入力端子RAMPへの比較電圧である参照信号SLP_ADC として、初期電圧SLP_ini を始点としＰ相と同じ傾きを持った全体として鋸歯状（RAMP状）に時間変化させた階段状もしくは線形状の電圧波形を入力する。電圧比較部２５２は、この参照信号SLP_ADC と画素アレイ部１０から供給される垂直信号線１９の画素信号電圧Ｖｘとを比較する。

電圧比較部２５２の入力端子RAMPへの参照信号SLP_ADC の入力と同時に、電圧比較部２５２における比較時間を、参照信号生成部２７から発せられる参照信号SLP_ADC に同期して、行ごとに配置されたカウンタ部２５４で計測する。ここでも、実際には、参照信号SLP_ADC の生成のためにデータ保持制御パルスHLDCがインアクティブＬにされており、カウンタ部２５４は、Ｄ相のカウント動作として、Ｐ相の読出しおよびＡＤ変換時に取得された画素信号電圧ＶｘのリセットレベルＳrst のデジタル値Ｄrst （ここでは負の値となっている）から、Ｐ相とは逆にアップカウントを開始する。すなわち、正の方向にカウント処理を開始する。

電圧比較部２５２は、参照信号生成部２７からのランプ状の参照信号SLP_ADC と垂直信号線１９を介して入力される画素信号電圧Ｖｘとを比較し、双方の電圧が同じになったときに、カウンタ部２５４へのコンパレート出力をＨレベルからＬレベルへ反転させる（ｔ２２）。この結果を受けて、カウンタ部２５４は、コンパレート出力の反転とほぼ同時にカウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する（ｔ２２）。

所定のアップカウント期間を経過すると、単位画素３では、読出対象行Ｖｎの垂直選択信号φVSELをインアクティブＬにして画素信号Ｓｏの垂直信号線１９への出力を禁止し、次の読出対象行Ｖｎ＋１について、垂直選択信号φVSELをアクティブＨにする（ｔ２６）。このとき、通信・タイミング制御部２０は、次の読出対象行Ｖｎ＋１についての処理に備える。たとえば、カウントモード制御信号ＵＤＣをローレベルにしてカウンタ部２５４をアッダウンカウントモードに設定する。このＤ相の処理時は、画素信号電圧Ｖｘにおける信号レベルＳsig を電圧比較部２５２で検知してカウント動作を行なっているので、単位画素３の信号成分Ｖsig を読み出して信号レベルＳsig のＡＤ変換を実施することになる。

信号レベルＳsig は、リセットレベルＳrst に信号成分Ｖsig を加えたレベルであるので、信号レベルＳsig のＡＤ変換結果のカウント値は、基本的には“Ｄrst ＋Ｄsig ”であるが、アップカウントの開始点を、リセットレベルＳrst のＡＤ変換結果である“−Ｄrst ”としているので、実際に保持されるカウント値は、“−Ｄrst ＋（Ｄsig＋Ｄrst ） ＝Ｄsig ”となる。

つまり、カウンタ部２５４におけるカウント動作を、Ｐ相の処理時にはダウンカウント、Ｄ相の処理時にはアップカウントと、それぞれのカウントモードを異なるものとしているので、カウンタ部２５４内で自動的に、リセットレベルＳrst のＡＤ変換結果であるカウント数“−Ｄrst ”と信号レベルＳsig のＡＤ変換結果であるカウント数“Ｄrst ＋Ｄsig ”との間での差分処理（減算処理）が自動的に行なわれ、この差分処理結果に応じたカウント数Ｄsig がカウンタ部２５４に保持される。この差分処理結果に応じたカウンタ部２５４に保持されるカウント数Ｄsig は信号成分Ｖsig に応じたデジタルデータを表すものとなる。カラムＡＤ回路２５０は、アナログの画素信号をデジタルの画素データに変換するデジタル変換部としてだけでなく、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部としても動作することとなる。

カウンタ部２５４の後段にデータ記憶部２５６を備えているときには、カウンタ部２５４の動作前に、通信・タイミング制御部２０からのメモリ転送指示パルスＣＮ８に基づき、前行Ｖｘ−１のカウント結果をデータ記憶部２５６に転送することができる。つまり、ＡＤ変換期間終了後、カウンタ部２５４内のデータをデータ記憶部２５６へと退避し、カラムＡＤ回路２５０は次の行Ｖｘ＋１のＡＤ変換を開始する。データ記憶部２５６内のデータは、その裏で水平走査部１２により順に選択され、出力回路２８を用いて読み出すことができる。

第１処理例のＡＤ変換処理では、１画素分についての１回目のカウント処理と２回目のカウント処理において、Ｐ相はダウンカウント処理でＤ相はアップカウント処理で各カウント動作を行なうことで、事実上Ｐ相は補数のカウント処理を行ないＤ相は実数のカウント処理を行なうことが大きな特徴となっている。事実上、補数のカウント処理は負の方向のカウント処理であり減算要素と見なすことができ、実数のカウント処理は正の方向のカウント処理であり加算要素と見なすことができる。

＜ＡＤ変換処理動作；第２処理例の動作：原理＞
図３および図３Ａは、第２処理例のカラムＡＤ変換処理の動作を説明する図である。第２処理例では、参照信号比較型などと称されるＡＤ変換方式を採用する場合に、カウンタ部２５４の面積増大の問題を抑えながら、差分処理機能をＡＤ変換と同時に行なうことのできる仕組みにする。

回路構成面では、カウントモードを切り替える仕組みを採らずに、１回目と２回目の各ＡＤ変換処理時に同一カウントモードでカウントするとともに、それぞれのカウント位相を異なるものとする仕組みを採る。なお、第１処理例と同様に、２回目のカウント処理時には、１回目のカウント処理結果からカウント処理を開始する。

ここで、「カウント位相を異なるものとする」とは、１回目のＡＤ変換処理（たとえばＰ相の処理）時と２回目のＡＤ変換処理（たとえばＤ相の処理）時とで、カウント処理期間を異なるものとすることを意味する。より具体的には、参照信号SLP_ADC の変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘが同一になるまでの期間でカウント処理を行なうか、参照信号SLP_ADC と画素信号電圧Ｖｘが同一になった時点からその回の最大ＡＤ変換期間に到達する時点（通常は参照信号SLP_ADC の変化を停止させる時点）までの期間でカウント処理を行なうかの違いがカウント位相の違いを意味する。

本願明細書において、参照信号SLP_ADC の変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘが同一になるまでの期間でカウント処理を行なうことを、実数のカウント処理とも称する。一方、参照信号SLP_ADC と画素信号電圧Ｖｘが同一になった時点からその回の最大ＡＤ変換期間に到達する時点までの期間でカウント処理を行なうことを、補数のカウント処理とも称する。

一般的には、参照信号SLP_ADC の変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘが同一になるまでの期間および参照信号SLP_ADC と画素信号電圧Ｖｘが同一になった時点からその回の最大ＡＤ変換期間に到達する時点までの期間と、電圧比較部２５２から出力される比較パルスCOMPの出力レベルとが対応しているので、比較パルスCOMPがＬレベルの期間でカウント処理を開始するかＨレベルの期間でカウント処理を開始するかを切り替えればよい。

加えて、第２処理例では、２回に亘るカウント処理結果として差分処理結果が取得できるように、第１の手法としては、１回目のカウント処理を開始する際に、参照信号SLP_ADC と画素信号電圧Ｖｘが同一になった時点以降でカウント処理を行なう回の最大ＡＤ変換期間に相当するカウント値をカウントモードに応じた符号（正または負）を付して初期値Ｄini として初期設定し、その初期値Ｄini からカウント処理を開始する。または、第２の手法としては、第１処理例と同様に“０”からカウント処理を開始しつつ、２回目のカウント処理が完了した後、カウンタ部２５４の後段で初期値Ｄini の分を補正する。第１の手法は、カウンタ部２５４の後段で初期値Ｄini の分を補正する必要がなく、１画素分のＡＤ変換処理結果が得られればよい場合に好適な手法である。一方、第２の手法は、複数画素の信号成分Ｖsig の積和演算のＡＤ変換処理結果を得る場合に好適な手法である。

なお、ここでは１画素分の画素信号電圧Ｖｘについて、リセットレベルＳrst と信号レベルＳsig との差分結果で示される信号成分Ｖsig のデジタルデータＤsig を取得する事例で説明したが、この仕組みを利用することで、任意の２種類の処理対象信号の減算処理結果のデジタルデータを取得することもできる。この場合、差し引く方に対して補数のカウント処理を割り当て、差し引かれる方に対して実数のカウント処理を割り当てる。

＜原理：第１例＞
図３は、第２処理例のカラムＡＤ変換処理の動作原理の第１例を説明する図である。第１例は、カウンタ部２５４としてアップカウンタを用いた例であり、減算要素の処理対象信号の一例である１回目のリセットレベルＳrst についてのＡＤ変換処理時には、参照信号SLP_ADC と画素信号電圧Ｖｘ（リセットレベルＳrst ）が同一になった時点から、参照信号SLP_ADC が所定の終了値に到達する時点まで、具体的には、その回の最大ＡＤ変換期間に到達する時点までの期間でアップカウントモードでカウント処理を行ない、加算要素の一例である２回目の信号レベルＳsig についてのＡＤ変換処理時には、参照信号SLP_ADC が初期値SLP_ini から変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘ（信号レベルＳsig ）が同一になるまでの期間でアップカウントモードでカウント処理を行なう例を示している。

この場合、１回目のリセットレベルＳrst についてのＡＤ変換処理でのカウント数（Ｄrst_cnt と記す）は、図から明らかなように、リセットレベルＳrst についての最大ＡＤ変換期間に対応する最大カウント数Ｄrmから、参照信号SLP_ADC の変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘ（リセットレベルＳrst ）が同一になるまでの期間に対応するカウント数Ｄrst を差し引いた値（＝Ｄrm−Ｄrst ）になる。したがって、１回目のＡＤ変換処理後にカウンタ部２５４に保持されるカウント値Ｄ１は式（１−１）のようになる。

ここで、仮に、１回目のカウント処理の初期値Ｄini を、リセットレベルＳrst についての最大ＡＤ変換期間に対応する最大カウント数Ｄrmの負数に設定すれば、１回目のリセットレベルＳrst についてのＡＤ変換処理後にカウンタ部２５４に保持されるカウント値Ｄ１は式（１−２）で示される。

１回目のＰ相の処理時に、画素信号電圧ＶｘにおけるリセットレベルＶrst を電圧比較部２５２で検知してカウンタ部２５４でカウント動作を行なう際に、初期値Ｄini を最大カウント数Ｄrmの負数に設定することで、単位画素３のリセットレベルＶrst を読み出してリセットレベルＶrst のＡＤ変換を実施し、リセットレベルＶrst のデジタルデータを負数として保持できることが分かる。

第１処理例では、単位画素３のリセットレベルＶrst を読み出してリセットレベルＶrst のＡＤ変換を実施し、リセットレベルＶrst のデジタルデータを負数として保持するために、１回目のカウント処理時には、２回目のカウント処理時のカウントモードと異なるモードにしなければならないが、第２処理例の第１例の動作原理の仕組みを採れば、そのようなカウントモードの切替えが不要となる。

この後の２回目の信号レベルＳsig についてのＡＤ変換処理時には、１回目と同一のアップカウントモードで、１回目のＡＤ変換処理後にカウンタ部２５４に保持されたカウント値Ｄ１（＝Ｄini ＋（Ｄrm−Ｄrst ）＝−Ｄrst ）からカウント処理を開始し、参照信号SLP_ADC と画素信号電圧Ｖｘ（信号レベルＳsig ）が同一になったときのカウント値を保持する。この２回目の信号レベルＳsig についてのＡＤ変換処理でのカウント数（Ｄsig_cnt と記す）は、図から明らかなように、リセットレベルＳrst と信号成分Ｖsig とを合成したものに対応するので、“Ｄrst ＋Ｄsig ”となる。したがって、２回目のＡＤ変換処理後にカウンタ部２５４に保持されるカウント値Ｄ２は式（２）のようになる。

式（２）から明らかように、２行目に示される減算式はリセットレベルＳrst と信号レベルＳsig との間での減算処理を行なっていることになる。これから分かるように、信号レベルＳsig は、リセットレベルＳrst に信号成分Ｖsig を加えたレベルであるので、信号レベルＳsig のＡＤ変換結果のカウント数は、基本的には“Ｄrst ＋Ｄsig ”であるが、２回目のカウント処理の開始点を、リセットレベルＳrst のＡＤ変換結果である“−Ｄrst ”とすることで、第１処理例と同様に、実際に保持されるカウント値を、“−Ｄrst ＋（Ｄsig＋Ｄrst ） ＝Ｄsig ”とできる。第１処理例と同様にＣＤＳ機能と信号成分Ｖsig についてのＡＤ変換を同時に実現できる。

なお、前例では初期値Ｄini を最大カウント数Ｄrmの負数としていたが、第１処理例と同様に“０”としてもよい。この場合、２回目のカウント処理後にカウンタ部２５４に保持されるカウント値Ｄ２は式（３）のようになり、信号成分Ｖsig のデジタル値Ｄsig に最大カウント数Ｄrmを加算した状態となる。

最大カウント数Ｄrmは、定数であり、通信・タイミング制御部２０により外部から調整ができる。またその値はリセットレベルＳrst についての最大ＡＤ変換期間に応じて任意に決めることができるものである。このことから分かるように、通信・タイミング制御部２０は、複数の処理対象信号の積和演算結果のデジタルデータを取得するに当たり、積和演算結果のデジタルデータが、減算要素の処理対象信号についてのカウント処理における参照信号SLP_ADC が初期値Ｄini から終了値に到達する期間に対応するカウント値の分（本例ではＤrm）が修正されたものとなるようにする修正部の機能を持つ。

また、カウンタ部２５４の後段にデジタル演算部２９を設け補正演算する（本例では減算する）ことで修正の対処可能であり、容易に信号成分Ｖsig のデジタル値Ｄsig を取得できる。この場合、デジタル演算部２９が修正部の機能を持つ。ただし、初期値Ｄini を最大カウント数Ｄrmの負数としておくことで、２回に亘るカウント処理で最終的に得られる値は、正の信号成分Ｖsig を示すので、１画素の信号成分Ｖsig のデジタルデータＤsig を取得するだけでよければ、既存のシステムとの親和性が高い。

＜原理：第２例＞
図３Ａは、第２処理例のカラムＡＤ変換処理の動作原理の第２例を説明する図である。第２例は、カウンタ部２５４としてダウンカウンタを用いた例であり、加算要素の一例である１回目のリセットレベルＳrst についてのＡＤ変換処理時には、参照信号SLP_ADC が初期値SLP_ini から変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘ（リセットレベルＳrst ）が同一になるまでの期間でダウンカウントモードでカウント処理を行ない、減算要素の一例である２回目の信号レベルＳsig についてのＡＤ変換処理時には、参照信号SLP_ADC と画素信号電圧Ｖｘ（信号レベルＳsig ）が同一になった時点から、参照信号SLP_ADC が所定の終了値に到達する時点まで、具体的には、その回の最大ＡＤ変換期間に到達する時点までの期間でダウンカウントモードでカウント処理を行なう例を示している。

この場合、１回目のリセットレベルＳrst についてのＡＤ変換処理でのカウント数Ｄrst_cnt は、リセットレベルＳrst のデジタル値Ｄrst となる。したがって、ダウンカウントモードである点も考慮すれば、１回目のＡＤ変換処理後にカウンタ部２５４に保持されるカウント値Ｄ１は式（４）のようになる。

この後の２回目の信号レベルＳsig についてのＡＤ変換処理時には、参照信号SLP_ADC と画素信号電圧Ｖｘ（信号レベルＳsig ）が同一になった時点から、１回目と同一のダウンカウントモードで、１回目のＡＤ変換処理後にカウンタ部２５４に保持されたカウント数“Ｄini −Ｄrst ”からカウント処理を開始し、その回の最大ＡＤ変換期間に到達するとカウント処理を停止し、その時点のカウント値をカウンタ部２５４に保持する。

２回目の信号レベルＳsig についてのＡＤ変換処理でのカウント数Ｄsig_cnt は、図から明らかなように、信号レベルＳsig についての最大ＡＤ変換期間に対応する最大カウント数Ｄsmから、参照信号SLP_ADC の変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘ（信号レベルＳsig ）が同一になるまでの期間に対応するカウント数“Ｄrst ＋Ｄsig ”を差し引いた値（＝Ｄsm−（Ｄrst ＋Ｄsig ））になる。したがって、ダウンカウントモードである点も考慮すれば、２回目のＡＤ変換処理後にカウンタ部２５４に保持されるカウント値Ｄ２は式（５−１）のようになる。

本例の場合、１回目のリセットレベルＳrst は、加算要素の一例であるが、負の方向へのカウントを行なうダウンカウントモードとの組合せによって実質的に減算処理を行なうようになり、式（５−１）の１行目に示されるように、事実上、ＡＤ変換後には減算要素に変換できる。

また、本例の場合、２回目の信号レベルＳsig は、減算要素の一例であるが、負の方向へのカウントを行なうダウンカウントモードとの組合せによって実質的に減算処理を行なうようになり、式（５−１）の１行目から推測されるように、事実上、ＡＤ変換後には減算要素と減算処理との合成で加算要素に変換できる。

式（５−１）から明らかなように、２行目に示される減算式は式（２）の２行目に示される減算式と同一の成分を含んでおり、リセットレベルＳrst と信号レベルＳsig の間での減算処理を行なっていることになる。式（２）との相違としては、“Ｄini −Ｄsm”の成分が存在するが、リセットレベルＳrst と信号レベルＳsig についての２回に亘るアップカウントモードでのカウント処理により信号成分Ｖsig に応じたＤsig を取得できる。

ここで、仮に、１回目のカウント処理の初期値Ｄini を、信号レベルＳsig についての最大ＡＤ変換期間に対応する最大カウント数Ｄsmに設定すれば、２回目の信号レベルＳsig についてのＡＤ変換処理後にカウンタ部２５４に保持されるカウント値Ｄ２は式（５−２）で示される。第１処理例や第１例の動作原理と同様に、実際に保持されるカウント値を、“Ｄsig ”とできる。第１処理例や第１例の動作原理と同様にＣＤＳ機能と信号成分Ｖsig についてのＡＤ変換を同時に実現できる。第２例の動作原理の仕組みを採っても、第１処理例のようなカウントモードの切替えが不要となる。

補数のカウント処理を１回目の処理とするのか２回目の処理とするのかに応じてアップカウントモードにするかダウンカウントモードにするかを設定するとともに、初期値Ｄini を補数のカウント処理を行なう際の最大カウント数Ｄsmに対応した値としつつ、カウントモードに応じて正数にするか負数にするか設定しており、第１例と第２例の各動作原理は、基本的な仕組みに大差はない。

なお、前例では初期値Ｄini を最大カウント数Ｄsmとしていたが、第１処理例と同様に“０”としてもよい。この場合、２回目のカウント処理後にカウンタ部２５４に保持されるカウント値は、“Ｄini −Ｄsm＋Ｄsig ＝−Ｄsm＋Ｄsig ”になり、信号成分Ｖsig のデジタル値Ｄsig から最大カウント数Ｄsmを減算した状態となる。この最大カウント数Ｄsmは、定数であり、通信・タイミング制御部２０により外部から調整ができる。またその値は信号レベルＳsig についての最大ＡＤ変換期間に応じて任意に決めることができるものである。

このためたとえば、カウンタ部２５４の後段にデジタル演算部２９を設け補正演算する（本例では加算する）ことで対処可能であり、容易に信号成分Ｖsig のデジタル値Ｄsig を取得できる。この場合、デジタル演算部２９が修正部の機能を持つ。ただし、この通信・タイミング制御部２０が修正部の機能を持つようにし、初期値Ｄini を最大カウント数Ｄsmとしておくことで、２回に亘るカウント処理で最終的に得られる値は、正の信号成分Ｖsig を示すので、１画素の信号成分Ｖsig のデジタルデータＤsig を取得するだけでよければ、既存のシステムとの親和性が高い。

＜ＡＤ変換処理動作；第３処理例の動作＞
図示を割愛するが、第３処理例の場合には、ダウンカウント動作とアップカウント動作の何れか一方のみで動作しつつ、２回に亘る各回の処理時に何れも、カウント開始を参照信号SLP_ADC の変化開始時点としカウント終了を参照信号SLP_ADC と処理対象信号電圧とが一致する時点とするか、もしくはカウント開始を参照信号SLP_ADC と処理対象信号電圧とが一致する時点としカウント終了をその回の所望のカウント数に到達する時点（典型的には最大ＡＤ変換期間が到達した時点）とする。

そして、カラムＡＤ回路２５０は、各回のカウント結果をリセットレベルＳrst に関するＡＤ変換データＤrst_cnt と信号レベルＳsig に関するＡＤ変換データＤsig_cnt としてデジタル演算部２９へ出力する。デジタル演算部２９は、ＡＤ変換データＤrst_cnt ，Ｄsig_cnt を使って差分処理を行なうことで信号成分Ｖsig に関するＡＤ変換データＤsig を取得する。

＜参照信号SLP_SUN 用の参照信号生成部の構成例＞
図４および図４Ａは、各垂直列の黒化検出部４００に供給する参照信号SLP_SUN を生成する参照信号生成部４６０を説明する図である。ここで、図４は、各垂直列の黒化検出部４００に供給する参照信号SLP_SUN を生成する参照信号生成部４６０の一構成例を示す図である。図４Ａは、参照信号生成部４６０で生成され出力端４６０_outから出力される参照信号SLP_SUN の一例を示す図である。

本実施形態の参照信号生成部４６０は、黒化検出部４００にて高光量撮像条件であるか否かを判定するための参照信号SLP_SUN として、初期値および前記判定レベルを時系列で有するもの、具体的には、当初は初期値レベルで、所定時間経過後には判定レベルに達し得るものを生成する。

図４に示すように、参照信号生成部４６０は、複数の抵抗素子４７２_kが直列接続された抵抗回路４７０と、抵抗回路４７０のある段における電圧レベルを後段に伝達するスイッチ部４８０と、抵抗回路４７０に動作電流を供給するスイッチとして機能するＮＭＯＳトランジスタ４９０とを備えている。

抵抗回路４７０の一方の端部は電源ＶDDDAに接続されている。ＮＭＯＳトランジスタ４９０は、ソース端が接地され、出力端であるドレイン端が抵抗回路４７０の他方の端部に接続され、ゲート端には制御信号STBYが供給されている。スタンバイ時には抵抗回路４７０の動作電流（ＤＣ電流）をストップ（stop）させるべく、制御信号STBYをアクティブＨにする。

抵抗回路４７０は、図示した例では、６個の抵抗素子４７２_1〜４７２_6が電源ＶDDDAとＮＭＯＳトランジスタ４９０の出力側（ドレイン端）との間に縦続接続されている。そして、電源ＶDDDA側から２段目と３段目の間（タップＴ２と称する）、３段目と４段目の間（タップＴ３と称する）、４段目と５段目の間（タップＴ４と称する）、５段目と６段目の間（タップＴ６と称する）の電圧レベル（タップ電圧も称する）を後段に伝達するべく、トランスファーゲート構成のアナログスイッチを有するスイッチ部４８０が設けられている。

具体的には、参照信号生成部４６０は、相補性回路技術で形成されたＣＭＯＳ構造の極性の異なる２つのＣＭＯＳのＳＷトランジスタ４８２Ｐ，４８２Ｎを、ソース端同士とドレイン端同士を接続したトランスファーゲート構成のアナログスイッチ４８２をタップＴ２，Ｔ３，Ｔ４，Ｔ５のそれぞれに対して備える。

また、参照信号生成部４６０は、各タップＴ２，Ｔ３，Ｔ４，Ｔ５の各アナログスイッチ４８２_2〜４８２_5に対して共通にトランスファーゲート構成のアナログスイッチ（同じく２つのＣＭＯＳのＳＷトランジスタ４８２Ｐ，４８２Ｎでなる）４８２_0を備える。

さらに、参照信号生成部４６０は、参照信号生成部４６０の出力端４６０_outから出力される参照信号SLP_SUN を初期化（本例では電源電位に）するスイッチとしてＰＭＯＳトランジスタ４８４を備える。参照信号生成部４６０の出力端４６０_outは、アナログスイッチ４８２_0の出力端（ドレイン端側）とＰＭＯＳトランジスタ４８４のドレイン端側に共通に接続されている。

アナログスイッチ４８２を構成するＳＷトランジスタ４８２Ｐ，４８２Ｎの入力端（ソース端側）は、抵抗回路４７０の対応するタップＴ２，Ｔ３，Ｔ４，Ｔ５側に接続され、各ＳＷトランジスタ４８２Ｐ，４８２Ｎの出力端（ドレイン端側）は全タップ共通に、アナログスイッチ４８２_0の入力端（ソース端側）に接続されている。

ＳＷトランジスタ４８２Ｎ_2〜４８２Ｎ_5のゲート端にはＨアクティブ、ＳＷトランジスタ４８２Ｐ_2〜４８２Ｐ_5のゲート端にはＬアクティブの相補関係を持つ制御信号Ｒon_2〜Ｒon_5が供給されることで、相補接続されたものがそれぞれ同時にオンもしくは同時にオフするようになっている。本例の場合、制御信号Ｒon_2〜Ｒon_5は、電源ＶDDDA側のタップＴ２から下位側のタップＴ３，Ｔ４，Ｔ５の順にアナログスイッチ４８２_2〜４８２_5をオンさせるようなものとする。あるいは、何れか１つのタップ電位のアナログスイッチ４８２_2〜４８２_5をオンさせるようなものとする。

アナログスイッチとしては、原理的には、ＳＷトランジスタ４８２Ｐ，４８２Ｎのどちらか一方のみのｎチャネル型のＭＯＳトランジスタやｐチャネル型のＭＯＳトランジスタによるスイッチでもよいが、その場合、閾値電圧の問題があるため、ｎチャネル型およびｐチャネル型の両方を組み合わせて利用したＣＭＯＳスイッチを採用している。

ＰＭＯＳトランジスタ４８４は、ソース端が電源ＶDDDAに接続され、ゲート端にアクティブＨの制御信号SUNSELが供給される。アナログスイッチ４８２_0は、ＳＷトランジスタ４８２Ｎのゲート端には制御信号SUNSELが供給され、ＳＷトランジスタ４８２Ｐのゲート端には、制御信号SUNSELを論理反転した制御信号xSUNSEL が供給される。

制御信号SUNSELがインアクティブＬ（ロー）のときＰＭＯＳトランジスタ４８４がオンするとともにアナログスイッチ４８２_0（の各ＳＷトランジスタ４８２Ｎ，４８２Ｐ）がオフすることで、参照信号SLP_SUN が電源電位に初期化される。制御信号SUNSELがアクティブＨ（ハイ）のときＰＭＯＳトランジスタ４８４がオフするとともにアナログスイッチ４８２_0（の各ＳＷトランジスタ４８２Ｎ，４８２Ｐ）がオンすることで、抵抗回路４７０とスイッチ部４８０により生成される過渡応答を持つ参照信号SLP_SUN が出力端４６０_outから出力される。

図４Ａには、参照信号生成部４６０で生成され出力端４６０_outから出力される参照信号SLP_SUN の一例が、制御信号SUNSEL，制御信号Ｒon_2〜Ｒon_5とともに示されている。図４に示したように、参照信号生成部４６０は、単純に抵抗タップを組んで構成されており、アナログスイッチ４８２の切り替えで初期値Ｖ_iniと黒化現象の判定レベルＶ_detとが時系列で現われる参照信号SLP_SUN を生成し得るようになっている。

たとえば、抵抗タップ非選択時は、制御信号SUNSEがインアクティブＬとなることでアナログスイッチ４８２_0がオフして抵抗分圧の出力部分はハイインピーダンス（Ｈｉ−Ｚ）状態となり、このときＰＭＯＳトランジスタ４８４がオンすることで出力端４６０_outの電位を直接に電源ＶDDDAレベルに引き上げる。電源ＶDDDAレベルが初期値Ｖ_iniとなる。

一方、抵抗タップＴ２，Ｔ３，Ｔ４，Ｔ５の切り替えにより、黒化現象の存在を判定するための判定レベルＶ_detを設定することができる。たとえば、図４Ａ（１）には、電源ＶDDDA側のタップＴ２から下位側のタップＴ３，Ｔ４，Ｔ５の順にアナログスイッチ４８２_2〜４８２_5をオンさせる場合を示している。この場合、アナログスイッチ４８２_5がオンしたときのタップＴ５の電位が判定レベルＶ_detの電位（最終値）になる。基本的には階段状に変化するのであるが、抵抗回路４７０には様々な負荷容量が接続されるので、その負荷容量との間の積分効果により、初期値Ｖ_iniから判定レベルＶ_detになるまで緩やかに変化する。

一方、図４Ａ（２）には、何れか１つのタップ電位のアナログスイッチ４８２_2〜４８２_5をオンさせる場合を示している。この場合、図４Ａ（１）に示す場合よりも速やかに、対応するタップ電位（判定レベルＶ_det相当）に到達する。

＜＜電圧比較部、黒化検出部、データ保持制御部の関係＞＞
図５は、ＡＤ変換用の電圧比較部２５２と黒化検出部４００とデータ保持制御部５００の関係を説明する図である。ここでは、画素アレイ部１０内の単位画素（画素セル）３および読出電流制御部２４の構成も示している。また、カウント位相切替部２６０が、データ保持制御部５００の後段に設けられる場合で示している。

＜全体概要＞
単位画素３から処理対象信号として出力される画素信号電圧Ｖｘは、電圧比較部２５２と黒化検出部４００とに共通に供給される。電圧比較部２５２と黒化検出部４００とは、概ね同様の回路構成となっている。

第２の比較部としての電圧比較部２５２は、参照信号生成部２７のＤＡ変換回路２７ａで生成されたＡＤ変換用の参照信号SLP_ADC と画素信号電圧Ｖｘとを比較する比較部（COMP）３０１と、比較部３０１の比較結果を論理レベルの情報に変換するアンプ機能を持ったバッファ部３５０とを有する。

比較部３０１は、一方の入力端に参照信号生成部２７のＤＡ変換回路２７ａで生成されたＡＤ変換用の参照信号SLP_ADC が供給され、他方の入力端には垂直信号線１９からの画素信号電圧Ｖｘが供給される。

バッファ部３５０は、ＮＡＮＤゲートを基本要素として備えており、一方の入力端には比較部３０１の比較出力が供給され、他方の入力端には電圧比較部２５２の比較出力COMPをアクティブにするか否かを制御するアクティブＨの制御信号ＶCOENが供給される。

黒化検出部４００は、参照信号生成部４６０で生成された黒化現象判定用の参照信号SLP_SUN と画素信号電圧Ｖｘとを比較する比較部（COMP）４０１と、比較部４０１の比較結果を論理レベルの情報に変換するアンプ機能を持ったバッファ部４５０とを有する。

比較部４０１は、一方の入力端に参照信号生成部４６０で生成された黒化現象判定用の参照信号SLP_SUN が供給され、他方の入力端には垂直信号線１９からの画素信号電圧Ｖｘが供給される。

バッファ部４５０は、ＡＮＤゲートを基本要素として備えており、一方の反転入力端には比較部４０１の比較出力が供給され、他方の非反転入力端には黒化検出部４００の判定出力SUNOUTをアクティブにするか否かを制御するアクティブＨの制御信号SUNEN が供給される。黒化検出部４００は、比較部４０１が黒化現象を検知するとその出力がＬレベルに変化し、バッファ部４５０の反転入力端に入力されることで論理反転されてＨレベルに変化する。この変化情報は、制御信号SUNEN がＨレベルのときバッファ部４５０から出力される。つまり、バッファ部４５０の出力である黒化検出情報SUNOUTは、黒化現象が検知されないときはＬレベルであり、黒化現象が検知されるとＨレベルになる。

データ保持制御部５００は、電圧比較部２５２からの比較パルスCOMPと黒化検出部４００からの黒化判定信号SUNOUTに基づき、カウンタ部２５４のカウント値の保持動作を制御する制御信号ＶCOを比較パルスCOMPに代えて後段回路に伝達する。

このため、データ保持制御部５００は、電圧比較部２５２からの比較パルスCOMPを論理反転するインバータ５０２と、黒化検出部４００からの黒化判定信号SUNOUTを論理反転するインバータ５０４と、ラッチ回路５１０と、出力バッファとして機能する２入力型のＮＡＮＤゲート５２０とを有する。

ラッチ回路５１０は、入出力間が襷がけ接続された２つの２入力型のＮＡＮＤゲート５１２，５１４と、ＮＡＮＤゲート５１２の出力を論理反転するインバータ５１６を有する。ＮＡＮＤゲート５１２は、一方の入力端にインバータ５０４の出力（つまり黒化検出部４００からの黒化判定信号SUNOUTを論理反転したもの）が供給され、他方の入力端にＮＡＮＤゲート５１４の出力が供給される。ＮＡＮＤゲート５１４は、一方の入力端にリセット信号 xSUNRSTが供給され、他方の入力端にＮＡＮＤゲート５１２の出力が供給される。ＮＡＮＤゲート５２０は、一方の入力端にインバータ５０２の出力（つまり電圧比較部２５２からの比較パルスCOMPを論理反転したもの）が供給され、他方の入力端にインバータ５１６の出力が供給され、比較パルスCOMPに代わる制御信号ＶCOを出力する。

＜単位画素と読出電流制御部の構成例＞
画素アレイ部１０内の単位画素３の構成は、通常のＣＭＯＳイメージセンサと同様である。単位画素３の画素内アンプとしては、単位画素３の電荷生成部で生成・蓄積された信号電荷を電気信号として出力することができるものであればよく、様々な構成を採ることができるが、一般的には、ＦＤＡ（Floating Diffusion Amp：フローティングディフュージョンアンプ）構成のものが用いられる。

単位画素３としては、一例としては、電荷生成部に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタを有する転送部、リセットゲート部の一例であるリセットトランジスタを有する初期化部、垂直選択用トランジスタ、およびフローティングディフュージョン（フローティングノードとも称される）の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する、ＣＭＯＳセンサとして汎用的な４つのトランジスタからなる構成のものを使用することができる。

あるいは、電荷生成部により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線（ＤＲＮ）に接続された増幅用トランジスタと、電荷生成部をリセットするためのリセットトランジスタと、垂直シフトレジスタより転送配線（ＴＲＦ）を介して走査される読出選択用トランジスタ（転送ゲート部）を有する、３つのトランジスタからなる構成のものを使用することもできる。

もちろん、これらの画素構成は一例であり、通常のＣＭＯＳイメージセンサのアレイ構成であれば、何れのものでも使用できる。

たとえば、図５に示す４ＴＲ構成の単位画素３は、光を受光して電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部３２と、電荷生成部３２に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ（転送トランジスタ）３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４２を有する。

転送部を構成する読出選択用トランジスタ３４は、転送信号φTRG が供給される転送駆動バッファ（図示せず）により転送配線（読出選択線ＴＸ）５５を介して駆動されるようになっている。初期化部を構成するリセットトランジスタ３６は、リセット信号φRST が供給されるリセット駆動バッファ（図示せず）によりリセット配線（ＲＳＴ）５６を介して駆動されるようになっている。垂直選択用トランジスタ４０は、垂直選択信号φVSELが供給される選択駆動バッファ（図示せず）により垂直選択線（ＳＥＬ）５２を介して駆動されるようになっている。各駆動バッファは、垂直走査部１４の垂直駆動部１４ｂによって駆動可能になっている。

フォトダイオードPDなどの受光素子DET で構成される検知部の一例である電荷生成部３２は、受光素子DET の一端（アノード側）が低電位側の基準電位Ｖss（負電位：たとえば−１Ｖ程度）に接続され、他端（カソード側）が読出選択用トランジスタ３４の入力端（典型的にはソース）に接続されている。なお、基準電位Ｖssは接地電位GND とすることもある。

読出選択用トランジスタ３４は、出力端（典型的にはドレイン）がリセットトランジスタ３６とフローティングディフュージョン３８と増幅用トランジスタ４２とが接続される接続ノードに接続され、制御入力端（ゲート）には転送駆動バッファから転送パルスTRG が供給される。

画素信号生成部５におけるリセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインが電源Ｖrd（通常は図示のように電源Ｖddと共通にする）にそれぞれ接続され、ゲート（リセットゲートＲＧ）には画素リセットパルスRST がリセット駆動バッファから入力される。

垂直選択用トランジスタ４０は、一例として、ドレインが増幅用トランジスタ４２のソースに、ソースが画素線５１にそれぞれ接続され、ゲート（特に垂直選択ゲートSELVという）が垂直選択線５２に接続されている。なおこのような接続構成に限らず、垂直選択用トランジスタ４０と増幅用トランジスタ４２の配置を逆にして、垂直選択用トランジスタ４０は、ドレインが電源Ｖddに、ソースが増幅用トランジスタ４２のドレインに接続され、増幅用トランジスタ４２のソースが画素線５１に接続されるようにしてもよい。垂直選択線５２には、垂直選択信号ΦＶＳＥＬが印加される。

増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが電源Ｖddに、ソースは垂直選択用トランジスタ４０を介して画素線５１に接続され、さらに垂直信号線１９に接続されるようになっている。

垂直信号線１９は、その一端がカラム処理部２６側に延在するとともに、その経路において、読出電流源部２４が接続され、増幅用トランジスタ４２との間で、略一定の動作電流（読出電流）が供給されるソースフォロワ構成が採られるようになっている。

具体的には、読出電流源部２４は、各垂直列に設けられたＮＭＯＳ型のトランジスタ（特に負荷ＭＯＳトランジスタという）２４２と、全垂直列に対して共用される電流生成部２４５およびゲートおよびドレインが共通に接続されソースがソース線２４８に接続されたＮＭＯＳ型のトランジスタ２４６を有する基準電流源部２４４とを備えている。

各負荷ＭＯＳトランジスタ２４２は、ドレインが対応する列の垂直信号線１９に接続され、ソースが接地線であるソース線２４８に共通に接続されている。これにより、各垂直列の負荷ＭＯＳトランジスタ２４２は基準電流源部２４４のトランジスタ２４６との間でゲート同士が接続されカレントミラー回路を構成し、垂直信号線１９に対し電流源として機能するように接続されている。

電流生成部２４５には、必要時にのみ所定電流を出力するようにするための負荷制御信号SFLACTが、図示しない負荷制御部から供給されるようになっている。電流生成部２４５は、信号読出し時には、負荷制御信号SFLACTのアクティブ状態が入力されることで、各増幅用トランジスタ４２に接続された負荷ＭＯＳトランジスタ２４２によって、予め決められた定電流を流し続けるようになっている。つまり、負荷ＭＯＳトランジスタ２４２は、選択行の増幅用トランジスタ４２とソースフォロアを組んで読出電流を増幅用トランジスタ４２に供給することで垂直信号線１９への信号出力をさせる。

このような４ＴＲ構成では、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位（以下FD電位という）に対応した信号を電圧モードで、画素線５１を介して垂直信号線１９（５３）に出力する。

＜電圧比較部の構成＞
図６は、黒化検出部４００の比較部４０１の構成例を示す概略回路図である。比較部４０１は、回路構成を工夫することで、単位画素３ごとのリセット成分ΔＶのばらつきに左右されずに高光量撮像条件であるか否かを判定できるようにする点に特徴を有する。

比較部４０１の基本構成は、一般に良く知られている差動アンプ構成を採用しており、ＮＭＯＳ型のトランジスタ４０３，４０４を有する差動トランジスタ対部４０２と、差動トランジスタ対部４０２の出力負荷となるＰＭＯＳ型のトランジスタ４１２，４１４を有する電源側に配された負荷トランジスタ対部４１０と、各部４０２，４１０に一定の動作電流を供給する接地（ＧＮＤ）側に配されたＮＭＯＳ型の定電流源トランジスタ４２２を有する電流源部４２０とを備えている。

トランジスタ４０３，４０４の各ソースが共通に定電流源トランジスタ４２２のドレインと接続され、トランジスタ４０３，４０４の各ドレイン（出力端子）に負荷トランジスタ対部４１０の対応するトランジスタ４１２，４１４のドレインが接続されている。定電流源トランジスタ４２２のゲートには、ＤＣゲート電圧ＶＧ_SUNが入力される。

差動トランジスタ対部４０２の出力（図示した例ではトランジスタ４０４のドレイン）は、図示しないアンプ機能を有したバッファ部４５０に接続され、十分な増幅がなされた後、黒化検出情報SUNOUTとして出力されるようになっている。

また、比較部４０１は、比較部４０１の動作点をリセットする動作点リセット部４３０を有する。動作点リセット部４３０は、ＰＭＯＳ型のスイッチトランジスタ４３２，４３４と信号結合用の容量素子４３６，４３８とを有している。

ここで、スイッチトランジスタ４３２は、トランジスタ４０３のゲート（入力端子）−ドレイン（出力端子）間に接続され、またスイッチトランジスタ４３４は、トランジスタ４０４のゲート（入力端子）−ドレイン（出力端子）間に接続され、各ゲートには共通に比較器リセット信号PSET_SUNが供給されるようになっている。

比較器リセット信号PSET_SUNがアクティブとなるタイミングは、たとえば、単位画素３のリセットトランジスタ３６のゲート端に供給されるリセット信号RST がアクティブの期間内で、また参照信号SLP_SUN が初期値Ｖ_iniにある期間内とする。あるいは、単位画素３のリセットトランジスタ３６のゲート端に供給されるリセット信号RST がアクティブからインアクティブに変化した後の画素信号電圧ＶｘがリセットレベルＳrst となる期間内で、参照信号SLP_SUN が初期値Ｖ_iniにある期間内としてもよい。

また、トランジスタ４０３のゲート（入力端子）には、容量素子４３６を介して画素信号Ｖｘが供給され、トランジスタ４０４のゲート（入力端子）には、図示しない参照信号生成部４６０から参照信号SLP_SUN が供給されるようになっている。

このような構成において、動作点リセット部４３０は、容量素子４３６，４３８を介して入力される信号に対してサンプル／ホールド機能を発揮する。すなわち、画素信号Ｖｘと参照信号SLP_SUN （詳しくは黒化現象の判定レベルＶ_det）との比較を開始する直前だけ比較器リセット信号PSET_SUNをアクティブ（本例ではＬレベル）にし、差動トランジスタ対部４０２の動作点をドレイン電圧（読出電位；基準成分や信号成分を読み出す動作基準値）にリセットする。その後、容量素子４３６を介して画素信号Ｖｘをトランジスタ４０３へ、また容量素子４３８を介して参照信号SLP_SUN （詳しくは判定レベルＶ_det）を入力し、画素信号Ｖｘと参照信号SLP_SUN （詳しくは判定レベルＶ_det）とが同電位となるまで比較を行なう。

比較処理開始の当初は、画素信号Ｖｘよりも参照信号SLP_SUN の判定レベルＶ_detが低く、比較部４０１の出力はＨレベルにある。その後、画素信号Ｖｘと参照信号SLP_SUN の判定レベルＶ_detとが同電位となると比較部４０１の出力はＨレベルからＬレベルへと反転する。このＬレベルが、図示を割愛したＮＡＮＤ構成を基本とするバッファ部４５０の一方の入力端に供給される。バッファ部４５０の他方の入力端に供給される制御信号SUNEN がアクティブＨであれば、バッファ部４５０は、ＬレベルをＨレベルに論理反転する。これにより、黒化検出部４００は、画素信号電圧Ｖｘと判定レベルＶ_detとが一致したとき黒化検出情報SUNOUTをＬレベルからＨレベルに変化させる。つまり、黒化検出部４００は、黒化現象を検知すると黒化検出情報SUNOUTをＨレベルにする。

比較器リセット信号PSET_SUNがアクティブとなるタイミングは、たとえば、単位画素３のリセットトランジスタ３６のゲート端に供給されるリセット信号RST がアクティブの期間内で、また参照信号SLP_SUN が初期値Ｖ_iniにある期間内とする。あるいは、単位画素３のリセットトランジスタ３６のゲート端に供給されるリセット信号RST がアクティブからインアクティブに変化した後の画素信号電圧ＶｘがリセットレベルＳrst となる期間内で、参照信号SLP_SUN が初期値Ｖ_iniにある期間内としてもよい。

単位画素３のリセットトランジスタ３６のゲート端にリセット信号RST （のアクティブ状態）を供給してリセット（画素リセットと称する）すると、垂直信号線１９の画素信号電圧Ｖｘは、リセット信号RST がアクティブ状態の期間では比較的大きな電圧レベルのノイズパルスが生じ、その後、リセット信号RST がアクティブからインアクティブに変化するとリセットレベルＳrst に落ち着く。このリセットアクティブ時のノイズパルスのレベルとその後のリセットレベルＳrst は単位画素３ごとにばらつく。電荷生成部３２で検出された信号電荷に応じた信号レベルＳsig はリセットレベルＳrst に重畳され、画素信号電圧Ｖｘとしては信号レベルＳsig として現われる。よって、リセットレベルＳrst がばらつくと信号レベルＳsig もばらつく。このとき、信号レベルＳsig そのものにはばらつきの影響は存在しない。ＣＤＳ処理では、この点を勘案して、リセットレベルＳrst と信号レベルＳsig の差分をとることでばらつきの影響が存在しない信号レベルＳsig を取得する。

この画素リセット動作による画素信号電圧Ｖｘのばらつきは、黒化現象の判定時にも同様であり、画素信号電圧ＶｘにおけるリセットレベルＳrst や信号レベルＳsig の単位画素３ごとのばらつきを考慮した判定を行なわなければ、各単位画素３に関して適正な判定ができないことになる。

そこで、本実施形態では、参照信号SLP_SUN が初期値Ｖ_iniにある期間内（リセットトランジスタ３６がリセットされているときもしくは画素信号電圧ＶｘがリセットレベルＳrst にあるとき）で比較器リセット信号PSET_SUNをアクティブにして差動トランジスタ対部４０２のトランジスタ４０３，４０４のゲートとドレインを一時的に接続（ショート）してダイオード接続とする。

初期値レベルＶ_iniと判定レベルＶ_detを時系列で持つ参照信号SLP_SUN および単位画素３からの画素信号電圧Ｖｘをそれぞれ比較部４０１に容量結合で入力するようにし、参照信号SLP_SUN が初期値レベルＶ_iniにあるとき比較部４０１の入出力間をショートして初期値レベルＶ_iniと画素リセット時の画素信号電圧Ｖｘとを揃える初期化動作により、判定レベルＶ_detが、画素リセットによる画素信号電圧のばらつきの影響を受けないようにするのである。

この後、単位画素３の増幅用トランジスタ４２からの入力にトランジスタ４０４のオフセット成分を加えたものをトランジスタ４０４の入力端子（ゲート）に保持した後に参照信号SLP_SUN （詳しくは判定レベルＶ_det）を入力して、画素信号Ｖｘと参照信号SLP_SUN （詳しくは判定レベルＶ_det）との比較を開始する。こうすることで、単位画素３ごとに、画素信号の読出電位で比較部４０１の動作点が設定されるようになるので、黒化現象の有無の判定時に、リセットレベルＳrst のばらつきの影響を受け難くなる。

図６Ａは、電圧比較部２５２の比較部３０１の構成例を示す概略回路図である。比較部３０１は、回路構成を工夫することで、リセット成分ΔＶのばらつきに左右されずに比較期間を設定できるようにする点に特徴を有する。

比較部３０１の基本的な構成は、黒化検出部４００の比較部４０１と同様である。ここでは、対応する構成要素に関して、比較部４０１の４００番台の参照番号を３００番台に変えて示す。以下、比較部４０１との相違点を中心に説明する。

定電流源トランジスタ３２２のゲートには、ＤＣゲート電圧ＶＧ_ADCが入力される。差動トランジスタ対部３０２の出力（図示した例ではトランジスタ３０４のドレイン）は、図示しないアンプ機能を有したバッファ部３５０に接続され、十分な増幅がなされた後、比較パルスCOMPとして出力されるようになっている。

動作点リセット部３３０のスイッチトランジスタ３３２，３３４の各ゲートには共通に比較器リセット信号PSET_ADCが供給されるようになっている。

比較器リセット信号PSET_ADCがアクティブとなるタイミングは、単位画素３のリセットトランジスタ３６のゲート端に供給されるリセット信号RST がアクティブからインアクティブに変化した後の画素信号電圧ＶｘがリセットレベルＳrst となる期間内とする。あるいは、単位画素３のリセットトランジスタ３６のゲート端に供給されるリセット信号RST がアクティブの期間内とする。これらの期間は、参照信号SLP_ADC はランプ状への変化開始レベルである初期値よりも少し低いリセットレベルにあるものとする。

トランジスタ３０３のゲート（入力端子）には、容量素子３３６を介して画素信号Ｖｘが供給され、トランジスタ３０４のゲート（入力端子）には、図示しない参照信号生成部２７から参照信号SLP_ADC が供給されるようになっている。

このような構成において、動作点リセット部３３０は、容量素子３３６，３３８を介して入力される信号に対してサンプル／ホールド機能を発揮する。すなわち、画素信号Ｖｘと参照信号SLP_ADC との比較を開始する直前だけ比較器リセット信号PSET_ADCをアクティブ（本例ではＬレベル）にし、差動トランジスタ対部３０２の動作点をドレイン電圧（読出電位；基準成分や信号成分を読み出す動作基準値）にリセットする。その後、容量素子３３６を介して画素信号Ｖｘをトランジスタ３０３へ、また容量素子３３８を介して参照信号SLP_ADC （の変化期間）を入力し、画素信号Ｖｘと参照信号SLP_ADC とが同電位となるまで比較を行なう。画素信号Ｖｘと参照信号SLP_ADC とが同電位となると出力が反転する。

比較処理開始の当初は、画素信号Ｖｘよりも参照信号SLP_ADC が高く、比較部３０１の出力はＬレベルにある。その後、画素信号Ｖｘと参照信号SLP_ADC とが同電位となると比較部３０１の出力はＬレベルからＨレベルへと反転する。このＨレベルが、図示を割愛したＮＡＮＤ構成を基本とするバッファ部３５０の一方の入力端に供給される。バッファ部３５０の他方の入力端に供給される制御信号ＶCOENがアクティブＨであれば、バッファ部３５０は、ＨレベルをＬレベルに論理反転する。これにより、電圧比較部２５２は、画素信号電圧Ｖｘと参照信号SLP_ADC とが一致したとき比較パルスCOMPをＨレベルからＬレベルに変化させる。

この比較パルスCOMPは、図示を割愛したデータ保持制御部５００に供給される（図５を参照）。Ｌレベルに変化した比較パルスCOMPの情報は、インバータ５０２により論理反転されＨレベルに変化した情報としてＮＡＮＤゲート５２０の一方の入力端に供給される。

黒化検出部４００により黒化現象が検出されていないときにＮＡＮＤゲート５２０の他方の入力端がＨレベルにあれば、ＮＡＮＤゲート５２０は、一方の入力端に供給されたＨレベルに変化した情報に基づきその出力をＬレベルに変化させる。

これにより、データ保持制御部５００を追加した場合でも、黒化検出部４００により黒化現象が検出されていない限りは、電圧比較部２５２で参照信号SLP_ADC と画素信号電圧Ｖｘとを比較した結果の情報がそのまま後段の回路（カウンタ部２５４など）に通知されることになる。

ここで、比較器リセット信号PSET_ADCを供給して差動トランジスタ対部３０２のトランジスタ３０３，３０４のゲートとドレインを一時的に接続（ショート）してダイオード接続とし、単位画素３の増幅用トランジスタ４２の入力にトランジスタ３０４のオフセット成分を加えたものをトランジスタ３０４の入力端子（ゲート）に保持した後に参照信号SLP_ADC を入力して、画素信号Ｖｘと参照信号SLP_ADC との比較を開始する。こうすることで、単位画素３ごとに、画素信号の読出電位で電圧比較部２５２の動作点が設定されるようになるので、リセットレベルＳrst のばらつきの影響を受け難くなる。

基準成分はばらつきを持ち、ゲインを上げたときは、ばらつきもゲイン倍されるため、比較期間を短くした場合には、基準成分が比較可能範囲を超え正しい比較できなくなることが起こり得る。これを避けるべく、基準成分について比較処理とカウント処理を行なう際には、先ず、電圧比較部２５２（詳しくは比較部３０１）を基準成分を読み出す動作基準値にリセットし、この後に、比較部３０１に参照信号SLP_ADC を供給してから比較処理とカウント処理を開始するようにするのである。ただし、比較部３０１を動作基準値にリセットするとｋＴＣ雑音の発生が懸念されるので、信号レベルＳsig （つまり信号成分Ｖsig ）について比較処理とカウント処理を行なう際には、比較部３０１のリセットを行なわないで、直ちに比較部３０１に参照信号SLP_ADC を供給して比較処理とカウント処理を開始する。

＜電圧比較部、黒化検出部、データ保持制御部の動作＞
図７〜図８Ａは、電圧比較部２５２、黒化検出部４００、およびデータ保持制御部５００の動作例を説明する図である。ここで、図７および図７Ａは、黒化現象の発生の有無を画素信号電圧ＶｘのＰ相レベル（つまりリセットレベルＳrst ）で判定する場合とＤ相レベル（つまり信号レベルＳsig ）で判定する場合の違いを説明する図である。図８および図８Ａは、黒化現象の発生の有無を画素信号電圧ＶｘのＤ相レベル（つまり信号レベルＳsig ）で判定する場合の信号タイミング例を示す図である。

図７（１）には、電荷生成部３２に入射する光量と信号出力（信号成分Ｖsig ＝信号レベルＳsig −リセットレベルＳrst ）の関係が示されている。また、図７（２）には、黒化現象が生じない通常時と黒化現象が生じたときの各画素信号電圧Ｖｘの１Ｈ期間の変化具合と黒化現象の判定レベルの関係が示されている。図７Ａ（１）には、黒化現象の発生の有無を画素信号電圧ＶｘのＰ相レベルで判定する場合の参照信号SLP_ADC 、画素信号電圧Ｖｘ、および判定レベルＶ_detの関係が示されている。図７Ａ（２）には、黒化現象の発生の有無を画素信号電圧ＶｘのＤ相レベルで判定する場合の参照信号SLP_ADC 、画素信号電圧Ｖｘ、および判定レベルＶ_detの関係が示されている。

図７（１）に示すように、光量が増加するにつれ、リセットレベルＳrst と信号レベルＳsig との差分で示される信号成分Ｖsig が線形に増加していく。これは画素信号電圧Ｖｘを読み出す過程で、まず、フローティングディフュージョン３８をリセット状態とした後にリセットレベルＳrst を出力し（Ｐ相）、次に電荷生成部３２に蓄積された信号電荷がフローティングディフュージョン３８に転送され、信号レベルＳsig を読み出す動作が適切に行なわれている状態である。この状態では、図７（２）に点線で示す画素信号電圧Ｖｘのように、画素信号電圧ＶｘのリセットレベルＳrst （Ｐ相レベル）が時間の経過に関わらず一定で、信号成分Ｖsig として線形な出力が得られる状態である。

入射光量が一定の光量Ｐ１を超えると信号レベルＳsig が飽和してしまい、リセットレベルＳrst と信号レベルＳsig との差分で示される信号成分Ｖsig は飽和信号レベルが上限値となり、その一定の飽和信号レベルが出力される。それ以上の光を入射しても暫くの間は飽和信号レベルから変化しない。飽和信号レベルは、単位画素３の電荷生成部３２やフローティングディフュージョン３８の容量、単位画素３のソースフォロワの特性などに依存する。

そして、さらに光量Ｐ２よりも入射光量が超えると、フローティングディフュージョン３８をリセット状態とした後、リセットレベルＳrst を出力する間にフローティングディフュージョン３８内部でも光電変換が起こり、リセットレベルＳrst を一定の状態に保持できない状態となる。この状態では、図７（２）に実線で示す画素信号電圧Ｖｘのように、画素信号電圧ＶｘのリセットレベルＳrst （Ｐ相レベル）が時間の経過とともに低下していく状態である。その結果、強い光が照射されているにも関わらずリセットレベルＳrst と信号レベルＳsig との差分で示される信号成分Ｖsig が小さくなる。信号成分Ｖsig は、Ｄ相レベルとＰ相レベルとの差分となるので、Ｐ相レベルが下がった分だけ信号成分Ｖsig が下がることとなるからである。このため、非常に明るいにも関わらず黒く見える黒化現象が生じる。

このような黒化現象が信号成分Ｖsig に現れることがないように、黒化現象を検知して信号成分Ｖsig の情報を補正することが行なわれる。一例として、信号レベルＳsig が飽和する領域にあるかもしくは飽和する領域直前であるか、あるいはリセットレベルＳrst が変化する領域にあるかによって入射光が非常に強いか否かを検出し、その検出結果に基づいて信号成分Ｖsig を取得する処理を行なうことに対する補正を行なう。

ここで、リセットレベルＳrst が変化する領域にあるかの判定は、図７（２）や図７Ａ（１）に示すように、Ｐ相レベルと判定レベルＶ_det1 との比較を行なうことでなされる。このように、Ｐ相で検知をかけるときには、リセットレベルＳrst の画素ばらつき成分やマージン（ΔＶ）を見込み、適切なリセットレベルＳrst からΔＶレベルの低い電位に判定レベルＶ_det1 を設定することとなる。このため、飽和レベルまで（光量Ｐ２まで）適正な信号として扱うことができる半面、図７（１）の光量Ｐ２〜Ｐ３間で示されるように、一旦黒沈みする現象が確認されてしまう。

一方、信号レベルＳsig が飽和する領域にあるかもしくは飽和する領域直前であるかの判定は、図７（２）や図７Ａ（２）に示すように、Ｄ相レベルと判定レベルＶ_det2 との比較を行なうことでなされる。

詳しくは、図８に示すように、Ｄ相の処理期間に入った直後の一定期間に制御信号SUNEN をアクティブＨとしておき、画素信号電圧ＶｘがリセットレベルＳrst から信号レベルＳsig に達するまでの遷移期間に参照信号SLP_SUN の判定レベルＶ_det2 を横切る時点を検知する。つまり、Ｄ相のＡＤ変換前に検知をかける。画素信号電圧Ｖｘが信号レベルＳsig に達する過程で判定レベルＶ_det2 と一致したとき比較部４０１の出力はＬレベルになる。このとき、制御信号SUNEN がアクティブＨにあるので、バッファ部４５０からの黒化判定信号SUNOUTがＨレベルになる。

信号成分Ｖsig が完全に飽和レベルとなる前に検知をかけるには、図７（２）や図７Ａ（２）に示すように、飽和レベルよりも判定レベルＶ_det2 の電位が高く、その結果、図７（１）のＶ_det2 で示すように、黒沈みとなることは原理的には起きない。ただし、Ｖ_det2 以上（光量Ｐ５以上）では適正な信号として扱うことができないことになり、ダイナミックレンジが狭くなる。

なお、本実施形態の黒化現象の判定動作では、先ず、図７（２）に示すように、参照信号SLP_SUN を画素信号電圧ＶｘのリセットレベルＳrst で初期化する点に特徴を有する。詳しくは、図５にて説明したように、参照信号SLP_SUN が初期値Ｖ_iniにある期間内で比較器リセット信号PSET_SUNをアクティブにして比較部４０１を初期化する。この動作は、電圧比較部２５２におけるＰ相の比較処理前に比較部３０１に対して比較器リセット信号PSET_ADCをアクティブにして比較部４０１を初期化する動作と同様の利点がある。

黒化現象の有無の判定時に、単位画素３ごとに画素リセット時のノイズパルスレベルやリセットレベルＳrst がばらついても、比較器リセット信号PSET_SUNをアクティブにすることで、ばらつきに追従して参照信号SLP_SUN （詳しくは初期値Ｖ_ini）の電位が自動的に比較部４０１に設定され、これにより、判定レベルＶ_detも画素リセット時のノイズパルスレベルやリセットレベルＳrst のばらつきに応じた電位に設定されることになる。よって、各カラム列の画素信号電圧Ｖｘにおけるリセット時のばらつきの影響を抑えることができる。この結果、黒化現象判定時時に、カラム列のばらつきを抑えることができる。結果、太陽光など、強い光が入射した際に、画面を均一に白飛びさせることができる。

図７（２）では、参照信号生成部４６０におけるアナログスイッチ４８２_2〜４８２_5の何れか１つのみオンさせて参照信号SLP_SUN を初期値Ｖ_iniからほぼ即時に判定レベルＶ_det2 に遷移させる例で示しているが、図８Ａに示すようにアナログスイッチ４８２_2〜４８２_5を高電位側から順番にオンさせて参照信号SLP_SUN を段階的に遷移させるようにしてもよい。

＜具体的な動作例＞
図８Ａを参照して、電圧比較部２５２、黒化検出部４００、データ保持制御部５００の動作概要を説明する。ここでは、カウンタ部２５４は、Ｐ相およびＤ相の何れもアップカウントモードでカウント処理するとともに、各相のカウント値（ｎビット）を個別にデジタル演算部２９へ転送する例、すなわち第３処理例のＡＤ変換処理を適用する例で示す。

先ず、処理サイクルの最初に、リセット信号 xSUNRSTをアクティブＬにして、ラッチ回路５１０をリセットする。こうすることでインバータ５１６の出力がＨレベルになる。その後、リセット信号 xSUNRSTをインアクティブＨにしておく。すなわち、Ｐ相レベルとＤ相レベルのＡＤ変換処理前に、ラッチ回路５１０でラッチされた状態をリセットするために、リセット信号 xSUNRSTを一時的にＬレベルにして解除する。

その後、参照信号SLP_SUN が初期値Ｖ_iniにある期間内で比較器リセット信号PSET_SUNをアクティブにして比較部４０１を初期化する。こうすることで、黒化現象の判定レベルＶ_detが各単位画素３のリセット状態に適したレベルに設定される。このため黒化現象の検知ばらつきを、回路的に防ぐことができる。

さらに、参照信号SLP_ADC がリセットレベルにある期間内で比較器リセット信号PSET_ADCをアクティブにして比較部３０１を初期化する。

この後、参照信号SLP_ADC を初期値から所定の傾きで変化させつつ、電圧比較部２５２にて、画素信号電圧ＶｘのＰ相レベル（リセットレベルＳrst ）と参照信号SLP_ADC とを比較する。比較処理開始当初は参照信号SLP_ADC の方がリセットレベルＳrst よりも電圧が高いので比較パルスCOMPはＨレベルである。黒化現象が生じていなければ、図中に点線で示す画素信号電圧Ｖｘのように、Ｐ相の比較処理（事実上のＡＤ変換処理）期間では、リセットレベルＳrst は一定であり、電圧比較部２５２はリセットレベルＳrst と参照信号SLP_ADC とが一致する時点を確実に検知でき、その検知時点で比較パルスCOMPをＬレベルに変化させる。

カウンタ部２５４は、たとえばカウントクロックＣＫ１を比較パルスCOMPで取得して、内部の計数回路（たとえばフリップフロップの縦続接続）に供給するようになっている。また、比較パルスCOMPに関わらず、各相のカウント動作有効期間が経過したとき、計数回路へのカウントクロックＣＫ１の供給を停止する。

たとえば、比較パルスCOMPがＨレベルの期間は、カウントクロックＣＫ１が計数回路に供給されるので、計数回路はカウントクロックＣＫ１の数を計数できるが、比較パルスCOMPがＬレベルになるとカウントクロックＣＫ１の供給が停止するので、計数処理を中止しその時点のカウント値を保持したままとなる。

これにより、カウンタ部２５４は、参照信号SLP_ADC の変化開始時点からカウント処理を開始し、比較パルスCOMPがＬレベルに変化したとき、その時点のカウント値Ｄrst_cnt を保持する。デジタル演算部２９へは、このときのカウント値Ｄrst_cnt がＰ相のＡＤ変換データとして転送される。

この後、Ｄ相の処理期間に入ると、参照信号SLP_ADC を初期値から所定の傾きで変化させつつ、電圧比較部２５２にて、画素信号電圧ＶｘのＤ相レベル（信号レベルＳsig ）と参照信号SLP_ADC とを比較する。比較処理開始当初は参照信号SLP_ADC の方が信号レベルＳsig よりも電圧が高いので比較パルスCOMPはＨレベルである。黒化現象が生じていなければ、図中に点線で示す画素信号電圧Ｖｘのように、Ｐ相の比較処理期間中一定レベルにあったリセットレベルＳrst に信号成分Ｖsig が重畳された信号レベルＳsig が現われる。電圧比較部２５２は信号レベルＳsig と参照信号SLP_ADC とが一致する時点を確実に検知でき、その検知時点で比較パルスCOMPをＬレベルに変化させる。カウンタ部２５４は、参照信号SLP_ADC の変化開始時点からカウント処理を開始し、比較パルスCOMPがＬレベルに変化したとき、その時点のカウント値Ｄsig_cnt を保持する。デジタル演算部２９へは、このときのカウント値Ｄsig_cnt がＤ相のＡＤ変換データとして転送される。

デジタル演算部２９では、Ｐ相のＡＤ変換データＤrst_cnt とＤ相のＡＤ変換データＤsig_cnt との差分処理により信号成分Ｖsig のＡＤ変換データＤsig ＝Ｄsig_cnt −Ｄrst_cnt を取得する。

一方、黒化現象が生じているときには、先ずＰ相の比較処理期間では、図中に実線で示す画素信号電圧Ｖｘのように、リセットレベルＳrst が時間とともに低下する。したがって、その低下の程度によっては、電圧比較部２５２はリセットレベルＳrst と参照信号SLP_ADC とが一致する時点を検知できるときもあれば検知できないときもある。図示した実線の例は、リセットレベルＳrst と参照信号SLP_ADC とが一致する時点を検知できない場合を示している。

電圧比較部２５２は、リセットレベルＳrst と参照信号SLP_ADC とが一致する時点を検知できたときには、その時点で比較パルスCOMPをＬレベルに変化させる。カウンタ部２５４は、参照信号SLP_ADC の変化開始時点からカウント処理を開始し、比較パルスCOMPがＬレベルに変化したとき、その時点のカウント値Ｄsig_cnt を保持する。デジタル演算部２９へは、このときのカウント値Ｄsig_cnt がＰ相のＡＤ変換データとして転送される。

また、電圧比較部２５２は、リセットレベルＳrst と参照信号SLP_ADC とが一致する時点を検知できないときには、Ｐ相の処理期間が経過しても比較パルスCOMPをＨレベルにしたままである。このとき、カウント動作有効期間が経過すると、カウンタ部２５４の計数回路へのカウントクロックＣＫ１の供給が停止される。これにより、カウンタ部２５４は、参照信号SLP_ADC の変化開始時点からカウント処理を開始し、Ｐ相のカウント動作有効期間が経過したとき、Ｐ相のカウント動作有効期間に相当するカウント値Ｄrst_cnt （＝Ｄrm）を保持する。デジタル演算部２９へは、このときのカウント値Ｄrst_cnt がＰ相のＡＤ変換データとして転送される。

この後、Ｄ相の処理期間に入ると、参照信号SLP_ADC を初期値から所定の傾きで変化させつつ、電圧比較部２５２にて、画素信号電圧ＶｘのＤ相レベル（信号レベルＳsig ）と参照信号SLP_ADC とを比較する。比較処理開始当初は参照信号SLP_ADC の方が信号レベルＳsig よりも電圧が高いので比較パルスCOMPはＨレベルである。黒化現象が生じている場合、図中に実線で示す画素信号電圧Ｖｘのように、Ｐ相の比較処理期間中漸次低下するリセットレベルＳrst の最終値に信号成分Ｖsig が重畳された信号レベルＳsig が現われる。電圧比較部２５２は信号レベルＳsig と参照信号SLP_ADC とが一致する時点を検知しようとするが、リセットレベルＳrst の最終値の低下の程度によっては、電圧比較部２５２は信号レベルＳsig と参照信号SLP_ADC とが一致する時点を検知できるときもあれば検知できないときもある。図示した実線の例は、信号レベルＳsig と参照信号SLP_ADC とが一致する時点を検知できない場合を示している。

電圧比較部２５２は、信号レベルＳsig と参照信号SLP_ADC とが一致する時点を検知できたときには、その時点で比較パルスCOMPをＬレベルに変化させる。カウンタ部２５４は、参照信号SLP_ADC の変化開始時点からカウント処理を開始し、比較パルスCOMPがＬレベルに変化したとき、その時点のカウント値Ｄsig_cnt を保持する。デジタル演算部２９へは、このときのカウント値Ｄsig_cnt がＤ相のＡＤ変換データとして転送される。

また、電圧比較部２５２は、信号レベルＳsig と参照信号SLP_ADC とが一致する時点を検知できないときには、Ｄ相の処理期間が経過しても比較パルスCOMPをＨレベルにしたままである。このとき、カウント動作有効期間が経過すると、カウンタ部２５４の計数回路へのカウントクロックＣＫ１の供給が停止される。これにより、カウンタ部２５４は、参照信号SLP_ADC の変化開始時点からカウント処理を開始し、Ｄ相のカウント動作有効期間が経過したとき、Ｄ相のカウント動作有効期間に相当するカウント値Ｄsig_cnt （＝Ｄsm）を保持する。デジタル演算部２９へは、このときのカウント値Ｄsig_cnt がＤ相のＡＤ変換データとして転送される。

デジタル演算部２９では、Ｐ相のＡＤ変換データＤrst_cnt とＤ相のＡＤ変換データＤsig_cnt との差分処理により信号成分Ｖsig のＡＤ変換データＤsig を取得しようとする。このとき、前述の説明から理解されるように、Ｐ相処理期間における黒化現象時の電位低下の程度によって、Ｐ相のＡＤ変換データＤrst_cnt やＤ相のＡＤ変換データＤsig_cnt は、それぞれ２種類の値を採り得る。このため、このままでは、デジタル演算部２９における差分処理により得られる信号成分Ｖsig のＡＤ変換データＤsig は、４（＝２×２）種類の値を採り得ることになる。

一方、電圧比較部２５２とカウンタ部２５４とによるＡＤ変換処理（比較処理およびカウント処理）と並行して、黒化検出部４００では黒化現象の存在を判定している。黒化検出部４００は、高光量撮像条件である黒化現象が発生していることを検知すると黒化判定信号SUNOUTをＨレベルにする。

たとえば、黒化現象が生じる場合には、黒化検出部４００の比較部４０１は、Ｄ相処理期間に入って画素信号電圧Ｖｘが信号レベルＳsig に遷移する過程で参照信号SLP_SUN の判定レベルＶ_detと一致する時点を検知する。Ｄ相のＡＤ変換処理前に黒化現象の検知をかけるのである。比較部４０１は、一致する時点を検知すると出力をＬレベルに変化させる。このＬレベルに変化した情報は、バッファ部４５０の一方の端子に通知される。

このとき、バッファ部４５０の他方の端子に供給されている制御信号SUNEN が当初はＬレベルにあるので、バッファ部４５０の出力である黒化検出情報SUNOUTは比較部４０１の出力（Ｌ／Ｈ）に関わらずＬレベルのままである。そして、制御信号SUNEN がＨレベルに切り替るタイミングに同期して、バッファ部４５０は黒化検出情報SUNOUTをＨレベルにする。

黒化検出情報SUNOUTがＨレベルになると、データ保持制御部５００のラッチ回路５１０の出力がＬレベルに維持されるので、比較出力COMPに代わる制御信号ＶCOは、電圧比較部２５２の比較パルスCOMPに関わらず、Ｈレベルに固定される。つまり、データ保持制御部５００は、制御信号ＶCOを、比較動作開始前の論理状態に固定する。

したがって、カウンタ部２５４を、比較パルスCOMPではなく制御信号ＶCOでカウントクロックＣＫ１を取得して、内部の計数回路（たとえばフリップフロップの縦続接続）に供給するように構成すれば、先ず、黒化現象が生じないときには、Ｐ相およびＤ相の何れも比較パルスCOMPと実質的に同じタイミングで各相のＡＤ変換値に相当するカウント値Ｄrst_cnt ，Ｄsig_cnt を保持できる。

また、黒化現象が生じたときに、先ずＰ相処理で、電圧比較部２５２がリセットレベルＳrst と参照信号SLP_ADC とが一致する時点を検知できたときには、比較パルスCOMPと実質的に同じタイミングでＡＤ変換値に相当するカウント値Ｄrst_cnt を保持できる。電圧比較部２５２がリセットレベルＳrst と参照信号SLP_ADC とが一致する時点を検知できないときには、Ｐ相のカウント動作有効期間に対応するカウント値Ｄrst_cnt （＝Ｄrm）を保持する。

これに対して、Ｄ相処理では、黒化検出部４００が黒化現象を検知することで、電圧比較部２５２の比較パルスCOMPに関わらず制御信号ＶCOがＨレベルに固定されるため、電圧比較部２５２が信号レベルＳsig と参照信号SLP_ADC とが一致する時点を検知できるか否かに関わらず、カウンタ部２５４は、Ｄ相のカウント動作有効期間に対応するカウント値Ｄsig_cnt （＝Ｄsm）を保持することになる。

これにより、デジタル演算部２９での差分処理により得られる信号成分Ｖsig のＡＤ変換データＤsig は、２（＝２×１）種類の値を採り得ることになる。したがって、依然として、黒化検出時に使用すべき画素データが安定しない。

ここで、本実施形態では、Ｄ相のＡＤ変換処理前に黒化現象判定処理を行ない黒化現象の有無を特定しておくので、電圧比較部２５２とカウンタ部２５４にてＰ相のＡＤ変換処理を行なったときには、信号レベルＳsig のＡＤ変換データは、前述のように、必ず、Ｄ相のカウント動作有効期間に対応するカウント値Ｄsig_cnt （＝Ｄsm）となる。Ｄsmは飽和レベル相当であるので、このＤsm（最大カウント数）を黒化現象が検知されたときの補正データとして使用することが考えられる。

このため、データ保持制御部５００は、撮像条件判定部の一例である黒化検出部４００が高光量撮像条件であると判定したことを条件として、電圧比較部２５２による比較出力（比較パルスCOMP）に代わる制御信号ＶCOを比較開始前と同じ状態に修正し、この修正後の比較結果で規定されるカウント動作有効期間でカウンタ部２５４にてカウント処理を行ないカウント値を保持し、カウンタ部２５４にて保持されたカウント値を使用して所定の補正を行なうように制御する。

たとえば、データ保持制御部５００は、制御信号ＶCOをデジタル演算部２９に通知することで、デジタル演算部２９における差分処理の実行を制御する構成にする。デジタル演算部２９は、カウント値Ｄsig_cnt を受け取ったときに制御信号ＶCOがＬレベルのとき（黒化現象が検知されないとき）にはカウント値Ｄrst_cnt とカウント値Ｄsig_cnt との差分処理を行なうが、カウント値Ｄsig_cnt を受け取ったときに制御信号ＶCOがＨレベルのとき（黒化現象が検知されたとき）にはカウント値Ｄsig_cnt を補正データとして使う。

このように、黒化現象が検知されたときには、デジタル演算部２９における差分処理を行なわずにＤ相のカウント値Ｄrst_cnt を使用することにすれば、黒化検出時の画素データをＤ相のカウント動作有効期間に対応するカウント値Ｄrst_cnt （＝Ｄsm）に確実にすることができ、黒化現象が生じている部分を白表示にすることができる。

太陽光のような非常に強い光が単位画素３の電荷生成部３２に入射したとしても、デジタル演算部２９での補正処理後の画素データレベルが白レベルとなるために、最も明るい部分が黒く沈んでしまう黒化現象を回避することができる。

なお、ここでは、Ｄ相での黒化現象判定を行なう場合に、黒化現象が検知されたときに差分処理を行なわずに、黒化現象が検知されたときの画素データ（補正データ）として、制御信号ＶCO下のＤ相でのＡＤ変換結果、すなわちＤ相のカウント動作有効期間に対応するカウント値Ｄrst_cnt （＝Ｄsm）を使用する例を示したが、このことは必須ではない。たとえば、その他の飽和レベル相当の予め決められたレベルに変換（補正）するようにしてもよい。

また、図８Ａでは、Ｐ相およびＤ相の何れもアップカウントモードでカウント処理するとともに、各相のカウント値を個別にデジタル演算部２９へ転送する場合における黒化現象検知時の補正データの取扱いについて説明したが、黒化現象が発生している状態のデータが出力回路２８に転送されないように制御するに当たって、どのような制御を行なうか、またどのようにして補正データを生成するかは、カラムＡＤ回路２５０にて差分処理を行なう構成であるのか否かや、第１〜第３処理例の何れをＡＤ変換処理として適用するかなどに応じて、その他の態様を取り得る。

次に、その変形例について説明する。なお、特段の断りがない限り、各変形例は、比較パルスCOMPに代わる制御信号ＶCO下でＡＤ変換処理（特にカウント処理）を行なうものとする。

＜画素データの補正処理：変形例１＞
たとえば、カラムＡＤ回路２５０にて差分処理を行なうとともに、第１処理例のＡＤ変換処理を適用する場合（変形例１）であれば、Ｄ相の処理時に、Ｐ相の読出しおよびＡＤ変換時に取得されたリセットレベルＳrst のデジタル値Ｄrst からＰ相とは逆のモードでカウント処理を開始するのではなく、Ｄ相のカウント処理前に、初期値“０”にリセットしてからカウントを開始するようにすればよい。こうすることで、Ｄ相の処理後にカウンタ部２５４に保持されるカウント値は、Ｄ相のカウント動作有効期間に対応する最大カウント数Ｄsmとなり、黒化現象検知時の補正データとして出力回路２８に転送される。

＜画素データの補正処理：変形例２＞
また、カラムＡＤ回路２５０にて差分処理を行なうとともに、第２処理例のＡＤ変換処理を適用する場合（変形例２）には、Ｐ相およびＤ相の何れか一方は参照信号SLP_ADC と画素信号電圧Ｖｘが同一になった時点からその回の最大ＡＤ変換期間に到達する時点までの期間でカウント処理を行なう点を考慮する必要がある。比較パルスCOMPに代わる制御信号ＶCO下でＡＤ変換処理（特にカウント処理）を行なうものとする場合、黒化現象が検知されると制御信号ＶCOがＨレベルに固定され、結果、参照信号SLP_ADC と画素信号電圧Ｖｘが同一になった時点からその回の最大ＡＤ変換期間に到達する時点までの期間（カウント動作有効期間）でカウント処理を行なうことができなくなるからである。

ここで、第２処理例は、詳細には、図３に示した原理（第１例）と図３Ａに示した原理（第２例）とがある。このうち、第１例は、Ｄ相の処理は、事実上、第１処理例のＡＤ変換処理を適用する場合と同じである。したがって、第２処理例の第１例のＡＤ変換処理を適用する場合には、Ｄ相の処理時に、Ｐ相の読出しおよびＡＤ変換時に取得されたリセットレベルＳrst のデジタル値Ｄrst からＰ相とは逆のモードでカウント処理を開始するのではなく、Ｄ相のカウント処理前に、初期値“０”にリセットしてからカウントを開始するようにすればよい。こうすることで、Ｄ相の処理後にカウンタ部２５４に保持されるカウント値は、Ｄ相のカウント動作有効期間に対応する最大カウント数Ｄsmとなり、これが黒化現象検知時の補正データとして出力回路２８に転送される。

一方、第２例は、Ｄ相の処理時に参照信号SLP_ADC と画素信号電圧Ｖｘが同一になった時点からその回の最大ＡＤ変換期間に到達する時点までの期間でカウント処理を行なおうとするので、このままでは、実際にはＤ相の処理時にカウント処理がなされずに、結果、Ｐ相の読出しおよびＡＤ変換時に取得されたリセットレベルＳrst のデジタル値Ｄrst がＤ相の処理後にカウンタ部２５４に保持されてしまう。

このため、第２処理例の第２例のＡＤ変換処理を適用する場合には、Ｄ相の処理時に、カウント動作有効期間を、参照信号SLP_ADC が初期値SLP_ini から変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘ（信号レベルＳsig ）が同一になるまでの期間となるようにする。これは、カウント位相切替部２６０にて制御できる。

このため、データ保持制御部５００は、制御信号ＶCOをカウント位相切替部２６０に通知することで、カウント位相切替部２６０におけるカウント動作有効期間の設定処理の実行を制御する構成にする。カウント位相切替部２６０は、制御信号ＶCOがＬレベルのとき（黒化現象が検知されないとき）には通常のカウント動作有効期間の設定処理を行なうが、制御信号ＶCOがＨレベルのとき（黒化現象が検知されたとき）には、Ｄ相の処理時に、カウント動作有効期間を、参照信号SLP_ADC が初期値SLP_ini から変化を開始した時点から参照信号SLP_ADC と画素信号電圧Ｖｘ（信号レベルＳsig ）が同一になるまでの期間となるようにする。

こうすることで、カウントモードが異なるものの、事実上、第１処理例のＡＤ変換処理や第２処理例の第１例のＡＤ変換処理を適用する場合と同じになる。したがって、Ｄ相のカウント処理前に、初期値“０”にリセットしてからカウントを開始するようにすればよい。こうすることで、Ｄ相の処理後にカウンタ部２５４に保持されるカウント値は、Ｄ相のカウント動作有効期間に対応する最大カウント数Ｄsmとなり、これが黒化現象検知時の補正データとして出力回路２８に転送される。

＜具体的な動作例の変形例＞
図９は、黒化現象の発生の有無を画素信号電圧ＶｘのＰ相レベル（つまりリセットレベルＳrst ）で判定する場合の信号タイミング例を示す図であり、具体的な動作例の変形例を説明するものである。ここで、カウンタ部２５４は、Ｐ相およびＤ相の何れもアップカウントモードでカウント処理するとともに、各相のカウント値（ｎビット）を個別にデジタル演算部２９へ転送する例、すなわち第３処理例のＡＤ変換処理を適用する例で示す。

図７〜図８Ａでの説明において、本実施形態では、黒化現象の判定動作時に、参照信号SLP_SUN を画素信号電圧ＶｘのリセットレベルＳrst で初期化する点に特徴がある旨を示した。この仕組みは、Ｄ相処理時に黒化現象を判定する場合に限らず、Ｐ相処理時に黒化現象を判定する場合にも適用できる。この具体的な動作例の変形例は、この点を示したものである。

図９では、参照信号生成部４６０におけるアナログスイッチ４８２_2〜４８２_5を高電位側から順番にオンさせて参照信号SLP_SUN を段階的に遷移させる例で示しているが、アナログスイッチ４８２_2〜４８２_5の何れか１つのみオンさせて参照信号SLP_SUN を初期値Ｖ_iniからほぼ即時に判定レベルＶ_det2 に遷移させるようにしてもよい。

Ｐ相処理時に黒化現象が黒化検出部４００により検知され黒化検出情報SUNOUTがＨレベルになると、データ保持制御部５００は、比較出力COMPに代わる制御信号ＶCOを、電圧比較部２５２の比較パルスCOMPに関わらず、比較動作開始前の論理状態と同じＨレベルに固定する。

このため、Ｐ相処理およびＤ相処理の何れにおいても、電圧比較部２５２がリセットレベルＳrst や信号レベルＳsig と参照信号SLP_ADC とが一致する時点を検知できるか否かに関わらず、カウンタ部２５４は、Ｐ相のカウント動作有効期間に対応するカウント値Ｄrst_cnt （＝Ｄrm）と、Ｄ相のカウント動作有効期間に対応するカウント値Ｄsig_cnt （＝Ｄsm）をそれぞれのＡＤ変換データとして保持することになる。

これらのＡＤ変換データＤrm（Ｐ相処理の最大カウント数），Ｄsm（Ｄ相処理の最大カウント数）がデジタル演算部２９に転送される。これにより、デジタル演算部２９での差分処理により得られる信号成分Ｖsig のＡＤ変換データＤsig は、確実に、“Ｄsm−Ｄrm”の１種類の値を採り得ることになる。したがって、“Ｄsm−Ｄrm”を黒化検出時の補正データとして使うだけで、黒化検出時の画素データが安定する。“Ｄsm−Ｄrm”は概ね飽和レベルと考えてよく、黒化現象が生じている部分を白表示にすることができる。

太陽光のような非常に強い光が単位画素３の電荷生成部３２に入射したとしても、デジタル演算部２９での補正処理後の画素データレベルが白レベルとなるために、最も明るい部分が黒く沈んでしまう黒化現象を回避することができる。

なお、ここでは、Ｐ相での黒化現象判定を行なう場合に、黒化現象が検知されたときの画素データ（補正データ）として、“Ｄsm−Ｄrm”を使用する例を示したが、このことは必須ではない。たとえば、その他の飽和レベル相当の予め決められたレベルに変換（補正）するようにしてもよい。

また、図９では、Ｐ相およびＤ相の何れもアップカウントモードでカウント処理するとともに、各相のカウント値を個別にデジタル演算部２９へ転送する場合における黒化現象検知時の補正データの取扱いについて説明したが、黒化現象が発生している状態のデータが出力回路２８に転送されないように制御するに当たって、どのような制御を行なうか、またどのようにして補正データを生成するかは、カラムＡＤ回路２５０にて差分処理を行なう構成であるのか否かや、第１〜第３処理例の何れをＡＤ変換処理として適用するかなどに応じて、その他の態様を取り得る。この点は、Ｄ相での黒化現象判定を行なう場合と共通する。その対処方法については詳細な説明を割愛するが、Ｄ相での黒化現象判定を行なう場合における画素データの補正処理の各変形例で留意した事項について同様に留意した処理を行なえばよい。

＜撮像装置＞
図１０は、前述の固体撮像装置１と同様の仕組みを利用した物理情報取得装置の一例である撮像装置の概略構成を示す図である。この撮像装置８は、可視光カラー画像を得る撮像装置になっている。前述した固体撮像装置１の仕組みは固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置としても、黒化現象の判定時に画素リセット時の画素信号電圧の画素ごとのばらつきの影響を抑制することのできる仕組みを実現できるようになる。

この際、たとえば参照信号比較型ＡＤ変換を実行するための参照信号SLP_ADC や黒化現象判定用の参照信号SLP_SUN の生成あるいは黒化現象判定用の比較部に対する初期化の制御は、外部の主制御部において、制御用の指示情報を通信・タイミング制御部２０に対するデータ設定で任意に指定できるようにする。

具体的には、撮像装置８は、蛍光灯や太陽光などの照明下にある被写体Ｚの像を担持する光Ｌを撮像装置側に導光して結像させる撮影レンズ８０２と、光学ローパスフィルタ８０４と、たとえばＲ，Ｇ，Ｂの色フィルタがベイヤー配列とされている色フィルタ群８１２と、画素アレイ部１０と、画素アレイ部１０を駆動する駆動制御部７と、画素アレイ部１０から出力される画素信号の動作電流を制御する読出電流制御部２４と、画素アレイ部１０から出力された画素信号に対してＣＤＳ処理やＡＤ変換処理などを施すカラム処理部２６と、カラム処理部２６に参照信号SLP_ADC を供給する参照信号生成部２７と、カラム処理部２６から出力された撮像信号を処理するカメラ信号処理部８１０を備えている。図中に点線で示しように、光学ローパスフィルタ８０４と合わせて、赤外光成分を低減させる赤外光カットフィルタ８０５を設けることもできる。

加えて、撮像装置８は、黒化現象を判定する黒化検出部４００と、黒化検出部４００に参照信号SLP_SUN を供給する参照信号生成部４６０と、黒化検出部４００からの黒化検出情報SUNOUTに基づきＡＤ変換用の比較出力を調整することで、カメラ信号処理部８１０への出力信号が、高光量撮像条件に起因する弊害が抑制されたものとなるように所定の補正を行なうように制御するデータ保持制御部５００を備えている。カラム処理部２６の後段に設けられたカメラ信号処理部８１０は、撮像信号処理部８２０と、撮像装置８の全体を制御する主制御部として機能するカメラ制御部９００とを有する。

撮像信号処理部８２０は、色フィルタとして原色フィルタ以外のものが使用されているときにカラム処理部２６のＡＤ変換機能部から供給されるデジタル撮像信号をＲ（赤），Ｇ（緑），Ｂ（青）の原色信号に分離する原色分離機能を具備した信号分離部８２２と、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて色信号Ｃに関しての信号処理を行なう色信号処理部８３０とを有する。また撮像信号処理部８２０は、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて輝度信号Ｙに関しての信号処理を行なう輝度信号処理部８４０と、輝度信号Ｙ／色信号Ｃに基づいて映像信号ＶＤを生成するエンコーダ部８６０とを有する。

色信号処理部８３０は、図示を割愛するが、たとえば、ホワイトバランスアンプ、ガンマ補正部、色差マトリクス部などを有する。輝度信号処理部８４０は、図示を割愛するが、たとえば、信号分離部８２２の原色分離機能部から供給される原色信号に基づいて比較的周波数が高い成分までをも含む輝度信号ＹＨを生成する高周波輝度信号生成部と、ホワイトバランスアンプから供給されるホワイトバランスが調整された原色信号に基づいて比較的周波数が低い成分のみを含む輝度信号ＹＬを生成する低周波輝度信号生成部と、２種類の輝度信号ＹＨ，ＹＬに基づいて輝度信号Ｙを生成しエンコーダ部８６０に供給する輝度信号生成部とを有する。

エンコーダ部８６０は、色信号副搬送波に対応するデジタル信号で色差信号Ｒ−Ｙ，Ｂ−Ｙをデジタル変調した後、輝度信号処理部８４０にて生成された輝度信号Ｙと合成して、デジタル映像信号ＶＤ（＝Ｙ＋Ｓ＋Ｃ；Ｓは同期信号、Ｃはクロマ信号）に変換する。エンコーダ部８６０から出力されたデジタル映像信号ＶＤは、さらに後段の図示を割愛したカメラ信号出力部に供給され、モニター出力や記録メディアへのデータ記録などに供される。この際、必要に応じて、ＤＡ変換によってデジタル映像信号ＶＤがアナログ映像信号Ｖに変換される。

本実施形態のカメラ制御部９００は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣＰＵ（Central Processing Unit ）を代表例とする電子計算機の中枢をなすマイクロプロセッサ（microprocessor）９０２と、読出専用の記憶部であるＲＯＭ（Read Only Memory）９０４、随時書込みおよび読出しが可能であるとともに揮発性の記憶部の一例であるＲＡＭ（Random Access Memory）９０６と、図示を割愛したその他の周辺部材を有している。マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６を纏めて、マイクロコンピュータ（microcomputer ）とも称する。

“揮発性の記憶部”とは、装置の電源がオフされた場合には、記憶内容を消滅してしまう形態の記憶部を意味する。“不揮発性の記憶部”とは、装置のメイン電源がオフされた場合でも、記憶内容を保持し続ける形態の記憶部を意味する。記憶内容を保持し続けることができるものであればよく、半導体製のメモリ素子自体が不揮発性を有するものに限らず、バックアップ電源を備えることで、揮発性のメモリ素子を“不揮発性”を呈するように構成するものであってもよい。また、半導体製のメモリ素子により構成することに限らず、磁気ディスクや光ディスクなどの媒体を利用して構成してもよい。たとえば、ハードディスク装置を不揮発性の記憶部として利用できる。また、ＣＤ−ＲＯＭなどの記録媒体から情報を読み出す構成を採ることでも不揮発性の記憶部として利用できる。

カメラ制御部９００は、システム全体を制御するものであり、特に黒化現象の判定時に画素リセット時の画素信号電圧の画素ごとのばらつきの影響を抑制する処理との関係においては、参照信号SLP_SUN の生成の制御、並びに黒化現象判定用の比較部に対する初期化の制御のための各種の制御パルスのオン／オフタイミングや設定値を調整する機能を有している。ＲＯＭ９０４にはカメラ制御部９００の制御プログラムなどが格納されているが、特に本例では、カメラ制御部９００によって、各種の制御パルスのオン／オフタイミングを設定するためのプログラムが格納されている。ＲＡＭ９０６にはカメラ制御部９００が各種処理を行なうためのデータなどが格納されている。

また、カメラ制御部９００は、メモリカードなどの記録媒体９２４を挿脱可能に構成し、またインターネットなどの通信網との接続が可能に構成している。たとえば、カメラ制御部９００は、マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６の他に、メモリ読出部９０７および通信Ｉ／Ｆ（インタフェース）９０８を備える。

記録媒体９２４は、たとえば、マイクロプロセッサ９０２にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部８４０からの輝度系信号に基づく測光データＤＬの収束範囲や露光制御処理（電子シャッタ制御を含む）、参照信号SLP_SUN の生成の制御、並びに黒化現象判定用の比較部に対する初期化の制御のための各種の制御パルスのオン／オフタイミングの設定値などの様々なデータを登録するなどのために利用される。

メモリ読出部９０７は、記録媒体９２４から読み出したデータをＲＡＭ９０６に格納（インストール）する。通信Ｉ／Ｆ９０８は、インターネットなどの通信網との間の通信データの受け渡しを仲介する。

なお、このような撮像装置８は、駆動制御部７およびカラム処理部２６を、画素アレイ部１０と別体にしてモジュール状のもので示しているが、固体撮像装置１について述べたように、これらが画素アレイ部１０と同一の半導体基板上に一体的に形成されたワンチップものの固体撮像装置１を利用してもよいのは言うまでもない。また、図では、画素アレイ部１０や駆動制御部７やカラム処理部２６や参照信号生成部２７やカメラ信号処理部８１０、並びに黒化現象判定およびデータ補正に関わる黒化検出部４００、参照信号生成部４６０、データ保持制御部５００の他に、撮影レンズ８０２、光学ローパスフィルタ８０４、あるいは赤外光カットフィルタ８０５などの光学系をも含む状態で、撮像装置８を示しており、この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。

ここで、前述の固体撮像装置１におけるモジュールとの関係においては、図示のように、画素アレイ部１０（撮像部）と、ＡＤ変換機能や差分（ＣＤＳ）処理機能を具備したカラム処理部２６などの画素アレイ部１０側と密接に関連した信号処理部（カラム処理部２６の後段のカメラ信号処理部は除く）並びに黒化現象判定およびデータ補正に関わる機能部が纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１の後段に、残りの信号処理部であるカメラ信号処理部８１０を設けて撮像装置８の全体を構成するようにしてもよい。

または、図示を割愛するが、画素アレイ部１０と撮影レンズ８０２などの光学系とが纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１に加えて、カメラ信号処理部８１０をもモジュール内に設けて、撮像装置８の全体を構成するようにしてもよい。また、固体撮像装置１におけるモジュールの形態として、カメラ信号処理部２００に相当するカメラ信号処理部８１０を含めてもよく、この場合には、事実上、固体撮像装置１と撮像装置８とが同一のものと見なすこともできる。このような撮像装置８は、「撮像」を行なうための、たとえば、カメラや撮像機能を有する携帯機器として提供される。なお、「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。

このような構成の撮像装置８においては、前述の固体撮像装置１の全ての機能を包含して構成されており、前述の固体撮像装置１の基本的な構成および動作と同様とすることができ、黒化現象判定時に単位画素のそれぞれに適した判定レベルに設定する初期化を行なう仕組みや、黒化現象検出時にＡＤ変換用の比較部からの比較出力を比較開始前の状態に固定する仕組みを実現できるようになる。

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

たとえば、画素リセット時の画素信号電圧Ｖｘに応じて黒化現象の判定レベルＶ_detを調整するべく、画素信号電圧Ｖｘと参照信号SLP_SUN をそれぞれ容量結合で比較部４０１へ入力するようにし、参照信号SLP_SUN が初期値レベルＶ_iniにあるときに入出力間をショートして初期値レベルＶ_iniと画素リセット時の画素信号電圧Ｖｘとを揃える初期化動作を行なうようにしていたが、このような動作に限定されない。画素リセットによる画素信号電圧が単位画素ごとにばらついても、その影響を緩和し得るように、単位画素のそれぞれに適した判定レベルに設定する仕組みのものであればどのようなものでもよい。

たとえば、画素リセット時の画素信号電圧Ｖｘを単位画素３ごとに測定する機能部と、その測定結果に基づき、単位画素３ごとに判定レベルＶ_detを調整する機能部とを設けてもよい。

本発明に係る固体撮像装置の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図の第１実施形態を示す図である。 本発明に係る固体撮像装置の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図の第２実施形態を示す図である。 カラムＡＤ変換処理の第１処理例の動作を説明するためのタイミングチャートである。 第２処理例のカラムＡＤ変換処理の動作原理の第１例を説明する図である。 第２処理例のカラムＡＤ変換処理の動作原理の第２例を説明する図である。 黒化現象検出用の参照信号を生成する参照信号生成部の一構成例を示す図である。 参照信号生成部で生成される参照信号の一例を示す図である。 ＡＤ変換用の電圧比較部と黒化検出部とデータ保持制御部の関係を説明する図である。 黒化検出部の比較部の構成例を示す概略回路図である。 ＡＤ変換用の電圧比較部の比較部の構成例を示す概略回路図である。 黒化現象の発生の有無を画素信号電圧のＰ相レベルで判定する場合とＤ相レベルで判定する場合の違いを説明する図（その１）である。 黒化現象の発生の有無を画素信号電圧のＰ相レベルで判定する場合とＤ相レベルで判定する場合の違いを説明する図（その２）である。 黒化現象の発生の有無を画素信号電圧のＤ相レベルで判定する場合の信号タイミング例を示す図（その１）である。 黒化現象の発生の有無を画素信号電圧のＤ相レベルで判定する場合の信号タイミング例を示す図（その２）である。 黒化現象の発生の有無を画素信号電圧のＰ相レベルで判定する場合の信号タイミング例を示す図である。 固体撮像装置と同様の仕組みを利用した物理情報取得装置の一例である撮像装置の概略構成を示す図である。

符号の説明

１…固体撮像装置、１０…画素アレイ部、１２…水平走査部、１４…垂直走査部、１５…行制御線、１８…水平信号線、１９…垂直信号線、２０…通信・タイミング制御部、２３…クロック変換部、２４…読出電流制御部、２５０…カラムＡＤ回路、２５２…電圧比較部、２５３…カウント動作制御部、２５４…カウンタ部、２５６…データ記憶部、２５８…スイッチ、２６…カラム処理部、２６０…カウント位相切替部、２７…参照信号生成部、２７ａ…ＤＡ変換回路、２８…出力回路、２９…デジタル演算部、３…単位画素、３０１…比較部、３２…電荷生成部、３５０…バッファ部、４００…黒化検出部、４０１…比較部、４５０…バッファ部、４６０…参照信号生成部、４７０…抵抗回路、４８０…スイッチ部、５…画素信号生成部、５００…データ保持制御部、５１０…ラッチ回路、７…駆動制御部、８…撮像装置、９００…カメラ制御部

Claims (6)

1. 電荷生成部および当該電荷生成部で生成された電荷に応じた処理対象信号を出力する出力トランジスタを含む単位画素が複数配置されてなる画素アレイ部と、
   前記単位画素のそれぞれに適した判定レベルと前記単位画素から出力された処理対象信号とを比較することで、飽和レベルを与える光量よりも強い高光量の情報が前記電荷生成部に入射された高光量撮像条件であるか否かを判定する撮像条件判定部と、
   前記撮像条件判定部が前記高光量撮像条件であると判定したことを条件として、前記単位画素から出力された処理対象信号に基づく出力信号が、前記高光量撮像条件に起因する弊害が抑制されたものとなるように、出力信号の補正を行なうように制御する制御部と
   を備えたことを特徴とする固体撮像装置。
2. 前記高光量撮像条件であるか否かを判定するための初期値および前記判定レベルを時系列で有する参照信号を生成する参照信号生成部をさらに備え、
   前記撮像条件判定部は、前記参照信号生成部で生成された前記参照信号と前記単位画素から出力された信号とを比較する比較部を具備し、前記参照信号が前記初期値の期間に前記比較部を前記処理対象信号を読み出す動作基準値にリセットすることで前記単位画素のそれぞれに適した前記判定レベルが設定されるようにし、この後に、前記参照信号が前記判定レベルの期間に前記比較処理を行なう
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記単位画素から出力される処理対象信号は、画素リセットによる基準成分と前記電荷生成部により生成された電荷に応じた信号成分を時系列で表すものであり、
   前記撮像条件判定部は、前記基準成分について前記比較処理を行なう前に前記比較部に対する前記リセットの処理を行ない前記比較部に前記判定レベルを供給して前記基準成分との前記比較処理を行ない、前記信号成分について前記比較処理の前には前記比較部に対する前記リセットの処理を行なわずに、前記比較部に前記判定レベルを供給して前記信号成分との前記比較処理を行なう
   ことを特徴とする請求項２に記載の固体撮像装置。
4. 前記比較部は、前記処理対象信号が容量結合で入力される入力端子および出力端子を有する第１のトランジスタと、前記参照信号が容量結合で入力される入力端子および出力端子を有する第２のトランジスタとが差動対を構成するように接続された差動トランジスタ対部と、前記トランジスタの前記入力端子と前記出力端子とを接続可能に構成された前記リセットを行なう動作点リセット部とを備え、
   前記基準成分について前記比較処理を行なう際には、前記トランジスタの前記入力端子と前記出力端子とを一時的に接続するよう前記動作点リセット部を制御することで前記リセットを行なう
   ことを特徴とする請求項３に記載の固体撮像装置。
5. 前記単位画素から出力されるアナログの処理対象信号について、デジタルデータに変換するための漸次値の変化するＡＤ変換用の参照信号と前記処理対象信号を比較する第２の比較部および指定されたカウント動作有効期間にてカウント処理を行ない、カウント処理が完了した時点のカウント値を保持するカウンタ部を具備し、処理対象信号のデジタルデータを取得するＡＤ変換部を備え、
   前記制御部は、前記撮像条件判定部が前記高光量撮像条件であると判定したことを条件として、前記第２の比較部による比較出力を比較開始前と同じ状態に修正し、この修正後の比較結果で規定されるカウント動作有効期間で前記カウンタ部にてカウント処理を行ないカウント値を保持し、前記カウンタ部にて保持されたカウント値を使用して前記出力信号の補正を行なうように制御する
   ことを特徴とする請求項１に記載の固体撮像装置。
6. 電荷生成部および当該電荷生成部で生成された電荷に応じた処理対象信号を出力する出力トランジスタを含む単位画素が複数配置されてなる画素アレイ部と、
   前記単位画素のそれぞれに適した判定レベルと前記単位画素から出力された処理対象信号とを比較することで、飽和レベルを与える光量よりも強い高光量の情報が前記電荷生成部に入射された高光量撮像条件であるか否かを判定する撮像条件判定部と、
   前記撮像条件判定部が前記高光量撮像条件であると判定したことを条件として、前記単位画素から出力された処理対象信号に基づく出力信号が、前記高光量撮像条件に起因する弊害が抑制されたものとなるように、出力信号の補正を行なうように制御する制御部と、
   前記制御部を制御する主制御部と
   を備えたことを特徴とする撮像装置。

Images