KR20220016414A - 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 - Google Patents
이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 Download PDFInfo
- Publication number
- KR20220016414A KR20220016414A KR1020200096174A KR20200096174A KR20220016414A KR 20220016414 A KR20220016414 A KR 20220016414A KR 1020200096174 A KR1020200096174 A KR 1020200096174A KR 20200096174 A KR20200096174 A KR 20200096174A KR 20220016414 A KR20220016414 A KR 20220016414A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- amplifier
- signal
- output
- transistor
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title claims abstract description 7
- 238000000926 separation method Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 33
- 230000004044 response Effects 0.000 claims description 25
- 230000015654 memory Effects 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000005070 sampling Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 47
- 230000000875 corresponding effect Effects 0.000 description 30
- 101100462365 Aspergillus niger (strain CBS 513.88 / FGSC A1513) otaA gene Proteins 0.000 description 28
- 101100462367 Aspergillus niger (strain CBS 513.88 / FGSC A1513) otaB gene Proteins 0.000 description 27
- 238000006243 chemical reaction Methods 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 17
- 238000012546 transfer Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 11
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 9
- 101150070760 cgs1 gene Proteins 0.000 description 6
- 230000002596 correlated effect Effects 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 5
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 4
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 4
- 101150008586 cgs2 gene Proteins 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- PBGKNXWGYQPUJK-UHFFFAOYSA-N 4-chloro-2-nitroaniline Chemical compound NC1=CC=C(Cl)C=C1[N+]([O-])=O PBGKNXWGYQPUJK-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 101100439298 Caenorhabditis elegans cgt-2 gene Proteins 0.000 description 2
- 101100383242 Candida albicans (strain SC5314 / ATCC MYA-2876) HSX11 gene Proteins 0.000 description 2
- 101100290381 Candida albicans CGT1 gene Proteins 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100350187 Caenorhabditis elegans odd-2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H04N5/378—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H04N5/3692—
-
- H04N5/37455—
-
- H04N5/3765—
-
- H04N9/0455—
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명의 이미지 센서는, 제 1 컬럼 라인으로부터 수신된 제 1 전압 신호와 램프 신호를 비교 및 증폭하는 제 1 증폭기, 상기 제 1 증폭기의 출력을 증폭하는 제 2 증폭기, 제 2 컬럼 라인으로부터 수신된 제 2 전압 신호와 램프 신호를 비교 및 증폭하는 제 3 증폭기, 및 상기 제 3 증폭기의 출력을 증폭하는 제 4 증폭기를 포함하고, 상기 제 2 증폭기 및 상기 제 4 증폭기는 더미 스위치 제어 분리를 통하여 서로 다른 시점에서 디시젼 신호를 출력하는 것을 특징으로 한다.
Description
본 발명은 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법에 관한 것이다.
일반적으로, 이미지 센서(image sensor)는 대상물의 2차원적 혹은 3차원적 이미지를 캡쳐(capture)한다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다. 최근 CMOS (complementary metal-oxide semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있다. CMOS 이미지 센서에서는 픽셀의 리셋 잡음을 제거하기 위하여, 상관 이중 샘플링(CDS: correlated double sampling) 기술은 사용한다. 이미지의 품질 향상을 위하여, CDS 기술을 이용한 아날로그-디지털 변환 회로의 높은 성능이 요구된다.
본 발명의 목적은, 이중 상관 샘플링의 디시젼 출력을 분산하는 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 이미지 센서는, 제 1 컬럼 라인으로부터 수신된 제 1 전압 신호와 램프 신호를 비교하고, 증폭하는 제 1 증폭기; 상기 제 1 증폭기의 출력을 증폭하는 제 2 증폭기; 제 2 컬럼 라인으로부터 수신된 제 2 전압 신호와 램프 신호를 비교하고, 증폭하는 제 3 증폭기; 및 상기 제 3 증폭기의 출력을 증폭하는 제 4 증폭기를 포함하고, 상기 제 2 증폭기 및 상기 제 4 증폭기는 더미 스위치 제어 분리를 통하여 서로 다른 시점에서 디시젼 신호를 출력하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 이미지 센서는, 복수의 로우 라인들과 복수의 컬럼 라인들에 배열된 복수의 픽셀들을 갖는 픽셀 어레이; 상기 복수의 로우 라인들 중에서 어느 하나를 선택하는 로우 드라이버; 상기 픽셀 어레이로부터 출력된 아날로그 신호들을 디지털 신호들로 변환하는 아날로그 디지털 변환기; 및 상기 픽셀 어레이, 상기 로우 드라이버, 및 상기 아날로그 디지털 변환기의 타이밍을 제어하는 타이밍 제어기를 포함하고, 상기 아날로그 디지털 변환기는, 상기 픽셀 어레이로부터 출력되는 픽셀 신호들과 램프 신호를 비교하는 비교기들을 갖는 비교 회로; 및 상기 비교기들의 각각의 출력을 카운팅하는 카운터들을 갖는 카운터 회로를 포함하고, 상기 비교기들의 각각은, 상기 복수의 컬럼 라인들 중에서 대응하는 컬럼 라인으로부터 수신된 픽셀 신호와 상기 램프 신호를 비교하고, 증폭하는 제 1 증폭기; 및 상기 제 1 증폭기의 출력을 증폭하여 디시젼 신호를 출력하는 제 2 증폭기를 포함하고, 상기 비교기들은 상기 복수의 컬럼 라인들의 컬럼 라인 그룹에 따라 서로 다른 시점에서 디시젼 신호들을 출력하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 이미지 센서의 동작 방법은, 제 1 증폭기 및 제 2 증폭기에 대하여 오토 제로 동작을 수행하는 단계; 상기 오토 제로 동작을 수행한 후에, 램프 신호에 응답하여 카운트 동작을 수행하는 단계; 및 컬럼 라인 그룹에 따라 상기 제 2 증폭기의 더미 스위치 제어 분리를 함으로써 디시젼 포인트를 변경하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 이미지 장치는, 복수의 픽셀들로부터 이미지 신호를 감지하는 이미지 센서; 상기 이미지 센서로부터 출력된 이미지 데이터를 수신 및 처리하는 이미지 신호 프로세서; 및 상기 이미지 신호 프로세서에서 처리된 이미지 데이터를 출력하는 디스플레이 장치를 포함하고, 상기 이미지 센서는 컬럼 라인 그룹에 따라 더미 스위치 제어 분리함으로써 디시젼 출력을 분산하는 아날로그 디지털 변환기를 포함할 수 있다.
본 발명의 실시 예에 따른 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법은, 더미 스위치 제어 분리를 통하여 이중 상관 샘플링의 디시젼을 분산시킴으로써, IR drop 을 작게 할 수 있다.
본 발명의 실시 예에 따른 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법은, 아날로그 디지털 회로에서 전단의 IR drop를 작게 함으로써 후단의 디지털 로직의 저전압 특성을 개선할 수 있다.
이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공한다.
도 1은 본 발명의 실시 예에 따른 이미지 장치(10)를 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 이미지 센서(100)를 예시적으로 보여주는 도면이다.
도 3a는 본 발명의 실시 예에 따른 픽셀(PX)을 예시적으로 보여주고, 도 3b는 본 발명의 다른 실시 예에 따른 픽셀(PXa)을 예시적으로 보여주는 도면들이다.
도 4는 본 발명의 다른 실시 예에 따른 픽셀(PXb)을 예시적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 단위 픽셀 그룹(PXG)를 예시적으로 보여주는 도면이다.
도 6a는 2x2 베이어(bayer) 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6b는 4x4 테트라(tetra) 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6c는 8x8 Q-cell 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6d는 적외선(Infrared Light; IR) 서브 픽셀을 갖는 픽셀을 보여주는 도면이다.
도 7a는 각 컬러 서브 픽셀에 대응하는 렌즈를 구비하는 테트라 픽셀을 보여주는 도면이고, 도 7b는 4개의 동일 컬러 서브 픽셀들에 대응하는 렌즈를 구비하는 테트라 픽셀을 보여주는 도면이고, 도 7c는 1x1 서브 픽셀에 대응하는 렌즈를 구비하는 4x4 컬러 필터 픽셀을 보여주는 도면이고, 도 7d는 2x2 서브 픽셀에 대응하는 4x4 컬러 필터 픽셀을 보여주는 도면이고, 도 7e는 4x4 서브 픽셀에 대응하는 4x4 컬러 필터 픽셀을 보여주는 도면이다.
도 8a 및 도 8b는 2-PD 구조의 픽셀들을 예시적으로 보여주는 도면들이다.
도 9는 본 발명의 실시 예에 따른 ADC(130)를 예시적으로 보여주는 도면이다.
도 10은 도 9에 도시된 ADC(130)의 타이밍을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 제 1 증폭기(OTA1)를 예시적으로 보여주는 도면이다.
도 12는 도 11에 도시된 제 1 증폭기(OTA1)의 회로를 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 비교 회로(130)의 스위치 제어 분리 동작을 개념적으로 설명하기 위한 도면이다.
도 14a 및 도 14b는 본 발명의 실시 예에 따른 짝수 컬럼 라인에 대응하는 제 2 증폭기(OTA2)와 홀수 컬럼 라인에 대응하는 제 2 증폭기(OTA2)를 예시적으로 보여주는 도면들이다.
도 15는 본 발명의 실시 예에 따른 비교기의 바이어스 동작의 타이밍을 예시적으로 보여주는 도면이다.
도 16은 본 발명의 실시 예에 따른 제 2 증폭기(OTA2)의 일부에 대한 공정 단면을 예시적으로 보여주는 도면이다.
도 17은 본 발명과 종래 기술 사이의 데이터 버스 시뮬레이션 결과를 예시적으로 보여주는 도면이다.
도 18은 본 발명의 다른 실시 예에 따른 ADC(130a)를 예시적으로 보여주는 도면이다.
도 19은 본 발명의 실시 예에 따른 이미지 센서(500)를 보여주는 도면이다.
도 20는 본 발명의 실시 예에 따른 CDS의 동작을 예시적으로 보여주는 흐름도이다.
도 21은 본 발명의 실시 예에 따른 ADC(130)의 동작을 예시적으로 보여주는 흐름도이다.
도 22 및 도 23는 본 발명의 일 실시 예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 도면들이다.
도 1은 본 발명의 실시 예에 따른 이미지 장치(10)를 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 이미지 센서(100)를 예시적으로 보여주는 도면이다.
도 3a는 본 발명의 실시 예에 따른 픽셀(PX)을 예시적으로 보여주고, 도 3b는 본 발명의 다른 실시 예에 따른 픽셀(PXa)을 예시적으로 보여주는 도면들이다.
도 4는 본 발명의 다른 실시 예에 따른 픽셀(PXb)을 예시적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 단위 픽셀 그룹(PXG)를 예시적으로 보여주는 도면이다.
도 6a는 2x2 베이어(bayer) 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6b는 4x4 테트라(tetra) 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6c는 8x8 Q-cell 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6d는 적외선(Infrared Light; IR) 서브 픽셀을 갖는 픽셀을 보여주는 도면이다.
도 7a는 각 컬러 서브 픽셀에 대응하는 렌즈를 구비하는 테트라 픽셀을 보여주는 도면이고, 도 7b는 4개의 동일 컬러 서브 픽셀들에 대응하는 렌즈를 구비하는 테트라 픽셀을 보여주는 도면이고, 도 7c는 1x1 서브 픽셀에 대응하는 렌즈를 구비하는 4x4 컬러 필터 픽셀을 보여주는 도면이고, 도 7d는 2x2 서브 픽셀에 대응하는 4x4 컬러 필터 픽셀을 보여주는 도면이고, 도 7e는 4x4 서브 픽셀에 대응하는 4x4 컬러 필터 픽셀을 보여주는 도면이다.
도 8a 및 도 8b는 2-PD 구조의 픽셀들을 예시적으로 보여주는 도면들이다.
도 9는 본 발명의 실시 예에 따른 ADC(130)를 예시적으로 보여주는 도면이다.
도 10은 도 9에 도시된 ADC(130)의 타이밍을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 제 1 증폭기(OTA1)를 예시적으로 보여주는 도면이다.
도 12는 도 11에 도시된 제 1 증폭기(OTA1)의 회로를 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 비교 회로(130)의 스위치 제어 분리 동작을 개념적으로 설명하기 위한 도면이다.
도 14a 및 도 14b는 본 발명의 실시 예에 따른 짝수 컬럼 라인에 대응하는 제 2 증폭기(OTA2)와 홀수 컬럼 라인에 대응하는 제 2 증폭기(OTA2)를 예시적으로 보여주는 도면들이다.
도 15는 본 발명의 실시 예에 따른 비교기의 바이어스 동작의 타이밍을 예시적으로 보여주는 도면이다.
도 16은 본 발명의 실시 예에 따른 제 2 증폭기(OTA2)의 일부에 대한 공정 단면을 예시적으로 보여주는 도면이다.
도 17은 본 발명과 종래 기술 사이의 데이터 버스 시뮬레이션 결과를 예시적으로 보여주는 도면이다.
도 18은 본 발명의 다른 실시 예에 따른 ADC(130a)를 예시적으로 보여주는 도면이다.
도 19은 본 발명의 실시 예에 따른 이미지 센서(500)를 보여주는 도면이다.
도 20는 본 발명의 실시 예에 따른 CDS의 동작을 예시적으로 보여주는 흐름도이다.
도 21은 본 발명의 실시 예에 따른 ADC(130)의 동작을 예시적으로 보여주는 흐름도이다.
도 22 및 도 23는 본 발명의 일 실시 예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 도면들이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시 할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
도 1은 본 발명의 실시 예에 따른 이미지 장치(10)를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 이미지 장치(10)는 이미지 센서(100), 이미지 신호 프로세서(ISP, 200), 및 디스플레이 장치(300)를 포함할 수 있다.
이미지 장치(10)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)), 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation) 장치 등과 같은 전자 기기일 수 있다. 또한 이미지 장치(10)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기일 수 있다.
이미지 센서(100)는 이미지 신호 프로세서(200)의 제어에 의해 렌즈(500)를 통해 촬상된 물체를 감지하고, 이미지 신호 프로세서(200)는 이미지 센서(100)에 의해 감지된 이미지를 처리하여 디스플레이 장치(300)로 출력하도록 구현될 수 있다. 디스플레이 장치(300)은 이미지를 출력하도록 구현될 수 있다. 예를 들어, 디스플레이 장치(300)은 컴퓨터, 휴대폰 및 기타 이미지 출력 단말을 포함할 수 있다.
이미지 신호 프로세서(200)는 버퍼(180)의 출력 신호인 이미지 데이터를 입력 받아 이미지를 사람이 보기 좋도록 가공/처리하고, 가공/처리된 이미지를 디스플레이 장치(300)으로 출력할 수 있다. 한편, 이미지 신호 프로세서(200)가 도 1에서는 이미지 센서(100)의 외부에 배치되고 있다. 하지만, 본 발명이 여기에 제한될 필요는 없다. 본 발명의 이미지 신호 프로세서는 이미지 센서의 내부에 배치될 수도 있다.
이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 아날로그 디지털 컨버터(ADC, 130), 및 버퍼(180)를 포함할 수 있다.
픽셀 어레이(110)는 복수의 로우(row) 라인들(RLs)과 복수의 컬럼(column) 라인들(CLs)이 교차하는 곳에 배치된 복수의 광 감지 소자들을 포함할 수 있다. 복수의 광 감지 소자들의 각각은 예를 들어 포토(photo) 다이오드 혹은 핀드 포토 다이오드(pinned photo diode) 등의 광 감지 소자를 포함할 수 있다. 픽셀 어레이(110)는 다수의 광 감지 소자를 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 이미지 신호를 생성할 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 로우(row) 단위로 구동하도록 구현될 수 있다. 예를 들어, 로우 드라이버(120)는 로우 선택 신호를 생성할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 로우 선택 신호에 의해 선택되는 로우로부터 픽셀 신호(PXS)를 출력할 수 있다. 픽셀 신호(PXS)는 리셋 신호와 이미지 신호를 포함할 수 있다.
ADC(130)는 픽셀 어레이(110)로부터 입력되는 아날로그 픽셀 신호를 디지털 신호로 변환하도록 구현될 수 있다. ADC(130)는 비교 회로(예를 들어, CDS (correlated double sampling)) 및 카운터 회로(예를 들어, DBS(data bus))을 포함할 수 있다. 실시 예에 따라서, 픽셀 어레이(110)와 ADC(130) 사이에 픽셀 어레이(110)로부터 픽셀 신호를 출력하여 ADC(130)로 입력하기 위한 리드아웃 회로가 더 구비될 수 있다.
또한, ADC(130)는 컬럼 라인 그룹에 따라 디시젼(decision) 시점을 분산하도록 구현될 있다. 여기서 디시젼 시점은 제로 포인트(zero point) 시점으로 비교 결과값이 카운터로 출력되는 시점을 의미한다. 예를 들어, ADC(130)는 짝수 컬럼 라인 그룹에서 디시젼하는 시점과 홀수 컬럼 라인 그룹에서 디시젼하는 시점을 다르게 할 수 있다. 특히, 디시젼 시점의 분산 동작은, 컬럼 라인 그룹들에 대응하는 스위치 제어 분리(switch control split)에 의해 디시젼 속도를 다르게 함으로써 수행될 수 있다.
타이밍 제어기(170)는 로우 드라이버(120), ADC(130), 버퍼(180)에 신호 혹은 클록 신호를 출력함으로써, 로우 드라이버(120), ADC(130), 버퍼(180)를 제어하도록 구현될 수 있다.
또한, 타이밍 제어기(170)는, 컬럼 라인 그룹에 따라 ADC(130)의 디시젼 속도를 다르게 하도록 스위칭 제어 신호들을 생성할 수 있다.
버퍼(180)는 ADC(130)로부터 출력된 디지털 신호(DPS)를 임시 저장한 후, 증폭하여 출력하도록 구현될 수 있다. 이때, 버퍼(180)는 임시 저장을 위해 각 열에 하나씩 포함된 복수의 컬럼 메모리 블록(예를 들어, SRAM) 및 ADC(130)로부터 출력된 디지털 신호를 감지하고 증폭하기 위한 센스 앰프를 포함할 수 있다.
일반적인 이미지 센서는 짧은 시간 동안에 동시에 디시젼 신호를 처리함으로써, IR drop을 야기할 수 있다. 여기서 IR drop은 전원 라인 저항 및 셀들의 전력소모에 의해 전체 셀들에게 일정한 전압을 공급하지 못하고 얼마 간의 감소한 전압이 셀들마다 다르게 공급되는 것을 의미한다. 반면에, 본 발명의 실시 예에 따른 이미지 센서(100)는 ADC(130)의 디시젼 순간을 분리함으로써, 이러한 IR drop을 방지할 수 있다.
본 발명의 실시 예에 따른 이미지 장치(10)는 IR drop 발생을 줄이는 이미지 센서(100)를 구비함으로써, 이미지 획득 및 처리 과정에서 전체적인 성능 향상을 기대할 수 있다.
도 2는 본 발명의 실시 예에 따른 이미지 센서(100)를 예시적으로 보여주는 도면이다. 도 2를 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 아날로그-디지털 컨버터(130), 램프 신호 발생기(160), 타이밍 제어기(170), 및 버퍼(180)를 포함할 수 있다.
픽셀 어레이(110)는 각각이 복수의 로우 라인들 및 복수의 컬럼(column) 라인(CL)들과 연결된 매트릭스 형태로 배치된 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들의 각각은 광 감지 소자를 포함할 수 있다. 예를 들어, 광 감지 소자는 포토 다이오드, 포토 트랜지스터, 포트 게이트 혹은 핀드 포토 다이오드(pinned photodiode) 등을 포함할 수 있다. 복수의 픽셀들의 각각은 적어도 하나의 광 감지 소자를 포함할 수 있다. 실시 예에 있어서, 복수의 픽셀들의 각각은 복수의 광 감지 소자들을 포함할 수 있다. 복수의 광 감지 소자들의 각각은 서로 적층 될 수 있다.
복수의 픽셀들의 각각은 광 감지 소자를 이용하여 빛을 감지하고, 이를 전기적 신호인 픽셀 신호로 변환할 수 있다. 복수의 픽셀들의 각각은 특정 스펙트럼 영역의 빛을 감지할 수 있다. 예를 들어, 복수의 픽셀들은 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하는 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀을 포함할 수 있다. 복수의 픽셀들의 각각의 상부에 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터가 배치될 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 로우 단위로 구동하도록 구현될 수 있다. 로우 드라이버(120)는 타이밍 제어기(170)에서 생성된 로우 제어신호(예를 들어, 어드레스 신호)를 디코딩하고, 디코딩된 행 제어신호에 응답하여 픽셀 어레이(110)를 구성하는 로우 라인들 중에서 적어도 어느 하나의 로우 라인을 선택할 수 있다. 예를 들어, 로우 드라이버(120)는 로우 선택 신호를 생성할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 로우 선택 신호에 의해 선택되는 로우로부터 픽셀 신호를 출력한다. 픽셀 신호는 리셋 신호와 이미지 신호를 포함할 수 있다.
ADC(130)는 픽셀 어레이(110)로부터 입력되는 아날로그 픽셀 신호를 디지털 신호로 변환하도록 구현도리 수 있다. ADC(130)는 비교 회로(140, CDB) 및 카운터 회로(150, DBS)을 포함할 수 있다.
비교 회로(140)은 픽셀 어레이(110)를 구성하는 컬럼 라인(CL)들 중에서 어느 하나의 컬럼 라인에 접속된 단위 픽셀로부터 출력되는 픽셀 신호를 램프 신호(RAMP)와 비교하도록 구현될 수 있다. 비교 회로(140)은 각각의 컬럼에 대응하여 구비 되는 복수의 비교기(141)들을 포함할 수 있다, 각각의 비교기(141)는 픽셀 어레이(110) 및 램프 신호 발생기(160)와 연결될 수 있다.
비교기(141, CMP)는 픽셀 신호와 램프 신호 발생기(160)로부터 발생된 램프 신호(RAMP)를 입력 받아 서로 비교하고, 비교 결과 신호를 출력단으로 출력하도록 구현될 수 있다.
비교기(141)는 상관 이중 샘플링(correlated double sampling; CDS) 기법이 적용되는 비교 결과 신호를 생성할 수 있다. 복수의 픽셀들로부터 출력되는 픽셀 신호들은 각 픽셀마다 가지는 픽셀 고유의 특성(예를 들어, FPN(fixed pattern noise) 등)에 의한 편차 및/혹은 픽셀(PX)로부터 픽셀 신호를 출력하기 위한 로직의 특성 차이에 기인한 편차를 가질 수 있다. 상관 이중 샘플링 기법은 이러한 픽셀 신호들간의 편차를 보상하기 위하여 픽셀 신호들의 각각에 대하여 리셋 성분(혹은 리셋 신호) 및 이미지 성분(혹은 이미지 신호)을 계산하고, 그 차이를 유효한 신호 성분으로 추출하는 방식이다. 비교기(141)는 상관 이중 샘플링 기법이 적용되는 비교 결과 신호를 출력할 수 있다.
비교기(141)는 2-스테이지 증폭기로 구현될 수 있다. 예를 들어, 비교기(141)는 픽셀 신호와 램프 신호를 비교하는 제 1 증폭기 및 제 1 증폭기의 출력을 증폭하여 출력하는 제 2 증폭기를 포함할 수 있다. 실시 예에 있어서, 제 1 증폭기는 오토 제로 단계에서 비교 동작 단계보다 적은 양의 바이어스 전류를 기초로 동작할 수 있다. 이에 따라서, 노이즈가 감소되면서 입력 레인지가 증가될 수 있다. 실시 예에 있어서, 제 2 증폭기는, 바이어스 전류를 생성하는 전류 소스들을 동작 단계별로 적응적으로 제어하며, 디시젼 전후에 최소한의 바이어스 전류를 생성할 수 있다. 이에 따라, 제 2 증폭기의 동작에 따른 전원 변동을 방지할 수 있다. 실시 예에 있어서, 제 1 증폭기는 출력단자와 공통 노드를 연결하는 제한 회로를 포함할 수 있다. 여기서 제한 회로는 공통 노드의 전압 레벨이, 제 1 증폭기가 정상적으로 동작할 수 있는 최저값 이하로 낮아지는 것을 방지하고, 출력 노드에 발생하는 전압 변동을 보상할 수 있다.
또한, 비교 회로(140)은 컬럼 라인 그룹에 따라 서로 다른 시점에서 디시젼 신호(예를 들어, 비교기의 출력 신호)를 출력하도록 구현될 수 있다.
카운터 회로(150)은 복수의 카운터들을 포함할 수 있다. 복수의 카운터들의 각각(151, CNT)은 비교기(141)들의 출력단에 연결되고, 각 비교기(141)의 출력에 기초하여 카운트하도록 구현될 수 있다. 카운터 제어 신호(CTCS)는 카운터 클록 신호, 복수의 카운터(151)들의 리셋(reset) 동작을 제어하는 카운터 리셋 신호, 및 복수의 카운터들의 각각의 내부 비트를 반전시키는 반전 신호 등을 포함할 수 있다. 카운터 회로(150)은 카운터 클록 신호에 따라 비교 결과 신호를 카운팅하여 디지털 신호로 출력할 수 있다.
카운터(151, CNT)는 업/다운 카운터(up/down counter) 혹은 비트-와이즈 카운터(bit-wise counter)등을 포함할 수 있다. 이때, 비트-와이즈 카운터는 업/다운 카운터와 비슷한 동작을 수행할 수 있다. 예를 들어, 비트-와이즈 카운터는 업 카운트만 수행하는 기능 및 특정 신호가 들어오면 카운터 내부의 모든 비트를 반전하여 1의 보수(1's complement)로 만드는 기능을 수행할 수 있다. 비트-와이즈 카운터는 리셋 카운트(reset count)를 수행한 후, 이를 반전하여 1의 보수, 즉, 음수 값으로 변환할 수 있다.
램프 신호 발생기(160)는 램프 신호를 생성하도록 구현될 수 있다. 램프 신호 발생기(160)는 타이밍 제어기(170)로부터 제공되는 램프 제어 신호(CTRP)에 기초해 동작할 수 있다. 램프 제어 신호(CTRP)는 램프 인에이블 신호, 모드 신호 등을 포함할 수 있다. 램프 신호 발생기(160)는 램프 인에이블 신호가 활성화되면, 모드 신호에 기초하여 설정되는 기울기를 가지는 램프 신호(RAMP)를 생성할 수 있다.
타이밍 제어기(170)는 로우 드라이버(120), ADC(130), 및 램프 신호 발생기(160) 각각에 제어 신호 혹은 클록 신호를 출력함으로써, 로우 드라이버(120), ADC(130), 및 램프 신호 발생기(160)의 동작 혹은 타이밍을 제어하도록 구현될 수 있다.
또한, 타이밍 제어기(170)는 컬럼 라인 그룹에 따라 디시젼 속도를 서로 다르게 하도록 비교 회로(140)에 제공되는 스위칭 제어 신호들을 생성할 수 있다.
버퍼(180)는 ADC(130)로부터 출력된 디지털 신호를 임시 저장하고, 증폭하여 출력하도록 구현될 수 있다. 버퍼(180)는 컬럼 메모리 블록(181, MEM) 및 센스 앰프(182, SA)를 포함할 수 있다.
컬럼 메모리 블록(181, MEM)은 복수의 메모리들을 포함할 수 있다. 복수의 메모리들 각각(183)은 복수의 카운터들의 각각(151)으로부터 출력되는 디지털 신호를 임시 저장 한 후 센스 앰프(182)로 출력할 수 있다.
센스 앰프(182, SA)는 복수의 메모리들로부터 출력되는 디지털 신호들을 감지 및 증폭하도록 구현될 수 있다. 센스 앰프(182)는 증폭된 디지털 신호들을 이미지 데이터(IDTA)로서 출력할 수 있다.
본 발명의 실시 예에 따른 이미지 센서(100)는 컬럼 라인 그룹에 따라 CDS 출력을 분산시킴으로써, ADC 구조에서 저전압(LVCC)의 마진 개선을 기대할 수 있다.
도 3a는 본 발명의 실시 예에 따른 픽셀(PX)을 예시적으로 보여주는 도면이다. 도 3a를 참조하면, 픽셀(PX)은 포토 다이오드(PD), 전달 트랜지스터(TX), 플로팅 디퓨젼 노드(FD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)를 포함할 수 있다. 여기서, 포토 다이오드(PD)는 광전 변환 소자의 예시로서, 포토트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토다이오드(pinned photo diode(PPD)) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 포토 다이오드(PD)는 입사되는 광의 세기에 따라 가변되는 광전하를 생성하도록 구현될 수 있다.
전송 트랜지스터(TX)는 로우 드라이버(도 2의 120)로부터 출력되는 전송 제어 신호(TG)에 따라 광전하를 플로팅 디퓨젼 노드(FD)로 전송할 수 있다. 플로팅 디퓨젼 노드(FD)에 축적된 광전하에 따른 전위에 따라 드라이브 트랜지스터(DX)는 선택 트랜지스터(SX)로 광전하를 증폭하여 전송할 수 있다. 선택 트랜지스터(SX)의 드레인은 드라이브 트랜지스터(DX)의 소스에 연결되고, 로우 드라이버(120)로부터 출력되는 선택 신호(SEL)에 따라 픽셀(PX)에 연결된 컬럼 라인(CL)으로 픽셀 신호(PXS)를 출력할 수 있다. 리셋 트랜지스터(RX)는 로우 드라이버(120)로부터 제공되는 리셋 제어 신호(RS)에 따라 플로팅 디퓨젼 노드(FD)를 전원 전압(VDD) 레벨로 리셋 할 수 있다.
한편, 도 3a에서는 하나의 포토다이오드(PD)와 4개의 MOS트랜지스터들(TX, RX, DX, 및 SX)을 포함하는 4T(4-transistor) 구조의 픽셀을 도시하고 있다. 하지만, 본 발명의 픽셀 구조가 여기에 제한되지 않을 것이다.
도 3b는 본 발명의 다른 실시 예에 따른 픽셀(PXa)을 예시적으로 보여주는 도면이다. 도 3b를 참조하면, 픽셀(PXa)은 도 3a의 픽셀(PX)과 비교하여 복수의 포토 다이오드들이 전달 트랜지스터(TX)와 접지단(GND) 사이에 연결될 수 있다.
한편, 본 발명의 실시 예에 따른 픽셀은 동작 모드에 따라 변환 이득을 조절하도록 구현될 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 픽셀(PXb)을 예시적으로 보여주는 도면이다. 도 4를 참조하면, 픽셀(PXb)은, 전달 트랜지스터(TX), 드라이브 트랜지스터(DX), 선택 트랜지스터(SX), 리셋 트랜지스터(RX), 및 변환 이득 트랜지스터들(CGT1, CGT2)을 포함할 수 있다.
전달 트랜지스터(TX)는 전달 게이트 신호(TG)에 응답하여 포토 다이오드(PD)와 제 1 플로팅 확산 노드(FD1)를 연결할 수 있다. 드라이브 트랜지스터(DX)는 제 1 플로팅 확산 노드(FD1)의 전압에 응답하여 전원 전압(VDD)을 선택 트랜지스터(SX)의 드레인으로 제공할 수 있다. 선택 트랜지스터(SX)는 선택 신호(SEL)에 응답하여 드라이브 트랜지스터(DX)의 드레인과 출력단(OUT)을 연결할 수 있다. 리셋 트랜지스터(RX)는 리셋 제어 신호(RS)에 응답하여 전원 전압(VDD)을 제공하는 전원단과 제 3 플로팅 확산 노드(FD3)를 연결할 수 있다. 제 1 변환 이득 트랜지스터(CGT1)는 제 1 변환 이득 신호(CGS1)에 응답하여 제 1 플로팅 확산 노드(FD1)와 제 2 플로팅 확산 노드(FD2 )를 연결할 수 있다. 제 2 변환 이득 트랜지스터(CGT2)는 제 2 변환 이득 신호(CGS2)에 응답하여 제 2 플로팅 확산 노드(FD2)와 제 3 플로팅 확산 노드(FD3)를 연결할 수 있다.
본 발명의 실시 예에 따른 픽셀(PXb)은 동작 모드에 따라 변환 이득 신호들(CGS1, CGS2)을 제어함으로써 플로팅 확산 영역의 크기를 가변함으로써 변환 이득을 최적화할 수 있다.
한편, 도 4에서 동작 모드에 따른 변환 이득 가변 동작은 하나의 픽셀에서 수행되고 있다. 하지만, 본 발명이 여기에 제한될 필요는 없다. 변환 이득 가변 동작은 단위 픽셀 그룹에서 수행될 수도 있다.
도 5는 본 발명의 실시 예에 따른 단위 픽셀 그룹(PXG)를 예시적으로 보여주는 도면이다. 도 5를 참조하면, 픽셀 그룹(PXG)은 하나의 컬럼 라인(CL)에 연결된 4개의 픽셀들(PX1 ~ PX4)을 포함할 수 있다.
제 1 픽셀(PX1)은, 하나의 포토 다이오드(PD), 제 1 트랜지스터(T11), 제 2 트랜지스터(T12), 제 3 트랜지스터(T13), 제 4 트랜지스터(T14), 및 제 5 트랜지스터(T15)를 포함할 수 있다. 제 1 트랜지스터(T11)는 포토 다이오드(PD)와 제 1 픽셀(PX1)의 제 1 플로팅 노드(FD1) 사이에 연결되고, 전달 게이트 신호(TG)를 입력 받는 게이트를 포함할 수 있다. 제 2 트랜지스터(T12)는 제 1 픽셀(PX1)의 제 1 플로팅 노드(FD1)와 제 1 픽셀(PX1)의 제 2 플로팅 노드(FD2) 사이에 연결되고, 제 1 변환 이득 신호(CGS1)를 입력 받는 게이트를 포함할 수 있다. 제 3 트랜지스터(T13)는 전원 전압(VDD)과 제 1 픽셀(PX1)의 제 2 플로팅 노드(FD2) 사이에 연결되고, 리셋 제어 신호(RS)를 입력 받는 게이트를 포함할 수 있다. 제 4 트랜지스터(T14)는 전원 전압(VDD)에 연결된 드레인, 및 제 1 픽셀(PX1)의 제 1 플로팅 노드(FD1)에 연결된 게이트를 포함할 수 있다. 제 5 트랜지스터(T15)는 제 4 트랜지스터(T14)의 소스에 연결된 드레인, 컬럼 라인(CL)에 연결된 소스, 및 선택 신호(SEL)에 연결된 게이트를 포함할 수 있다.
제 2 픽셀(PX2)은, 하나의 포토 다이오드(PD), 제 1 트랜지스터(T21), 제 2 트랜지스터(T22), 제 3 트랜지스터(T23), 제 4 트랜지스터(T24), 및 제 5 트랜지스터(T25)를 포함할 수 있다. 제 1 트랜지스터(T21)는 포토 다이오드(PD)와 제 2 픽셀(PX2)의 제 1 플로팅 노드(FD1) 사이에 연결되고, 전달 게이트 신호(TG)를 입력 받는 게이트를 포함할 수 있다. 제 2 트랜지스터(T22)는 제 2 픽셀(PX2)의 제 1 플로팅 노드(FD1)와 제 2 픽셀(PX2)의 제 2 플로팅 노드(FD2) 사이에 연결되고, 제 1 변환 이득 신호(CGS1)를 입력 받는 게이트를 포함할 수 있다. 여기서 제 2 픽셀(PX2)의 제 2 플로팅 노드(FD2)는 메탈 라인(101-1)을 통하여 제 1 픽셀(PX1)의 제 2 플로팅 노드(FD2)에 연결될 수 있다. 제 3 트랜지스터(T23)는 제 2 픽셀(PX2)의 제 2 플로팅 노드(FD2)와 제 2 픽셀(PX2)의 제 3 플로팅 노드(FD3) 사이에 연결되고, 제 2 변환 이득 신호(CGS2)를 입력 받는 게이트를 포함할 수 있다. 제 4 트랜지스터(T24)는 전원 전압(VDD)에 연결된 드레인, 및 제 2 픽셀(PX2)의 제 1 플로팅 노드(FD1)에 연결된 게이트를 포함할 수 있다. 제 5 트랜지스터(T25)는 제 4 트랜지스터(T24)의 소스에 연결된 드레인, 컬럼 라인(CL)에 연결된 소스, 및 선택 신호(SEL)에 연결된 게이트를 포함할 수 있다.
제 3 픽셀(PX3)은, 하나의 포토 다이오드(PD), 제 1 트랜지스터(T31), 제 2 트랜지스터(T32), 제 3 트랜지스터(T33), 제 4 트랜지스터(T34), 및 제 5 트랜지스터(T35)를 포함할 수 있다. 제 1 트랜지스터(T31)는 포토 다이오드(PD)와 제 3 픽셀(PX3)의 제 1 플로팅 노드(FD1) 사이에 연결되고, 전달 게이트 신호(TG)를 입력 받는 게이트를 포함할 수 있다. 제 2 트랜지스터(T32)는 제 3 픽셀(PX3)의 제 1 플로팅 노드(FD1)와 제 3 픽셀(PX3)의 제 2 플로팅 노드(FD2) 사이에 연결되고, 제 1 변환 이득 신호(CGS1)를 입력 받는 게이트를 포함할 수 있다. 제 3 트랜지스터(T33)는 제 3 픽셀(PX3)의 제 2 플로팅 노드(FD2)와 제 3 픽셀(PX3)의 제 3 플로팅 노드(FD3) 사이에 연결되고, 제 2 변환 이득 신호(CGS2)를 입력 받는 게이트를 포함할 수 있다. 여기서 제 3 픽셀(PX3)의 제 3 플로팅 노드(FD3)는 메탈 라인(102)을 통하여 제 2 픽셀(PX2)의 제 3 플로팅 노드(FD3)에 연결될 수 있다. 제 4 트랜지스터(T34)는 전원 전압(VDD)에 연결된 드레인, 및 제 3 픽셀(PX3)의 제 1 플로팅 노드(FD1)에 연결된 게이트를 포함할 수 있다. 제 5 트랜지스터(T35)는 제 4 트랜지스터(T34)의 소스에 연결된 드레인, 컬럼 라인(CL)에 연결된 소스, 및 선택 신호(SEL)에 연결된 게이트를 포함할 수 있다.
제 4 픽셀(PX4)은, 하나의 포토 다이오드(PD), 제 1 트랜지스터(T41), 제 2 트랜지스터(T42), 제 3 트랜지스터(T43), 제 4 트랜지스터(T44), 및 제 5 트랜지스터(T45)를 포함할 수 있다. 제 1 트랜지스터(T41)는 포토 다이오드(PD)와 제 4 픽셀(PX4)의 제 1 플로팅 노드(FD1) 사이에 연결되고, 전달 게이트 신호(TG)를 입력 받는 게이트를 포함할 수 있다. 제 2 트랜지스터(T42)는 제 4 픽셀(PX4)의 제 1 플로팅 노드(FD1)와 제 4 픽셀(PX4)의 제 2 플로팅 노드(FD2) 사이에 연결되고, 제 1 변환 이득 신호(CGS1)를 입력 받는 게이트를 포함할 수 있다. 제 3 트랜지스터(T43)는 전원 전압(VDD)과 제 4 픽셀(PX4)의 제 2 플로팅 노드(FD2) 사이에 연결되고, 리셋 제어 신호(RS)를 입력 받는 게이트를 포함할 수 있다. 여기서 제 4 픽셀(PX4)의 제 2 플로팅 노드(FD2)는 메탈 라인(101-2)을 통하여 제 3 픽셀(PX3)의 제 2 플로팅 노드(FD2)에 연결될 수 있다. 제 4 트랜지스터(T44)는 전원 전압(VDD)에 연결된 드레인, 및 제 4 픽셀(PX4)의 제 1 플로팅 노드(FD1)에 연결된 게이트를 포함할 수 있다. 제 5 트랜지스터(T45)는 제 4 트랜지스터(T44)의 소스에 연결된 드레인, 컬럼 라인(CL)에 연결된 소스, 및 선택 신호(SEL)에 연결된 게이트를 포함할 수 있다.
한편, 도 5에 도시된 픽셀들(PX1 ~ PX4)의 각각은 5개의 트랜지스터들을 포함하고 있다. 하지만, 본 발명의 픽셀을 구성하는 트랜지스터의 개수가 여기에 제한되지 않는다고 이해되어야 할 것이다.
한편, 도 5에 도시된 픽셀들(PX1 ~ PX4)의 각각은 하나의 포토 다이오드에 연결되고 있다. 하지만, 본 발명의 픽셀이 여기에 제한되지 않는다고 이해되어야 할 것이다.
한편, 본 발명의 실시 예에 따른 단위 픽셀 그룹은 다양한 컬러 패턴으로 구현될 수 있다.
도 6a는 2x2 베이어(bayer) 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6b는 4x4 테트라(tetra) 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6c는 8x8 Q-cell 패턴으로 구성된 픽셀을 보여주는 도면이고, 도 6d는 적외선(Infrared Light; IR) 서브 픽셀을 갖는 픽셀을 보여주는 도면이다.
한편, 도 6a, 도 6b, 도 6c 및 도 6d에 도시된 베이어 패턴은, 레드 서브 픽셀(R), 블루 서브 픽셀(B), 그린 서브 픽셀(G)을 포함하고 있다. 하지만, 본 발명의 베이어 패턴이 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 베이어 패턴은, 레드 서브 픽셀(R), 블루 서브 픽셀(B), 그린 서브 픽셀(G), 혹은 화이트 서브 픽셀(W)을 적절하게 배치함으로써 다양하게 구성될 수 있다.
한편, 본 발명의 실시 예에 따른 픽셀 그룹은 다양한 크기의 렌즈를 포함할 수 있다.
도 7a는 각 컬러 서브 픽셀에 대응하는 렌즈를 구비하는 테트라 픽셀을 보여주는 도면이고, 도 7b는 4개의 동일 컬러 서브 픽셀들에 대응하는 렌즈를 구비하는 테트라 픽셀을 보여주는 도면이고, 도 7c는 1x1 서브 픽셀에 대응하는 렌즈를 구비하는 4x4 컬러 필터 픽셀을 보여주는 도면이고, 도 7d는 2x2 서브 픽셀에 대응하는 4x4 컬러 필터 픽셀을 보여주는 도면이고, 도 7e는 4x4 서브 픽셀에 대응하는 4x4 컬러 필터 픽셀을 보여주는 도면이다.
한편, 도 7a, 도 7b, 도 7c, 도 7d, 및 도 7e에 도시된 컬러 필터 픽셀 및 그것에 대응하는 렌즈의 크기는 실시 예들에 불과하다고 이해되어야 할 것이다.
한편, 본 발명의 실시 예에 따른 픽셀(PX)은 하나의 플로팅 확산 영역을 공유하는 2-PD 구조로 구현될 수 있다.
도 8a 및 도 8b는 2-PD 구조의 픽셀들을 예시적으로 보여주는 도면들이다. 도 8a을 참조하면, 2-PD 픽셀은 In-Pixel DTI(Deep Trench Isolation)에 의해 좌측 PD와 우측 PD를 분리하고, 도 8b을 참조하면 2-PD 픽셀은 PN 정션에 의해 좌측 PD와 우측 PD를 분리할 수 있다.
플로팅 확산 영역(FD)은 픽셀에 배치된 한 쌍의 좌측 PD와 우측 PD와 공통으로 연결될 수 있다. 즉, 제 1 플로팅 확산 영역(FD1)은 4개의 광전 변환 소자들과 공통으로 연결될 수 있다. 플로팅 확산 영역(FD)은 예를 들어, N형의 불순물을 포함할 수 있다. 제 1 픽셀(PX1)의 기판 상에 배치된 제 1 및 제 2 전달 게이트(TG1, TG2) 및 제 2 픽셀(PX2)의 기판 상에 배치된 제 1 및 제 2 전달 게이트들(TG1, TG2)은 플로팅 확산 영역(FD)을 공유할 수 있다.
도 9는 본 발명의 실시 예에 따른 ADC(130)를 예시적으로 보여주는 도면이다.
도 9를 참조하면, ADC(130)는 비교기(141) 및 카운터(151)를 포함할 수 있다. 도 9에 도시된 바와 같아, 하나의 컬럼 라인(CL)에 연결되는 하나의 비교기(141) 및 카운터(151)를 도시되고 있다. 하지만, 도 2에서 설명된 바와 같이, ADC(130)는 복수의 컬럼 라인들에 연결되는 복수의 비교 회로들 및 복수의 카운터들을 포함할 수 있다.
비교기(141)는 제 1 증폭기(141a, OTA1) 및 제 2 증폭기(141b, OTA2)를 포함할 수 있다.
제 1 증폭기(OTA1)는 입력 커패시터들(C1, C2)을 통해 수신되는 픽셀 신호(PXS) 및 램프 신호(RAMP)를 비교하고, 비교 결과를 출력하도록 구현될 수 있다. 제 1 증폭기(OTA1)의 제 1 입력 노드(INN, -)에 픽셀 신호(PXP)가 수신되고, 제 1 증폭기(OTA1)의 제 2 입력 노드(INP, +)에는 램프 신호(RAMP)가 수신될 수 있다.
제 1 증폭기(OTA1)는, 제 1 및 제 2 입력 커패시터들(C1, C2), 제 1 및 제 2 스위치들(SW1, SW2), 및 차동 증폭기를 포함할 수 있다.
실시 예에 있어서, 제 1 및 제 2 스위치들(SW1, SW2)은 스위치 제어 신호(S3, 제 1 스위치 제어 신호)에 응답하여 제 1 증폭기(OTA1)의 옵셋을 제거할 수 있다. 실시 예에 있어서, 제 1 스위치(SW1)는 제 1 입력 노드(INN)와 출력 노드(OC) 사이에 연결되고, 제 2 스위치(SW2)는 제 2 입력 노드(INP)와 비교 노드 사이에 연결될 수 있다.
제 2 증폭기(OTA2)는 제 1 증폭기(OTA1)의 출력(OUT1, 제 1 출력 신호)을 증폭하도록 구현될 수 있다. 실시 예에 있어서, 제 2 증폭기(OTA2)는 차동 증폭기를 포함할 수 있다. 제 2 증폭기(OTA2)의 출력(OUT2)은 비교 결과 신호로써 카운터(151)로 제공될 수 있다. 실시 예에 있어서, 스위치 제어 신호(S4)에 응답하여 제 2 증폭기(OTA2)의 옵셋이 제거될 수 있다.
또한, 비교기(141)는 비교 동작을 수행하기 전에 오토 제로(Auto-Zero) 구간에서 오토 제로 신호(예를 들어, S3, S4)에 응답하여 초기화될 수 있다. 또한, 비교기(141)는 비교 동작을 수행하면서 스위치 제어 신호들(S3, S4)에 응답하여 바이어스 전류 혹은 전압을 제어할 수 있다.
카운터(151)는 카운팅 클록 신호(CNT_CLK) 및 반전 신호(CONV)를 기초로 비교 결과 신호(OUT2, 제 2 출력 신호)을 카운팅하고, 카운팅 한 디지털 신호(DS)를 출력하도록 구현될 수 있다. 디지털 신호(DS)는 픽셀 신호(PXS)에서 리셋 성분이 제거된 이미지 성분, 즉 이미지 신호에 대응하는 디지털 값을 가질 수 있다.
도 10은 도 9에 도시된 ADC(130)의 타이밍을 예시적으로 보여주는 도면이다.
도 10을 참조하면, t0 시점부터 t1 시점까지는 오토 제로 구간으로 정의되고, t1 시점부터 t10 시점까지 비교 동작 구간으로 정의될 수 있다.
t0 시점부터 t1 시점까지 오토 제로 신호(AZS)가 활성화될 수 있다. 오토 제로 신호(AZS)에 응답하여, 비교기(141)가 초기화될 수 있다. 예를 들어, 제 1 증폭기(OTA1) 및 제 2 증폭기(OTA2)의 입력 노드들 및/혹은 출력 노드들이 레벨이 동일 해 질 수 있다. 리셋 신호를 디지털 변환을 위하여, t2 시점에 램프 신호(RAMP) 에 오프셋이 가해진 후, t3 시점부터 램프 신호(RAMP)가 감소할 수 있다. 카운터(151)는 t3 시점부터 제 2 증폭기(OTA2)의 출력, 제 2 출력(OUT2)의 극성이 변하는 t4 시점까지 카운팅 클록 신호(CNT_CLK)를 카운트할 수 있다.
리셋 신호의 디지털 변환이 끝나면 t5 시점에 이미지 신호를 디지털 신호로 변환하기 위하여, t5 시점에 램프 신호(RAMP)에 다시 오프셋이 가해진 후, t6 시점에 반전 신호(CONV)에 응답하여, 카운터(151)의 비트가 반전될 수 있다. t7 시점에서, 전송 제어신호(TG)가 온(on) 되고 그 동안 광 감지기(PD)에 의해서 축적된 전하에 의해 제 1 증폭기(OTA1)의 제 2 입력(IN1N)이 도시된 바와 같이 변할 수 있다.
이미지 신호의 디지털 변환을 위하여 t8 시점에서 램프 신호(RAMP)가 감소할 수 있다. 카운터(151)는 t8 시점으로부터 제 2 출력(OUT2), 즉 제 2 증폭기(OTA2)의 출력의 극성이 변하는 t9 시점까지 카운팅 클록 신호(CNT_CLK)를 카운트할 수 있다. 여기서 카운터(151)가 비트-반전(bit-conversion)과 업-카운팅(up-counting)을 통해 이미지 신호를 디지털 신호로 변환하는 것으로 도시되었으나, 이에 제한되는 것은 아니며, 카운터(151)는 다양한 방식으로 구현될 수 있다. 이미지 신호의 디지털 변환이 끝나면, 다음 픽셀(PX)에 대한 상관 이중 샘플링을 위해, ADC(130)가 초기화될 수 있다.
한편, 도 10에 도시된 ADC(130)의 동작 타이밍은 실시 예에 불과하다고 이해되어야 할 것이다. 제 1 및 제 2 증폭기들(OTA1, OTA2)의 구조에 따라 다양한 동작 타이밍이 구현될 수 있다.
도 11은 본 발명의 실시 예에 따른 제 1 증폭기(OTA1)를 예시적으로 보여주는 도면이다. 도 11를 참조하면, 제 1 증폭기(OTA1)는 제 1 차동 증폭기(OTA1) 및 스위치들(SW1, SW2)을 포함할 수 있다.
제 1 스위치(SW1)는 스위치 제어 신호(S3)에 응답하여 제 1 증폭기(OTA1)의 제 1 입력 노드(INN)과 출력 노드(OC)을 연결할 수 있다. 제 2 스위치(SW2)는 스위치 제서 신호(S3)에 응답하여 제 1 증폭기(OTA1)의 제 2 입력 노드(INP)와 비교 노드를 연결할 수 있다. 예를 들어, 제 1 스위치(SW1)는 스위치 제어 신호(S3)에 응답하여 턴-온 됨으로써 제 1 증폭기(OTA1)의 제 1 입력 노드(INN)와 출력 노드(OC)를 연결하고, 제 2 스위치(SW2)는 스위치 제어 신호(S3)에 응답하여 턴-온 됨으로써 제 1 증폭기(OTA1)의 제 2 입력 노드(INP)와 비교 노드를 연결할 수 있다.
오토 제로 구간(예를 들어 도 10의 t0 시점부터 t1 시점)에 스위치들(SW1, SW2)이 턴-온 됨에 따라, 제 1 증폭기(OTA1)의 오프셋이 제거(cancelation)될 수 있다.
제 1 차동 증폭기(OTA1)는 OTA(operational transconductance amplifier), 연산 증폭기 등으로 구현될 수 있다.
이후에, 비교 동작 구간(예를 들어 도 10의 t1 시점부터 t10 시점)에서, 제 1 증폭기(OTA1)는 제 1 바이어스 전류에 기초하여 동작할 수 있다.
도 12는 도 11에 도시된 제 1 증폭기(OTA1)의 회로를 예시적으로 보여주는 도면이다. 도 12를 참조하면, 제 1 증폭기(OTA1)는, 제 1 및 제 2 스위치들(SW1, SW2), 입력 트랜지스터들(MN11, MN12), 출력 트랜지스터들(MP11, MP12), 및 전류 소스(CS1)를 포함할 수 있다.
제 1 트랜지스터(MP11)는 전원단(VDD)과 비교 노드(CN) 사이에 연결되고, 제 2 트랜지스터(MP12)는 전원단(VDD)과 출력 노드(OC) 사이에 연결될 수 있다. 여기서 제 1 및 제 2 트랜지스터들(MP11, MP12)의 각각은 PMOS 트랜지스터를 포함할 수 있다. 실시 예에 있어서, 제 1 및 제 2 트랜지스터들(MP11, MP12)의 각각은 비교 노드(CN)에 연결된 게이트를 포함할 수 있다.
제 3 트랜지스터(MN11)는 비교 노드(CN)와 제 1 바이어스 노드(BN1) 사이에 연결되고, 제 4 트랜지스터(MN12)는 출력 노드(OC)와 제 1 바이어스 노드(BN1) 사이에 연결될 수 있다. 여기서 제 3 및 제 4 트랜지스터들(MN11, MN12)의 각각은 NMOS 트랜지스터를 포함할 수 있다. 제 3 트랜지스터(MN11)는 램프 신호(RAMP)를 수신하는 제 2 입력 노드(INP)에 연결된 게이트를 포함할 수 있다. 제 4 트랜지스터(MN12)는 픽셀 신호(PXS)를 수신하는 제 1 입력 노드(INN)에 연결된 게이트를 포함할 수 있다.
제 1 전류 소스(CS1)는 제 1 바이어스 노드(BN1)와 접지단(GND) 사이에 연결될 수 있다. 제 1 전류 소스(CS1)는 비교 동작 구간에서 제 1 바이어스 전류(Ib1)을 흐르게 할 수 있다.
제 1 스위치(SW1)는 제 1 입력 노드(INN)와 출력 노드(OC) 사이에 연결될 수 있다. 제 2 스위치(SW2)는 제 2 입력 노드(INP)와 비교 노드(CN) 사이에 연결될 수 있다.
한편, 도 12에 도시된 제 1 증폭기(OTA1)는 실시 예에 불과하다고 이해되어야 할 것이다.
도 13은 본 발명의 실시 예에 따른 비교 회로(130)의 스위치 제어 분리 동작을 개념적으로 설명하기 위한 도면이다.
일반적으로 비교 회로(130, CDS)의 비교기는 제 1 증폭기(OTA1) 및 제 2 증폭기(OTA2)를 포함하고 있다. 이 중에서 제 2 증폭기(OTA2)는 오토제로(autozero) 동작시 셀프-바이어스(self-bias)를 통해 동작점을 결정하는 셀프-바이어스 스위치와, 더미 스위치를 포함하고 있다.
셀프-바이어스 스위치는 오토 제로 구간에서 스위치 제어 신호(S4)에 응답하여 턴-온 됨으로써, 제 2 증폭기(OTA2)의 바이어스를 결정할 수 있다. 이후에, 셀프-바이어스 스위치는 비교 동작 구간에서 턴-오프 될 수 있다. 이때, 제 2 증폭기(OTA2)의 바이어스 노드의 전압이 charge injection/clock feedthrough 현상에 의해 변할 수 있다. 더미 스위치는 스위치 제어 신호(S4D)에 응답하여 턴-온 됨으로써 바이어스 전압을 역보상 할 수 있다.
본 발명의 실시 예에 따른 비교 회로(130)는 오토제로 스위치의 charge injection과 clock feedthrough를 보상하는 더미 스위치의 스위치 제어를 짝수/홀수로 분리할 수 있다. 또한, 짝수 및 홀수 더미 스위치에 의한 보상 동작 유무를 분리시킴으로써, 오토제로 이후에 짝수 바이어스 노드(BN_E), 홀수 바이어스 노드(BN_O)에 저장된 전압을 달라질 수 있다. 이로써 제 2 증폭기(OTA2)의 디시젼 속도(decision speed)를 짝수/홀수에 따라 서로 달라 질 수 있다. 최종적으로 비교 회로(130)의 CDS decision을 분리 시킬 수 있다.
도 14a 및 도 14b는 본 발명의 실시 예에 따른 짝수 컬럼 라인에 대응하는 제 2 증폭기(OTA2)와 홀수 컬럼 라인에 대응하는 제 2 증폭기(OTA2)를 예시적으로 보여주는 도면들이다. 도 14a 및 도 14b를 참조하면, 제 2 증폭기(OTA2)는 바이어스 트랜지스터들(MM21, MN22, MM23) 및 증폭 트랜지스터(MP21)를 포함할 수 있다.
증폭 트랜지스터(MP21)는 전원단(VDD)과 증폭 노드(AN) 사이에 연결될 수 있다. 증폭 트랜지스터(MP21)는 제 1 증폭기(OTA1)의 출력(OUT1)를 입력 받는 게이트를 포함할 수 있다. 실시 예에 있어서, 증폭 트랜지스터(MP21)는 PMOS 트랜지스터를 포함할 수 있다.
제 1 바이어스 트랜지스터(MN21)는 증폭 노드(AN)와 접지단(GND) 사이에 연결될 수 있다. 제 1 바이어스 트랜지스터(MN21)는 제 2 바이어스 노드(BN2)에 연결된 게이트를 포함할 수 있다. 제 1 바이어스 트랜지스터(MN21)는 NMOS 트랜지스터를 포함할 수 있다.
제 2 바이어스 트랜지스터(MP22, 셀프-바이어스 트랜지스터)는 증폭 노드(AN)와 제 2 바이어스 노드(BN2) 사이에 연결될 수 있다. 제 2 바이어스 트랜지스터(MP22)는 스위치 제어 신호(S4)를 수신하는 게이트를 포함할 수 있다. 스위치 제어 신호(S4)는 오토제로 신호일 수 있다. 제 2 바이어스 트랜지스터(MP22)는 PMOS 트랜지스터를 포함할 수 있다. 제 2 바이어스 트랜지스터(MP22)는 오토 제로 스위치로 기능을 수행할 수 있다.
제 3 바이어스 트랜지스터(MP23, 역보상 바이어스 트랜지스터)는 스위치 제어 신호(S4D)를 수신하는 게이트 및 제 2 바이어스 노드에 연결된 소스 및 드레인을 포함할 수 있다. 제 3 바이어스 트랜지스터(MP23)는 PMOS 트랜지스터를 포함할 수 있다. 여기서 제 2 바이어스 트랜지스터(MP23, 셀프-바이어스 트랜지스터)는 비교 동작 구간에서 오토 제로 스위치의 전류를 보상하기 위한 더미 스위치로 기능을 수행할 수 있다.
도 14a 및 도 14b에 도시된 바와 같이, 짝수 컬럼 라인에 대응하는 더미 트랜지스터(MP23)에 수신되는 스위치 제어 신호(S4D_E)와 홀수 컬럼 라인에 대응하는 제 더미 트랜지스터(MP23)에 수신되는 스위치 제어 신호(S4D_O)가 분리 될 수 있다.
도 15는 본 발명의 실시 예에 따른 비교기의 바이어스 동작의 타이밍을 예시적으로 보여주는 도면이다.
일반적인 이미지 센서는 제 2 증폭기(OTA2)에 제공되는 더미 스위치 제어 신호가 하나의 신호로 구성되고 있다. 이에 모든 출력 값들은 한 시점에서 동시에 컬럼의 데이터 버스의 로직들을 토글 시킴으로써, IR-drop/rise를 크게 할 수 있다.
반면에, 본 발명의 실시 예에 따른 이미지 센서(100)는 제 2 증폭기(OTA2)의 더미 스위치 제어 신호를 짝수와 홀수로 구분할 수 있다. 그 결과로써, 짝수 컬럼 라인에 대응하는 비교기의 출력(OUT_E)과 홀수 컬럼 라인에 대응하는 비교기의 출력(OUT_O)이 분산될 수 있다. 그 결과로써, DBS의 로직들이 출력들(OUT_E, OUT_O)의 시점에 따라 토글하는 시점이 분산될 수 있다. 이에 낮은 전압(VDDD)에서 IR-drop/rise가 종래의 그것보다 작게 되고, DBS LVCC의 마진이 개선될 수 있다.
도 16은 본 발명의 실시 예에 따른 제 2 증폭기(OTA2)의 일부에 대한 공정 단면을 예시적으로 보여주는 도면이다. 도 16을 참조하면, 제 1 메탈 라인(M1)으로 스위치 제어 신호(S4)가 입력되고, 제 2 메탈 라인(M2)으로 짝수 더미 스위치 제어 신호(S4D_E)가 입력되고, 제 3 메탈 라인(M3)으로 홀수 더미 스위치 제어 신호(S4D_O)가 입력될 수 있다.
실시 예에 있어서, 제 1 내지 제 3 메탈 라인들(M1, M2, M3) 중에서 적어도 2개는 서로 다른 층에 형성될 수 있다.
도 17은 본 발명과 종래 기술 사이의 데이터 버스 시뮬레이션 결과를 예시적으로 보여주는 도면이다. 도 17를 참조하면, 기존 구조 대비하여 본 발명의 구조에서 CDS decision 이 분리되면서, DBS의 peak IR-drop이 감소하고 있다. 이러한 결과는 DBS의 LVCC margin을 개선시키고 있다.
한편, 도 13 내지 도 17에서 설명된 ADC의 바이어스는 even/odd 2 그룹으로 더미 스위치 제어 신호(S4D)을 분리하였다. 하지만 본 발명이 여기에 제한될 필요는 없다. 본 발명은 바이어스 동작을 3개 이상의 그룹으로 나눌 수도 있다.
도 18은 본 발명의 다른 실시 예에 따른 ADC(130a)를 예시적으로 보여주는 도면이다. 도 18을 참조하면, ADC(130a)는 도 13에 도시된 그것(130)과 비교하여 3개의 더미 스위치 제어 신호들(S4D_L1, S4D_L2, S4D_L3)에 분리된 제 2 증폭기들을 포함할 수 있다.
한편, 본 발명의 실시 예에 따른 이미지 센서(100)는 적층된 구조로 구현될 수 있다.
도 19는 본 발명의 실시 예에 따른 이미지 센서(500)를 보여주는 도면이다.
도 19를 참조하면, 이미지 센서(500)는 제 1 레이어(510)와 제 2 레이어(520)를 포함할 수 있다. 제 1 레이어(510)와 제 2 레이어(520)는 수직 방향에서 적층될 수 있다.
제 1 레이어(510)는 픽셀 어레이(511)를 포함할 수 있으며, 제 2 레이어(520)는 로직 회로들(521, 522)를 포함할 수 있다. 픽셀 어레이(511)는 복수의 픽셀들을 포함하며, 복수의 픽셀들은 복수의 로우 라인들 및 복수의 컬럼 라인들을 통해 로직 회로(521)와 연결될 수 있다. 도 18에 도시한 일 실시 예에서, 제 1 레이어(510)에서 픽셀 어레이(511)에 배치되는 픽셀들 각각은 픽셀 회로와 제 1 출력 회로, 및 제 2 출력 회로를 포함할 수 있다. 따라서, 픽셀들 각각은 앞서 도 17을 참조하여 설명한 일 실시 예와 유사한 구조를 가질 수 있다.
로직 회로들(521, 522)는 제 1 로직 회로(821)와 제 2 로직 회로(822)를 포함할 수 있다. 제 1 로직 회로(521)는 픽셀 어레이(511)의 구동에 필요한 로우 드라이버, 리드아웃 회로, 컬럼 드라이버, 및 컨트롤 로직 등을 포함할 수 있다. 제 2 로직 회로(522)는 전원 회로, 입출력 인터페이스, 이미지 신호 프로세서 등을 포함할 수 있다. 제 1 로직 회로(521)와 제 2 로직 회로(522) 각각이 차지하는 면적 및 배치 형태 등은 다양하게 변형될 수 있다.
한편, 도 19에 도시된 이미지 센서(500)는 적층된 2 개의 레이어들(510, 520)로 구현되고 있다. 하지만, 본 발명의 이미지 센서가 여기에 제한되지 않을 것이다. 본 발명의 이미지 센서는 적층된 3 개의 레이어들로 구현될 수도 있다.
도 20는 본 발명의 실시 예에 따른 CDS의 동작을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 20를 참조하면, 이미지 센서(100)의 CDS의 동작은 다음과 같이 진행될 수 있다.
ADC(130)의 비교기(141)에 오토 제로 동작이 수행될 수 있다(S110). 오토 제로 동작에 따라 비교기(141)의 입력 전압들은 동일할 수 있다. 이후에, 픽셀(PX)로부터 전압(PXS)이 인가됨으로써, ADC(130)는 램프 신호(RAMP)에 응답하여 카운트 동작을 수행할 수 있다(S120). 이후에, 더미 스위치 제어 분리를 통하여 디시젼 포인트가 분산될 수 있다(S130). 예를 들어, 제 2 증폭기(OTA2)의 바이어스 전압을 보상하는 더미 스위치(S4D)의 제어 신호를 컬럼 라인 그룹 단위로 분리시킴으로써, 디시젼 포인트가 분산될 수 있다. 실시 예에 있어서, 컬럼 라인 그룹은 홀수 컬럼 라인 그룹과 짝수 컬럼 라인 그룹을 포함할 수 있다.
본 발명의 실시 예에 따른 이미지 센서(100)의 CDS 동작은, 제 2 증폭기(OTA2)의 bias 에 sample 되는 전압을 컬럼 라인 별로 조절함으로써, 디시젼 속도(decision speed)를 다르게 할 수 있다. 이로써, DBS peak IR-drop/rise를 줄이고, 이에 따라 DBS LVCC 마진이 개선도리 수 있다.
실시 예에 있어서, 이미지 센서(100)의 CDS 동작은 charge injection/clock feedthrough 값에 의해 decision speed가 분리되는 정도를 제어할 수 있다. 본 발명의 CDS 동작은 비교 동작 구간 후단에 offset을 만드는 구조이므로, analog gain에 상관없이 사용 가능하다.
도 21은 본 발명의 실시 예에 따른 ADC(130)의 동작을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 21을 참조하면, ADC(130)의 동작은 다음과 같이 진행될 수 있다.
컬럼 라인들에 연결된 비교기들의 각각에 오토 제로 동작이 수행될 수 있다(S210). 컬럼 라인 그룹에 따라 디시젼 포인트를 가변하면서 리셋 전압에 대응하는 제 1 카운트 동작이 수행될 수 있다(S220). 여기서 디시젼 포인트는 컬럼 라인 그룹에 따라 사전에 결정된 순서로 결정될 수 있다. 이후에 컬럼 라인 그룹에 따라 디시젼 포인트를 가변하면서 픽셀 전압에 대응하는 제 2 카운트 동작이 수행될 수 있다(S230).
도 22 및 도 23는 본 발명의 일 실시 예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 보여주는 도면들이다.
도 22를 참조하면, 전자 기기(1000)는 카메라 모듈 그룹(1100), 애플리케이션 프로세서(1200), PMIC(1300) 및 외부 메모리(1400)를 포함할 수 있다.
카메라 모듈 그룹(1100)은 복수의 카메라 모듈(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(1100a, 1100b, 1100c)이 배치된 실시 예가 도시되어 있으나, 실시 예들이 이에 제한되는 것은 아니다. 실시 예에 있어서, 카메라 모듈 그룹(1100)은 2개의 카메라 모듈만을 포함하도록 변형되어 실시될 수 있다. 또한, 실시 예에 있어서, 카메라 모듈 그룹(1100)은 n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다. 또한 일 실시 예에서, 카메라 모듈 그룹(1100)에 포함되는 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 하나는, 도 1 내지 도 21에서 설명된 이미지 센서 및 그것의 CDS 동작에 의해 구현될 수 있다.
도 23를 참조하면, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시 예에 따라 다른 카메라 모듈들(1100a, 1100b)에 대해서도 동일하게 적용될 수 있다. 도 23를 다시 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ½OPFE½)(1110), 액추에이터(1130), 이미지 감지 장치(1140) 및 저장 장치(1150)를 포함할 수 있다. 프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
실시 예에서, 프리즘(1105)은 제 1 방향(X)으로 입사되는 광(L)의 경로를 제 1 방향(X)에 수직인 제 2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)을 중심으로 A방향으로 회전시키거나, 중심축(1106)을 B방향으로 회전시켜 제 1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제 2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제 1 방향(X)및 제 2 방향(Y)과 수직인 제 3 방향(Z)로 이동할 수 있다.
실시 예에 있어서, 도시된 것과 같이, 프리즘(1105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시 예들이 이에 제한되는 것은 아니다.
실시 예에 있어서, 프리즘(1105)은 플러스(+) 혹은 마이너스(-) B방향으로 20도 내외, 혹은 10도에서 20도, 혹은 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 혹은 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
실시 예에 있어서, 프리즘(1105)은 광 반사 물질의 반사면(1106)을 중심축(1106)의 연장 방향과 평행한 제 3 방향(예를 들어, Z방향)으로 이동할 수 있다.
OPFE(1110)는, 예를 들어, m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제 2 방향(Y)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고 할 때, OPFE(1110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z 혹은 5Z 혹은 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액추에이터(1130)는 OPFE(1110) 혹은 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액추에이터(1130)는 정확한 감지를 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 감지 장치(1140)는 이미지 센서(1142), 제어 로직(1144) 및 메모리(1146)를 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 감지 대상의 이미지를 감지 할 수 있다. 제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있다.
메모리(1146)는 캘리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 캘리브레이션 데이터(1147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(혹은 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.
저장 장치(1150)는 이미지 센서(1142)를 통해 감지된 이미지 데이터를 저장할 수 있다. 저장 장치(1150)는 이미지 감지 장치(1140)의 외부에 배치될 수 있으며, 이미지 감지 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 실시 예에 있어서, 저장 장치(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시 예들이 이에 제한되는 것은 아니다.
도 21과 도 23를 함께 참조하면, 실시 예에 있어서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 액추에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액추에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(1147)를 포함할 수 있다.
실시 예에 있어서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100b)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티컬(vertical) 형태의 카메라 모듈일 수 있으나, 실시 예들이 이에 제한되는 것은 아니다.
실시 예에 있어서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(1200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 1100a 혹은 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
실시 예에 있어서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
또한, 실시 예에 있어서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
실시 예에 있어서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 감지 영역을 복수의 카메라 모듈(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.
다시 도 23을 참조하면, 애플리케이션 프로세서(1200)는 이미지 처리 장치(1210), 메모리 컨트롤러(1220), 내부 메모리(1230)를 포함할 수 있다. 애플리케이션 프로세서(1200)는 복수의 카메라 모듈(1100a, 1100b, 1100c)과 분리되어 구현될 수 있다. 예를 들어, 애플리케이션 프로세서(1200)와 복수의 카메라 모듈(1100a, 1100b, 1100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 처리 장치(1210)는 복수의 서브 이미지 신호 프로세서(1212a, 1212b, 1212c), 이미지 생성기(1214) 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다.
이미지 처리 장치(1210)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 복수의 서브 이미지 신호 프로세서(1212a, 1212b, 1212c)를 포함할 수 있다.
각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)를 통해 대응되는 서브 이미지 신호 프로세서(1212a, 1212b, 1212c)에 제공될 수 있다. 예를 들어, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 신호 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 신호 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 신호 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 실시 예들이 이에 제한되는 것은 아니다.
한편, 실시 예에 있어서, 하나의 서브 이미지 신호 프로세서가 복수의의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 신호 프로세서(1212a)와 서브 이미지 신호 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 신호 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티 플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 신호 프로세서에 제공될 수 있다.
각각의 서브 이미지 신호 프로세서(1212a, 1212b, 1212c)에 제공된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 혹은 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 신호 프로세서(1212a, 1212b, 1212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 혹은 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 혹은 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
실시 예에 있어서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 실시 예에 있어서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(1100a, 1100b, 1100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제 1 신호일 경우, 카메라 모듈(1100a)로부터 출력된 이미지 데이터와 카메라 모듈(1100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(1100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제 1 신호와 다른 제 2 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시 예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
실시 예에 있어서, 이미지 생성기(1214)는 복수의 서브 이미지 신호 프로세서(1212a, 1212b, 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로써, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 혹은 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100b)로 지정되고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
줌 팩터 혹은 동작 모드 신호에 따라 마스터 및 슬레이브로써 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(1100a)의 시야각이 카메라 모듈(1100b)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100b)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로써 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100b)이 슬레이브로써 동작할 수 있다.
실시 예에 있어서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a, 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a, 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(1200)에 전송할 수 있다.
실시 예에 있어서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(1100a, 1100b, 1100c)은 감지 속도와 관련하여 제 1 동작 모드 및 제 2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제 1 동작 모드에서, 제 1 속도로 이미지 신호를 생성(예를 들어, 제 1 프레임 레이트의 이미지 신호를 생성)하여 이를 제 1 속도보다 높은 제 2 속도로 인코딩(예를 들어, 제 1 프레임 레이트보다 높은 제 2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제 2 속도는 제 1 속도의 30배 이하일 수 있다.
애플리케이션 프로세서(1200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(1230) 혹은 애플리케이션 프로세서(1200) 외부의 스토리지(1400)에 저장하고, 이후, 메모리(1230) 혹은 스토리지(1400)로부터 인코딩된 이미지 신호를 읽고, 읽혀진 이미지 신호를 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이 할 수 있다. 예를 들어 이미지 처리 장치(1210)의 복수의 서브 프로세서들(1212a, 1212b, 1212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제 2 동작 모드에서, 제 1 속도보다 낮은 제 3 속도로 이미지 신호를 생성(예를 들어, 제 1 프레임 레이트보다 낮은 제 3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 애플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩 되지 않은 신호일 수 있다. 애플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 혹은 이미지 신호를 메모리(1230) 혹은 스토리지(1400)에 저장할 수 있다.
PMIC(1300)는 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 전력, 예를 들어 전원 전압을 공급할 수 있다. 예를 들어, PMIC(1300)는 애플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제 1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제 2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제 3 전력을 공급할 수 있다.
PMIC(1300)는 애플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 혹은 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.
일반적인 오토제로 전압 분산을 통해 Decision point 분산 기법은, high gain에서 사용하기 어렵다. 일반적으로 오토 제로 분산이 제 1 증폭기(OTA1)의 플로팅 노드에서 되기 때문에, high gain에서 offset만큼을 램프 신호가 추가적으로 cover해야 하기 때문이다. 반면에, 본 발명의 실시 예에 따른 오토 제로 분산 기법은 제 2 증폭기(OTA2)의 바이어스 노드를 이용하기 때문에 gain에 무관하다. 제 2 증폭기(OTA2)의 delay만 변경되기 때문에 high gain에서 사용이 가능하다.
한편, 상술된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용 할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함 할 것이다.
10: 이미지 장치
100: 이미지 센서
200: 이미지 신호 프로세서
300: 디스플레이 장치
110: 픽셀 어레이
120: 로우 드라이버
130: 아날로그 디지털 변환기
140: 비교 회로
150: 카운터 회로
160: 램프 신호 발생기
170: 타이밍 제어기
180: 버퍼
100: 이미지 센서
200: 이미지 신호 프로세서
300: 디스플레이 장치
110: 픽셀 어레이
120: 로우 드라이버
130: 아날로그 디지털 변환기
140: 비교 회로
150: 카운터 회로
160: 램프 신호 발생기
170: 타이밍 제어기
180: 버퍼
Claims (20)
- 제 1 컬럼 라인으로부터 수신된 제 1 전압 신호와 램프 신호를 비교하고, 증폭하는 제 1 증폭기;
상기 제 1 증폭기의 출력을 증폭하는 제 2 증폭기;
제 2 컬럼 라인으로부터 수신된 제 2 전압 신호와 램프 신호를 비교하고, 증폭하는 제 3 증폭기; 및
상기 제 3 증폭기의 출력을 증폭하는 제 4 증폭기를 포함하고,
상기 제 2 증폭기 및 상기 제 4 증폭기는 더미 스위치 제어 분리를 통하여 서로 다른 시점에서 디시젼 신호를 출력하는 것을 특징으로 하는 이미지 센서. - 제 1 항에 있어서,
상기 제 1 내지 제 4 증폭기들의 각각은 차동 증폭기를 포함하는 것을 특징으로 하는 이미지 센서. - 제 1 항에 있어서,
상기 제 1 증폭기 및 상기 제 3 증폭기의 각각은,
전원단과 비교 노드에 연결되고, 상기 비교 노드에 연결된 게이트를 갖는 제 1 출력 트랜지스터;
상기 전원단과 출력 노드에 연결되고, 상기 비교 노드에 연결된 게이트를 갖는 제 2 출력 트랜지스터;
상기 비교 노드와 제 1 바이어스 노드에 연결되고, 제 2 입력 노드에 연결된 게이트를 갖는 제 1 입력 트랜지스터;
상기 출력 노드와 상기 제 1 바이어스 노드에 연결되고, 제 1 입력 노드에 연결된 게이트를 갖는 제 2 입력 트랜지스터; 및
상기 제 1 바이어스 노드와 접지단 사이에 연결된 제 1 전류 소스를 포함하고,
상기 제 1 입력 노드는 대응하는 컬럼 라인으로부터 전압 신호를 수신하고,
상기 제 2 입력 노드는 상기 램프 신호를 수신하는 것을 특징으로 하는 이미지 센서. - 제 3 항에 있어서,
오토 제로 구간에서 제 1 스위치 제어 신호에 응답하여 상기 제 1 입력 노드와 상기 출력 노드를 연결하는 제 1 스위치; 및
상기 오토 제로 구간에서 상기 제 1 스위치 제어 신호에 응답하여 상기 제 2 입력 노드와 상기 비교 노드를 연결하는 제 2 스위치를 더 포함하는 이미지 센서. - 제 1 항에 있어서,
상기 제 2 증폭기 및 상기 제 4 증폭기의 각각은,
제 1 전원단과 증폭 노드 사이에 연결되고, 상기 제 1 및 제 3 증폭기들의 중에서 대응하는 출력을 수신하는 게이트를 포함하는 증폭 트랜지스터;
상기 증폭 노드와 접지단 사이에 연결된 제 1 바이어스 트랜지스터;
상기 증폭 노드와 바이어스 노드 사이에 연결되고, 제 2 스위치 제어 신호를 수신하는 게이트를 갖는 제 2 바이어스 트랜지스터;
상기 바이어스 노드에 연결된 드레인 및 소스를 갖고, 제 3 스위치 제어 신호를 수신하는 게이트를 갖는 제 3 바이어스 트랜지스터; 및
상기 바이어스 노드와 상기 접지단 사이에 연결된 바이어스 커패시터를 포함하는 이미지 센서. - 제 5 항에 있어서,
상기 더미 스위치 제어 분리를 위하여 상기 제 3 스위치 제어 신호는 상기 제 1 컬럼 라인과 상기 제 2 컬럼 라인에 따라 서로 다르게 생성되는 것을 특징으로 하는 이미지 센서. - 제 6 항에 있어서,
제 1 스위치 제어 신호는 타이밍 제어기로부터 제 1 메탈 라인을 통하여 전송되고,
상기 제 2 스위치 제어 신호는 상기 타이밍 제어기로부터 제 2 메탈 라인을 통하여 전송되고,
상기 제 3 스위치 제어 신호는 상기 타이밍 제어기로부터 제 3 메탈 라인을 통하여 전송되고,
상기 제 1 메탈 라인, 상기 제 2 메탈 라인, 및 상기 제 3 메탈 라인 중에서 적어도 2개는 서로 다른 계층에 배치되는 것을 특징으로 하는 이미지 센서. - 복수의 로우 라인들과 복수의 컬럼 라인들에 배열된 복수의 픽셀들을 갖는 픽셀 어레이;
상기 복수의 로우 라인들 중에서 어느 하나를 선택하는 로우 드라이버;
상기 픽셀 어레이로부터 출력된 아날로그 신호들을 디지털 신호들로 변환하는 아날로그 디지털 변환기; 및
상기 픽셀 어레이, 상기 로우 드라이버, 및 상기 아날로그 디지털 변환기의 타이밍을 제어하는 타이밍 제어기를 포함하고,
상기 아날로그 디지털 변환기는, 상기 픽셀 어레이로부터 출력되는 픽셀 신호들과 램프 신호를 비교하는 비교기들을 갖는 비교 회로; 및 상기 비교기들의 각각의 출력을 카운팅하는 카운터들을 갖는 카운터 회로를 포함하고,
상기 비교기들의 각각은, 상기 복수의 컬럼 라인들 중에서 대응하는 컬럼 라인으로부터 수신된 픽셀 신호와 상기 램프 신호를 비교하고, 증폭하는 제 1 증폭기; 및 상기 제 1 증폭기의 출력을 증폭하여 디시젼 신호를 출력하는 제 2 증폭기를 포함하고,
상기 비교기들은 상기 복수의 컬럼 라인들의 컬럼 라인 그룹에 따라 서로 다른 시점에서 디시젼 신호들을 출력하는 것을 특징으로 하는 이미지 센서. - 제 8 항에 있어서,
상기 컬럼 라인 그룹은 짝수 번째 컬럼 라인 그룹과 홀수 번째 컬럼 라인 그룹을 포함하는 이미지 센서. - 제 8 항에 있어서,
상기 컬럼 라인 그룹은 적어도 3개 이상으로 그룹을 포함하는 이미지 센서. - 제 8 항에 있어서,
상기 제 1 증폭기는,
전원단과 비교 노드에 연결되고, 상기 비교 노드에 연결된 게이트를 갖는 제 1 출력 트랜지스터;
상기 전원단과 출력 노드에 연결되고, 상기 비교 노드에 연결된 게이트를 갖는 제 2 출력 트랜지스터;
상기 비교 노드와 제 1 바이어스 노드에 연결되고, 제 2 입력 노드에 연결된 게이트를 갖는 제 1 입력 트랜지스터;
상기 출력 노드와 상기 제 1 바이어스 노드에 연결되고, 제 1 입력 노드에 연결된 게이트를 갖는 제 2 입력 트랜지스터; 및
상기 제 1 바이어스 노드와 접지단 사이에 연결된 제 1 전류 소스를 포함하고,
상기 제 1 입력 노드는 대응하는 컬럼 라인으로부터 전압 신호를 수신하고,
상기 제 2 입력 노드는 상기 램프 신호를 수신하는 것을 특징으로 하는 이미지 센서. - 제 8 항에 있어서,
상기 제 2 증폭기는,
제 1 전원단과 증폭 노드 사이에 연결되고, 상기 제 1 증폭기의 출력을 수신하는 게이트를 포함하는 증폭 트랜지스터;
상기 증폭 노드와 접지단 사이에 연결된 제 1 바이어스 트랜지스터;
상기 증폭 노드와 바이어스 노드 사이에 연결되고, 제 2 스위치 제어 신호를 수신하는 게이트를 갖는 제 2 바이어스 트랜지스터;
상기 바이어스 노드에 연결된 드레인 및 소스를 갖고, 제 3 스위치 제어 신호를 수신하는 게이트를 갖는 제 3 바이어스 트랜지스터; 및
상기 바이어스 노드와 상기 접지단 사이에 연결된 바이어스 커패시터를 포함하는 이미지 센서. - 제 12 항에 있어서,
상기 컬럼 라인 그룹에 따라 상기 제 3 스위치 제어 신호의 분리함으로써, 상기 제 2 증폭기의 상기 디시젼 신호의 출력 시점이 변경되는 것을 특징으로 하는 이미지 센서. - 제 8 항에 있어서,
상기 픽셀은 2-픽셀 구조로 구현되는 것을 특징으로 하는 이미지 센서. - 이미지 센서의 동작 방법에 있어서,
제 1 증폭기 및 제 2 증폭기에 대하여 오토 제로 동작을 수행하는 단계;
상기 오토 제로 동작을 수행한 후에, 램프 신호에 응답하여 카운트 동작을 수행하는 단계; 및
컬럼 라인 그룹에 따라 상기 제 2 증폭기의 더미 스위치 제어 분리를 함으로써 디시젼 포인트를 변경하는 단계를 포함하는 방법. - 제 15 항에 있어서,
오토 제로 동작을 수행하는 단계는,
상기 제 1 증폭기의 입력 노드들과 출력 노드의 전압을 동일하게 하는 단계를 포함하는 방법. - 제 16 항에 있어서,
오토 제로 동작을 수행하는 단계는,
상기 제 2 증폭기의 바이어스 노드의 전압을 사전에 결정된 값으로 설정하는 단계를 포함하는 방법. - 제 15 항에 있어서,
상기 램프 신호와 컬럼 라인으로부터 수신된 픽셀 신호를 비교하는 단계를 더 포함하는 방법. - 제 18 항에 있어서,
상기 디시젼 포인트에서 상기 카운트 동작의 결과값을 메모리로 출력하는 단계를 더 포함하는 방법. - 제 18 항에 있어서,
상기 카운트 동작을 수행하는 단계는,
리셋 전압에 대응하는 제 1 카운트 동작을 수행하는 단계; 및
픽셀 전압에 대응하는 제 2 카운트 동작을 수행하는 단계를 더 포함하는 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200096174A KR20220016414A (ko) | 2020-07-31 | 2020-07-31 | 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 |
| US17/198,355 US11924572B2 (en) | 2020-07-31 | 2021-03-11 | Image sensor, image device having the same, and operating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200096174A KR20220016414A (ko) | 2020-07-31 | 2020-07-31 | 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220016414A true KR20220016414A (ko) | 2022-02-09 |
Family
ID=80004664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200096174A KR20220016414A (ko) | 2020-07-31 | 2020-07-31 | 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11924572B2 (ko) |
| KR (1) | KR20220016414A (ko) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3432002B2 (ja) | 1994-06-30 | 2003-07-28 | キヤノン株式会社 | 撮像装置 |
| JP2004121856A (ja) | 2003-10-17 | 2004-04-22 | Olympus Corp | 内視鏡装置 |
| TWI345910B (en) | 2006-10-02 | 2011-07-21 | Novatek Microelectronics Corp | Cmos image sensor for high-speed operation |
| JP2014096670A (ja) * | 2012-11-08 | 2014-05-22 | Sony Corp | コンパレータ、比較方法、ａｄコンバータ、固体撮像素子、および電子装置 |
| TWI694726B (zh) | 2013-02-27 | 2020-05-21 | 日商新力股份有限公司 | 攝像元件 |
| JP2016012905A (ja) | 2014-06-02 | 2016-01-21 | ソニー株式会社 | 撮像素子、撮像方法、および電子機器 |
| JP2015233184A (ja) * | 2014-06-09 | 2015-12-24 | ソニー株式会社 | イメージセンサ、電子機器、コンパレータ、及び、駆動方法 |
| JP2019146016A (ja) | 2018-02-21 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
-
2020
- 2020-07-31 KR KR1020200096174A patent/KR20220016414A/ko active Search and Examination
-
2021
- 2021-03-11 US US17/198,355 patent/US11924572B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11924572B2 (en) | 2024-03-05 |
| US20220038651A1 (en) | 2022-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9590007B2 (en) | Solid state imaging device and electronic apparatus | |
| US9832407B2 (en) | Global shutter image sensor pixels having improved shutter efficiency | |
| US20170223293A1 (en) | Solid-state imaging device and electronic camera | |
| JP6413401B2 (ja) | 固体撮像素子 | |
| CN105744183A (zh) | 摄像装置 | |
| US11425323B2 (en) | Image sensor and operating method thereof | |
| US20160273961A1 (en) | Image sensor | |
| KR20210037302A (ko) | 이미지 센서 및 그 동작 방법 | |
| US11750942B2 (en) | Image sensor, an imaging device and a method of operating the same | |
| EP4113978A2 (en) | Image sensor including pixel including internal capacitor | |
| KR20220125887A (ko) | 이미지 센서 | |
| US20220116557A1 (en) | Pixel array and image sensor including the same | |
| KR20220016414A (ko) | 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 | |
| JP2015207948A (ja) | 撮像素子及び撮像装置 | |
| US10958861B2 (en) | Image sensors with in-pixel amplification circuitry | |
| CN114268752A (zh) | 利用多转移的图像传感器以及该图像传感器的操作方法 | |
| US11825226B2 (en) | Image sensor and pixel array of image sensor | |
| US20220399384A1 (en) | Pixel array and image sensor including the same | |
| US20220408038A1 (en) | Image sensing device | |
| US20230154945A1 (en) | Image sensor | |
| US20220377267A1 (en) | Image sensor including an auto-focus pixel | |
| US20220286636A1 (en) | Image sensor device | |
| KR20220146899A (ko) | 동작 모드에 따라 바이어스 전압을 분리 인가하는 아날로그 디지털 컨버터, 및 이를 포함하는 이미지 센서 | |
| KR20220047140A (ko) | 픽셀 어레이 및 이를 포함하는 이미지 센서 | |
| CN117810238A (zh) | 图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |