CN111372018B - 一种使用复位信号驱动电路的adc及图像传感器 - Google Patents

Abstract

本发明公开的一种新型复位信号驱动电路，包括复位电位选择单元、复位关断沿控制单元、控制中心、复位MOS管和电流源，所述复位电位选择单元包括N个并联的复位支路，每个复位支路包括开关管NK和等效电阻子单元；所述复位关断沿控制单元包括M个并联的关断支路，每个关断支路包括反转中心和开关管NP；M和N均为大于1的整数；所述复位MOS管的栅极连接所述控制中心输出端，源极通过电流源接地，漏极连接所述复位信号驱动电路的输出端；所述复位信号驱动电路输出端输出复位信号。本发明提供的一种使用新型复位信号驱动电路的ADC及图像传感器，减小了复位结束时电荷注入和时钟馈通的大小，从而减小了比较器的失调，保证ADC的高帧率应用。

Description

一种使用复位信号驱动电路的ADC及图像传感器

技术领域

本发明涉及图像传感器领域，具体涉及一种使用复位信号驱动电路的ADC及图像传感器。

背景技术

CMOS图像传感器(CIS)已广泛应用于视频、监控、工业制造、汽车、家电等成像领域。CIS主流读出电路结构是以列级单斜模数转换器(SS-ADC)为主的读出电路，SS-ADC的功能是将待量化信号与一个斜波基准信号进行比较，比较的结果通过计数器进行最终量化，得到一个N位的二进制数字量。CIS中的ADC的一个重要的作用是进行噪声消除操作(CDS)，其过程是：首先ADC复位，复位结束后读出像素单元的复位电压信号(VRST)，再读出PD电压信号(VSIG)，通过ADC中的计数器计数并将VRST、VSIG分别转为二进制数字码D1、D2，最终输出差值ΔD＝D2-D1。来自像素单元的固定噪声和失调在这个过程中被减掉了，所以最终的差值是没有这部分噪声的信号。

ADC比较器复位结束时，会产生电荷注入和时钟馈通，由于比较器两个输入端所连接信号通路不同，对此电荷注入和馈通响应程度不一样，导致比较器出现失调，该失调大小取决于工艺、温度、电压等因素。普通的复位信号驱动电路如附图1所述，包括控制中心和多个驱动能力较强的BUF(Buffer)，该电路将控制中心输出的控制信号经过多级串联的驱动单元(BUF)后再输出(每个BUF由两级串联的反相器组成，如附图1中所示)，使得复位信号RSTN_CMP的跳变沿很陡，陡峭的复位沿将进一步增大电荷注入和馈通的大小。进而使ADC比较器输入失调增大，为了保证ADC计数器计数正确性，需要延长复位信号读出阶段的计数时间，以保证信号的正确读出。但在高帧率应用中，ADC操作时间很短，通过延长计数时间克服上述问题的办法明显不适用。所以需要找到一种方法能有效的降低开关电荷注入和馈通的影响，从而降低比较器的失调。

发明内容

本发明的目的是提供一种使用复位信号驱动电路的ADC及图像传感器，通过复位信号驱动电路使得比较器复位信号可调，并使复位沿变得平缓，减小了复位结束时电荷注入和时钟馈通的大小，从而减小了比较器的失调，保证ADC的高帧率应用。

为了实现上述目的，本发明采用如下技术方案：一种复位信号驱动电路，包括复位电位选择单元、复位关断沿控制单元、控制中心、复位MOS管和电流源，所述复位电位选择单元包括N个并联的复位支路，每个复位支路包括开关管NK和等效电阻子单元，所述开关管NK的源极连接电源VDD，栅极连接控制信号VT，漏极连接所述等效电阻子单元；

所述复位关断沿控制单元包括M个并联的关断支路，每个关断支路包括反转中心和开关管NP，所述反转中心的输入端口连接所述控制中心的输出端，输出端口连接对应的开关管NP，用于在复位过程中将控制信号VN反转为控制信号VP，所述开关管NP的源极连接电源VDD，漏极连接所述复位信号驱动电路的输出端口；M和N均为大于1的整数；

所述复位MOS管的栅极连接所述控制中心输出端，源极通过电流源接地，漏极连接所述复位信号驱动电路的输出端口；所述复位信号驱动电路的输出端口输出复位信号。

进一步地，所述等效电阻子单元包括至少两个串联的PMOS管，所述开关管NK的漏极连接PMOS管的源极，所述PMOS管的栅极连接该PMOS管的漏极和下一个PMOS管的源极，直至最后一个PMOS管的漏极连接所述复位信号驱动电路的输出端口。

进一步地，所述复位支路包括开关管NK和串联的PMOS管NA和PMOS管NB，其中，所述PMOS管NA的源极连接所述开关管NK的漏极，所述PMOS管NA的栅极连接PMOS管NA的漏极和PMOS管NB的源极，所述PMOS管NB的栅极连接PMOS管NB的漏极和所述复位信号驱动电路的输出端口。

进一步地，当所述复位信号驱动电路不需要输出复位信号时，所述控制信号VN为低电平，复位MOS管断开，此时，所述反转中心不工作，且至少一个开关管NP导通，使得复位信号驱动电路的输出端口输出电压为VDD；

当所述复位信号驱动电路输出复位信号时，所述控制信号VN为高电平，复位MOS管导通，通过控制信号VT的控制，使得至少一个复位支路连接至复位MOS管，此时，至少一个反转中心工作，将控制信号VN反转为低电平控制信号VP，使得对应的开关管NP导通，使得复位信号驱动电路的输出端口输出复位信号RSTN_CMP，且复位结束时，复位信号RSTN_CMP由低跳高的上升沿平缓。

进一步地，当所述复位信号驱动电路输出复位信号时，连接至所述复位信号驱动电路中关断支路的个数越多，复位信号RSTN_CMP由低跳高的上升沿越陡峭。

进一步地，当所述复位信号驱动电路输出复位信号时，连接至所述复位信号驱动电路中复位支路的个数越多，复位信号RSTN_CMP由低跳高的上升沿越平缓。

一种应用复位信号驱动电路的比较器，包括权利要求1所述的复位信号驱动电路，且所述复位信号驱动电路的输出端口连接所述比较器的复位输入端。

一种应用复位信号驱动电路的ADC，所述ADC包括比较器和计数器，所述比较器的复位输入端连接权利要求1所述的复位信号驱动电路。

一种应用复位信号驱动电路的图像传感器，所述图像传感器包括像素阵列、ADC和信号处理单元，所述像素阵列的输出端连接ADC输入端，所述ADC输出端输出图像数字信号，其中，所述ADC包括比较器和计数器，所述比较器的两个输入端分别连接斜波发生器和像素阵列，所述比较器的复位输入端连接权利要求1所述的复位信号驱动电路，所述比较器的输出端连接所述计数器的输入端，所述计数器的输出端连接所述信号处理单元。

本发明的有益效果为：本发明通过复位信号驱动电路，使得比较器复位信号可调，并使复位沿变得平缓，减小了复位结束时电荷注入和时钟馈通的大小，从而减小了比较器的失调，ADC计数器在复位信号读出阶段不用延长计数时间，保证了高帧率应用。

附图说明

附图1为现有技术中复位信号驱动电路示意图；

附图2为本发明中复位信号驱动电路示意图；

附图3为本发明中复位信号驱动电路控制时序；

附图4为本发明中比较器电路；

附图5为实施例1中标准四管像素单元电路结构；

附图6为实施例1中像素单元操作时序；

附图7为CIS读出电路结构示意图；

附图8为CIS读出电路操作时序。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。

本发明提供的一种复位信号驱动电路，包括复位电位选择单元、复位关断沿控制单元、控制中心、复位MOS管和电流源，复位电位选择单元包括N个并联的复位支路，每个复位支路包括开关管NK和等效电阻子单元，开关管NK的源极连接电源VDD，栅极连接控制信号VT，漏极连接所述等效电阻子单元；复位关断沿控制单元包括M个并联的关断支路，每个关断支路包括反转中心和开关管NP，反转中心的输入端口连接控制中心的输出端，输出端口连接对应的开关管NP，用于在复位过程中将控制信号VN反转为控制信号VP，开关管NP的源极连接电源VDD，漏极连接复位信号驱动电路的输出端口；M和N均为大于1的整数；复位MOS管的栅极连接所述控制中心输出端，源极通过电流源接地，漏极连接复位信号驱动电路的输出端口；复位信号驱动电路的输出端口输出复位信号。

具体的，本发明中等效电阻子单元包括至少两个串联的PMOS管，开关管NK的漏极连接PMOS管的源极，PMOS管的栅极连接该PMOS管的漏极和下一个PMOS管的源极，直至最后一个PMOS管的漏极连接复位信号驱动电路的输出端口。

如附图2所示，为其中一种具体的复位信号驱动电路，其中复位支路包括开关管NK和串联的PMOS管NA和PMOS管NB，其中，PMOS管NA的源极连接所述开关管NK的漏极，PMOS管NA的栅极连接PMOS管NA的漏极和PMOS管NB的源极，PMOS管NB的栅极连接PMOS管NB的漏极和复位信号驱动电路的输出端口。比如第0支路的两个PMOS管分别为NA[0]、NB[0]，开关管为NK[0]。N个并联的支路是否开启取决于开关管NK栅极上的控制信号VT[N-1]、..VT[0]的电位，例如若VT[0]为低电平，则第0个支路导通，使得复位时复位信号RSTN_CMP电位约为VDD-2×VGS(VGS为PMOS管NA的栅源电压，且PMOS管NA和PMOS管NB完全相同)，并联开启的复位支路越多，复位电位选择单元等效阻抗越低，复位电位就越高。复位关断沿控制单元由M个并联的支路组成，每个支路由一个开关管NP和反转中心F组成，比如第0支路上反转中心F[0]工作时，可以将控制信号VN反转为控制信号VP，即当控制信号VN为高电平时，控制信号NP为低电平，使得NP[0]导通，该复位支路在复位期间有效，并且在复位结束时，使复位信号RSTN_CMP低跳高的沿变缓，缓变程度取决于并联支路有效(连接至复位信号驱动电路中)的个数，有效并联支路越多，复位沿越陡。值得说明的是，反转中心只在复位过程中，将控制信号VN反转为控制信号VP。

如附图3所示，复位沿控制电路工作过程如下：

复位信号驱动电路不需要输出复位信号时，控制信号VN为低电平，复位MOS管断开，此时，反转中心不工作，且至少一个开关管NP导通，使得复位信号驱动电路的输出端口输出电压为VDD；此时，复位支路可以接入电路或不接入电路。

当复位信号驱动电路输出复位信号时，控制信号VN由低电平变为高电平，复位MOS管NSW导通，通过控制信号VT的控制，使得至少一个复位支路连接至复位MOS管，若VT[0]为低电平，则复位电位选择单元的第0支路有效，此时复位信号RSTN_CMP的电位由NK[0]、NA[0]、NB[0]等效阻抗和复位MOS管NSW、电流源IB等效阻抗串联分压决定；此时，至少一个反转中心工作，将控制信号VN反转为低电平控制信号VP，使得对应的开关管NP导通，例如第0个复位支路的反转中心工作，使得NP[0]导通，进而使得复位信号驱动电路的输出端口输出复位信号RSTN_CMP，且复位结束时，复位信号RSTN_CMP由低跳高的上升沿平缓。复位关断沿控制单元中有效接入的开关管越多，复位结束时复位信号RSTN_CMP的上升沿就越陡。其中，附图3中VRSTN_1和VRSTN_2分别为复位信号驱动电路中接入不同数量的复位支路时对应的复位电位。

复位电位选择单元中有效开启的支路和复位关断沿控制单元有效开关管数可以根据实际设计需要而定，能实现对复位电位、复位结束上升沿的灵活控制。NA、NB管可以是尺寸相等也可以成一定比例，每个NP管也类似，这些设置均与实际设计相关。一般地，复位电位差(如图2里ΔV)越小，复位结束时复位沿越缓，电荷注入、时钟馈通越小。

以下将上述复位驱动电路结合ADC以及图像传感器进行进一步说明：

如附图4所示，为ADC其中一种具体的比较器电路，其中，C1、C2为隔直电容。N1、N2、N3、N4、N5组成比较器第一级放大电路，其中N3为电流源管，为第一级提供固定的偏置电流Ib，N1、N2为输入放大对管，N4、N5为有源负载管。N6、N7组成比较器第二级放大电路，N6为共源放大管，N7为自偏置管。当斜波信号RAMP高于像素输出信号PIX_OUT时，CM1_OUT为高电平，CMP_OUT为低电平；反之，则CM1_OUT为低电平，CMP_OUT为高电平。复位信号RSTN_CMP为低电平时，开关管NS1、NS2、NS3导通，比较器复位。复位信号RSTN_CMP为高电平时，比较器进入比较模式。在比较模式中，RAMP的两次斜波信号会与PIX_OUT进行比较，触发比较器输出翻转，以此作为ADC计数器CNT停止计数的指示。在复位结束的时候，复位信号RSTN_CMP将由低电平跳转为高电平，即附图3中复位沿；NS1、NS2将由导通切换到关闭状态，此时NS1、NS2将会往C1、C2注入电荷并且关断的瞬间复位信号RSTN_CMP往C1、C2引入时钟馈通，导致比较器两个输入端(A、B)电位发生变化。若比较器的两个输入端分别连接像素输出信号PIX_OUT和斜波信号RAMP，则如附图8所示，PIX_OUT_N为无失调产生时的像素输出，PIX_OUT_A为有失调产生时的像素输出。该失调电压大小与温度、工艺、电源电压等因素有关，当失调电压增大到一定程度，将导致RAMP第一个斜波与PIX_OUT_A无交点而使VR阶段计数出错，所以需要将第一个斜波时间拉长到VR’，这样就增加了ADC转换的时间，在高帧率应用下这是不可取的。

因此，必须要控制复位信号的复位沿变得更加平缓，本发明提供的复位信号驱动电路可以通过调节复位过程中，连接在电路中的复位支路和关断支路的个数，来使得复位沿变得平缓，其中，具体连接至复位信号驱动电路中的复位支路个数和关断支路个数可以根据具体的工艺进行设定，可以在不同器件中对应不同个数。

以下通过具体的图像传感器结构对本发明复位信号驱动电路的作用进一步进行描述：

实施例1

具体的，如附图5所示，为CIS标准四管像素单元电路结构，该结构普遍应用于行曝光方式CIS，它由感光二极管PD、电荷传输管Mtg、复位管Mrst、放大管Msf、行选通管Msel组成。PD会感光，并生成与光照强度成正比的光电子。Mtg作用是转移PD内的光电子，当TX为高电压时，Mtg导通，会将PD内的光电子转移到浮空节点FD上。Mrst作用是在RX为高电位时，对FD进行复位。Msf是放大管，当SEL为高电位Msel导通时，Msf、Msel与到地的电流源形成通路，此时Msf本质上为一个源极跟随器，跟随FD电位的变化并最终由PIX_OUT输出。

如附图6所示，为四管像素单元的操作时序，分为复位(Rst)、曝光(Exp)、信号读取(Read)。在Rst阶段，TX、RX为高电平，Mtg和Mrst均导通，FD复位且其电位被拉高到VDD。之后，RX、TX为低电平，进入Exp阶段，PD感光并积累电子。进入Read阶段，SEL为高电平，RX先为高电平复位FD，RX再拉“低”，TX保持为低电平，此时Msf受控于FD电位并通过PIX_OUT输出复位电位V1。之后，TX拉“高”将PD上的电子转移到FD，此时Msf受控于FD电位并通过PIX_OUT输出复位电位V2。V1、V2电位由后续读取模数转换器(ADC)电路转换为数字量并进行减法操作，得到PD上光电子实际对应的数字量。若ADC为12位，ADC参考电压范围为VREF，则最终输出为DOUT＝(V2-V1)×212/VREF。

如附图7所示，为CIS读出电路结构，包括像素阵列、ADC(比较器、计数器)、斜波发生器、时序控制、行选译码驱动、输出信号处理。像素阵列由若干个图1所述的像素单元“P”组成。像素阵列按逐行的方式读出，具体顺序为ROW[0]、ROW[1]、……ROW[n-1]、ROW[n]，像素阵列的每一列有一个输出总线，分别为PIX_OUT[0]、PIX_OUT[1]、…PIX_OUT[N-1]、PIX_OUT[N]。PIX_OUT输出接到ADC。ADC由比较器、计数器组成，比较器将像素输出与斜波信号RAMP进行比较，比较结果决定了计数器计数值的大小。ADC将上述V1、V2电位分别进行判断，并将V2-V1差值转换为数字量输出到***。其中，时序控制部分采用附图2所述的复位信号驱动电路输出复位信号RSTN_CMP。

如附图8所示，为CIS读出电路对应的工作时序，也即是图7所述时序的Read阶段。进入Read阶段，SEL信号变为高电平，RX为高电平对像素单元进行复位。复位信号RSTN_CMP为比较器复位控制，复位信号RSTN_CMP由高电平变为低电平，使所有的ADC比较器进入复位状态。此后，RX由高电平变为低电平，复位信号RSTN_CMP由低电平变为高电平，ADC进入正常工作状态。其中，采用本发明提供的复位信号驱动电路，可以使得附图8中复位信号RSTN_CMP复位之后的复位沿变为附图3中虚线所示的复位沿，即复位沿变得平缓，结合附图4可知，在复位结束的时候，复位信号RSTN_CMP将由低电平跳转为高电平；NS1、NS2将由导通切换到关闭状态，相比现有技术中的复位信号驱动电路，本发明使得复位沿变得平缓，从而有效减小NS1、NS2往C1、C2的注入电荷，以及复位信号RSTN_CMP往C1、C2引入的时钟馈通。

ADC工作过程由比较和计数两个过程组成，首先斜波RAMP开始下降时计数器CNT开始计数，直到比较器信号发生“低”到“高”翻转时，CNT停止计数并存储当前计数值。要完成像素信号的模数转换，ADC需要进行两次上述操作，斜波作为ADC基准会产生两次，第一次斜波阶段(也即图8的“VR”阶段)ADC将判断并存储复位电位V1，ADC计数器CNT将在t1时间内计数并存储该t1时间段对应的计数值CN1；第二次斜波阶段(也即图8的“VS”阶段)ADC将判断并存储复位电位V2，ADC计数器CNT将在t2时间内计数并存储该t2时间段对应的计数值CN2。最终计数器CNT将输出计数差值ΔCN＝CN2-CN1，对应V2-V1的差值量。

本发明通过复位信号驱动电路，使得比较器复位信号可调，并使复位沿变得平缓，减小了复位结束时电荷注入和时钟馈通的大小，从而减小了比较器的失调，ADC计数器在复位信号读出阶段不用延长计数时间，保证了高帧率应用。

以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (8)

1.一种复位信号驱动电路，其特征在于，包括复位电位选择单元、复位关断沿控制单元、控制中心、复位MOS管和电流源，所述复位电位选择单元包括N个并联的复位支路，每个复位支路包括开关管NK和等效电阻子单元，所述开关管NK的源极连接电源VDD，栅极连接控制信号VT，漏极连接所述等效电阻子单元；

所述复位关断沿控制单元包括M个并联的关断支路，每个关断支路包括反转中心和开关管NP，所述反转中心的输入端口连接所述控制中心的输出端，所述反转中心的输出端口连接对应的开关管NP，用于在复位过程中将控制信号VN反转为控制信号VP，所述开关管NP的源极连接电源VDD，漏极连接所述复位信号驱动电路的输出端口；M和N均为大于1的整数；所述等效电阻子单元包括至少两个串联的PMOS管，所述开关管NK的漏极连接PMOS管的源极，所述PMOS管的栅极连接该PMOS管的漏极和下一个PMOS管的源极，直至最后一个PMOS管的漏极连接所述复位信号驱动电路的输出端口；

所述复位MOS管的栅极连接所述控制中心输出端，源极通过电流源接地，漏极连接所述复位信号驱动电路的输出端口；所述复位信号驱动电路的输出端口输出复位信号。

2.根据权利要求1所述的一种复位信号驱动电路，其特征在于，所述复位支路包括开关管NK和串联的PMOS管NA和PMOS管NB，其中，所述PMOS管NA的源极连接所述开关管NK的漏极，所述PMOS管NA的栅极连接PMOS管NA的漏极和PMOS管NB的源极，所述PMOS管NB的栅极连接PMOS管NB的漏极和所述复位信号驱动电路的输出端口。

3.根据权利要求1所述的一种复位信号驱动电路，其特征在于，当所述复位信号驱动电路不需要输出复位信号时，所述控制信号VN为低电平，复位MOS管断开，此时，所述反转中心不工作，且至少一个开关管NP导通，使得复位信号驱动电路的输出端口输出电压为VDD；

当所述复位信号驱动电路输出复位信号时，所述控制信号VN为高电平，复位MOS管导通，通过控制信号VT的控制，使得至少一个复位支路连接至复位MOS管，此时，至少一个反转中心工作，将控制信号VN反转为低电平控制信号VP，使得对应的开关管NP导通，使得复位信号驱动电路的输出端口输出复位信号RSTN_CMP，且复位结束时，复位信号RSTN_CMP由低跳高的上升沿平缓。

4.根据权利要求3所述的一种复位信号驱动电路，其特征在于，当所述复位信号驱动电路输出复位信号时，连接至所述复位信号驱动电路中关断支路的个数越多，复位信号RSTN_CMP由低跳高的上升沿越陡峭。

5.根据权利要求3所述的一种复位信号驱动电路，其特征在于，当所述复位信号驱动电路输出复位信号时，连接至所述复位信号驱动电路中复位支路的个数越多，复位信号RSTN_CMP由低跳高的上升沿越平缓。

6.一种应用复位信号驱动电路的比较器，其特征在于，包括权利要求1所述的复位信号驱动电路，且所述复位信号驱动电路的输出端口连接所述比较器的复位输入端。

7.一种应用复位信号驱动电路的ADC，其特征在于，所述ADC包括计数器和权利要求6所述的比较器。

8.一种应用复位信号驱动电路的图像传感器，其特征在于，所述图像传感器包括像素阵列、信号处理单元和权利要求7所述的ADC，所述像素阵列的输出端连接ADC输入端，所述ADC输出端输出图像数字信号，所述比较器的两个输入端分别连接斜波发生器和像素阵列，所述比较器的输出端连接所述计数器的输入端，所述计数器的输出端连接所述信号处理单元。

Images