KR101692799B1 - 배선 기판 및 그 실장 구조체 - Google Patents

배선 기판 및 그 실장 구조체 Download PDF

Info

Publication number
KR101692799B1
KR101692799B1 KR1020110122845A KR20110122845A KR101692799B1 KR 101692799 B1 KR101692799 B1 KR 101692799B1 KR 1020110122845 A KR1020110122845 A KR 1020110122845A KR 20110122845 A KR20110122845 A KR 20110122845A KR 101692799 B1 KR101692799 B1 KR 101692799B1
Authority
KR
South Korea
Prior art keywords
resin
hole
layer
fiber layer
concave portion
Prior art date
Application number
KR1020110122845A
Other languages
English (en)
Other versions
KR20120058412A (ko
Inventor
마사아키 하라조노
요시히로 호소이
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20120058412A publication Critical patent/KR20120058412A/ko
Application granted granted Critical
Publication of KR101692799B1 publication Critical patent/KR101692799B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/4175Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02KDYNAMO-ELECTRIC MACHINES
    • H02K2203/00Specific aspects not provided for in the other groups of this subclass relating to the windings
    • H02K2203/03Machines characterised by the wiring boards, i.e. printed circuit boards or similar structures for connecting the winding terminations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(과제)
본 발명은 전기적 신뢰성을 향상시키는 요구에 응하는 배선 기판 및 그 실장 구조체를 제공하는 것이다.
(해결수단)
본 발명의 일형태에 의한 배선 기판(4)은 기체(7)와, 상기 기체(7)를 두께방향으로 관통하는 스루홀(T)과, 상기 스루홀(T)의 내벽을 피복하는 스루홀 도체(8)를 구비하고, 기체(7)는 복수의 섬유(12)와 상기 복수의 섬유(12) 사이에 배치된 수지(10)를 각각 포함하는 제 1 섬유층(14a) 및 제 2 섬유층(14b)과, 이들 제 1 섬유층(14a) 및 제 2 섬유층(14b) 사이에 배치된 섬유를 포함하지 않고 수지(10)를 포함하는 수지층(15)을 갖고, 스루홀(8T)의 내벽은 기체(7)를 두께방향에 있어서 단면으로 봤을 때 수지층(15)에 제 1 섬유층(14a) 및 제 2 섬유층(14b)의 경계를 양단부(E1,E2)로 하는 곡선상의 오목부(D)를 갖고, 상기 오목부(D)의 내측에는 스루홀 도체(8)의 일부가 충전되어 있다.

Description

배선 기판 및 그 실장 구조체{WIRING BOARD AND MOUNTING STRUCTURE THEREOF}
본 발명은 전자 기기(예를 들면 각종 오디오비주얼 기기, 가전 기기, 통신 기기, 컴퓨터 기기 및 그 주변 기기) 등에 사용되는 배선 기판 및 그 실장 구조체에 관한 것이다.
종래, 전자 기기에 있어서의 실장 구조체로서는 배선 기판에 전자부품을 실장한 것이 사용되고 있다.
배선 기판에 관해서 특허문헌 1에는 절연성 골재 및 수지 조성물로 이루어지는 절연층과, 상기 절연층을 두께방향으로 관통하는 관통 구멍과, 상기 관통 구멍 내에 형성된 도체층을 구비하고, 절연성 골재의 일부가 관통 구멍의 내벽으로부터 돌출된 구성이 개시되어 있다.
그런데, 인접하는 관통 구멍간에 전계가 인가되면 절연층에 포함되는 수분에 기인해서 도체층에 포함되는 도전재료가 이온화되어 인접하는 관통 구멍의 도체층을 향해서 절연층에 침입하는 경우가 있다(이온 마이그레이션).
특히, 절연성 골재의 일부가 관통 구멍 내벽으로부터 돌출되어 있으면 전자부품의 실장시나 작동시에 열이 배선 기판에 인가되었을 때에 발생되는 열응력에 의해 절연성 골재와 수지 조성물이 박리되기 쉬워지고, 이 박리 개소에는 수분이 축적되기 쉽기 때문에 상술한 이온화된 도전재료는 상기 박리 개소에서 신장되기 쉽다.
그 결과, 상기 도전재료가 인접하는 관통 구멍의 도체층에 도달하면 인접하는 관통 구멍의 도체층끼리가 단락되어 배선 기판의 전기적 신뢰성이 저하되기 쉬워진다.
일본 특허 공개 평 5-235544호 공보
본 발명은 전기적 신뢰성을 향상시키는 요구에 응하는 배선 기판 및 그 실장 구조체를 제공하는 것이다.
본 발명의 일형태에 의한 배선 기판은 기체와, 상기 기체를 두께방향으로 관통하는 스루홀과, 상기 스루홀의 내벽을 피복하는 스루홀 도체를 구비하고, 상기 기체는 복수의 섬유와 상기 복수의 섬유 사이에 배치된 수지를 각각 포함하는 제 1 섬유층 및 제 2 섬유층과, 이들 제 1 섬유층 및 제 2 섬유층 사이에 배치된 섬유를 포함하지 않고 수지를 포함하는 수지층을 갖고, 상기 스루홀의 내벽은 상기 기체를 두께방향에 있어서 단면으로 봤을 때 상기 수지층에 상기 제 1 섬유층 및 상기 제 2 섬유층과의 경계를 양단부로 하는 곡선상의 오목부를 갖고, 상기 오목부의 내측에는 상기 스루홀 도체의 일부가 충전되어 있다.
또한, 본 발명의 일형태에 의한 실장 구조체는 상기 배선 기판과, 상기 배선 기판에 실장되어 상기 스루홀 도체에 전기적으로 접속된 전자부품을 구비한다.
(발명의 효과)
본 발명의 일형태에 의한 배선 기판에 의하면 섬유층과 수지층의 접착 강도를 높여서 박리를 저감시킬 수 있으므로 스루홀 도체의 기체에 대한 침입을 저감시킬 수 있다. 그 결과, 인접하는 스루홀 도체 간의 단락을 저감시키고, 나아가서는 전기적 신뢰성이 우수한 배선 기판을 얻을 수 있다.
도 1(a)는 본 발명의 일실시형태에 의한 실장 구조체의 두께방향을 따른 단면도이며, 도 1(b)는 도 1(a)의 R1부분의 확대도이다.
도 2(a)는 본 발명의 일실시형태에 의한 실장 구조체의 스루홀의 형상을 나타내는 입체도이며, 도 2(b)는 본 발명의 일실시형태에 의한 실장 구조체의 스루홀의 내벽에 노출된 섬유의 표면도이다.
도 3(a)∼도 3(d)는 도 1(a)에 나타내는 실장 구조체의 제조 공정을 설명하는 두께방향으로 절단한 단면도이다.
이하에, 본 발명의 일실시형태에 의한 배선 기판을 포함하는 실장 구조체를 도면에 의거해서 상세하게 설명한다.
도 1(a)에 나타낸 실장 구조체(1)는 예를 들면 각종 오디오비주얼 기기, 가전 기기, 통신 기기, 컴퓨터 장치 또는 그 주변 기기 등의 전자 기기에 사용되는 것이다. 이 실장 구조체(1)는 전자부품(2)과, 전자부품(2)이 범프(3)를 통해 플립칩 실장된 평판상의 배선 기판(4)을 포함하고 있다.
전자부품(2)은 예를 들면 IC 또는 LSI 등의 반도체 소자이며, 모재가 예를 들면 실리콘, 게르마늄, 갈륨비소, 갈륨비소인, 질화갈륨 또는 탄화규소 등의 반도체 재료에 의해 형성되어 있다. 이 전자부품(2)은 두께가 예를 들면 0.1mm 이상 1mm 이하로 설정되어 있다.
범프(3)는 예를 들면 납, 주석, 은, 금, 구리, 아연, 비스무트, 인듐 또는 알루미늄 등을 포함하는 땜납 등의 도전재료에 의해 구성되어 있다.
배선 기판(4)은 평판상의 코어 기판(5)과, 코어 기판(5)의 양측에 형성된 한쌍의 배선층(6)을 포함하고 있다. 이 배선 기판(4)은 예를 들면 평면방향으로의 열팽창률이 전자부품(2)보다 크게 설정되어 있다.
코어 기판(5)은 배선 기판(4)의 강도를 높이면서 한쌍의 배선층(6) 사이의 도통을 꾀하는 것이며, 두께방향으로 관통하는 스루홀(T)이 복수 형성된 평판상의 기체(7)와, 복수의 스루홀(T)의 내벽을 피복하는 원통상의 스루홀 도체(8)와, 스루홀 도체(8)에 둘러싸여진 영역에 형성된 기둥상의 절연체(9)를 포함하고 있다.
기체(7)는 코어 기판(5)의 강성을 높이는 것이며, 도 1(a) 및 도 1(b)에 나타낸 바와 같이, 수지(10)와, 상기 수지에 피복된 무기 절연 입자(11)와, 상기 수지에 피복된 복수의 섬유(12)로 이루어지는 평판상의 기재(13)를 포함하고 있다.
이 기체(7)에 있어서 기재(13) 및 상기 기재(13)의 섬유(12) 사이에 배치된 수지(10)로 이루어지는 층을 섬유층(14)으로 하고, 편의상 인접하는 2개의 섬유층(14)을 제 1 섬유층(14a), 제 2 섬유층(14b)으로 한다. 또한, 각 섬유층(14) 사이에 배치되어 섬유를 포함하지 않고, 수지(10) 및 무기 절연 입자(11)로 이루어지는 층을 수지층(15)으로 한다. 이 섬유층(14)과 수지층(15)의 경계는 섬유층(14)의 섬유(12)와 수지층(15)의 수지(10)의 계면에 의해 구성된다. 또한, 섬유층(14)은 섬유(12) 사이에 무기 절연 입자(11)를 포함해도 상관없다.
또한, 기체(7)는 두께가 예를 들면 0.03mm 이상 0.4mm 이하로 설정되고, 평면방향으로의 열팽창률이 예를 들면 4ppm/℃ 이상 15ppm/℃ 이하로 설정되고, 두께방향으로의 열팽창률이 예를 들면 11ppm/℃ 이상 30ppm/℃ 이하로 설정되고, 두께방향으로의 열팽창률이 평면방향으로의 열팽창률의 예를 들면 2배 이상 2.8배 이하로 설정되고, 영률이 예를 들면 20㎬ 이상 30㎬ 이하로 설정되어 있다.
여기에서, 기체(7)의 열팽창률은 시판의 TMA장치를 사용해서 JISK7197-1991에 준한 측정 방법에 의해 측정된다. 또한, 영률은 MTS 시스템즈사제 Nano Indentor XP/DCM을 사용해서 측정된다.
기체(7)에 포함되는 수지(10)는 예를 들면 에폭시 수지, 비스말레이미드트리아진 수지, 시아네이트 수지, 폴리파라페닐렌벤즈비스옥사졸 수지, 전체 방향족 폴리아미드 수지, 폴리이미드 수지, 방향족 액정 폴리에스테르 수지, 폴리에테르에테르케톤 수지 또는 폴리에테르케톤 수지 등의 수지 재료에 의해 형성할 수 있다. 이 수지(10)는 평면방향 및 두께방향으로의 열팽창률이 예를 들면 20ppm/℃ 이상 50ppm/℃ 이하로 설정되고, 영률이 예를 들면 3㎬ 이상 10㎬ 이하로 설정되어 있다.
수지(10)에 피복된 무기 절연 입자(11)는 기체(7)의 열팽창률을 저감시킴과 아울러 기체(7)의 강성을 높이는 것이며, 수산화알루미늄, 수산화마그네슘 또는 산화규소 등의 무기 절연 재료를 포함하고, 그 중에서도 열팽창률이나 영률 등의 특성이 유리섬유에 가까운 산화규소를 포함하는 것이 바람직하다. 그 결과, 수지층(15)의 열팽창률이나 영률을 섬유층(14)에 근접시킬 수 있다. 무기 절연 입자(11)가 산화규소를 포함하는 경우 무기 절연 입자(11)는 산화규소를 65중량% 이상 100중량% 이하 함유하는 것이 바람직하고, 산화규소 이외에 산화알루미늄, 산화마그네슘, 산화칼슘, 질화알루미늄, 수산화알루미늄 또는 탄산칼슘 등을 함유해도 상관없다.
이 무기 절연 입자(11)는 예를 들면 구상으로 형성되어 있고, 입경이 예를 들면 0.5㎛ 이상 5.0㎛ 이하로 설정되고, 각 방향으로의 열팽창률이 예를 들면 2.7ppm/℃ 이상 6ppm/℃ 이하로 설정되고, 영률이 70㎬ 이상 85㎬ 이하로 설정되어 있다. 또한, 무기 절연 입자(11)로서 섬유를 가늘게 절단해서 입자상으로 한 것을 사용해도 상관없다.
또한, 무기 절연 입자(11)는 수지층(15)에 있어서의 함유량이 40체적% 이상 75 체적% 이하로 설정되어 있는 것이 바람직하다. 그 결과, 무기 절연 입자(11)의 함유량이 40체적% 이상인 것에 의해 수지층(15)의 열팽창률 및 영률을 섬유층(14)에 근접시킬 수 있다. 또한, 무기 절연 입자(11)의 함유량이 70체적% 이상인 것에 의해 스루홀(T) 내벽에 위치하는 무기 절연 입자(11)와 수지(10)의 접착 강도를 높이고, 상기 무기 절연 입자(11)와 수지(10)의 박리를 저감시키고, 나아가서는 스루홀 도체(8)와 수지층(15)의 박리를 저감시킬 수 있다.
여기에서, 무기 절연 입자(11)의 입경은 기체(7)의 단면을 전계방출형 전자현미경으로 관찰하고, 각 입자의 최대 지름을 계측하고, 그 평균값을 산출함으로써 측정된다. 또한, 수지층(15)에 있어서의 무기 절연 입자(11)의 함유량(체적%)은 수지층(15)의 단면을 전계방출형 전자현미경으로 관찰하고, 수지층(15)에 대해서 무기 절연 입자(11)가 차지하는 면적비율(면적%)을 계측하고, 그 평균값을 산출해서 함유량(체적%)으로 간주함으로써 측정된다.
수지(10)에 피복된 기재(13)는 기체(7)의 강성을 높임과 아울러 평면방향으로의 열팽창률을 저감시키는 것이며, 예를 들면, 복수의 섬유(12)가 종횡으로 짜여져서 이루어지는 직포를 사용할 수 있다. 또한, 기재(13)로서 부직포를 사용해도 상관없고, 복수의 섬유(12)를 길이방향이 서로 평행하게 되도록 배열한 것을 사용해도 상관없다.
기재(13)에 포함되는 섬유(12)는 T유리 또는 E유리 등의 유리섬유를 사용할 수 있고, 길이방향에 수직인 단면의 지름이 예를 들면 4㎛ 이상 9㎛ 이하로 설정되어 있고, 길이방향 및 폭방향으로의 열팽창률이 2.5ppm/℃ 이상 6ppm/℃ 이하로 설정되고, 영률이 70㎬ 이상 85㎬ 이하로 설정되어 있다.
한편, 스루홀(T) 내벽에 피착된 스루홀 도체(8)는 코어 기판(5) 상하의 배선층(6)끼리를 전기적으로 접속하는 것이며, 예를 들면 구리, 알루미늄 또는 니켈 등의 도전재료에 의해 형성된 것을 사용할 수 있다. 이 스루홀 도체(8)는 스루홀(T) 내벽으로부터 절연체(9)까지의 길이가 3㎛ 이상 20㎛ 이하로 설정되어 있고, 관통방향 및 폭방향으로의 열팽창률이 예를 들면 16ppm/℃ 이상 25ppm/℃ 이하로 설정되고, 영률이 예를 들면 60㎬ 이상 210㎬ 이하로 설정되어 있다. 또한, 스루홀 도체(8)의 열팽창률 및 영률은 기체(7)와 동일하게 측정된다.
스루홀 도체(8)에 둘러싸여진 영역에 형성된 절연체(9)는 후술하는 비아 도체(18)의 지지면을 형성하는 것이며, 예를 들면 폴리이미드 수지, 아크릴 수지, 에폭시 수지, 시아네이트 수지, 불소 수지, 실리콘 수지, 폴리페닐렌에테르 수지 또는 비스말레이미드트리아진 수지 등의 수지 재료에 의해 형성할 수 있다.
한편, 코어 기판(5)의 양측에는 상술한 바와 같이 한쌍의 배선층(6)이 형성되어 있다. 배선층(6)은 기체(7) 상에 적층되고, 두께방향으로 관통하는 비아 구멍(V)이 형성된 절연층(16)과, 기체(7) 상 또는 절연층(16) 상에 형성된 도전층(17)과, 비아 구멍(V) 내에 형성되어 도전층(17)에 전기적으로 접속된 비아 도체(18)를 포함하고 있다.
절연층(16)은 도전층(17)을 지지하는 지지 부재로서 기능할 뿐만 아니라, 도전층(17)끼리의 단락을 방지하는 절연 부재로서 기능하는 것이며, 수지와, 상기 수지에 피복된 무기 절연 입자를 포함하고 있다. 이 절연층(16)은 두께가 예를 들면 5㎛ 이상 40㎛ 이하로 설정되고, 평면방향 및 두께방향으로의 열팽창률이 예를 들면 15ppm/℃ 이상 45ppm/℃ 이하로 설정되고, 영률이 예를 들면 5㎬ 이상 40㎬ 이하로 설정되어 있다. 또한, 절연층(16)의 열팽창률 및 영률은 기체(7)와 동일하게 측정된다.
절연층(16)에 포함되는 수지로서는 예를 들면 에폭시 수지, 비스말레이미드트리아진 수지, 시아네이트 수지, 폴리파라페닐렌벤즈비스옥사졸 수지, 전체 방향족 폴리아미드 수지, 폴리이미드 수지, 방향족 액정 폴리에스테르 수지, 폴리에테르에테르케톤 수지 또는 폴리에테르케톤 수지 등에 의해 형성된 것을 사용할 수 있다.
절연층(16)에 포함되는 무기 절연 입자로서는 기체(7)에 포함되는 무기 절연 입자(11)와 동일한 것을 사용할 수 있다.
도전층(17)은 예를 들면 접지용 배선, 전력 공급용 배선 또는 신호용 배선으로서 기능하는 것이며, 예를 들면 구리, 은, 금, 알루미늄, 니켈 또는 크롬 등의 금속재료에 의해 형성된 것을 사용할 수 있다. 이 도전층(17)은 두께가 예를 들면 3㎛ 이상 20㎛ 이하로 설정되고, 평면방향 및 두께방향으로의 열팽창률이 예를 들면 5ppm/℃ 이상 25ppm/℃ 이하로 설정되고, 영률이 50㎬ 이상 250㎬ 이하로 설정되어 있다.
비아 도체(18)는 두께방향으로 서로 이간된 도전층(17)끼리를 서로 접속하는 것이며, 예를 들면 폭이 코어 기판(5)을 향해서 작아지는 테이퍼상으로 형성되어 있고, 예를 들면 구리, 은, 금, 알루미늄, 니켈 또는 크롬의 도전 재료에 의해 형성된 것을 사용할 수 있다.
그런데, 기체(7)는 열팽창률이 다른 섬유층(14) 및 수지층(15)을 포함하기 때문에 스루홀(T)의 내벽은 열팽창률이 스루홀(T)의 관통방향(Z방향)에 있어서 국소적으로 다르다. 그 때문에, 전자부품(2)의 실장시나 작동시에 열이 배선 기판(4)에 인가되었을 때에 스루홀(T)의 내벽과 스루홀 도체(8) 사이에 열응력이 인가되기 쉽다.
한편, 본 실시형태의 배선 기판(4)에 있어서는 도 1(b)에 나타낸 바와 같이, 스루홀(T)의 내벽은 기체(7)를 두께방향에 있어서 단면으로 봤을 때 수지층(15)에 제 1 섬유층(14a) 및 제 2 섬유층(14b)과의 경계를 양단부로 하는 곡선상의 오목부(D)를 갖고, 상기 오목부(D)의 내측에는 스루홀 도체(8)의 일부가 충전되어 있다.
그 결과, 오목부(D) 내측에 스루홀 도체(8)의 일부가 충전되어 있기 때문에 스루홀(T)의 관통방향으로 앵커 효과가 발생되어 스루홀(T)의 내벽과 스루홀 도체(8)의 접착 강도를 높일 수 있고, 스루홀(T)의 내벽과 스루홀 도체(8)의 박리를 저감시키고, 나아가서는 스루홀 도체(8)의 단선을 저감시킬 수 있다.
또한, 오목부(D)는 수지층(15)과 제 1 섬유층(14a)의 경계, 및 수지층(15)과 제 2 섬유층(14b)의 경계에 양단부(E1,E2)를 갖는 곡선상이기 때문에 각각의 경계에 있어서 섬유층(14)의 섬유(12)에 대한 수지층(15)의 수지(10)의 피복 영역을 유지하면서 오목부(D)를 형성할 수 있다. 그 결과, 오목부(D) 내측에 대한 섬유(12) 측면(기체(7)의 평면방향으로 평행한 면)의 노출 영역을 저감시키고, 상기 노출 영역을 기점으로 한 섬유(12)와 수지(10)의 박리를 저감시킴으로써 스루홀 도체(8)의 마이그레이션을 저감시키고, 인접하는 스루홀 도체(8) 사이의 단락을 저감시키고, 나아가서는 전기적 신뢰성이 우수한 배선 기판(4)을 얻을 수 있다.
이 오목부(D)는 양단부(E1,E2)를 연결하는 가상 직선(L)으로부터의 깊이가 1㎛ 이상 5㎛ 이하로 설정되어 있는 것이 바람직하다. 그 결과, 상기 깊이가 1㎛ 이상인 것에 의해 오목부(D)의 앵커 효과를 높일 수 있다. 또한, 상기 깊이가 5㎛ 이하인 것에 의해 상기 오목부(D)의 저부에서 인접하는 스루홀(T) 사이의 절연성을 높이면서 섬유(12)의 측면의 오목부(D)에 대한 노출을 저감시킴과 아울러 섬유(12)와 수지(10)의 박리를 저하시킬 수 있다.
또한, 오목부(D)의 양단부(E1,E2)는 각각 제 1 섬유층(14a) 및 제 2 섬유층(14b)의 가장자리에 위치하는 것이 바람직하다. 그 결과, 수지층(15)과 섬유층(14)의 경계에 위치하는 섬유(12)의 측면을 기체(7)측으로부터 스루홀(T)측(XY 평면방향)을 지나 수지층(15)의 수지(10)로 피복할 수 있고, 오목부(D) 내측에 대한 섬유(12) 측면의 노출을 없애서 섬유(12)와 수지(10)의 박리를 저감시킬 수 있다.
또한, 오목부(D)는 도 2(a)에 나타낸 바와 같이, 스루홀(T)의 주회방향을 지나 형성되어 있는 것이 바람직하다. 그 결과, 스루홀(T)의 관통방향(Z방향)에 있어서의 앵커 효과를 향상시킬 수 있다.
한편, 본 실시형태의 배선 기판(4)에 있어서는 도 1(b)에 나타낸 바와 같이, 제 1 섬유층(14a) 및 제 2 섬유층(14b)의 섬유(12)는 스루홀(T) 내벽에 노출된 면(스루홀(T)의 관통방향으로 평행한 면)이 요철을 갖고 있고, 상기 요철의 오목부(C)의 내측에는 스루홀 도체(8)의 일부가 충전되어 있다. 그 결과, 스루홀 도체(8)와 비교해서 열팽창률이 작은 유리섬유로 이루어지는 섬유(12)에 있어서도 앵커 효과가 발생되기 때문에 스루홀(T) 내벽과 스루홀 도체(8)의 접착 강도를 높일 수 있다.
섬유(12)의 스루홀(T) 내벽에 노출된 면의 산술 평균 거칠기(Ra)는 예를 들면 0.3㎛ 이상 3㎛ 이하로 설정되어 있다. 또한, 섬유(12)의 수지층(15)과 섬유층(14)의 경계에 위치하는 측면(기체(7)의 평면방향으로 평행한 면)의 산술 평균 거칠기는 예를 들면 0.1㎛ 이하로 설정되어 있고, 섬유(12)의 스루홀(T) 내벽에 노출된 면의 산술 평균 거칠기보다 작다.
또한, 오목부(C)는 도 2(b)에 나타낸 바와 같이, 가늘고 긴 형상이며, 기체(7)의 두께방향을 따르는 홈상인 것이 바람직하다. 그 결과, 스루홀 도체(8)와 비교해서 평면으로 볼 때에 있어서의 열팽창량이 작은 섬유(12)에 있어서 스루홀(T)의 주회방향에 있어서의 앵커 효과를 발생시키기 때문에 스루홀(T) 내벽과 스루홀 도체(8)의 접착 강도를 높일 수 있다.
이 오목부(C)는 신장방향의 길이가 예를 들면 3㎛ 이상 8㎛ 이하로 설정되고, 폭이 예를 들면 2㎛ 이상 5㎛ 이하로 설정되고, 깊이가 예를 들면 0.5㎛ 이상 3㎛ 이하로 설정되어 있다. 또한, 오목부(C)는 신장방향의 길이에 대한 폭의 비율이 예를 들면 40% 이상 80% 이하로 설정되어 있다.
이렇게 해서 상술한 실장 구조체(1)는 배선 기판(4)을 통해 공급되는 전원이나 신호에 의거해서 전자부품(2)을 구동 또는 제어함으로써 소망의 기능을 발휘한다.
이어서, 상술한 실장 구조체(1)의 제조 방법을 도 3에 의거해서 설명한다.
(기체의 준비)
(1)도 3(a)에 나타낸 바와 같이, 기체(7)와 상기 기체(7)의 상하에 배치된 동박(17x)으로 이루어지는 동장 적층판(5x)을 준비한다. 구체적으로는 예를 들면 이하와 같이 행한다.
우선, 미경화의 수지(10) 및 무기 절연 입자(11)를 포함하는 바니시를 준비하고, 상기 바니시를 기재(12)에 함침시켜서 수지 시트를 형성한다. 이렇게 바니시를 기재(12)에 함침시킬 때에 무기 절연 입자(11)가 기재(13)의 섬유(12) 사이에 침입하기 어렵기 때문에 기재(13) 밖의 영역(수지층(15)이 되는 영역)에 농축된다. 또한, 미경화는 ISO472:1999에 준하는 A-스테이지 또는 B-스테이지의 상태이다.
이어서, 상기 수지 시트를 적층해서 기체 전구체를 형성함과 아울러 상기 기체 전구체의 상하에 동박(17x)을 적층해서 적층체를 형성한 후 상기 적층체를 두께방향으로 가열 가압함으로써 상기 수지(10)를 열경화시켜서 기체(7)를 형성함과 아울러 상술한 동장 적층판(5x)을 제작한다. 이렇게 기체(7)를 형성할 때에 수지 시트의 기재(13) 및 그 섬유(12) 간의 수지가 섬유층(14)이 되고, 인접하는 수지 시트의 기재(13) 밖의 영역끼리가 접착해서 수지층(15)이 된다.
(스루홀의 형성)
(2)도 3(b)에 나타낸 바와 같이, 샌드 블라스트법을 사용해서 동장 적층판(5x)에 스루홀(T)을 형성한다. 구체적으로는 예를 들면 이하와 같이 행한다.
우선, 동장 적층판(5x)의 양면에 스루홀(T)의 형성 개소에 개구를 갖는 레지스트를 형성한다. 이 레지스트는 예를 들면 감광성 수지의 노광, 현상에 의해 형성할 수 있다. 이어서, 샌드 블라스트 장치의 노즐로부터 동장 적층판(5x)의 일주면에 미립자를 분사함으로써 상기 레지스트의 개구를 통해 스루홀(T)의 일부분(비관통)을 형성한다. 이어서, 동장 적층판(5x)의 타주면에 미립자를 분사함으로써 기체(7)를 관통하는 스루홀(T)을 형성한다. 또한, 기체(7)를 관통하는 스루홀(T)은 동장 적층판(5x)의 일주면에만 미립자를 분사함으로써 형성해도 상관없다. 이어서, 레지스트를 예를 들면 1wt% 수산화나트륨 용액 등으로 제거한다. 이어서, 스루홀(T)의 내벽을 고압 수세함으로써 잔존한 미립자나 스루홀(T)의 가공 부스러기를 제거한다.
이렇게, 본 실시형태의 배선 기판(4)의 제조 방법에 있어서는 샌드 블라스트법에 의해 섬유층(14) 및 수지층(15)을 포함하는 기체(7)에 스루홀(T)을 형성하고 있다. 여기에서, 기체(7)의 섬유층(14)은 유리로 이루어지는 섬유(12)을 포함하기 때문에 수지층(15)과 비교해서 샌드 블라스트법에 의해 절삭되기 어렵다. 그 때문에, 분사한 미립자끼리가 충돌해서 산란하면 기체(7)의 내부측을 향해서 수지층(15)을 섬유층(14)보다 크게 절삭하기 때문에 수지층(15)에 있어서의 스루홀(T)의 내벽에 오목부(D)를 형성할 수 있다.
또한, 이 오목부(D)는 기체(7)의 두께방향에 있어서의 단면에서 곡선상으로 형성된다. 이것은 샌드 블라스트법으로 기체(7)를 절삭할 때에 수지층(15) 직상의 제 1 섬유층(14a)이 스루홀(T)측으로 돌출하므로 샌드 블라스트 장치로부터 분사된 미립자가 제 1 섬유층(14a)으로부터 멀어짐에 따라서 기체(7)의 내부측에 도달하기 쉬워져 오목부(D)를 깊게 형성하기 쉬워지는 한편, 수지층(15) 직하의 제 2 섬유층(14b)이 스루홀(T)측으로 돌출되므로 절삭시의 저부에서 반사된 미립자가 제 2 섬유층(14b)으로부터 멀어짐에 따라서 기체(7)의 내부측에 도달하기 쉬워져 오목부(D)를 깊게 형성하기 쉬워지는 점에서 곡선상의 오목부(D)가 형성된다고 추측된다.
또한, 기체(7)의 두께방향을 따라 분사된 미립자에 의해 스루홀(T)의 내벽에 노출된 섬유층(12)의 면이 부분적으로 절삭되기 때문에 두께방향을 따르는 홈상의 오목부(C)를 형성할 수 있다.
또한, 레지스트를 사용하고 있는 점에서 미립자를 광범위하게 분사해서 복수의 스루홀(T)을 동시에 가공할 수 있으므로 드릴 가공이나 레이저 가공과 비교해서 스루홀(T)를 효율 좋게 형성할 수 있다. 특히, 기체(7)의 두께가 0.03mm 이상 0.4mm 이하로 얇게 설정되어 있으면 샌드 블라스트법을 사용해서 효율 좋게 스루홀(T)을 형성할 수 있다.
또한, 미립자에 의해 스루홀(T)을 형성하기 때문에 드릴 가공과 비교해서 섬유(12)와 수지(10)의 경계에 인가되는 응력 및 열(드릴 가공의 마찰열)을 저감시킬 수 있고, 또한 레이저 가공과 비교해서 섬유(12)와 수지(10)의 경계에 인가되는 열을 저감시킬 수 있기 때문에 섬유(12)와 수지(10)의 박리를 저감시킬 수 있다.
또한, 샌드 블라스트법을 사용하면 기체(7)에 있어서의 무기 절연 필러(11)의 함유량을 증가시켰을 경우에 드릴 가공과 같이 드릴이 마모되지 않고, 또한 레이저 가공보다 용이하게 스루홀(T)을 형성할 수 있다.
이상과 같이 샌드 블라스트법으로 스루홀(T) 및 오목부(D)를 형성하기 때문에 샌드 블라스트법은 이하의 조건으로 행할 수 있다.
우선, 샌드 블라스트법은 드라이 블라스트에 의해 행해진다. 그 결과, 웨트 블라스트와 비교해서 미립자에 대한 저항이 작기 때문에 스루홀(T)의 절삭 효율을 높임과 아울러 절삭시의 가공 부스러기의 잔류를 저감시켜 상기 가공 부스러기에 의한 절삭 저해를 저감시킬 수 있다.
또한, 분사에 사용되는 미립자는 알루미나, 유리 또는 탄화규소 등의 무기 절연 재료로 이루어지는 구상 입자 또는 파쇄 입자를 사용할 수 있다. 그 중에서도 알루미나 등의 유리 섬유보다 경도가 높은 파쇄 입자를 사용하는 것이 바람직하다. 그 결과, 단단한 파쇄 입자의 뾰족한 끝부에 의해 스루홀(T)의 내벽에 노출된 섬유(12)의 면이 부분적으로 절삭되기 때문에 스루홀(T)의 절삭 효율을 높임과 아울러 오목부(C)를 양호하게 형성할 수 있다. 또한, 파쇄 입자는 예를 들면, 무기 절연 재료로 이루어지는 구조체를 파쇄함으로써 형성할 수 있다.
또한, 미립자의 입경은 10㎛ 이상 30㎛ 이하로 설정되어 있다. 그 결과, 입경을 10㎛ 이상으로 함으로써 스루홀(T)의 절삭 효율을 높임과 아울러 수지층(15)의 절삭 효율을 높여 오목부(D)를 양호하게 형성할 수 있다. 또한, 입경을 30㎛ 이하로 함으로써 1개의 미립자에 의한 섬유(12)의 절삭량을 저감시켜 오목부(D)를 양호하게 형성할 수 있다. 또한, 미립자의 입경은 각 입자의 최대 지름의 평균값이다.
또한, 미립자를 분사하는 압력은 0.15㎫ 이상 0.22㎫ 이하로 설정되어 있다. 그 결과, 압력을 0.15㎫ 이상으로 함으로써 스루홀(T)의 절삭 효율을 높임과 아울러 미립자끼리가 충돌해서 산란함으로써 기체(7)의 내부측을 향해서 수지층(15)을 크게 절삭해서 오목부(D)를 양호하게 형성할 수 있다. 또한, 압력을 0.22㎫ 이하로 함으로써 1개의 미립자에 의한 섬유(12)의 절삭량을 저감시켜 오목부(D)를 양호하게 형성할 수 있다.
또한, 1개의 스루홀(T)에 대해서 미립자를 분사하는 횟수(스캔 횟수)는 기체(7)의 두께에 따라서 설정되고, 예를 들면 코어 기판(5)의 두께가 80㎛ 이상 400㎛ 이하인 경우에는 4회 이상 20회 이하로 설정되어 있다.
또한, 미립자를 분사하는 기체(7)의 수지층(15)은 무기 절연 입자(11)의 함유량이 40체적% 이상 75체적% 이하로 설정되어 있다. 그 결과, 무기 절연 입자(11)의 함유량을 40체적% 이상으로 함으로써 샌드 블라스트법에 의한 수지층(15)의 절삭 효율을 높일 수 있기 때문에 스루홀(T)의 절삭 효율을 높임과 아울러 오목부(D)를 양호하게 형성할 수 있다. 또한, 무기 절연 입자(11)의 함유량을 75체적% 이하로 함으로써 무기 절연 입자(11)의 탈립을 저감시켜 오목부(D)가 과잉으로 깊어지는 것을 저감시킬 수 있다.
이상 설명한 조건으로 샌드 블라스트법을 행함으로써 스루홀(T) 및 오목부(D)를 양호하게 형성할 수 있다.
또한, 상술한 (1)의 공정에서 기체(7)의 상하면에 동박(17x)을 형성하고 있다. 그 결과, 동박(17x)이 섬유층(14) 및 수지층(15)보다 샌드 블라스트법에 의해 절삭되기 어렵기 때문에 상기 동박(17x)에 의해 스루홀(T)의 개구 지름을 작게 할 수 있다.
여기에서, 샌드 블라스트법으로 형성된 스루홀(T)의 내벽은 디스미어 처리를 행하지 않는 것이 바람직하다. 샌드 블라스트법으로 스루홀(T)을 형성하면 드릴 가공이나 레이저 가공과 비교해서 스루홀(T)의 내벽에 인가되는 열을 저감시켜 탄화된 수지의 잔재를 저감시킬 수 있음과 아울러 물리적으로 분자간의 결합이 절단되기 때문에 스루홀(T) 내벽의 반응 활성을 높일 수 있다. 그 때문에, 디스미어 처리를 행하지 않더라도 스루홀(T)의 내벽과 스루홀 도체(8)의 접착 강도를 높일 수 있다. 이렇게 디스미어 처리를 행하지 않음으로써 수지(10)만이 선택적으로 에칭되어서 섬유(12)의 측면이 크게 노출되는 것을 저감시켜 수지(10)와 섬유(12)의 박리를 저감시킬 수 있다. 또한, 디스미어를 행하지 않음으로써 오목부(D)의 형상을 유지할 수 있고, (3)의 공정에서 스루홀 도체(8)의 일부를 오목부(D)에 충전할 수 있다.
(스루홀 도체의 형성)
(3)도 3(c)에 나타낸 바와 같이, 기체(7)에 스루홀 도체(8), 절연체(9) 및 도전층(17)을 형성해서 코어 기판(5)을 제작한다. 구체적으로는 예를 들면 이하와 같이 행한다.
우선, 예를 들면 무전해 도금법, 전해 도금법, 증착법, CVD법 또는 스퍼터링법 등에 의해 스루홀(T)의 내벽에 도전 재료를 피착시켜서 원통상의 스루홀 도체(8)를 형성한다. 이 때, 상기 도전 재료는 스루홀(T) 내벽의 오목부(D)에 충전된다. 이어서, 원통상의 스루홀 도체(8)에 의해 둘러싸여진 영역에 수지 재료 등을 충전해서 절연체(9)를 형성한다. 이어서, 절연체(9)의 노출부에 도전 재료를 피착시킨 후 종래 주지의 포토리소그래피 기술, 에칭 등에 의해 동박(17x)을 패터닝 해서 도전층(17)을 형성한다.
이상과 같이 해서 코어 기판(5)을 제작할 수 있다.
(배선층의 형성)
(4)도 3(d)에 나타낸 바와 같이, 코어 기판(5)의 양측에 한쌍의 배선층(6)을 형성함으로써 배선 기판(4)을 제작한다. 구체적으로는 예를 들면 이하와 같이 행한다.
우선, 미경화의 수지를 도전층(17) 상에 배치하고, 수지를 가열해서 유동 밀착시키면서 더욱 가열해서 수지를 경화시킴으로써 도전층(17) 상에 절연층(16)을 형성한다. 이어서, 레이저 가공으로 비아 구멍(V)을 형성하고, 비아 구멍(V) 내에 도전층(17)의 적어도 일부를 노출시킨다. 이렇게, 레이저 가공으로 비아 구멍(V)을 형성함으로써 샌드 블라스트법과 비교해서 비아 구멍(V) 내에 노출시키는 도전층(17)의 손상을 저감시킬 수 있다. 이어서, 예를 들면 세미 애디티브법, 서브트랙티브법 또는 풀 애디티브법 등에 의해 비아 구멍(V)에 비아 도체(18)를 형성함과 아울러 절연층(16)의 상면에 도전층(17)을 형성한다.
이상과 같이 해서, 배선 기판(4)을 제작할 수 있다. 또한, 본 공정을 반복함으로써 배선층(6)에 있어서 절연층(16) 및 도전층(17)을 다층화시킬 수 있다.
(전자부품의 실장)
(5)최상층의 도전층(17) 상면에 범프(3)를 형성함과 아울러 범프(3)를 통해 배선 기판(4)에 전자부품(2)을 플립칩 실장한다.
이상과 같이 해서, 도 1(a)에 나타낸 실장 구조체(1)를 제작할 수 있다.
본 발명은 상술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 여러가지의 변경, 개량, 조합 등이 가능하다.
예를 들면, 상술한 실시형태에 있어서 전자부품에 반도체 소자를 사용한 구성을 예로 설명했지만, 전자부품으로서는 콘덴서 등을 사용해도 상관없다.
또한, 상술한 실시형태에 있어서 전자부품을 배선 기판 상에 플립칩 실장한 구성을 예로 설명했지만, 전자부품을 배선 기판에 와이어 본딩 실장해도 상관없고, 전자부품을 배선 기판의 내부에 실장해도 상관없다.
또한, 상술한 실시형태에 있어서 배선층이 절연층을 1층 포함하는 구성을 예로 설명했지만, 배선층은 절연층을 수층 포함해도 상관없다.
또한, 상술한 실시형태에 있어서 기체가 섬유층을 3층 포함하는 구성을 예로 설명했지만, 기체는 섬유층을 수층 포함해도 상관없다.
또한, 상술한 실시형태에 있어서 섬유층의 수지와 수지층의 수지가 동일한 것인 구성을 예로 설명했지만, 섬유층의 수지와 수지층의 수지는 다른 것이라도 상관없다.
또한, 상술한 실시형태에 있어서 (1)의 공정에서 동박을 사용한 구성을 예로 설명했지만, 동박 대신에, 예를 들면 철니켈 합금 또는 철니켈코발트 합금 등의 금속 재료로 이루어지는 금속박을 사용해도 상관없다.
1:실장 구조체 2:전자부품
3:범프 4:배선 기판
5:코어 기판 6:배선층
7:기체 8:스루홀 도체
9:절연체 10:수지
11:무기 절연 입자 12:섬유
13:기재 14:섬유층
15:수지층 16:절연층
17:도전층 18:비아 도체
T:스루홀 V:비아 구멍
D:오목부 E1, E2:단부
L:가상 곡선 C:오목부

Claims (7)

  1. 기체와, 상기 기체를 두께방향으로 관통하는 스루홀과, 상기 스루홀의 내벽을 피복하는 스루홀 도체를 구비하고,
    상기 기체는 복수의 섬유와 상기 복수의 섬유 사이에 배치된 수지를 각각 포함하는 제 1 섬유층 및 제 2 섬유층과, 이들 제 1 섬유층 및 제 2 섬유층 사이에 배치된 섬유를 포함하지 않고 수지를 포함하는 수지층을 갖고,
    상기 스루홀의 내벽은 상기 기체를 두께방향에 있어서 단면으로 봤을 때 상기 수지층에 상기 제 1 섬유층 및 상기 제 2 섬유층과의 경계를 양단부로 하는 곡선상의 오목부를 갖고, 상기 오목부의 내측에는 상기 스루홀 도체의 일부가 충전되어 있고,
    상기 오목부는 상기 스루홀 내에 미립자를 분사하여 상기 수지층을 상기 제 1 섬유층 및 상기 제 2 섬유층보다 더 오목하게 절삭하여 형성하는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 오목부는 상기 양단부를 연결하는 가상 직선으로부터의 깊이가 1㎛ 이상 5㎛ 이하인 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    상기 오목부의 상기 양단부는 각각 상기 제 1 섬유층 및 상기 제 2 섬유층의 가장자리에 위치하고 있는 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 제 1 섬유층 및 상기 제 2 섬유층의 상기 섬유는 상기 스루홀의 내벽에 노출된 면이 요철을 갖고 있고,
    상기 요철의 오목부의 내측에는 상기 스루홀 도체의 일부가 충전되어 있는 것을 특징으로 하는 배선 기판.
  5. 제 4 항에 있어서,
    상기 제 1 섬유층 및 상기 제 2 섬유층의 상기 섬유는 상기 스루홀의 내벽에 노출된 면의 산술 평균 거칠기가 0.3㎛ 이상 3㎛ 이하인 것을 특징으로 하는 배선 기판.
  6. 제 4 항에 있어서,
    상기 오목부는 상기 기체의 두께방향을 따르는 홈상인 것을 특징으로 하는 배선 기판.
  7. 제 1 항에 기재된 배선 기판과,
    그 배선 기판에 실장되어 상기 스루홀 도체에 전기적으로 접속된 전자부품을 구비한 것을 특징으로 하는 실장 구조체.
KR1020110122845A 2010-11-29 2011-11-23 배선 기판 및 그 실장 구조체 KR101692799B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-264529 2010-11-29
JP2010264529 2010-11-29
JPJP-P-2011-234504 2011-10-26
JP2011234504A JP2012134456A (ja) 2010-11-29 2011-10-26 配線基板およびその実装構造体

Publications (2)

Publication Number Publication Date
KR20120058412A KR20120058412A (ko) 2012-06-07
KR101692799B1 true KR101692799B1 (ko) 2017-01-05

Family

ID=46125875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110122845A KR101692799B1 (ko) 2010-11-29 2011-11-23 배선 기판 및 그 실장 구조체

Country Status (4)

Country Link
US (1) US8735741B2 (ko)
JP (1) JP2012134456A (ko)
KR (1) KR101692799B1 (ko)
TW (1) TWI530233B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
WO2013146931A1 (ja) * 2012-03-30 2013-10-03 日立化成株式会社 多層配線板
US20140004361A1 (en) * 2012-06-28 2014-01-02 Nikhil Sharma Substrate cores for laser through hole formation
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
JP6418918B2 (ja) * 2014-02-27 2018-11-07 京セラ株式会社 プローブカード用回路基板およびそれを備えたプローブカード
EP3403800B1 (en) * 2016-01-15 2020-09-16 Hitachi Chemical Company, Ltd. Prepreg, printed circuit board, semiconductor package, and method for producing printed circuit board
JP2018182229A (ja) * 2017-04-20 2018-11-15 富士通株式会社 基板及び基板の製造方法
TWI725538B (zh) * 2019-09-04 2021-04-21 台燿科技股份有限公司 金屬箔積層板、印刷電路板、及金屬箔積層板之製法
JP2021082761A (ja) * 2019-11-21 2021-05-27 京セラ株式会社 配線基板
CN113625651B (zh) * 2020-05-07 2023-01-13 福建师范大学 逻辑控制器
WO2021241155A1 (ja) * 2020-05-28 2021-12-02 京セラ株式会社 配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206250A (ja) * 2008-02-27 2009-09-10 Kyocera Corp 配線基板および実装構造体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2897409A (en) * 1954-10-06 1959-07-28 Sprague Electric Co Plating process
JPH02194689A (ja) * 1989-01-24 1990-08-01 Mitsubishi Electric Corp プリント配線板およびその製造方法
JPH05235544A (ja) 1992-02-19 1993-09-10 Ibiden Co Ltd 複合プリント配線板の製造方法
JPH10275980A (ja) * 1997-03-28 1998-10-13 Tokyo Ohka Kogyo Co Ltd 多層配線板の製造方法、および多層配線板
CN100484372C (zh) * 2003-07-30 2009-04-29 国际商业机器公司 印刷布线板及其制造方法
US7737368B2 (en) * 2005-09-30 2010-06-15 Sanyo Electric Co., Ltd. Circuit board and method of manufacturing circuit board
JP2007285934A (ja) * 2006-04-18 2007-11-01 Mitsubishi Rayon Co Ltd 欠陥検査用ライトテーブル
US8148647B2 (en) * 2006-08-23 2012-04-03 Mitsubishi Electric Corporation Printed circuit board and method of manufacturing the same
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206250A (ja) * 2008-02-27 2009-09-10 Kyocera Corp 配線基板および実装構造体

Also Published As

Publication number Publication date
TW201223352A (en) 2012-06-01
KR20120058412A (ko) 2012-06-07
US20120132462A1 (en) 2012-05-31
TWI530233B (zh) 2016-04-11
JP2012134456A (ja) 2012-07-12
US8735741B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
KR101692799B1 (ko) 배선 기판 및 그 실장 구조체
TWI548312B (zh) 配線基板的製造方法及使用該配線基板之安裝構造體
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
JP2011228676A (ja) 配線基板およびその実装構造体
KR101835452B1 (ko) 배선 기판 및 이것을 사용한 실장 구조체
WO2004091268A1 (ja) 多層プリント配線板
KR101233047B1 (ko) 빌드업 기판
US9814136B2 (en) Wiring board, mounting structure equipped with the wiring board, and method for manufacturing wiring board
KR102117242B1 (ko) 배선 기판
JP2011249785A (ja) 配線基板の製造方法及びその実装構造体の製造方法
JP7011946B2 (ja) 配線基板
JP2014027163A (ja) 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体
JP5808047B2 (ja) 配線基板およびその実装構造体
JP2013093486A (ja) 配線基板の製造方法およびそれを用いた実装構造体の製造方法
JP2016171339A (ja) 配線基板の製造方法
KR20130120390A (ko) 배선 기판, 실장 구조체, 배선 기판의 제조방법 및 실장 구조체의 제조방법
JP2013093485A (ja) 配線基板の製造方法およびそれを用いた実装構造体の製造方法
JP6001439B2 (ja) 配線基板および実装構造体
US10306769B2 (en) Wiring board and manufacturing method for same
KR20240012482A (ko) 배선 기판
JP2011176099A (ja) 配線基板
JP2014107526A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 4