JP2014027163A - 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体 - Google Patents
配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体 Download PDFInfo
- Publication number
- JP2014027163A JP2014027163A JP2012167401A JP2012167401A JP2014027163A JP 2014027163 A JP2014027163 A JP 2014027163A JP 2012167401 A JP2012167401 A JP 2012167401A JP 2012167401 A JP2012167401 A JP 2012167401A JP 2014027163 A JP2014027163 A JP 2014027163A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- manufacturing
- resin
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】配線基4の製造方法は、樹脂10と樹脂10に被覆されたガラス繊維とを含む基体7を準備する工程と、ドリル加工またはレーザー加工を用いて、基体7を厚み方向に貫通するスルーホールTを形成する工程と、サンドブラスト加工を用いて、スルーホールTの内壁を切削する工程と、切削したスルーホールTの内壁に被着したスルーホール導体を形成する工程とを備える。
【選択図】図4
Description
(3)図5(a)に示すように、基体7にスルーホール導体8、絶縁体9および導電層17を形成し、コア基板5を作製する。具体的には、例えば以下のように行う。
(4)図5(b)に示すように、コア基板5の両側に一対の配線層6を形成することにより、配線基板4を作製する。具体的には、例えば以下のように行う。
(5)最上層の導電層17上面にバンプ3を形成するとともにバンプ3を介して配線基板4に電子部品2をフリップチップ実装する。
基体の上下に銅箔を積層してなる銅張積層板を複数作製してそれぞれ試料とし、各試料に対し、加工方法を変えてスルーホールを形成した。次に、無電解めっき法および電気めっき法を用いて、スルーホールの内壁にスルーホール導体を形成した。その後、高温高湿バイアス試験によって、スルーホール導体同士の絶縁信頼性を確認した。また、スルーホール導体形成後の銅張積層板を厚み方向に切断し、電界放出型電子顕微鏡を用いて切断面を観察した。
まず、未硬化のエポキシ樹脂(樹脂)、シリカフィラー(無機絶縁粒子)およびガラスクロス(基材)を含む樹脂シートを準備した。なお、樹脂シートは、シリカフィラーを60体積%含んでいる。
まず、ドリル加工を用いて、銅張積層板を厚み方向に貫通するスルーホールを形成した。
スルーホール導体同士の絶縁信頼性を確認した結果、試料1では、高温高湿バイアス試験(THB 85℃、85%RH、5V)200時間で19/60(不良/全数)とスルーホール間の絶縁不良が発生したのに対し、試料2では、高温高湿バイアス試験(THB
85℃、85%RH、5V)1000時間でも0/60(不良/全数)とスルーホール間の絶縁不良が見られなかった。評価基板は、1個に対して200個のスルーホールが電気的に接続されたものを用いた。信頼性評価は、スルーホール間の絶縁抵抗が10の8乗Ω以下を不良とした。その結果、サンドブラスト加工を用いることによって、絶縁信頼性が向上することが確認できた。
2 電子部品
3 バンプ
4 配線基板
5 コア基板
6 配線層
7 基体
8 スルーホール導体
9 絶縁体
10 樹脂
11 無機絶縁粒子
12 ガラス繊維
13 基材
14 繊維層
15 樹脂層
16 絶縁層
17 導電層
18 ビア導体
19 接続部
20 角部
21 角部の一端部
22 角部の他端部
T スルーホール
V ビア孔
C 凹部
P 貫通孔
Claims (11)
- 樹脂と該樹脂に被覆されたガラス繊維とを含む基体を準備する工程と、
ドリル加工またはレーザー加工を用いて、前記基体を厚み方向に貫通するスルーホールを形成する工程と、
サンドブラスト加工を用いて、前記スルーホールの内壁を切削する工程と、
切削した前記スルーホールの内壁に被着したスルーホール導体を形成する工程と
を備えたことを特徴とする配線基板の製造方法。 - 請求項1に記載の配線基板の製造方法において、
前記基体の一主面に、前記スルーホール導体と接続した導電層を形成する工程をさらに備え、
前記スルーホールの内壁を切削する工程で、
前記サンドブラスト加工を用いて、前記スルーホールの内壁と前記基体の一主面との間の角部を切削してR形状とすることを特徴とする配線基板の製造方法。 - 請求項2に記載の配線基板の製造方法において、
前記基体を準備する工程で、
前記基体の一主面には金属層が配されており、
前記スルーホールを形成する工程で、
前記ドリル加工または前記レーザー加工を用いて、前記スルーホールを形成しつつ、前記金属層を厚み方向に貫通するとともに前記スルーホールにつながった貫通孔を形成し、
前記スルーホールの内壁を切削する工程で、
前記サンドブラスト加工を用いて、前記金属層の前記貫通孔を介して、前記スルーホールの内壁を切削することを特徴とする配線基板の製造方法。 - 請求項3に記載の配線基板の製造方法において、
前記スルーホールの内壁を切削する工程で、
前記サンドブラスト加工は、ドライブラスト加工であることを特徴とする配線基板の製造方法。 - 請求項4に記載の配線基板の製造方法において、
前記スルーホールの内壁を切削する工程で、
前記サンドブラスト加工における微粒子の噴射圧力は、0.02Mpa以上0.1Mpa以下であることを特徴とする配線基板の製造方法。 - 請求項5に記載の配線基板の製造方法において、
前記スルーホールの内壁を切削する工程で、
前記サンドブラスト加工は、直圧方式のサンドブラスト装置で行なうことを特徴とする配線基板の製造方法。 - 請求項6に記載の配線基板の製造方法において、
切削した前記スルーホールの直径をDとしたとき、
前記R形状である前記角部の曲率半径は、D/3以上D8/3以下であることを特徴とする配線基板の製造方法。 - 請求項1に記載の配線基板の製造方法によって配線基板を作製する工程と、
該配線基板に電子部品を実装し、該配線基板と該電子部品とを電気的に接続する工程とを備えたことを特徴とする実装構造体の製造方法。 - 樹脂と該樹脂に被覆されたガラス繊維とを含むとともに、厚み方向に貫通したスルーホールが形成された基体と、
該スルーホールの内壁に被着したスルーホール導体と、
基体の一主面に配されているとともに前記スルーホール導体と接続した導電層と
を備え、
前記スルーホールの内壁と前記基体の一主面との角部は、R形状であることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記スルーホールの直径をDとしたとき、
前記R形状である前記角部の曲率半径は、D/3以上D8/3以下であることを特徴とする配線基板。 - 請求項9に記載の配線基板と、該配線基板に実装されているとともに前記配線基板に電気的に接続した電子部品とを備えたことを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012167401A JP2014027163A (ja) | 2012-07-27 | 2012-07-27 | 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012167401A JP2014027163A (ja) | 2012-07-27 | 2012-07-27 | 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014027163A true JP2014027163A (ja) | 2014-02-06 |
Family
ID=50200541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012167401A Pending JP2014027163A (ja) | 2012-07-27 | 2012-07-27 | 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014027163A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018058560A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Substrate with stress relieving features |
CN107924972A (zh) * | 2015-09-17 | 2018-04-17 | 欧司朗光电半导体有限公司 | 用于器件的载体、器件和用于制造载体或器件的方法 |
US10779409B2 (en) | 2018-11-13 | 2020-09-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236890A (ja) * | 1995-02-28 | 1996-09-13 | Matsushita Electric Works Ltd | プリント配線板 |
JPH10275980A (ja) * | 1997-03-28 | 1998-10-13 | Tokyo Ohka Kogyo Co Ltd | 多層配線板の製造方法、および多層配線板 |
JPH11126957A (ja) * | 1997-10-24 | 1999-05-11 | Ngk Spark Plug Co Ltd | 中継基板 |
JP2001094260A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Chem Corp | 多層プリント配線板の製造方法 |
JP2007173276A (ja) * | 2005-12-19 | 2007-07-05 | Tdk Corp | Ic内蔵基板の製造方法 |
JP2009200356A (ja) * | 2008-02-22 | 2009-09-03 | Tdk Corp | プリント配線板及びその製造方法 |
-
2012
- 2012-07-27 JP JP2012167401A patent/JP2014027163A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236890A (ja) * | 1995-02-28 | 1996-09-13 | Matsushita Electric Works Ltd | プリント配線板 |
JPH10275980A (ja) * | 1997-03-28 | 1998-10-13 | Tokyo Ohka Kogyo Co Ltd | 多層配線板の製造方法、および多層配線板 |
JPH11126957A (ja) * | 1997-10-24 | 1999-05-11 | Ngk Spark Plug Co Ltd | 中継基板 |
JP2001094260A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Chem Corp | 多層プリント配線板の製造方法 |
JP2007173276A (ja) * | 2005-12-19 | 2007-07-05 | Tdk Corp | Ic内蔵基板の製造方法 |
JP2009200356A (ja) * | 2008-02-22 | 2009-09-03 | Tdk Corp | プリント配線板及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107924972A (zh) * | 2015-09-17 | 2018-04-17 | 欧司朗光电半导体有限公司 | 用于器件的载体、器件和用于制造载体或器件的方法 |
WO2018058560A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Substrate with stress relieving features |
US10779409B2 (en) | 2018-11-13 | 2020-09-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8735741B2 (en) | Circuit board and mounting structure using the same | |
US8957321B2 (en) | Printed circuit board, mount structure thereof, and methods of producing these | |
US8890001B2 (en) | Wiring board and mounting structure using the same | |
JP5961703B2 (ja) | 配線基板およびその実装構造体 | |
KR101835452B1 (ko) | 배선 기판 및 이것을 사용한 실장 구조체 | |
JP2011228676A (ja) | 配線基板およびその実装構造体 | |
JP2011249711A (ja) | 配線基板およびその実装構造体 | |
US9814136B2 (en) | Wiring board, mounting structure equipped with the wiring board, and method for manufacturing wiring board | |
JP5436247B2 (ja) | 配線基板 | |
KR101233047B1 (ko) | 빌드업 기판 | |
JP2014027163A (ja) | 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体 | |
JP2015028963A (ja) | 配線基板およびこれを用いた実装構造体 | |
US10779408B2 (en) | Printed wiring board | |
JP5988372B2 (ja) | 配線基板およびその実装構造体 | |
JP5808047B2 (ja) | 配線基板およびその実装構造体 | |
JP2013093486A (ja) | 配線基板の製造方法およびそれを用いた実装構造体の製造方法 | |
JP2013093485A (ja) | 配線基板の製造方法およびそれを用いた実装構造体の製造方法 | |
JP6001439B2 (ja) | 配線基板および実装構造体 | |
JP2016171339A (ja) | 配線基板の製造方法 | |
JP6133689B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP2011176099A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170228 |