KR101642909B1 - 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 - Google Patents

불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR101642909B1
KR101642909B1 KR1020100046988A KR20100046988A KR101642909B1 KR 101642909 B1 KR101642909 B1 KR 101642909B1 KR 1020100046988 A KR1020100046988 A KR 1020100046988A KR 20100046988 A KR20100046988 A KR 20100046988A KR 101642909 B1 KR101642909 B1 KR 101642909B1
Authority
KR
South Korea
Prior art keywords
voltage
word line
temperature
memory device
pass
Prior art date
Application number
KR1020100046988A
Other languages
English (en)
Other versions
KR20110127481A (ko
Inventor
장성일
강창석
박찬
최병인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100046988A priority Critical patent/KR101642909B1/ko
Priority to US13/107,139 priority patent/US8644074B2/en
Publication of KR20110127481A publication Critical patent/KR20110127481A/ko
Application granted granted Critical
Publication of KR101642909B1 publication Critical patent/KR101642909B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 목적은 프로그램 디스터브(disturb)를 방지하는 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템을 제공하는 데에 있다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치는 메모리 셀 어레이, 상기 메모리 셀 어레이에 연결되는 제 1 및 제 2 워드 라인들, 상기 메모리 셀 어레이와 연결되고, 상기 제 1 및 제 2 워드 라인들의 사이에 배치되는 제 3 워드 라인, 상기 불휘발성 메모리 장치의 온도를 측정하도록 구성되는 온도 측정기, 및 제 1 및 제 2 패스 전압들 그리고 프로그램 전압을 발생하도록 구성되는 전압 발생기를 포함하되, 프로그램 시에 상기 제 3 워드 라인에 상기 프로그램 전압이 인가되고, 상기 제 1 워드 라인에 상기 제 1 패스 전압이 인가되고, 상기 제 2 워드 라인에 상기 제 2 패스 전압이 인가되고, 상기 제 1 및 제 2 패스 전압들 중 적어도 하나는 상기 측정된 온도에 따라 조절된다.

Description

불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템{NONVOLATILE MEMORY DEVICE, PROGRAMMING METHOD THEREOF AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리 장치는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 목적은 프로그램 디스터브(disturb)를 방지하는 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템을 제공하는 데에 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 메모리 셀 어레이; 상기 메모리 셀 어레이에 연결되는 제 1 및 제 2 워드 라인들; 상기 메모리 셀 어레이와 연결되고, 상기 제 1 및 제 2 워드 라인들의 사이에 배치되는 제 3 워드 라인; 상기 불휘발성 메모리 장치의 온도를 측정하도록 구성되는 온도 측정기; 및 제 1 및 제 2 패스 전압들, 그리고 프로그램 전압을 발생하도록 구성되는 전압 발생기를 포함하되, 프로그램 시에, 상기 제 3 워드 라인에 상기 프로그램 전압이 인가되고, 상기 제 1 워드 라인에 상기 제 1 패스 전압이 인가되고, 상기 제 2 워드 라인에 상기 제 2 패스 전압이 인가되고, 상기 제 1 및 제 2 패스 전압들 중 적어도 하나의 레벨은 상기 측정된 온도에 따라 조절된다.
실시 예로서, 상기 불휘발성 메모리 장치는 미리 정해진 온도 범위를 복수의 온도 그룹들로 구분하고, 상기 복수의 온도 그룹들 중 상기 측정된 온도 값이 포함된 온도 그룹을 판별하고, 그리고 상기 판별된 온도 그룹에 따라 상기 제 1 및 제 2 패스 전압들 중 적어도 하나의 레벨을 조절할 수 있다.
실시 예로서, 상기 제 2 패스 전압의 레벨은 상기 제 1 패스 전압 레벨보다 높을 수 있다.
실시 예로서, 상기 측정된 온도의 값이 감소할수록 상기 제 1 패스 전압의 레벨은 감소할 수 있다. 그리고, 상기 측정된 온도의 값이 감소할수록 상기 제 2 패스 전압의 레벨은 증가할 수 있다.
실시 예로서, 상기 불휘발성 메모리 장치는 상기 메모리 셀 어레이에 연결되는 스트링 선택 라인 및 접지 선택 라인을 더 포함하고,상기 메모리 셀 어레이는 상기 제 1 내지 제 3 워드 라인들에 각각 연결되는 제 1 내지 제 3 메모리 셀들; 상기 스트링 선택 라인에 연결되는 스트링 선택 트랜지스터; 및 상기 접지 선택 라인에 연결되는 접지 선택 트랜지스터를 포함하고, 상기 제 1 워드 라인은 상기 제 3 워드 라인과 상기 스트링 선택 라인 사이에 배치되고, 그리고 상기 제 2 워드 라인은 상기 제 3 워드 라인과 상기 접지 선택 라인 사이에 배치될 수 있다.
실시 예로서, 상기 전압 발생기는 접지 선택 라인 전압을 발생하도록 더 구성되고, 상기 접지 선택 라인에 상기 접지 선택 라인 전압이 인가되고, 상기 측정된 온도가 감소할수록 상기 접지 선택 라인 전압의 레벨은 증가할 수 있다.
실시 예로서, 상기 접지 선택 라인 전압의 레벨은 상기 접지 선택 트랜지스터의 문턱 전압의 레벨보다 낮을 수 있다.
실시 예로서, 상기 불휘발성 메모리 장치는 제 1 내지 제 3 워드 라인들 및 상기 전압 발생기와 연결되는 어드레스 디코더; 및 상기 어드레스 디코더, 상기 온도 측정기 및 상기 전압 발생기를 제어하는 제어 로직을 더 포함하고, 상기 어드레스 디코더에 상기 제 1 및 제 2 패스 전압들, 그리고 상기 프로그램 전압이 제공되고, 상기 어드레스 디코더는 상기 제어 로직의 제어에 응답하여 상기 제 3 워드 라인에 상기 프로그램 전압을 인가하고, 상기 제 1 워드 라인에 상기 제 1 패스 전압을 인가하고, 그리고 상기 제 2 워드 라인에 상기 제 2 패스 전압을 인가하도록 구성될 수 있다.
실시 예로서, 상기 온도 측정기는 상기 제어 로직으로부터 수신된 호출 신호에 응답하여 상기 불휘발성 메모리 장치의 온도를 측정하고, 상기 측정된 온도에 기반한 온도 신호를 상기 제어 로직에 전송하도록 구성될 수 있다.
실시 예로서, 상기 제어 로직은 상기 전송된 온도 신호에 기반하여 프로그램 제어 신호를 상기 전압 발생기에 전송하도록 구성되고, 상기 전압 발생기는 상기 프로그램 제어 신호에 기반하여, 상기 제 1 및 제 2 패스 전압들 그리고 상기 프로그램 전압을 발생하도록 구성될 수 있다.
실시 예로서, 상기 온도 측정기는 미리 정해진 온도 범위를 복수의 온도 그룹들로 구분하고, 상기 복수의 온도 그룹들 중 상기 측정된 온도 값이 포함된 온도 그룹을 판별하고, 그리고 상기 판별된 온도 그룹에 따라 상기 온도 신호를 상기 제어 로직에 전송하도록 구성될 수 있다.
본 발명의 다른 일면은 메모리 시스템에 관한 것이다. 본 발명의 실시 예에 따른 메모리 시스템은 메모리 셀 어레이, 및 상기 메모리 셀 어레이에 연결되는 제 1 내지 제 3 워드 라인들을 포함하되, 상기 제어 신호에 응답하여 제 1 및 제 2 패스 전압들 그리고 프로그램 전압을 발생하도록 구성되는 불휘발성 메모리 장치; 및 상기 메모리 시스템의 온도를 측정하고, 측정된 온도에 기반한 온도 신호 및 제어 신호를 상기 불휘발성 메모리 장치에 전송하도록 구성되는 메모리 컨트롤러를 포함하고, 상기 제 3 워드 라인은 상기 제 1 및 제 2 워드 라인들의 사이에 배치되고, 상기 불휘발성 메모리 장치는 프로그램 시에, 상기 제어 신호 및 상기 온도 신호에 기반하여 제 1 및 제 2 패스 전압들 중 적어도 하나의 레벨을 조절하고, 상기 제 3 워드 라인에 상기 프로그램 전압을 인가하고, 상기 제 1 워드 라인에 상기 제 1 패스 전압을 인가하고, 그리고 상기 제 2 워드 라인에 상기 제 2 패스 전압을 인가하도록 구성될 수 있다.
실시 예로서, 상기 제 2 패스 전압의 레벨은 상기 제 1 패스 전압 레벨보다 높되, 상기 측정된 온도가 감소할수록, 상기 제 1 패스 전압의 레벨은 감소하고 상기 제 2 패스 전압 레벨은 증가할 수 있다.
실시 예로서, 상기 메모리 컨트롤러는 상기 메모리 시스템의 온도를 측정하고, 상기 측정된 온도에 따라 상기 온도 신호를 발생하는 온도 측정기를 포함할 수 있다.
실시 예로서, 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러는 반도체 드라이브(SSD, Solid State Drive)를 형성할 수 있다.
실시 예로서, 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러는 메모리 카드를 형성할 수 있다.
본 발명의 다른 일면은 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 프로그램 방법에 있어서, 상기 불휘발성 메모리 장치는 메모리 셀 어레이와 연결되는 제 1 및 제 2 워드 라인들; 및 상기 메모리 셀 어레이와 연결되고, 상기 제 1 및 제 2 워드 라인들 사이에 배치되는 제 3 워드 라인을 포함하고, 상기 불휘발성 메모리 장치의 프로그램 방법은, 상기 불휘발성 메모리 장치의 온도를 측정하는 단계; 제 1 및 제 2 패스 전압들, 그리고 프로그램 전압을 발생하는 단계; 상기 제 3 워드 라인에 상기 프로그램 전압을 인가하고, 상기 제 1 워드 라인에 상기 제 1 패스 전압을 인가하고, 그리고 상기 제 2 워드 라인에 상기 제 2 패스 전압을 인가하는 단계를 포함하되, 상기 제 1 및 제 2 패스 전압들 중 적어도 하나의 레벨은 상기 측정한 온도에 따라 조절된다.
다른 실시 예로서, 상기 전압을 발생하는 단계는 정해진 온도에서 동일한 레벨인 상기 제 1 패스 전압과 상기 제 2 패스 전압을 발생하고, 상기 정해진 온도보다 낮은 온도 레벨에서, 상기 제 1 패스 전압 및 상기 제 1 패스 전압보다 큰 상기 제 2 패스 전압을 발생하는 단계를 포함할 수 있다.
실시 예로서, 상기 측정한 온도가 감소할수록, 상기 제 1 패스 전압의 레벨은 감소하고 상기 제 2 패스 전압의 레벨은 증가할 수 있다.
본 발명의 실시 예에 따르면, 비 선택된 워드 라인들이 복수의 그룹들로 나뉘고, 측정된 온도에 따라 그룹별로 상이한 패스 전압이 인가된다. 따라서, 프로그램 디스터브(disturb)를 방지하는 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 2는 도 1의 제 1 메모리 블록의 구성을 보여주는 회로도이다.
도 3은 불휘발성 메모리 장치의 온도가 기준 온도일 때, 도 2의 제 1 스트링에 인가되는 전압을 보여준다.
도 4는 본 발명의 제 1 실시 예에 따른 패스 전압들이 인가되는 제 1 스트링을 보여주는 단면도이다.
도 5는 본 발명의 제 2 실시 예에 따른 제 1 스트링에 인가되는 패스 전압들을 보여주는 테이블이다.
도 6은 도 1의 온도 신호 및 제어 신호에 따라 발생되는 도 5의 전압들을 보여주는 테이블이다.
도 7은 본 발명의 제 3 실시 예에 따른 전압이 인가되는 제 1 스트링을 보여주는 단면도이다.
도 8은 도 1의 불휘발성 메모리 장치의 프로그램 방법을 보여주는 순서도이다.
도 9는 불휘발성 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 10은 컨트롤러에 온도 센서가 포함된 경우를 보여주는 블록도이다.
도 11은 도 9의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 12는 도 11을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)를 보여주는 블록도이다.
도 1을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 온도 센서(150), 그리고 전압 발생기(160)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKj)을 포함한다. 각각의 메모리 블록은 복수의 페이지들(예를 들면, 32 pages, 64 pages)로 구성된다. 행 방향으로 배열되는 메모리 셀들은 워드 라인들(WL)에 연결된다. 메모리 셀들이 SLC(Single Level Cell)인 경우, 하나의 워드 라인에 연결된 메모리 셀들은 하나의 페이지를 구성할 수 있다. 메모리 셀들이 MLC(Multi Level Cell)인 경우, 하나의 워드 라인에 연결된 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 열 방향으로 배열되는 메모리 셀들은 비트 라인들(BL)에 연결된다. 하나의 비트 라인에 연결된 메모리 셀들은 하나의 스트링을 구성할 수 있다. 낸드 플래시 메모리의 경우에, 소거 동작은 메모리 블록 단위로 수행되며, 읽기 및 쓰기 동작은 페이지 단위로 수행된다.
어드레스 디코더(120)는 워드 라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 외부로부터 어드레스(AD)를 수신한다.
어드레스 디코더(120)는 수신된 어드레스(AD) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(120)는 디코딩된 블록 어드레스를 이용하여 하나의 메모리 블록 또는 복수의 메모리 블록들을 선택할 수 있다.
어드레스 디코더(120)는 수신된 어드레스(AD) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(120)는 디코딩된 행 어드레스를 이용하여 워드 라인들(WL)을 선택한다. 즉, 어드레스 디코더(120)는 전원 전압, 접지 전압, 및 전압 발생기(160)로부터 제공된 전압들을 디코딩된 행 어드레스에 기반하여 워드 라인들(WL)에 인가할 것이다.
어드레스 디코더(120)는 수신된 어드레스(AD) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스는 읽기 및 쓰기 회로(130)에 전달된다. 예시적으로, 어드레스 디코더(120)는 블록 디코더, 행 디코더, 열 디코더, 어드레스 버퍼 등을 포함할 수 있다.
읽기 및 쓰기 회로(130)는 비트 라인들(BL)을 통해 메모리 셀 어레이(110)에 연결된다. 읽기 및 쓰기 회로(130)는 제어 로직(140)의 제어에 응답하여 동작한다. 읽기 및 쓰기 회로(130)는 어드레스 디코더(120)로부터 디코딩된 열 어드레스를 수신하도록 구성된다. 디코딩된 열 어드레스를 이용하여, 읽기 및 쓰기 회로(130)는 비트 라인들(BL)을 선택한다. 예시적으로, 프로그램 시에, 프로그램되는 메모리 셀들에 연결된 비트 라인들에 접지 전압이 인가될 것이다. 그리고 프로그램 금지된 메모리 셀들에 연결된 비트 라인들에 전원 전압이 인가될 것이다.
읽기 및 쓰기 회로(130)는 데이터(DATA)를 수신한다. 읽기 및 쓰기 회로(130)는 수신된 데이터를 메모리 셀 어레이(110)에 기입한다. 읽기 및 쓰기 회로(130)는 메모리 셀 어레이(110)로부터 데이터를 읽을 수 있다. 또한, 읽기 및 쓰기 회로(130)는 메모리 셀 어레이(110)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(110)의 제 2 저장 영역에 카피-백(copy-back) 프로그램 할 수 있다.
예시적으로, 읽기 및 쓰기 회로(130)는 페이지 버퍼(또는 페이지 레지스터), 열 선택 회로 등을 포함할 수 있다. 다른 예로서, 읽기 및 쓰기 회로(130)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로 등을 포함할 수 있다.
예시적으로, 불휘발성 메모리 장치(100)는 외부로부터 데이터(DATA)를 수신하는 데이터 입출력 회로(미도시)를 더 포함할 수 있다. 이 경우, 데이터 입출력 회로는 제어 로직(140)의 제어에 응답하여 동작한다. 데이터 입출력 회로는 외부와 데이터(DATA)를 교환하도록 구성될 것이다. 프로그램 시에, 데이터 입출력 회로(140)는 외부로부터 수신된 데이터(DATA)를 읽기 및 쓰기 회로(130)에 전송하도록 구성될 것이다.
제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 온도 센서(150) 및 전압 발생기(160)에 연결된다. 제어 로직(140)은 불휘발성 메모리 장치(100)의 제반 동작을 제어하도록 구성된다. 제어 로직(140)은 외부로부터 전송되는 제어 신호(CTRL)에 응답하여 동작한다. 제어 로직(140)은 제어 신호(CTRL)에 응답하여 프로그램 제어 신호, 읽기 제어 신호, 또는 소거 제어 신호를 전압 발생기(160)에 전송한다. 프로그램 제어 신호를 전송할 때, 제어 로직(140)은 온도 센서(150)로부터 수신되는 온도 신호(TS)에 기반하여, 전압 발생기(160)에 프로그램 제어 신호(PC)를 전송한다.
온도 센서(150)는 제어 로직(140)에 연결된다. 온도 센서(150)는 제어 로직(140)의 제어에 응답하여 온도 신호(TS)를 제어 로직(140)에 전송하도록 구성된다. 예시적으로, 제어 신호(CTRL)에 응답하여, 제어 로직(140)은 호출 신호(미도시)를 온도 센서(150)에 전송할 것이다. 온도 센서(150)는 호출 신호에 응답하여 온도 신호(TS)를 제어 로직(140)에 전송한다. 그리고 온도 신호(TS)에 기반하여, 제어 로직(140)은 프로그램 제어 신호(PC)를 전압 발생기(160)에 전송할 것이다.
전압 발생기(160)는 어드레스 디코더(120)에 연결된다. 전압 발생기(160)는 제어 로직(140)의 제어에 응답하여 동작한다.전압 발생기(160)는 프로그램 제어 신호(PC)에 응답하여, 워드 라인에 인가되는 전압들을 어드레스 디코더(120)에 제공할 것이다. 예시적으로, 프로그램 제어 신호(PC)에 응답하여 전압 발생기(160)는 전원 전압을 증폭시키고 증폭된 전압을 분배하여 다양한 고전압들을 발생한다. 그리고 발생된 고전압들은 어드레스 디코더(120)에 제공될 것이다.
예시적으로, 불휘발성 메모리 장치(100)는 플래시 메모리(Flash Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase-Change Memory), MRAM(Magnetic Random Access Memory), FeRam(Ferroelectric Random Access Memory), RRAM(Resistive Random Access Memory)중 적어도 하나를 포함한다.
도 2는 도 1의 제 1 메모리 블록(BLK1)의 구성을 보여주는 회로도이다. 이하, 도 2를 참조하여 제 1 메모리 블록(BLK1)의 구성이 설명되나, 제 2 내지 제 j 메모리 블록들(BLK2~BLKj)도 제 1 메모리 블록(BLK1)과 마찬가지로 구성될 것이다. 본 발명의 특징을 설명하기 위해, 도 2에서 제 2 워드 라인(WL2)에 연결된 메모리 셀들에 쓰기 동작이 수행되는 경우의 워드 라인 전압들이 도시된다.
도 2를 참조하면, 제 1 메모리 블록(BLK1)은 복수의 메모리 셀들 및 선택 트랜지스터들을 포함한다. 제 1 메모리 블록(BLK1)에서, 행 방향으로 연결된 메모리 셀들은 제 1 및 제 2 더미 워드 라인들(DWL1,DWL2) 및 제 0 내지 제 m-1 워드 라인들(WL0~WLm-1)과 연결된다. 그리고 제 1 메모리 블록(BLK1)의 열 방향으로 연결된 메모리 셀들은 제 0 내지 제 n-1 비트 라인들(BL0~BLn-1)에 연결된다.
제 1 메모리 블록(BLK1)은 스트링 선택 라인(SSL)과 연결된 선택 트랜지스터들을 포함한다. 그리고 제 1 메모리 블록(BLK1)은 접지 선택 라인(GSL)과 연결된 선택 트랜지스터들을 포함한다. 접지 선택 라인(GSL)과 연결된 선택 트랜지스터들은 공통 소스 라인(CSL)과 연결된다.
제 1 메모리 블록(BLK1)에 프로그램 시에, 제 1 메모리 블록(BLK1)이 활성화될 것이다. 즉, 어드레스 디코더(120,도 1 참조)는 어드레스(AD) 중 블록 어드레스를 디코딩할 것이다. 그리고 디코딩된 블록 어드레스에 따라 제 1 메모리 블록(BLK1)이 선택될 것이다.
프로그램 시에, 스트링 선택 라인(SSL)과 연결된 선택 트랜지스터들의 문턱 전압보다 큰 전압이 스트링 선택 라인(SSL)에 인가될 것이다. 예를 들면, 스트링 선택 라인(SSL)에 전원 전압(Vcc)이 인가될 수 있다. 접지 선택 라인(GSL)에 접지 전압(Vss)이 인가될 수 있다. 그리고 공통 소스 라인(CSL)에 공통 소스 라인 전압(Vcsl,예를 들면, 2 볼트)이 인가될 수 있다.
프로그램 시에, 선택된 워드 라인에는 프로그램 전압(Vpgm)이 인가된다(예를 들면, 18 볼트). 그리고, 비 선택된 워드 라인들에 제 1 패스 전압(Vpass1)이 인가된다(예를 들면, 9 볼트). 제 1 및 제 2 더미 워드 라인들(DWL1,DWL2)에 제 1 더미 워드 라인 전압(Vdm1)이 인가된다. 예를 들면, 제 1 더미 워드 라인 전압(Vdm1)의 레벨은 제 1 패스 전압(Vpass1)의 레벨과 동일할 수 있다.
선택된 제 2 워드 라인(WL2)에 프로그램 전압(Vpgm)이 인가된다. 그리고, 비 선택된 제 0 및 1 워드 라인들(WL0,WL1), 그리고 제 3 내지 제 m-1 워드 라인들(WL3~WLm-1)에 제 1 패스 전압(Vpass1)이 인가된다.
제 2 워드 라인(WL2)에 연결된 메모리 셀들 중, 프로그램되는 메모리 셀들과 연결된 비트 라인들에 접지 전압(Vss)이 인가될 것이다. 그리고 제 2 워드 라인(WL2)에 연결된 메모리 셀들 중, 프로그램 금지된 메모리 셀들과 연결된 비트 라인들에 프로그램 금지 전압(예를 들면, 전원 전압(Vcc))이 인가될 것이다.
한편, 메모리 블록의 메모리 셀들은 워드 라인 단위로 미리 설정된 순서에 따라 프로그램될 수 있다. 예를 들면, 제 0 워드 라인(WL0)에 연결되는 메모리 셀들에 쓰기 동작이 수행된다. 제 1 워드 라인(WL1)에 연결되는 메모리 셀들에 쓰기 동작이 수행된다. 그리고 제 2 워드 라인(WL2)에 연결되는 메모리 셀들에 쓰기 동작이 수행된다. 즉, 제 0 내지 제 m-1 워드 라인들(WL0~WLm-1)에 순차적으로 쓰기 동작이 수행될 수 있다.
이 경우, 제 2 워드 라인(WL2)에 쓰기 동작이 수행될 때, 제 0 및 제 1 워드 라인들(WL0,WL1)과 연결된 메모리 셀들에 이미 데이터가 기입된 상태이다. 즉, 선택된 워드 라인과 접지 선택 라인(GSL)의 사이에 배치된 워드 라인들에 연결된 메모리 셀들에 이미 데이터가 기입된 상태이다.
도 3은 불휘발성 메모리 장치(100)의 온도가 기준 온도일 때, 도 2의 제 1 스트링(300)에 인가되는 전압을 보여준다. 예시적으로, 도 3은 제 1 비트 라인(BL1)에 전원 전압(Vcc)이 인가되는 경우를 보여준다.
도 3을 참조하면, 제 1 스트링(300)은 제 1 및 제 2 더미 메모리 셀들(DMC1,DMC2), 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST), 및 제 0 내지 제 m-1 메모리 셀들(MC0~MCm-1)을 포함한다.
선택 트랜지스터들(SST, GST)의 플로팅 게이트와 컨트롤 게이트는 비아(via)를 통해 전기적으로 연결될 것이다. 이 경우, 선택 트랜지스터들(SST, GST)은 NMOS와 같이 동작할 것이다.
스트링 선택 트랜지스터(SST)의 게이트에 스트링 선택 라인(SSL)이 연결된다. 스트링 선택 트랜지스터(SST)의 드레인(drain)에 제 1 비트 라인(BL1)이 연결된다. 스트링 선택 트랜지스터(SST)의 게이트에 전원 전압(Vcc)이 인가되고, 스트링 선택 트랜지스터(SST)의 드레인에 전원 전압(Vcc)이 인가된다. 전원 전압(Vcc) 레벨과 스트링 선택 트랜지스터(SST)의 문턱 전압 레벨의 차이와 스트링 선택 트랜지스터(SST)의 소스 전압 레벨이 동일할 때, 스트링 선택 트랜지스터(SST)는 셧 오프 된다.
접지 선택 트랜지스터(GST)의 게이트에 접지 선택 라인(GSL)이 연결된다. 그리고 접지 선택 트랜지스터(GST)의 소스에 공통 소스 라인(CSL)이 연결된다. 접지 선택 트랜지스터(GST)의 게이트에 접지 전압(Vss)이 인가된다. 공통 소스 라인(CSL)에 공통 소스 라인 전압(Vcsl)이 인가된다. 이 때, 접지 선택 트랜지스터(GST)는 셧 오프 된다. 따라서, 제 1 및 제 2 더미 메모리 셀들(DMC1,DMC2), 및 제 0 내지 제 m-1 메모리 셀들(MC0~MCm-1)은 플로팅(floating) 상태를 유지할 것이다.
제 1 및 제 2 더미 메모리 셀들(DMC1,DMC2)에 제 1 더미 워드 라인 전압(Vdm1)이 인가된다. 비 선택된 워드 라인들(WL0,WL1,WL3~WLm-1)에 제 1 패스 전압(Vpass1)이 인가된다. 그리고, 선택된 제 2 워드 라인(WL2)에 프로그램 전압(Vpgm)이 인가된다. 제 1 및 제 2 더미 메모리 셀들(DMC1,DMC2), 및 제 0 내지 제 m-1 메모리 셀들(MC0~MCm-1)은 플로팅 상태로 유지되므로, 채널 부스팅(channel boosting) 효과에 따라 제 1 영역(310)의 전위는 상승할 것이다.
도 2를 참조하여 설명된 프로그램 순서에 따르면, 제 0 및 제 1 메모리 셀들(MC0,MC1)은 프로그램 상태와 대응하는 문턱 전압을 가질 수 있다. 제 3 내지 제 m-1 메모리 셀들(MC3~MCm-1)은 소거 상태와 대응하는 문턱 전압을 가질 것이다. 제 0 및 제 1 메모리 셀들(MC0,MC1)의 문턱 전압으로 인해, 제 3 영역(330)은 제 4 영역(340)보다 낮은 전위를 가질 수 있다. 이때, 수평 전위차가 발생된다. 그리고 기판(substrate)에 전계(electric field)가 발생될 것이다. 따라서, 기판(substrate)에 포함된 전자들이 제 3 영역(330)에서 제 4 영역(340)으로 이동할 수 있다(미도시).
불휘발성 메모리 장치(100)의 온도가 높아질수록 기판(substrate)을 구성하는 분자들의 진동이 증가한다. 전자들의 이동 속력은 기판(substrate)을 구성하는 분자들의 진동에 의해서 감속될 것이다. 반면, 불휘발성 메모리 장치(100)의 온도가 낮아질수록 기판(substrate)을 구성하는 분자들의 진동이 감소한다. 따라서, 불휘발성 메모리 장치(100)의 온도가 낮아질수록 전자들의 이동 속력은 증가할 수 있다. 전자들의 이동 속력이 증가할수록, 핫 캐리어(hot carrier)가 발생할 확률이 증가한다. 그리고, 제 0 내지 제 m-1 메모리 셀들(MC0~MCm-1)의 플로팅 게이트들(floating gate)에 전자들이 주입될 확률이 증가할 것이다. 따라서, 제 0 내지 제 m-1 메모리 셀들(MC0~MCm-1)의 문턱 전압이 변동될 가능성이 커질 것이다. 즉, 불휘발성 메모리 장치(100)의 온도가 낮아질수록, 부스팅된 채널에서 전자의 이동에 따른 프로그램 디스터브가 발생할 확률은 높아질 수 있다.
도 4는 본 발명의 제 1 실시 예에 따른 패스 전압들이 인가되는 제 1 스트링(300)을 보여주는 단면도이다.
도 3 및 4를 참조하면, 공통 소스 라인(CSL)에 공통 소스 라인 전압(Vcsl)이 인가될 것이다. 스트링 선택 라인(SSL)에 전원 전압(Vcc)이 인가될 것이다. 그리고 제 1 비트 라인(BL1)에 전원 전압(Vcc)이 인가될 것이다.
도 3은 예시적으로 접지 선택 라인(GSL)에 전원 전압(Vcc)이 인가되는 것을 보여준다. 그러나 온도 측정기(150)에서 측정된 온도가 기준 온도보다 낮아질 때, 접지 선택 라인(GSL)에 인가되는 전압은 가변될 수 있다. 이는 도 5를 참조하여 상세히 설명된다.
선택된 워드 라인과 접지 선택 라인(GSL) 사이의 워드 라인들은 제 1 그룹(ⓐ)으로 구분된다. 온도 측정기(150)에서 측정된 온도가 기준 온도보다 낮을 때, 제 1 그룹(ⓐ)에 대응하는 워드 라인들에 제 2 패스 전압(Vpass2)이 인가된다.
선택된 워드 라인과 스트링 선택 라인(SSL) 사이의 워드 라인들은 제 2 그룹(ⓑ)으로 구분된다. 온도 측정기(150)에서 측정된 온도가 기준 온도보다 낮을 때, 제 2 그룹(ⓑ)에 대응하는 워드 라인들에 제 3 패스 전압(Vpass3)이 인가된다. 제 3 패스 전압(Vpass3)보다 제 2 패스 전압(Vpass2)의 레벨이 높을 것이다.
제 1 더미 워드 라인에 제 2 더미 워드 라인 전압(Vdm2)이 인가된다. 그리고 제 2 더미 워드 라인에 제 3 더미 워드 라인 전압(Vdm3)이 인가된다. 제 3 더미 워드 라인 전압(Vdm3)보다 제 2 더미 워드 라인 전압(Vdm2)의 레벨이 높을 것이다.
접지 선택 라인(GSL)에는 접지 전압(Vss)보다 큰 접지 선택 전압(Vgs1)이 인가된다. 다만, 접지 선택 전압(Vgs1)의 레벨은 접지 선택 트랜지스터(GST)의 문턱 전압의 레벨보다 낮을 것이다.
도 5는 본 발명의 제 2 실시 예에 따른 제 1 스트링(300)에 인가되는 패스 전압들을 보여주는 테이블이다. 제 2 온도 범위(ROT2)에 포함된 온도 값은 제 1 온도 범위(ROT1)에 포함된 온도 값보다 작다. 그리고 제 3 온도 범위(ROT3)에 포함된 온도 값은 제 2 온도 범위(ROT2)에 포함된 온도 값보다 작다. 불휘발성 메모리 장치(100)에서 측정될 수 있는 온도 값들은 제 1 내지 제 3 온도 범위들(ROT1~ROT3) 중 어느 하나에 포함될 것이다.
도 2 및 도 5를 참조하면, 제 1 온도 범위(ROT1)에서, 도 3을 참조하여 설명된 것과 마찬가지로 제 1 스트링(300)에 전압들이 각각 인가될 것이다. 접지 선택 라인(GSL)에 접지 전압(Vss)이 인가된다. 공통 소스 라인(CSL)에 공통 소스 라인 전압(Vcsl)이 인가된다. 제 1 및 제 2 더미 워드 라인들(DWL1,DWL2)에 제 1 더미 워드 라인 전압(Vdm1)이 인가된다. 제 0 및 제 1 워드 라인들(WL0,WL1), 그리고 제 3 내지 제 m-1 워드 라인들(WL3~WLm-1)에 제 1 패스 전압(Vpass1)이 인가된다. 선택된 워드 라인인 제 2 워드 라인(WL2)에 프로그램 전압(Vpgm)이 인가된다. 그리고 스트링 선택 라인(SSL) 및 제 1 비트 라인(BL1)에 전원 전압(Vcc)이 인가된다.
제 2 온도 범위(ROT2)에서, 접지 선택 라인(GSL)에 제 1 접지 선택 전압(Vgs1)이 인가된다. 제 1 접지 선택 전압(Vgs1)의 레벨은 접지 전압(Vss)의 레벨보다 높을 것이다. 다만, 제 1 접지 선택 전압(Vgs1)의 레벨은 접지 선택 트랜지스터(GST)의 문턱 전압 레벨보다 낮을 것이다.
제 1 더미 워드 라인(DWL1)에 제 2 더미 워드 라인 전압(Vdm2)이 인가된다. 제 2 더미 워드 라인 전압(Vdm2)의 레벨은 제 1 더미 워드 라인 전압(Vdm1)의 레벨보다 높을 것이다. 제 2 더미 워드 라인(DWL2)에 제 3 더미 워드 라인 전압(Vdm3)이 인가된다. 제 3 더미 워드 라인 전압(Vdm3)의 레벨은 제 1 더미 워드 라인 전압(Vdm1)의 레벨보다 낮을 것이다.
제 0 및 제 1 워드 라인들(WL0,WL1)에 제 2 패스 전압(Vpass2)이 인가된다. 제 2 패스 전압(Vpass2)의 레벨은 제 1 패스 전압(Vpass1)의 레벨보다 높을 것이다. 반면, 제 3 내지 제 m-1 워드 라인들(WL3~WLm-1)에 제 3 패스 전압(Vpass3)이 인가된다. 제 3 패스 전압(Vpass3)의 레벨은 제 1 패스 전압(Vpass1)의 레벨보다 낮을 것이다.
제 3 온도 범위(ROT3)에서, 접지 선택 라인(GSL)에 제 2 접지 선택 전압(Vgs2)이 인가된다. 1 및 제 2 더미 워드 라인들(DWL1,DWL2)에 각각 제 4 및 제 5 더미 워드 라인 전압들(Vdm4,Vdm5)이 인가된다.
제 2 접지 선택 전압(Vgs2)의 레벨은 제 1 접지 선택 전압(Vgs1)의 레벨보다 높을 것이다. 다만, 제 2 접지 선택 전압(Vgs2)의 레벨은 접지 선택 트랜지스터(GST)의 문턱 전압 레벨보다 낮을 것이다. 제 4 더미 워드 라인 전압(Vdm4)의 레벨은 제 2 더미 워드 라인 전압(Vdm2)의 레벨보다 높을 것이다. 그리고 제 5 더미 워드 라인 전압(Vdm5)의 레벨은 제 3 더미 워드 라인 전압(Vdm3)의 레벨보다 높을 것이다.
제 0 및 제 1 워드 라인들(WL0,WL1)에 제 4 패스 전압(Vpass4)이 인가된다. 그리고 제 3 내지 제 m-1 워드 라인들(WL3,WLm-1)에 제 5 패스 전압(Vpass5)이 인가된다. 제 4 패스 전압(Vpass4)의 레벨은 제 2 패스 전압(Vpass2)의 레벨보다 높을 것이다. 그리고 제 5 패스 전압(Vpass5)의 레벨은 제 3 패스 전압(Vpass3)의 레벨보다 높을 것이다.
즉, 제 1 그룹(ⓐ,도 4 참조)에 대응하는 워드 라인들에 인가되는 패스 전압, 및 제 2 그룹(ⓑ,도 4 참조)에 대응하는 워드 라인들에 인가되는 패스 전압 중 적어도 하나는 온도 측정기(150)에서 측정된 온도에 따라 조절될 것이다.
본 발명의 기술적 사상은 도 5를 참조한 설명에 한정되지 않는다. 본 발명의 실시 예에 따르면, 불휘발성 메모리 장치(100)에 측정될 수 있는 온도 값들은 복수의 온도 범위들로 나뉠 수 있다. 불휘발성 메모리 장치(100)에서 측정된 온도의 값이 더 낮은 온도 범위에 포함될수록, 제 1 그룹(ⓐ,도 4 참조)에 대응하는 워드 라인들에 인가되는 패스 전압의 레벨은 증가할 것이다. 그리고, 제 2 그룹(ⓑ,도 4 참조)에 대응하는 워드 라인들에 인가되는 패스 전압의 레벨은 감소할 것이다.
예시적으로, 온도 측정기(150,도 1 참조)에서 측정된 온도 값이 감소할수록, 선택된 워드 라인과 접지 선택 라인의 사이에 배치된 워드 라인들에 인가되는 패스 전압들의 레벨은 증가할 수 있다. 온도 측정기(150,도 1 참조)에서 측정된 온도 값이 감소할수록, 선택된 워드 라인과 스트링 선택 라인 사이에 배치된 워드 라인들에 인가되는 패스 전압들의 레벨은 감소할 수 있다. 예를 들면, 측정된 온도가 영상 50도에서 영하 20도로 변할 때, 제 1 그룹(ⓐ)에 대응되는 워드 라인들에 인가되는 패스 전압 레벨의 증가량 0 볼트에서 5 볼트일 수 있다. 예를 들면, 측정된 온도가 영상 85도에서 영하 20도로 변할 때, 제 2 그룹(ⓑ)에 대응되는 워드 라인들에 인가되는 패스 전압 레벨의 감소량은 0 볼트에서 5 볼트일 수 있다.
도 6은 도 1의 온도 신호(TS) 및 제어 신호(PC)에 따라 발생되는 도 5의 전압들을 보여주는 테이블이다.
도 1, 도 6을 참조하면, 제어 로직(140)은 온도 센서(150)로부터 온도 신호(TS)를 수신한다. 온도 신호(TS)는 제 1 내지 제 3 온도 신호들(TS1~TS3) 중 어느 하나일 것이다. 전압 발생기(160)는 프로그램 제어 신호(PC)를 수신한다. 프로그램 제어 신호(PC)는 제 1 내지 제 3 제어 신호들(PC1~PC3) 중 어느 하나일 것이다.
제 1 내지 제 3 온도 그룹들(ROT1~ROT3,도 5 참조)은 각각 제 1 내지 제 3 온도 신호들(TS1~TS3)에 대응된다. 온도 센서(150)는 측정된 온도 값이 포함된 온도 그룹을 판별한다. 온도 센서(150)는 판별된 온도 그룹에 대응되는 온도 신호를 제어 로직(140)에 전송할 것이다. 예를 들면, 온도 센서(150)는 판별된 온도 그룹이 제 2 그룹(ROT2)인 경우, 제 2 온도 신호(TS2)를 제어 로직(140)에 전송할 수 있다.
제 1 내지 제 3 온도 신호들(TS1~TS3)은 각각 제 1 내지 제 3 제어 신호들(PC1~PC3)에 대응된다. 제어 로직(140)은 수신된 온도 신호와 대응되는 제어 신호(제 1 내지 제 3 제어 신호들(PC1~PC3) 중 어느 하나)를 전압 발생기(160)에 전송할 것이다. 예를 들면, 제 2 온도 신호(TS2)를 수신한 제어 로직(140)은 제 2 제어 신호(PC2)를 전압 발생기(160)에 전송할 수 있다.
전압 발생기(160)는 제 1 내지 제 3 제어 신호들(PC1~PC3)에 응답하여 복수의 전압들을 발생한다. 발생된 전압들은 어드레스 디코더(120)에 제공된다. 전압 발생기(160)는 제 1 내지 제 3 제어 신호들(PC1~PC3) 중 어느 하나가 수신된 경우, 프로그램 전압(Vpgm), 패스 전압들, 그리고 더미 워드 라인 전압들을 발생한다.
제 1 제어 신호(PC1)가 수신된 경우, 전압 발생기(160)는 프로그램 전압(Vpgm), 제 1 패스 전압(Vpass), 그리고 제 1 더미 워드 라인 전압(Vdm1)을 어드레스 디코더(120)에 제공한다.
제 2 제어 신호(PC2)가 수신된 경우, 전압 발생기(160)는 프로그램 전압(Vpgm), 제 2 및 제 3 패스 전압들(Vpass2,Vpass3), 제 2 및 제 3 더미 워드 라인 전압들(Vdm2,Vdm3), 그리고 제 1 접지 선택 전압(Vgs1)을 발생한다. 도 4에서 설명된 것과 마찬가지로, 어드레스 디코더(120)는 제공된 전압들을 제 1 스트링(300)에 연결된 워드 라인들 및 접지 선택 라인(GSL)에 인가할 것이다.
제 3 제어 신호(PC3)가 수신된 경우, 전압 발생기(160)는 프로그램 전압(Vpgm), 제 4 및 제 5 패스 전압들(Vpass4,Vpass5), 제 4 및 제 5 더미 워드 라인 전압들(Vdm4,Vdm5), 그리고 제 2 접지 선택 전압(Vgs2)을 발생한다. 제공된 전압들을 이용하여, 어드레스 디코더(120)는 제 1 스트링(300)에 연결된 워드 라인들 및 접지 선택 라인(GSL)에 전압을 인가할 것이다.
예시적으로, 도 2를 참조하면, 제 2 워드 라인(WL2)에 프로그램 전압(Vpgm)이 인가될 수 있다. 이 경우, 제 0 및 제 1 워드 라인들(WL0,WL1)에 제 4 패스 전압(Vpass4)이 인가된다. 제 3 내지 제 m-1 워드 라인들(WL3~WLm-1)에 제 5 패스 전압(Vpass5)이 인가된다. 제 1 및 제 2 더미 워드 라인들(DWL1,DWL2)에 각각 제 1 및 제 2 더미 워드 라인 전압(Vdm4,Vdm5)이 인가된다. 그리고 접지 선택 라인(GSL)에 제 2 접지 선택 전압(Vgs2)이 인가된다.
다른 실시 예로, 제어 로직(140)은 온도 센서(150)로부터 직접 온도 값을 수신할 수 있다. 예를 들면, 제어 로직(140)의 호출 신호(미도시)에 응답하여, 온도 센서(150)는 제어 로직(140)에 측정된 온도 값을 전송할 것이다. 제 1 내지 제 3 온도 그룹들(ROT1~ROT3)은 각각 제 1 내지 제 3 제어 신호들(PC1~PC3)에 대응할 수 있다. 제어 로직(140)은 수신된 온도 값이 포함된 온도 그룹을 판별할 것이다. 그리고 제어 로직(140)은 판별된 온도 그룹에 대응하는 제어 신호(제 1 내지 제 3 제어 신호들(PC1~PC3) 중 어느 하나)를 전압 발생기(160)에 전송할 것이다. 도 6을 참조하여 설명된 바와 같이, 전압 발생기(160)는 수신된 제어 신호에 응답하여 프로그램 전압 및 패스 전압들을 발생할 것이다.
도 7은 본 발명의 제 3 실시 예에 따른 전압이 인가되는 제 1 스트링(300)을 보여주는 단면도이다. 본 발명의 기술적 사상은 도 4를 참조하여 설명된 실시 예에 한정되지 않는다. 본 발명의 실시 예에 따르면, 불휘발성 메모리 장치(100)의 온도 값이 기준 온도 값보다 작을 때, 선택된 워드 라인과 접지 선택 라인(GSL) 사이의 워드 라인들 중 적어도 하나에 인가되는 패스 전압들이 조절될 수 있다. 즉, 선택된 워드 라인과 접지 선택 라인(GSL) 사이의 워드 라인들 중 적어도 하나에 제 2 패스 전압(Vpass2)이 인가된다. 그리고 제 2 패스 전압(Vpass2)이 인가되지 않은 비 선택된 워드 라인들에 제 1 패스 전압(Vpass1)이 인가될 수 있다. 제 1 패스 전압(Vpass1)보다 제 2 패스 전압(Vpass2)의 레벨은 높다.
도 7을 참조하면, 제 1 워드 라인(WL1)에 제 2 패스 전압(Vpass2)이 인가된다. 그리고, 제 0 워드 라인(WL0), 제 3 내지 제 m-1 워드 라인들(WL3~WLm-1)에 제 1 패스 전압(Vpass1)이 인가된다. 즉, 제 1 워드 라인(WL1)에 제 2 패스 전압(Vpass2)이 인가되는 것을 제외하면, 도 3과 마찬가지로 제 1 스트링(300)에 전압이 인가될 것이다.
도 7과 다른 실시 예로서, 불휘발성 메모리 장치(100)의 온도 값이 기준 온도 값보다 작을 때, 선택된 워드 라인과 스트링 선택 라인(SSL) 사이의 워드 라인들 중 적어도 하나에 인가되는 패스 전압들이 조절될 수 있다. 즉, 선택된 워드 라인과 스트링 선택 라인(SSL) 사이의 워드 라인들 중 적어도 하나에 제 3 패스 전압(Vpass3)이 인가될 것이다. 그리고 제 3 패스 전압이 인가되지 않은 비 선택된 워드 라인들에 제 1 패스 전압(Vpass1)이 인가될 수 있다. 제 1 패스 전압(Vpass1)보다 제 3 패스 전압(Vpass3)의 레벨은 낮을 것이다.
본 발명의 실시 예에 따르면, 불휘발성 메모리 장치(100)의 온도가 기준 온도보다 낮을 때, 선택된 워드 라인과 접지 선택 라인(GSL) 사이의 워드 라인들이 복수의 그룹들로 나뉘고, 복수의 그룹들에 각각 상이한 패스 전압들이 인가될 수 있다. 인가되는 패스 전압들의 레벨은 제 1 패스 전압(Vpass1)의 레벨보다 높을 것이다. 불휘발성 메모리 장치(100)의 온도가 기준 온도보다 낮을 때, 선택된 워드 라인과 스트링 선택 라인(SSL) 사이의 워드 라인들이 복수의 그룹들로 나뉘고, 복수의 그룹들에 각각 상이한 패스 전압들이 인가될 수 있다. 인가되는 패스 전압들의 레벨은 제 1 패스 전압(Vpass1)의 레벨보다 낮을 것이다.
도 8은 도 1의 불휘발성 메모리 장치(100)의 프로그램 방법을 보여주는 순서도이다.
도 1, 도 2 및 도 8을 참조하면, S110단계에서, 불휘발성 메모리 장치(100)는 외부로부터 제어 신호(CTRL) 및 어드레스(AD)를 수신한다.
S120단계에서, 제어 신호(CTRL)에 응답하여, 불휘발성 메모리 장치(100)의 온도가 측정된다. 불휘발성 메모리 장치(100)는 온도 센서(150)를 이용하여, 온도를 측정할 것이다.
S130단계에서, 측정된 온도에 기반하여, 프로그램 전압(Vpgm) 및 복수의 패스 전압들이 발생된다.
불휘발성 메모리 장치(100)에서 측정될 수 있는 온도 값들은 복수의 온도 범위들로 나뉠 수 있을 것이다. 측정된 온도는 복수의 온도 범위 중 어느 하나에 포함될 것이다. 불휘발성 메모리 장치(100)는 측정된 온도가 포함된 온도 범위를 판별할 것이다. 그리고, 판별된 온도 범위에 기반하여, 불휘발성 메모리 장치(100)는 프로그램 전압(Vpgm) 및 복수의 패스 전압들을 발생할 것이다. 판별된 온도 범위에 따라, 복수의 패스 전압들 중 적어도 하나가 조절될 것이다.
S140단계는 S142 내지 S143단계들을 포함한다. S140단계에서, 발생된 프로그램 전압(Vpgm) 및 복수의 패스 전압들이 워드 라인들에 인가된다. 수신된 어드레스(AD)에 기반하여, 불휘발성 메모리 장치(100)는 쓰기 동작이 수행될 워드 라인을 선택할 것이다.
S141단계에서, 프로그램 전압(Vpgm)은 선택된 워드 라인(SWL)에 인가된다. S142단계에서, 발생된 복수의 패스 전압들 중 고 레벨 패스 전압이 선택된 워드 라인(SWL)과 스트링 선택 라인(GSL) 사이의 비 선택 워드 라인들(USWL1)에 인가된다. S143단계에서, 발생된 복수의 패스 전압들 중 저 레벨 패스 전압이 선택된 워드 라인(SWL)과 접지 선택 라인(GSL) 사이의 비 선택 워드 라인들(USWL2)에 인가된다.
도 9는 불휘발성 메모리 장치(1100)를 포함하는 메모리 시스템(1000)을 보여주는 블록도이다.
도 9를 참조하면, 메모리 시스템(1000)은 불휘발성 메모리 장치(1100) 및 컨트롤러(1200)를 포함한다. 도 9의 불휘발성 메모리 장치(1100)는 도 1을 참조하여 설명된 불휘발성 메모리 장치(100)와 마찬가지로 구성된다.
컨트롤러(1200)는 호스트(Host) 및 불휘발성 메모리 장치(1100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 불휘발성 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
예시적으로, 도 1 및 도 9를 참조하면, 컨트롤러(1200)는 불휘발성 메모리 장치(1100)에 제어 신호(CTRL) 및 어드레스(AD)를 제공하도록 구성된다. 그리고 컨트롤러(1200)는 불휘발성 메모리 장치(1100)와 데이터(DATA)를 교환하도록 구성된다.
예시적으로, 컨트롤러(1200)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 그리고 메모리 인터페이스(memory interface)와 같은 잘 알려진 구성 요소들을 더 포함한다. 램(RAM)은 프로세싱 유닛의 동작 메모리, 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 불휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛은 컨트롤러(1200)의 제반 동작을 제어한다.
호스트 인터페이스는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적으로, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다. 메모리 인터페이스는 불휘발성 메모리 장치(1200)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
메모리 시스템(1000)은 오류 정정 블록을 추가적으로 포함하도록 구성될 수 있다. 오류 정정 블록은 오류 정정 코드(ECC)를 이용하여 불휘발성 메모리 장치(1100)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성된다. 예시적으로, 오류 정정 블록은 컨트롤러(1200)의 구성 요소로서 제공된다. 오류 정정 블록은 불휘발성 메모리 장치(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성한다. 예를 들면, 컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성한다.
컨트롤러(1200) 및 불휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성한다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP (portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적으로, 불휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 불휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장된다.
도 10은 컨트롤러(2200)에 온도 센서(2210)가 포함된 경우를 보여주는 블록도이다. 도 10을 참조하면, 메모리 시스템(2000)은 불휘발성 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다.
도 10의 불휘발성 메모리 장치(2100)는 온도 센서(2210)를 포함하지 않는 것을 제외하면 도 1의 불휘발성 메모리 장치(100)와 마찬가지로 구성된다. 불휘발성 메모리 장치(100)는 컨트롤러(2200)로부터 온도 신호(TS)를 수신한다. 수신된 온도 신호(TS)에 기반하여, 제어 로직(140)은 프로그램 제어 신호(PC)를 전압 발생기(160)에 전송할 것이다.
도 10의 컨트롤러(2200)는 온도 센서(2210)를 포함하는 것을 제외하면, 도 9의 컨트롤러(1200)와 마찬가지로 구성된다. 온도 센서(2210)는 메모리 시스템(2210)의 온도를 측정한다. 불휘발성 메모리 장치(2100)에 프로그램 시, 컨트롤러(1200)는 제어 신호(CTRL), 어드레스(AD)와 온도 신호(TS)를 불휘발성 메모리 장치(2100)에 전송한다.
도 11은 도 9의 메모리 시스템(1000)의 응용 예를 보여주는 블록도이다.
메모리 시스템(3000)은 불휘발성 메모리 칩(3100) 및 컨트롤러(3200)를 포함한다. 불휘발성 메모리 칩(3100)는 복수의 불휘발성 메모리 장치들을 포함한다. 복수의 불휘발성 메모리 장치들은 복수의 그룹들로 분할된다. 복수의 불휘발성 메모리 장치들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(3200)와 통신하도록 구성된다. 도 9에서, 복수의 불휘발성 메모리 장치들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(3200)와 통신하는 것으로 도시되어 있다.
각 불휘발성 메모리 장치는 도 1을 참조하여 설명된 불휘발성 메모리 장치(100)와 마찬가지로 구성될 수 있다. 그리고, 컨트롤러(3200)는 도 9를 참조하여 설명된 컨트롤러(1200)와 마찬가지로 구성될 수 있다.
한편, 각 불휘발성 메모리 장치는 도 10을 참조하여 설명된 불휘발성 메모리 장치(2100)와 마찬가지로 구성될 수 있다. 그리고, 컨트롤러(3200)는 도 10을 참조하여 설명된 컨트롤러(2200)와 마찬가지로 구성될 수 있다. 이 경우, 프로그램 시, 각 불휘발성 메모리 장치에 대응하는 채널을 통해, 각 불휘발성 메모리 장치는 컨트롤러(3200)로부터 온도 신호(TS)를 수신할 것이다. 그리고 온도 신호(TS)에 기반하여, 각 불휘발성 메모리 장치에서 프로그램이 수행될 것이다.
도 12는 도 11을 참조하여 설명된 메모리 시스템(3000)을 포함하는 컴퓨팅 시스템(4000)을 보여주는 블록도이다.
도 12를 참조하면, 컴퓨팅 시스템(4000)은 중앙 처리 장치(4100), 램(4200, RAM, Random Access Memory), 사용자 인터페이스(4300), 전원(4400), 그리고 메모리 시스템(3000)을 포함한다.
메모리 시스템(3000)은 시스템 버스(4500)를 통해, 중앙처리장치(4100), 램(4200), 사용자 인터페이스(4300), 그리고 전원(4400)에 전기적으로 연결된다. 사용자 인터페이스(4300)를 통해 제공되거나, 중앙 처리 장치(4100)에 의해서 처리된 데이터는 메모리 시스템(3000)에 저장된다. 메모리 시스템(3000)은 불휘발성 메모리 칩(3100) 및 컨트롤러(3200)를 포함한다.
도 12에서, 불휘발성 메모리 칩(3100)은 컨트롤러(3200)를 통해 시스템 버스(4500)에 연결되는 것으로 도시되어 있다. 그러나, 불휘발성 메모리 칩(3100)은 시스템 버스(4500)에 직접 연결되도록 구성될 수 있다. 이때, 도 9 및 도 11을 참조하여 설명된 컨트롤러(1200,3200)의 기능은 중앙처리장치(4100)에 의해 수행된다.
도 12에서, 도 11을 참조하여 설명된 메모리 시스템(3000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(3000)은 도 9를 참조하여 설명된 메모리 시스템(1000), 또는 도 10을 참조하여 설명된 메모리 시스템(2000)으로 대체될 수 있다.
예시적으로, 컴퓨팅 시스템(4000)은 도 9, 도 10, 및 도 11을 참조하여 설명된 메모리 시스템들(1000,2000,3000)을 모두 포함하도록 구성될 수 있다.
본 발명의 실시 예에 따르면, 비 선택된 워드 라인들을 복수의 그룹들로 나누고, 측정된 온도에 기반하여 온도에 따라 그룹별로 상이한 패스 전압들을 인가한다. 따라서, 낮은 온도에서 부스팅된 채널 내부의 전위차에 따른 전자의 이동으로 인한 프로그램 디스터브의 발생이 감소한다. 따라서, 신뢰성이 향상된 불휘발성 메모리 장치 및 그것의 프로그램 방법이 제공된다.
100: 불휘발성 메모리 장치
110: 메모리 셀 어레이
120: 어드레스 디코더
130: 읽기 및 쓰기 회로
140: 제어 로직
150: 온도 센서
160: 전압 발생기

Claims (10)

  1. 불휘발성 메모리 장치에 있어서,
    접지 선택 라인 및 스트링 선택 라인과 연결되는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 연결되는 제 1 및 제 2 워드 라인들;
    상기 메모리 셀 어레이와 연결되고, 상기 제 1 및 제 2 워드 라인들의 사이에 배치되는 제 3 워드 라인;
    상기 불휘발성 메모리 장치의 온도를 측정하도록 구성되는 온도 측정기; 및
    제 1 및 제 2 패스 전압들, 그리고 프로그램 전압을 발생하도록 구성되는 전압 발생기를 포함하되,
    상기 제1 워드 라인은 상기 접지 선택 라인 및 상기 제3 워드 라인 사이에 위치하고, 상기 제2 워드 라인은 상기 스트링 선택 라인 및 상기 제3 워드 라인 사이에 위치하고,
    프로그램 시에, 상기 제3 워드 라인에 상기 프로그램 전압이 인가되고, 상기 제 1 워드 라인에 상기 제 1 패스 전압이 인가되고, 상기 제 2 워드 라인에 상기 제 2 패스 전압이 인가되고,
    상기 제 1 및 제 2 패스 전압들 중 적어도 하나의 레벨은 상기 측정된 온도에 따라 조절되고,
    상기 측정된 온도가 기준 온도 이하인 경우, 상기 제2 패스 전압은 상기 제1 패스 전압보다 낮은 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 측정된 온도가 감소할수록, 상기 제2 패스 전압의 레벨은 감소하는 불휘발성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 측정된 온도가 감소할수록, 상기 제1 패스 전압의 레벨은 감소하는 불휘발성 메모리 장치.
  6. 메모리 시스템에 있어서,
    접지 선택 라인 및 스트링 선택 라인과 연결되는 메모리 셀 어레이, 및 상기 메모리 셀 어레이에 연결되는 제 1 내지 제 3 워드 라인들을 포함하되, 제어 신호에 응답하여 제 1 및 제 2 패스 전압들 그리고 프로그램 전압을 발생하도록 구성되는 불휘발성 메모리 장치; 및
    상기 메모리 시스템의 온도를 측정하고, 측정된 온도에 기반한 온도 신호 및 제어 신호를 상기 불휘발성 메모리 장치에 전송하도록 구성되는 메모리 컨트롤러를 포함하고,
    상기 제 3 워드 라인은 상기 제 1 및 제 2 워드 라인들의 사이에 배치되고, 상기 제1 워드라인은 상기 접지 선택 라인 및 상기 제3 워드라인 사이에 위치하고, 상기 제2 워드 라인은 상기 스트링 선택 라인 및 상기 제3 워드 라인 사이에 배치되고,
    상기 불휘발성 메모리 장치는
    프로그램 시에, 제어 신호 및 상기 온도 신호에 기반하여 제 1 및 제 2 패스 전압들 중 적어도 하나의 레벨을 조절하고, 상기 제 3 워드 라인에 상기 프로그램 전압을 인가하고, 상기 제 1 워드 라인에 상기 제 1 패스 전압을 인가하고, 그리고 상기 제 2 워드 라인에 상기 제 2 패스 전압을 인가하고,
    상기 측정된 온도가 기준 온도 이하인 경우, 상기 제2 패스 전압은 상기 제1 패스 전압보다 낮은 것을 특징으로 하는 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 측정된 온도가 감소할수록, 상기 제2 패스 전압의 레벨은 감소하고, 상기 제1 패스 전압의 레벨은 증가하는 메모리 시스템.
  8. 불휘발성 메모리 장치의 프로그램 방법에 있어서,
    상기 불휘발성 메모리 장치는
    메모리 셀 어레이와 연결되는 접지 선택 라인, 스트링 선택 라인, 및 제 1 및 제 2 워드 라인들; 및
    상기 메모리 셀 어레이와 연결되고, 상기 제 1 및 제 2 워드 라인들 사이에 배치되는 제 3 워드 라인을 포함하고,
    상기 제1 워드 라인은 상기 접지 선택 라인 및 상기 제3 워드 라인 사이에 배치되고, 상기 제2 워드 라인은 상기 스트링 선택 라인 및 상기 제3 워드 라인 사이에 배치되고,
    상기 불휘발성 메모리 장치의 프로그램 방법은,
    상기 불휘발성 메모리 장치의 온도를 측정하는 단계;
    제 1 및 제 2 패스 전압들, 그리고 프로그램 전압을 발생하는 단계;
    상기 제 3 워드 라인에 상기 프로그램 전압을 인가하고, 상기 제 1 워드 라인에 상기 제 1 패스 전압을 인가하고, 그리고 상기 제 2 워드 라인에 상기 제 2 패스 전압을 인가하는 단계를 포함하되,
    상기 측정된 온도가 기준 온도보다 낮은 경우, 상기 제2 패스 전압은 상기 제1 패스 전압보다 낮은 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 제 8 항에 있어서,
    상기 전압을 발생하는 단계는
    정해진 온도에서 서로 동일한 레벨인 상기 제 1 패스 전압과 상기 제 2 패스 전압을 발생하고,
    상기 정해진 온도보다 낮은 온도 레벨에서, 상기 제2 패스 전압 및 상기 제2 패스 전압보다 큰 상기 제1 패스 전압을 발생하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  10. 제 9 항에 있어서,
    상기 측정한 온도가 감소할수록, 상기 제2 패스 전압의 레벨은 감소하고 상기 제1 패스 전압의 레벨은 증가하는 불휘발성 메모리 장치의 프로그램 방법.
KR1020100046988A 2010-05-19 2010-05-19 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 KR101642909B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100046988A KR101642909B1 (ko) 2010-05-19 2010-05-19 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US13/107,139 US8644074B2 (en) 2010-05-19 2011-05-13 Nonvolatile memory device, programming method thereof and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046988A KR101642909B1 (ko) 2010-05-19 2010-05-19 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20110127481A KR20110127481A (ko) 2011-11-25
KR101642909B1 true KR101642909B1 (ko) 2016-08-11

Family

ID=44972416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046988A KR101642909B1 (ko) 2010-05-19 2010-05-19 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US8644074B2 (ko)
KR (1) KR101642909B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013080426A1 (ja) * 2011-12-01 2013-06-06 パナソニック株式会社 熱を考慮した構造を持つ集積回路装置、三次元集積回路、三次元プロセッサ装置、及びプロセススケジューラ
KR101938659B1 (ko) * 2012-02-29 2019-01-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR102094336B1 (ko) 2013-02-13 2020-04-14 삼성전자주식회사 메모리 시스템 및 그것의 구동 방법
KR102210328B1 (ko) * 2014-02-12 2021-02-01 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
KR102211126B1 (ko) * 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR102258117B1 (ko) * 2014-11-10 2021-05-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 소거 방법
US9424936B1 (en) * 2015-03-23 2016-08-23 Intel Corporation Current leakage reduction in 3D NAND memory
KR102302433B1 (ko) * 2015-06-10 2021-09-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 소거 방법
KR102348092B1 (ko) * 2015-09-14 2022-01-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP6433933B2 (ja) * 2016-03-14 2018-12-05 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US9583198B1 (en) * 2016-04-22 2017-02-28 Sandisk Technologies Llc Word line-dependent and temperature-dependent pass voltage during programming
CN107358976A (zh) * 2016-05-10 2017-11-17 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及非易失性存储器
CN105957554A (zh) * 2016-05-10 2016-09-21 北京兆易创新科技股份有限公司 一种非易失性存储器的擦除方法及非易失性存储器
US9852803B2 (en) * 2016-05-11 2017-12-26 Sandisk Technologies Llc Dummy word line control scheme for non-volatile memory
US9881683B1 (en) 2016-12-13 2018-01-30 Cypress Semiconductor Corporation Suppression of program disturb with bit line and select gate voltage regulation
KR102656828B1 (ko) * 2017-01-05 2024-04-18 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
JP6779822B2 (ja) * 2017-03-24 2020-11-04 キオクシア株式会社 メモリシステム
KR20190023893A (ko) * 2017-08-30 2019-03-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10831396B2 (en) 2018-12-18 2020-11-10 Micron Technology, Inc. Data storage organization based on one or more stresses
CN110211953A (zh) * 2019-06-06 2019-09-06 深圳佰维存储科技股份有限公司 存储芯片、固态硬盘及其温度控制方法
KR20200141304A (ko) * 2019-06-10 2020-12-18 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
KR20210010726A (ko) 2019-07-18 2021-01-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US11367493B2 (en) 2019-07-18 2022-06-21 Samsung Electronics Co., Ltd. Non-volatile memory devices and program methods thereof
KR20220031466A (ko) * 2020-09-04 2022-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335618B4 (de) 2003-08-04 2005-12-08 Infineon Technologies Ag Halbleiterspeicher und Verfahren zum Betreiben eines Halbleiterspeichers
JP2005108307A (ja) 2003-09-29 2005-04-21 Nec Electronics Corp 半導体記憶装置
US7057958B2 (en) 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7466597B2 (en) * 2004-09-09 2008-12-16 Samsung Electronics Co., Ltd. NAND flash memory device and copyback program method for same
KR100842996B1 (ko) 2006-02-06 2008-07-01 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
KR100865817B1 (ko) 2007-02-14 2008-10-28 주식회사 하이닉스반도체 비트라인 선택 전압 발생부 및 이를 이용한 불휘발성메모리 장치의 독출 방법
KR101360136B1 (ko) * 2008-04-18 2014-02-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
KR101504339B1 (ko) * 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20110286274A1 (en) 2011-11-24
KR20110127481A (ko) 2011-11-25
US8644074B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
KR101642909B1 (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US10665308B2 (en) Semiconductor memory device
US9899093B2 (en) Semiconductor memory device having memory strings coupled to bit lines and operating method thereof
KR102137075B1 (ko) 반도체 메모리 장치 및 그 프로그램 방법
KR102469684B1 (ko) 반도체 메모리 장치의 프로그램 방법
KR102468994B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20160136675A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102645731B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20160039960A (ko) 더미 메모리 셀을 포함하는 반도체 메모리 장치 및 그것의 프로그램 방법
US9293211B2 (en) Semiconductor device and method of operating the same
KR102533197B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR102634799B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20140013383A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR20170011641A (ko) 반도체 메모리 장치 및 그것의 동작 방법
TWI642056B (zh) 半導體記憶體裝置及其之操作方法
KR20170111653A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170011324A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9990969B2 (en) Page buffer and memory device including the same
KR20160059747A (ko) 반도체 메모리 장치 그것의 동작 방법
KR20170079832A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20150063848A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170073980A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20180001407A (ko) 반도체 메모리 장치 및 그 동작 방법
KR102461094B1 (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant