DE10335618B4 - Halbleiterspeicher und Verfahren zum Betreiben eines Halbleiterspeichers - Google Patents

Abstract

Halbleiterspeicher (1) mit einer Vielzahl von Speicherzellen (2), die jeweils einen Ladungsspeicher (5) und einen Transistor (4) mit einer Elektrode (8) aufweisen, die durch eine dielektrische Schicht (13) von einem Kanalbereich (14) des Transistors getrennt ist und die zum Öffnen des Transistors mit einem ersten elektrischen Potential (V1) und zum Sperren des Transistors mit einem zweiten elektrischen Potential (V2) elektrisch vorspannbar ist,
– wobei der Halbleiterspeicher das erste und das zweite elektrische Potential bereitstellt und
– wobei das durch den Halbleiterspeicher bereitgestellte zweite elektrische Potential (V2) ein temperaturabhängiges Potential ist, dessen Höhe der Halbleiterspeicher zur Verringerung von Leckströmen reguliert,
dadurch gekennzeichnet , daß
der Halbleiterspeicher so ausgebildet ist, daß er das zweite elektrische Potential (V2) so reguliert, daß es sich mit steigender Temperatur (T) von dem ersten elektrischen Potential (V1) entfernt.

Description

• Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen, die jeweils einen Ladungsspeicher und einen Transistor mit einer Elektrode aufweisen, die durch eine dielektrische Schicht von einem Kanalbereich des Transistors getrennt ist und die zum Öffnen des Transistors mit einem ersten elektrischen Potential und zum Sperren des Transistors mit einem zweiten elektrischen Potential elektrisch vorspannbar ist, wobei der Halbleiterspeicher das erste und das zweite elektrische Potential bereitstellt und wobei das durch den Halbleiterspeicher bereitgestellte zweite elektrische Potential ein temperaturabhängiges Potential ist, dessen Höhe der Halbleiterspeicher zur Verringerung von Leckströmen reguliert. Die Erfindung betrifft ferner ein Verfahren nach dem Oberbegriff des Anspruchs 13.
• Ein Halbleiterspeicher der oben beschriebenen Art ist aus US 6,016,281 bekannt. Ferner ist aus US 6,002,627 bekannt, in Abhängigkeit von einer Temperaturmessung Betriebsparameter eines Halbleiterspeichers, etwa die Speicherzugriffsfrequenz einzustellen.
• Dynamische Halbleiterspeicher besitzen Speicherzellen, in denen Ladungen in Speicherkondensatoren, die über Auswahltransistoren ansteuerbar sind, gespeichert werden. Heutige Halbleiterspeicher, beispielsweise DRAMs (Dynamic Random Access Memory) verwenden meist Feldeffekttransistoren als Auswahltransistor, in deren Kanalbereich in Abhängigkeit von den an Source-, Gate- und Drain-Elektrode anliegenden Spannungen ein Kanal ausgebildet oder unterbunden wird. Bei einem Anreichungstransistor führt die Anlegung einer Wortleitungsspannung oberhalb der Einsatzspannung des Transistors zur Ausbildung eines Kanals und damit zu einer leitfähigen Verbindung zwischen der Drain-Elektrode und der Source-Elektrode, wodurch eine im Speicherkondensator gespeicherte Information ausgelesen oder eine Informationen in den Speicherkondensator geschrieben wird. Im sperrenden Zustand verhindert der Auswahltransistor ein Abfließen der im Speicherkondensator gespeicherten Information über die Bitleitung. Während der Zeit, in der die gespeicherte Information nicht abgerufen wird, muß sie möglichst unverändert konserviert werden.
• Bei dynamischen Halbleiterspeichern werden die in den Speicherkondensatoren gespeicherten Ladungsmengen jedoch bereits nach kurzer Zeit abgebaut; hierfür sind Leckströme verantwortlich. Daher werden flüchtige Halbleiterspeicher in kurzen Zeitabständen ("Refreshzeit") wiederaufgefrischt; beispielsweise wird in einem Abstand von 64 Millisekunden die Ladung jedes Speicherkondensators des Halbleiterspeichers erneuert, d.h. im zunächst nur geringfügig entladenen Zustand ausgelesen und verstärkt wieder zurückgeschrieben. Durch dieses zeitlich periodische Überschreiben der Ladungsmengen sämtlicher Speicherkondensatoren ist zu jedem Zeitpunkt die gespeicherte Ladungsmenge stets größer als die Mindestladung, die erforderlich ist, um eindeutig zu bestimmen, ob die noch gespeicherte Restladung eine digitale "1" oder eine digitale "0" darstellt.
• Bei sperrendem Transistor (im Falle eines Anreicherungstransistors im Falle des nicht ausgebildeten Transistorkanals) fließen dennoch Leckströme, die den eigentlich zu sperrenden Speicherkondensator entladen. Im Unterschwellstrombereich befindet sich der Transistor im Zustand der schwachen Inversion, bei der ein geringer Reststrom zwischen der Source-Elektrode und der Drain-Elektrode fließt. Dieser Strom nimmt mit zunehmendem Abstand des Gate-Potentials von der Einsatzspannung exponentiell ab, weshalb bei heutigen Halbleiterspeichern im Falle von n-Kanal-Transistoren im off-Zustand negative Wortleitungspotentiale angelegt werden, um diesen Leckstrom zu verringern. Ein weiterer Leckstrommechanismus ist das direkte Interbandtunneln im Bereich der Raumladungszonen zwischen der kondensatorseitigen Drain-Elektrode und dem Halbleitersubstrat. Dieser Effekt wird ebenfalls durch das Wortleitungspotential beeinflußt ("GIDL-Effekt"; Gate Induced Drain Leakage).
• Die im Falle von n-Kanal-Transistoren angelegte negative Wortleitungsspannung soll das Auftreten nennenswerter Leckströme verhindern. Im übrigen werden durch die Herstellungs technologie die Abmessungen und Geometrien mikroelektronischer Strukturen auf möglichst kleine Leckströme hin optimiert, wobei andererseits auch ein ausreichend schnelles Laden und Entladen des Speicherkondensators durch den geöffneten Transistor gewährleistet sein muß.
• Es ist die Aufgabe der vorliegenden Erfindung, einen über diese Maßnahmen hinausgehenden, verbesserten Schutz eines Halbleiterspeichers gegen Leckstrommechanismen zu erzielen und die Zuverlässigkeit und Dauerhaftigkeit der Speicherung in einem Halbleiterspeicher zu erhöhen.
• Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der eingangs genannte Halbleiterspeicher so ausgebildet wird, daß er das zweite elektrische Potential so reguliert, dass es sich mit steigender Temperatur von dem ersten elektrischen Potential entfernt.
• Erfindungsgemäß wird anstelle eines herkömmlich konstanten, während des Betriebs des Halbleiterspeichers nicht mehr veränderbaren zweiten Potentials ein variables Potential als zweites elektrisches Potential der Elektrode des Transistors zugeführt, wobei die Höhe von der momentanen Temperatur des Halbleiterspeichers oder von dessen Umgebung abhängt. In Abhängigkeit von dieser Temperatur, die durch einen speicherinternen oder auch externen Temperatursensor ermittelt oder jedenfalls in ein temperaturabhängig reguliertes zweites elektrisches Potential umgewandelt wird, wird ein zusätzlicher Freiheitsgrad eingeführt, der anders als die herkömmlichen Maßnahmen die Temperaturabhängigkeiten der Leckströme berücksichtigt. Während herkömmliche Speicher lediglich einen festen Potentialwert vorgeben, dessen Höhe allenfalls unter Berücksichtigung einer festgelegten Betriebstemperatur ermittelt wurde, ermöglicht die erfindungsgemäße Potentialsteuerung eine Optimierung von Wortleitungsspannungen zugunsten kleinstmöglicher Entladungen des Ladungsspeichers. Dadurch werden bei jeder tatsächlichen Betriebstemperatur, die von einer Soll-Betriebstemperatur abweichen, Leckströme verringert und Retentionzeiten erhöht.
• Erfindungsgemäß ist vorgesehen, daß das zweite elektrische Potential so reguliert wird, daß es sich mit steigender Temperatur von dem ersten elektrischen Potential entfernt. Das erste und das zweite Potential entsprechend dem leitenden und dem sperrenden Zustand des Transistors; bei mit steigender Temperatur größer werdendem Abstand zwischen dem festen Wert des ersten Potentials und dem temperaturabhängigen Wert des zweiten Potentials wird der Tendenz Rechnung getragen, daß Leckströme allgemein mit höherer Temperatur ansteigen.
• Hinsichtlich der Größenordnung der Veränderung des zweiten elektrischen Potentials ist vorgesehen, daß sich die Potential um 0,5 bis 5,0 mV/°C, vorzugsweise um 1,5 bis 2,5 mV/°C verändert. Die jeweilige Änderung des zweiten Potentials in Abhängigkeit von der Temperatur wird durch einen in dem Halbleiterspeicher baulich realisierten Steuerungsschaltkreis oder Regelungsschaltkreis eingestellt.
• Vorzugsweise ist vorgesehen, daß da zweite elektrische Potential linear von der Temperatur abhängt. Diese Ausführungsform hat den Vorteil, daß zu ihrer Realisierung eine lineare Teilschaltung eingesetzt werden kann, die wenig Platz auf dem Halbleiterspeicher benötigt.
• Eine Weiterbildung sieht vor, daß das zweite elektrische Potential in zwei aneinandergrenzenden Temperaturbereichen jeweils linear von der Temperatur abhängt. Hierbei werden anstelle komplexerer Abhängigkeiten, die eine aufwendige nichtlineare Teilschaltung zu ihrer Realisierung erfordern würden, zwei lineare Abhängigkeiten des zweiten Potentials von der gemessenen Temperatur realisiert. Mithilfe linearer Potentialverläufe in aneinandergrenzenden Temperaturbereichen läßt sich kostengünstig eine ausreichende Leckstromminimierung erreichen.
• Vorzugsweise ist vorgesehen, daß sich das zweite elektrische Potential in einem unteren Temperaturbereich schwächer linear mit der Temperatur verschiebt als in einem daran angrenzenden höheren Temperaturbereich. Diese bevorzugte Ausführungsform berücksichtigt einerseits den auftretenden Unterschwellstrom zwischen Source und Drain des Auswahltransistors, andererseits den GIDL-Effekt, durch den Ladungsträger vom Speicherkondensator zum Substrat hin abfließen. Da der Unterschwellstrom erst bei höheren Temperaturen zu einem dominierenden Leckstrommechanismus wird, wird in dem höheren Temperaturbereich eine stärkere Verschiebung des zweiten Potentials (des Wortleitungspotentials) vorgenommen als in dem unteren Temperaturbereich. Durch einen sehr großen Potentialabstand zwischen dem ersten und dem zweiten Potential wird im Falle höherer Temperaturen der Unterschwellstrom wirksamer begrenzt, dementsprechend fällt in dem oberen Temperaturbereich die Potentialänderung vergleichsweise groß aus.
• Vorzugsweise ist vorgesehen, daß der Halbleiterspeicher die Höhe des zweiten elektrischen Potentials mit Hilfe eines speicherinternen Temperatursensors reguliert. Ein speicherinterner Temperatursensor ist vorzugsweise im Peripheriebereich des Halbleiterspeichers integriert. Der Temperatursensor ist mit einer Teilschaltung zur Einstellung des zweiten Potentials verbunden oder in diese Teilschaltung integriert.
• Alternativ ist vorgesehen, daß der Halbleiterspeicher die Höhe des zweiten elektrischen Potentials mit Hilfe eines externen Temperatursensors reguliert.
• Vorzugsweise ist vorgesehen, daß der Transistor ein Feldeffekttransistor und die Elektrode eine Gateelektrode ist und daß das erste und das zweite elektrische Potential Wortleitungspotentiale sind. Bei einem Feldeffekttransistor wird die Gate-Elektrode, die Bestandteil der Wortleitung ist, durch eine Gateoxidschicht bzw. ein Gatedielektrikum von dem Halb leitersubstrat einschließlich der Source- und Drain-Elektroden getrennt und isoliert, steuert aber aufgrund induzierter Ladungsverschiebungen die Leckstrommechanismen im Substrat.
• Vorzugsweise ist vorgesehen, daß der Transistor ein n-Kanal-Feldeffekttransistor ist, bei dem das erste Potential gegenüber einem Substratpotential positiv ist und bei dem das zweite Potential mit steigender Temperatur abnimmt. Insbesondere ist vorgesehen, daß das zweite Potential kleiner ist als das Substratpotential.
• Alternativ dazu kann vorgesehen sein, daß der Transistor ein p-Kanal-Feldeffekttransistor ist, bei dem das erste Potential gegenüber einem Substratpotential negativ ist und bei dem das zweite Potential mit steigender Temperatur ansteigt. In diesem Falle ist das zweite Potential vorzugsweise größer als das Substratpotential.
• In CMOS-Schaltungen, in denen sowohl n- als auch p-Kanal-Transistoren prinzipiell in demselben Halbleiterspeicher denkbar sind, können auch beide alternativen Ausführungsarten gleichzeitig realisiert sein.
• Vorzugsweise sind die Ladungsspeicher der Speicherzellen Speicherkondensatoren, insbesondere Grabenkondensatoren. Die erfindungsgemäße temperaturabhängige Veränderung eines Elektrodenpotentials der Speicherzelle ist jedoch auch auf andere Bauweisen von Speicherzellen übertragbar.
• Der Halbleiterspeicher ist vorzugsweise ein dynamischer Speicher, insbesondere ein dynamischer Schreib-Lese-Speicher.
• Die Erfindung wird ferner durch ein Verfahren gemäß dem Oberbegriff des Anspruchs 13 gelöst, bei dem die Elektrode mit einem temperaturabhängigen Potential als dem zweiten elektrischen Potential elektrisch vorgespannt wird, dessen Höhe zur Verringerung von Leckströmen temperaturabhängig reguliert wird. Diese Regulierung kann durch den Halbleiterspeicher selbst vorgenommen und in Form einer Teilschaltung mit einem schaltungsinternen Temperatursensor in den Halbleiterspeicher baulich integriert sein, sie kann aber auch oder zusätzlich mit Hilfe einer externen Temperaturmessung außerhalb oder in der Nähe des Halbleiterspeichers vorgenommen werden. Erfindungsgemäß wird das zweite elektrische Potential so reguliert, daß es sich mit steigender Temperatur von dem ersten elektrischen Potential entfernt. Dabei ist vorzugsweise vorgesehen, daß das zweite Potential durch den Halbleiterspeicher selbst reguliert wird.
• Insbesondere Halbleiterspeicher der obenstehend beschriebenen Ausführungsformen eignen sich für das erfindungsgemäße Verfahren.
• Die Erfindung wird nachstehend mit Bezug auf die Figuren beschrieben. Es zeigen:
• 1 eine schematische Darstellung eines erfindungsgemäßen Halbleiterspeichers,
• 2 eine schematische Darstellung einer Speicherzelle mit angeschlossenen Elektrodenpotentialen,
• 3 eine Speicherzelle mit einem Auswahltransistor im on-Zustand,
• 4 eine Speicherzelle mit einem Auswahltransistor im off-Zustand,
• 5 eine erste Ausführungsform einer erfindungsgemäßen temperaturabhängigen Regulierung des zweiten Elektrodenpotentials,
• 6 eine weitere Ausführungsform einer erfindungsgemäßen temperaturabhängigen Regulierung des zweiten Elektrodenpotentials und
• 7 eine mathematische Näherung für den Unterschwellstrom,
• 8 eine mathematische Definition des Unterschwellstrombereichs und
• 9 eine empirische Näherung für die Temperaturabhängigkeit von Retentionzeiten.
• 1 zeigt einen Halbleiterspeicher 1 mit einem Speicherzellenfeld 3, das eine Vielzahl von Speicherzellen 2 mit je einem Auswahltransistor 4 und einem Speicherkondensator 5 aufweist. Der Auswahltransistor wird untenstehend anhand 2 näher beschrieben, ein solcher Auswahltransistor 4 ist in 1 in jeder Speicherzelle vorhanden und an jeweils eine Wortleitung 9 und jeweils eine Bitleitung 19 angeschlossen; durch die Wortleitung 9 wird das Wortleitungs- oder Gate-Potential vorgegeben. Erfindungsgemäß besitzt der Halbleiterspeicher 1 einen Temperatursensor 11, der die Temperatur des Halbleiterspeichers bzw. seiner Umgebung mißt und ein von dieser Messung abhängiges Signal, beispielsweise einen bestimmten Strom oder eine bestimmte Spannung, an eine Teilschaltung 12 (beispielsweise ein Spannungsregler) weiterleitet, durch den das für den off-Zustand der Auswahltransistoren 4 bestimmte zweite elektrische Potential V2 reguliert und an die Wortleitungen weitergeleitet wird.
• In 1 ist eine gestrichelt dargestellte Zuleitung zu einem externen Temperatursensor 21 dargestellt, der anstelle des chipinternen Temperatursensors 11 zur Temperaturmessung eingesetzt werden kann; in beiden Fällen erfolgt jedoch die Regulierung (Steuerung oder Regelung) des zweiten Potentials für die Gate-Elektroden vorzugsweise mit Hilfe der chipinternen Teilschaltung 12.
• 2 zeigt einen schematischen Querschnitt durch eine Speicherzelle, die in verschiedenen Bereichen eines Substrats 10 einen Transistor 4 und einen Speicherkondensator 5, vorzugsweise einen Grabenkondensator aufweist. Die Source-Elektrode 6 des Transistors ist mit einem Bitleitungspotential vorgespannt; die Drain-Elektrode 7 ist mit der inneren Elektrode des Speicherkondensators 5 kurzgeschlossen. Die Gate-Elektrode 8 kann alternativ entweder an ein erstes elektrisches Potential V1, bei dem der Transistor 4 im Kanalbereich 14 einen Kanal zwischen Source 6 und Drain 7 ausbildet, oder mit einem zweiten elektrischen Potential V2, bei welchem eine Kanalausbildung im Bereich 14 unterbleibt, vorgespannt werden. Erfindungsgemäß ist das für den sperrenden Zustand des Transistors 4 vorgesehene Potential V2 temperaturabhängig, d.h. eine Funktion der gemessenen Temperatur T. Im Falle eines n-Kanal-Transistors 4 in einer p-Wanne bzw. einem p-Substrat wird das Potential V1 für den geöffneten Transistor über dem des Substrats 10, d.h. dem Substratpotential V0 liegen; herkömmlich wird das Wortleitungspotential V2 auf einen Wert unterhalb des Substratpotentials V0 gelegt, welcher durch seine vorgegebene Höhe Leckströme verringern soll.
• 3 stellt die Potentialverhältnisse am Beispiel eines geöffneten n-Kanal-Transistors 4 dar. Zum Einschreiben einer digitalen "1" in den Speicherkondensator 5 wird beispielsweise ein Bitleitungspotential von +1,5 V an die Source-Elektrode 6 angelegt. Ein demgegenüber höheres Wortleitungspotential von +2,8 V als dem ersten Gate-Elektrodenpotential V1 sorgt für die Ausbildung eines Kanals im Kanalbereich 14 und somit für die Anhebung des Potentials der Drain-Elektrode 7 und des Speicherkondensators 5 auf das Bitleitungspotential von +1,5 V.
• 4 zeigt den Transistor nach einem solchen Speichervorgang, nachdem das Sperrpotential V2 von –520 mV an die Gate-Elektrode angelegt ist, wodurch die Ausbildung eines Kanals unterbunden wird. Die (bitleitungsseitige) Source-Elektrode 6 ist auf einen Wert von 0,75 V vorgespannt, welcher keiner eindeutigen digitalen Informationen "0" oder "1" zugeordnet ist; im Speicherkondensator 5 und im Bereich der Drain-Elektrode 7 bleibt eine digitale Information durch die angesammelte Ladungsmenge auf dem Potential von +1,5 V zunächst gespeichert. Das Substratpotential ist ebenso wie in 3 –150 mV.
• Die in 4 im Speicherkondensator 5 gespeicherte Ladungsmenge fließt aufgrund von Unterschwellströmen als auch aufgrund des GIDL-Effekts allmählich ab; ein Wiederauffrischen der Ladungsmenge in regelmäßigen Zeitabständen von beispielsweise 64 ms ist erforderlich. Um die Leckströme gezielter als herkömmlich möglich zu verringern, ist erfindungsgemäß vorgesehen, daß die Gate-Elektrode 8 mit einem temperaturabhängigen (zweiten) Potential V2 vorgespannt ist.
• 5 zeigt exemplarisch eine erste Ausführungsform der erfindungsgemäß vorgesehenen Temperaturabhängigkeit des Potentials V2. Gemäß 5, die von einem n-Kanal-Transistor ausgeht, ist das Potential V2 negativ gegenüber der Substratspannung von beispielsweise –150 mV und stellt daher eine Gegenspannung dar, die Leckströmen entgegenwirkt. Bei dem aufgetragenen Temperaturbereich von 20 bis 80° C beispielsweise wird von einem Mittelwert von –520 mV bei 50° C als Soll-Betriebstemperatur ausgegangen. Die Ausführungsform der 5 sieht eine lineare Abhängigkeit des zweiten elektrischen Potentials V2 von der Temperatur vor, wobei mit steigender Temperatur das Potential V2 abnimmt. Die lineare Abhängigkeit hat den Vorteil, daß sie schaltungstechnisch leicht und platzsparend durch eine lineare Teilschaltung realisierbar ist. Das Absinken des Potentials V2 von –460 mV bei Raumtemperatur auf –580 mV bei 80° C wirkt der bei Tempera turerhöhung auftretenden Zunahme von Leckströmen entgegen. Sämtliche in 5 dargestellten Zahlenwerte sind nur exemplarisch; in der Praxis hängen sie von der Art des Halbleiterspeichers, dessen Bauweise, der Strukturgröße und von technologischen Parametern ab.
• 6 zeigt eine weitere Ausführungsform der Erfindung, bei der eine komplexere Abhängigkeit des Gate-Potentials V2 von der Temperatur durch zwei lineare Potentialsverläufe angenähert wird. In einem ersten, unteren Temperaturbereich I ist eine relativ schwache Verringerung des Potentials V2 um –1 mV/°C vorgesehen, wodurch das Potential von –430 mV bei Raumtemperatur auf –460 mV bei 50° C absinkt. Dadurch werden Unterschwellströme, die in diesem Temperaturbereich den hauptsächlichen Leckstromanteil ausmachen, wirksamer reduziert als bei einem wie herkömmlich temperaturenabhängigen, feststehenden Potential V2. In einem angrenzenden oberen Temperaturbereich II ist eine stärkere Absenkung des Potentials V2 um –3 mV/°C vorgesehen, so daß bei 80° C das Potential V2 –550 mV beträgt. Die stärkere Veränderung des Potentials V2 bei höheren Temperaturen berücksichtigt den Umstand, daß in diesem Temperaturbereich Tunnelströme aufgrund des Unterschwellstroms den Hauptanteil der Leckströme ausmachen und durch ein allzu negatives Gate-Potential (im Falle eines n-Kanal-Transistors) eher verstärkt werden. Somit ergibt sich die gewählte Potentialänderung im Temperaturbereich II unter Berücksichtigung zweier bei diesen Temperaturen gegensätzlich wirkenden Leckstrommechanismen. Der Potentialverlauf der 6, dessen Zahlenwerte ebenfalls lediglich beispielhaft sind, ist schaltungstechnisch ebenfalls weitaus platzsparender und kostengünstiger zu realisieren als eine nicht-lineare Abhängigkeit über dem gesamten Temperaturbereich I und II, der nicht-lineare Steuerschaltungen erfordern würde.
• 7 stellt eine mathematische Näherung für den Unterschwellstrom I_DS dar, der sich im Zustand der schwachen Inversion des Transistors aus der Temperatur T, der Einsatz spannung U_TN, der Gate-Spannung U_GS, die dem Potential V2 relativ zum Bitleitungspotential entspricht, sowie aus der Source-Drain-Spannung U_DS und einer materialabhängigen Größe n sowie einer Größe β_n, die von der Transistorgeometrie abhängt, ergibt. Mit k ist die Bolzmannkonstante und mit q die Elementarladung bezeichnet.
• 8 definiert mathematisch den Unterschwellstrombereich, in dem die Gate-Spannung U_GS kleiner ist als die Summe der Einsatzspannung U_TN und einem von der Temperatur T linear abhängigen Term. In diesem Unterschwellstrombereich kann bei einer Drain-Source-Spannung U_DS oberhalb von 100 mV, der im Falle eines auf einen Precharge-Pegel von beispielsweise +0,75 V gelegten Bitleitungspotentials stets überschritten ist, der in eckige Klammern gesetzte Term aus 7 mit dem Wert 1 gleichgesetzt werden; der verbleibende Teil der Gleichung aus 7 ergibt aufgrund der quadratischen Temperaturabhängigkeit einen mit steigender Temperatur stark ansteigenden Unterschwellstrom, der zur Entladung des Kondensators 5 über die Bitleitung führt. Erfindungsgemäß wird dem anwachsenden Unterschwellstrom durch eine Erhöhung der im exponenten auftretenden Differenz zwischen der Gate-Spannung U_GS d.h. dem zweiten Potential V2, und der Einsatzspannung U_TN begegnet; das Potential V2 nimmt bei einem n-Kanaltransistor mit steigender Temperatur ab. Die Potentialverschiebung wird typischerweise einige mV/°C betragen. In einem höheren Temperaturbereich II kann eine schwächere Absenkung des Potentials V2 vorgesehen sein, um ein direktes Band-zu-Band-Tunneln aufgrund des GIDL-Effekts zwischen der Drain-Elektrode 7 und dem Substrat 10 einzudämmen.
• 9 zeigt exemplarisch eine empirische Näherung für das Verhältnis zweier Retentionzeiten t bei unterschiedlichen Temperaturen T1, T2. Im allgemeinen wird pro Temperaturerhöhung um 18° C eine Halbierung der Retentionzeit beobachtet. Mit Hilfe der erfindungsgemäßen temperaturabhängigen Regulierung des Wortleitungspotentials des sperrenden Transistors kann die Ladungsmenge im Speicherkondensator länger gespeichert werden; es können größere Retentionzeiten gewählt werden, die den Stromverbrauch des Halbleiterspeichers senken.

1

Halbleiterspeicher

2

Speicherzelle

3

Zellenfeld

4

Transistor

5

Ladungsspeicher; Grabenkondensator

6

Source-Elektrode

7

Drain-Elektrode

8

Elektrode; Gate-Elektrode

9

Wortleitung

10

Halbleitersubstrat

11

speicherinterner Temperatursensor

12

Spannungsregler

13

dielektrische Schicht

14

Kanalbereich

19

Bitleitung

21

externer Temperatursensor

t

Retentionzeit

T

Temperatur

V0

Substratpotential

V1

erstes elektrisches Potential

V2

zweites elektrisches Potential

Claims (15)

1. Halbleiterspeicher (1) mit einer Vielzahl von Speicherzellen (2), die jeweils einen Ladungsspeicher (5) und einen Transistor (4) mit einer Elektrode (8) aufweisen, die durch eine dielektrische Schicht (13) von einem Kanalbereich (14) des Transistors getrennt ist und die zum Öffnen des Transistors mit einem ersten elektrischen Potential (V1) und zum Sperren des Transistors mit einem zweiten elektrischen Potential (V2) elektrisch vorspannbar ist, – wobei der Halbleiterspeicher das erste und das zweite elektrische Potential bereitstellt und – wobei das durch den Halbleiterspeicher bereitgestellte zweite elektrische Potential (V2) ein temperaturabhängiges Potential ist, dessen Höhe der Halbleiterspeicher zur Verringerung von Leckströmen reguliert, dadurch gekennzeichnet , daß der Halbleiterspeicher so ausgebildet ist, daß er das zweite elektrische Potential (V2) so reguliert, daß es sich mit steigender Temperatur (T) von dem ersten elektrischen Potential (V1) entfernt.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß das zweite elektrische Potential (V2) um 0,5 bis 5,0 mV/°C, vorzugsweise um 1,5 bis 2,5 mV/°C verändert wird.
3. Halbleiterspeicher nach einem der Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zweite elektrische Potential (V2) linear von der Temperatur (T) abhängt.
4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das zweite elektrische Potential (V2) in zwei aneinandergrenzenden Temperaturbereichen (I, II) jeweils linear von der Temperatur (T) abhängt.
5. Halbleiterspeicher nach Anspruch 4, dadurch gekennzeichnet, daß sich das zweite elektrische Potential (V2) in einem unteren Temperaturbereich (I) schwächer linear mit der Temperatur (T) verschiebt als in einem daran angrenzenden höheren Temperaturbereich (II).
6. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Halbleiterspeicher (1) die Höhe des zweiten elektrischen Potentials (V2) mit Hilfe eines speicherinternen Temperatursensors (11) reguliert.
7. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Halbleiterspeicher (1) die Höhe des zweiten elektrischen Potentials (V2) mit Hilfe eines externen Temperatursensors (21) reguliert.
8. Halbleiterspeicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Transistor (4) ein Feldeffekttransistor und die Elektrode (8) eine Gateelektrode ist und daß das erste und das zweite elektrische Potential (V1, V2) Wortleitungspotentiale sind.
9. Halbleiterspeicher nach Anspruch 8, dadurch gekennzeichnet, daß der Transistor (4) ein n-Kanal-Feldeffekttransistor ist, bei dem das erste Potential (V1) gegenüber einem Substratpotential (V0) positiv ist und bei dem das zweite Potential (V2) mit steigender Temperatur abnimmt.
10. Halbleiterspeicher nach Anspruch 9, dadurch gekennzeichnet, daß das zweite Potential (V2) kleiner ist als das Substratpotential (V0).
11. Halbleiterspeicher nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Ladungsspeicher (5) ein Speicherkondensator, vorzugsweise ein Grabenkondensator ist.
12. Halbleiterspeicher nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Halbleiterspeicher ein flüchtiger Halbleiterspeicher, vorzugsweise ein dynamischer Schreib-Lese-Speicher ist.
13. Verfahren zum Betreiben eines Halbleiterspeichers (1) mit einer Vielzahl von Speicherzellen (2), die jeweils einen Ladungsspeicher (5) und einen Transistor (4) mit einer Elektrode (8) aufweisen, die durch eine dielektrische Schicht (13) von einem Kanalbereich (14) des Transistors getrennt ist, wobei die Elektrode (8) zum Öffnen des Transistors mit einem ersten elektrischen Potential (V1) und zum Sperren des Transistors mit einem zweiten elektrischen Potential (V2) elektrisch vorgespannt wird, wobei die Elektrode (8) mit einem temperaturabhängigen Potential (V2) als zweitem elektrischen Potential vorgespannt wird, dessen Höhe zur Verringerung von Leckströmen temperaturabhängig reguliert wird, dadurch gekennzeichnet, daß das zweite elektrische Potential (V2) so reguliert wird, dass es sich mit steigender Temperatur (T) von dem ersten elektrischen Potential (V1) entfernt.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Höhe des zweiten elektrischen Potentials (V2) durch den Halbleiterspeicher (1) reguliert wird.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß der Halbleiterspeicher ein Halbleiterspeicher nach einem der Ansprüche 1 bis 12 ist.