KR20170111653A - 반도체 메모리 장치 및 이의 동작 방법 - Google Patents

반도체 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20170111653A
KR20170111653A KR1020160037530A KR20160037530A KR20170111653A KR 20170111653 A KR20170111653 A KR 20170111653A KR 1020160037530 A KR1020160037530 A KR 1020160037530A KR 20160037530 A KR20160037530 A KR 20160037530A KR 20170111653 A KR20170111653 A KR 20170111653A
Authority
KR
South Korea
Prior art keywords
memory cells
operating voltage
potential level
pipe transistor
voltage
Prior art date
Application number
KR1020160037530A
Other languages
English (en)
Other versions
KR102468995B1 (ko
Inventor
박종경
서지현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160037530A priority Critical patent/KR102468995B1/ko
Priority to US15/250,841 priority patent/US10020057B2/en
Priority to CN201610843664.3A priority patent/CN107240412B/zh
Publication of KR20170111653A publication Critical patent/KR20170111653A/ko
Application granted granted Critical
Publication of KR102468995B1 publication Critical patent/KR102468995B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 반도체 메모리 장치는 다수의 페이지들을 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 프로그램 전압, 패스 전압 및 파이프 트랜지스터 동작 전압을 인가하여 프로그램 동작을 수행하기 위한 주변 회로, 및 상기 프로그램 동작을 수행하기 위하여 상기 주변 회로를 제어하되, 상기 다수의 페이지들 중 선택된 페이지의 어드레스에 따라 상기 파이프 트랜지스터 동작 전압의 전위 레벨을 조절하기 위한 제어 로직을 포함한다.

Description

반도체 메모리 장치 및 이의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 특히 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
반도체 장치 중 특히 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
플래시 메모리는 데이터의 프로그램과 소거가 자유로운 RAM의 장점과 전원 공급이 차단되어도 저장된 데이터를 보존할 수 있는 ROM의 장점을 가진다. 플래시 메모리는 디지털 카메라, PDA(Personal Digital Assistant) 및 MP3 플레이어와 같은 휴대용 전자기기의 저장 매체로 널리 사용되고 있다.
플래시 메모리 장치는 스트링이 반도체 기판에 수평하게 형성된 2차원 반도체 장치와, 스트링이 반도체 기판에 수직으로 형성된 3차원 반도체 장치로 구분될 수 있다.
3차원 반도체 장치는 2차원 반도체 장치의 집적도 한계를 해소하기 위하여 고안된 메모리 장치로써, 반도체 기판 상에 수직으로 형성된 다수의 스트링들을 포함한다. 스트링들은 비트라인과 소스 라인 사이에 직렬로 연결된 드레인 선택 트랜지스터, 메모리 셀들 및 소스 선택 트랜지스터를 포함한다.
본 발명의 실시 예는 반도체 메모리 장치의 프로그램 동작 시 프로그램 디스터브 현상을 개선할 수 있는 반도체 메모리 장치 및 이의 동작 방법을 제공한다.
본 발명의 일 실시 예에 따른 반도체 메모리 장치는 다수의 페이지들을 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 프로그램 전압, 패스 전압 및 파이프 트랜지스터 동작 전압을 인가하여 프로그램 동작을 수행하기 위한 주변 회로, 및 상기 프로그램 동작을 수행하기 위하여 상기 주변 회로를 제어하되, 상기 다수의 페이지들 중 선택된 페이지의 어드레스에 따라 상기 파이프 트랜지스터 동작 전압의 전위 레벨을 조절하기 위한 제어 로직을 포함한다.
본 발명의 일 실시 예에 따른 반도체 메모리 장치는 비트라인과 소스 라인 사이에 직렬 연결된 다수의 메모리 셀들을 포함하는 다수의 스트링들과, 상기 다수의 스트링들에 프로그램 전압, 패스 전압 및 파이프 트랜지스터 동작 전압을 인가하여 프로그램 동작을 수행하기 위한 주변 회로, 및 상기 프로그램 동작을 수행하도록 상기 주변 회로를 제어하되, 상기 다수의 메모리 셀들 중 선택된 메모리 셀의 프로그램 순서에 따라 상기 파이프 트랜지스터 동작 전압의 전위 레벨을 조절하기 위한 제어 로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법은 비트라인과 소스 라인 사이에 직렬 연결된 다수의 드레인 사이드 메모리 셀들, 파이프 트랜지스터, 다수의 소스 사이드 메모리 셀들을 각각 포함하는 다수의 스트링들이 제공되는 단계와, 상기 다수의 드레인 사이드 메모리 셀들 및 다수의 소스 사이드 메모리 셀들 중 프로그램 전압이 인가되는 선택된 메모리 셀들의 위치에 따라 파이프 트랜지스터 동작 전압의 전위 레벨을 설정하는 단계와, 상기 파이프 트랜지스터에 설정된 상기 파이프 트랜지스터 동작 전압을 인가하는 단계, 및 상기 선택된 메모리 셀들에 상기 프로그램 전압을 인가하고, 나머지 메모리 셀들에 패스 전압을 인가하여 프로그램 동작을 수행하는 단계를 포함한다.
본 기술에 따르면, 반도체 메모리 장치의 프로그램 동작 시 채널의 부스팅 레벨을 조절하여 프로그램 디스터브 현상을 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치의 메모리 셀 어레이를 설명하기 위한 사시도이다.
도 3은 본 발명의 실시 예에 따른 반도체 메모리 장치의 스트링들을 나타내는 회로도이다.
도 4는 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 신호들의 파형도이다.
도 6은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 8은 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 그리고 전압 생성부(150)를 포함한다. 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)는 메모리 셀 어레이(110)에 대한 프로그램 동작을 수행하기 위한 주변 회로(160)로 정의될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 워드 라인들(WL)을 통해 어드레스 디코더(120)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이며, 보다 상세하게 복수의 메모리 셀들은 차지 트랩 디바이스(charge trap device) 기반의 불휘발성 메모리 셀들일 수 있다. 하나의 워드라인에 공통적으로 연결된 다수의 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서 메모리 셀 어레이(110)는 다수의 페이지를 포함하도록 구성될 수 있다.
또한 메모리 셀 어레이(110)의 복수의 메모리 블록들(BLK1~BLKz) 각각은 다수의 스트링을 포함한다. 다수의 스트링 각각은 비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 다수의 드레인 사이드 메모리 셀들, 파이프 트랜지스터, 다수의 소스 사이드 메모리 셀들 및 소스 선택 트랜지스터를 포함한다.
어드레스 디코더(120)는 워드라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 반도체 메모리 장치(100) 내부의 입출력 버퍼(미도시)를 통해 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 프로그램 전압 인가 동작 시 전압 생성부(150)에서 생성된 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하고 디코딩된 행 어드레스에 따라 메모리 셀 어레이(110)의 다수의 워드라인들(WL)에 인가한다. 또한 어드레스 디코더(120)는 전압 생성부(150)에서 생성된 파이프 트랜지스터 동작 전압(PCG)을 메모리 셀 어레이(110)의 파이프 게이트 라인에 인가한다.
반도체 메모리 장치(100)의 프로그램 동작은 페이지 단위로 수행된다. 이때 프로그램 동작은 소스 트랜지스터와 인접한 메모리 셀들이 포함된 첫 번째 페이지부터 드레인 선택 트랜지스터와 인접한 메모리 셀들이 포함된 마지막 페이지까지 순차적으로 프로그램하는 노멀 프로그램 방식 또는 드레인 선택 트랜지스터와 인접한 메모리 셀들이 포함된 마지막 페이지부터 소스 트랜지스터와 인접한 메모리 셀들이 포함된 첫 번째 페이지까지 순차적으로 프로그램하는 리버스 프로그램 방식으로 진행될 수 있다.
프로그램 동작 요청 시에 수신되는 어드레스(ADDR)는 블록 어드레스, 행 어드레스 및 열 어드레스를 포함한다. 이때 행 어드레스는 페이지 어드레스로 정의될 수 있다. 어드레스 디코더(120)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택한다. 열 어드레스(Yi)는 어드레스 디코더(120)에 의해 디코딩되어 읽기 및 쓰기 회로(130)에 제공된다.
어드레스 디코더(120)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
읽기 및 쓰기 회로(130)는 복수의 페이지 버퍼들(PB1~PBm)을 포함한다. 복수의 페이지 버퍼들(PB1~PBm)은 비트 라인들(BL1 내지 BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램 동작시 입력된 데이터(DATA)를 임시 저장하고 임시 저장된 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)의 전위를 제어한다. 즉, 복수의 페이지 버퍼들(PB1~PBm) 각각은 임시 저장된 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)에 프로그램 허용 전압(예를 들어 0V) 또는 프로그램 금지 전압(예를 들어 Vcc)을 인가한다. 읽기 및 쓰기 회로(130)는 제어 로직(140)의 제어에 응답하여 동작한다.
제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)에 연결된다. 제어 로직(140)은 반도체 메모리 장치(100)의 입출력 버퍼(미도시)를 통해 커맨드(CMD) 및 어드레스(ADDR)를 수신한다. 제어 로직(140)은 커멘드(CMD)에 응답하여 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성된다.
제어 로직(140)은 프로그램 동작 시 메모리 셀 어레이(110)의 다수의 페이지들 중 선택된 페이지의 어드레스(ADDR)에 따라 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 조절되도록 전압 생성부(150)를 제어한다.
프로그램 동작이 소스 트랜지스터와 인접한 메모리 셀들이 포함된 첫 번째 페이지부터 드레인 선택 트랜지스터와 인접한 메모리 셀들이 포함된 마지막 페이지까지 순차적으로 프로그램하는 노멀 프로그램 방식으로 진행될 경우, 제어 로직(140)은 선택된 페이지가 드레인 선택 트랜지스터와 인접할수록 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 증가되어 생성되도록 전압 생성부(150)를 제어하고, 선택된 페이지가 소스 선택 트랜지스터와 인접할수록 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 감소되어 생성되도록 전압 생성부(150)를 제어할 수 있다. 다른 실시 예로, 제어 로직(140)은 선택된 페이지에 포함된 메모리 셀들이 드레인 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨을 갖는 파이프 트랜지스터 동작 전압(PCG)을 생성하도록 전압 생성부(150)를 제어하고, 선택된 페이지에 포함된 메모리 셀들이 소스 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨보다 전위 레벨이 낮은 제2 전위 레벨을 갖는 파이프 트랜지스터 동작 전압(PCG)을 생성하도록 전압 생성부(150)를 제어할 수 있다.
프로그램 동작이 드레인 선택 트랜지스터와 인접한 메모리 셀들이 포함된 마지막 페이지부터 소스 트랜지스터와 인접한 메모리 셀들이 포함된 첫 번째 페이지까지 순차적으로 프로그램하는 리버스 프로그램 방식으로 진행될 경우, 제어 로직(140)은 선택된 페이지가 드레인 선택 트랜지스터와 인접할수록 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 감소되어 생성되도록 전압 생성부(150)를 제어하고, 선택된 페이지가 소스 선택 트랜지스터와 인접할수록 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 증가되어 생성되도록 전압 생성부(150)를 제어할 수 있다. 다른 실시 예로, 제어 로직(140)은 선택된 페이지에 포함된 메모리 셀들이 소스 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨을 갖는 파이프 트랜지스터 동작 전압(PCG)을 생성하도록 전압 생성부(150)를 제어하고, 선택된 페이지에 포함된 메모리 셀들이 드레인 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨보다 전위 레벨이 낮은 제2 전위 레벨을 갖는 파이프 트랜지스터 동작 전압(PCG)을 생성하도록 전압 생성부(150)를 제어할 수 있다.
전압 생성부(150)는 프로그램 동작 시 제어 로직(140)의 제어에 따라 프로그램 전압(Vpgm), 패스 전압(Vpass) 및 파이프 트랜지스터 동작 전압(PCG)을 생성한다. 이때 전압 생성부(150)는 제어 로직(140)의 제어에 따라 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨을 조절하여 생성할 수 있다.
상술한 바와 같이 본 발명의 실시 예에서는 노멀 프로그램 방식 및 리버스 프로그램 방식에서 선택된 페이지의 어드레스에 따라 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨을 조절할 수 있다. 이는 메모리 셀 어레이(110)에 포함된 다수의 페이지들 중 선택된 페이지의 프로그램 순서에 따라 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨을 조절하는 것으로, 선택된 페이지의 프로그램 순서가 빠를수록 파이프 트랜지스터 동작 전압의 전위 레벨을 감소시키고, 선택된 페이지의 프로그램 순서가 늦을수록 파이프 트랜지스터 동작 전압의 전위 레벨을 증가시킬 수 있다.
도 2는 본 발명에 따른 반도체 메모리 장치의 메모리 셀 어레이를 설명하기 위한 사시도이다. 단, 설명의 편의를 위해 층간절연막들은 생략하여 도시하였다.
도 2에 도시된 바와 같이, 메모리 셀 어레이는 제1방향(I-I') 및 제1방향(I-I')과 교차되는 제2방향(Ⅱ-Ⅱ')으로 배열된 U형 채널막들(CH)을 포함한다. 여기서, U형 채널막(CH)은 파이프 게이트(PG) 내에 형성된 파이프 채널막(P_CH) 및 파이프 채널막(P_CH)과 연결된 한 쌍의 소스 사이드 채널막(S_CH) 및 드레인 사이드 채널막(D_CH)을 포함한다.
또한, 반도체 메모리 소자는 파이프 게이트(PG) 상에 소스 사이드 채널막(S_CH)을 따라 적층된 소스 사이드 워드라인막들(S_WL) 및 파이프 게이트(PG) 상에 드레인 사이드 채널막(D_CH)을 따라 적층된 드레인 사이드 워드라인막들(D_WL)을 포함한다. 여기서, 소스 사이드 워드라인막들(S_WL) 상에는 소스 선택 라인막(SSL)이 적층되고, 드레인 사이드 워드라인막(D_WL) 상에는 드레인 선택 라인막(DSL)이 적층된다. 이때, 드레인 사이드 워드라인막들(D_WL)과 드레인 선택 라인막(DSL) 사이에 더미 워드라인막들(미도시)이 적층될 수 있고, 소스 사이드 워드라인막들(S_WL)과 소스 선택 라인막(SSL) 사이에 더미 워드라인막들(미도시)이 적층될 수 있다.
이와 같은 구조에 따르면, U형 채널막(CH)을 따라 메모리 셀들이 적층되고, U형 채널막(CH)의 양 끝단에 드레인 선택트랜지스터 및 소스 선택트랜지스터가 각각 구비되며, U 형태로 스트링의 최하부에 배치된 파이프 게이트(PG)는 메모리 셀들의 중간 위치에 배치되어 파이프 트랜지스터로 동작한다.
또한, 반도체 메모리 소자는 드레인 사이드 채널막(D_CH)과 연결되어 제1 방향(I-I')으로 확장된 비트라인막들(BL) 및 소스 사이드 채널막(S_CH)과 연결되어 제2 방향(Ⅱ-Ⅱ')으로 확장된 소스라인막(SL)을 구비한다.
도 3은 본 발명에 따른 반도체 메모리 장치의 스트링을 나타내는 회로도이다.
도 3을 참조하면, 스트링(String)은 비트라인(BL)과 소스 라인(SL) 사이에 직렬 연결된 드레인 선택 트랜지스터(DST), 다수의 메모리 셀(MC0 내지 MCn), 파이프 트랜지스터(PT) 및 소스 선택 트랜지스터(SST)를 포함한다. 다수의 메모리 셀들(MC0 내지 MCn) 중 드레인 선택 트랜지스터(DST)와 파이프 트랜지스터(PT) 사이에 배치된 다수의 메모리 셀들(MCp+1 내지 MCn)을 드레인 사이드 메모리 셀들로 정의하고, 다수의 메모리 셀들(MC0 내지 MCn) 중 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에 배치된 다수의 메모리 셀들(MC0 내지 MCp)을 소스 사이드 메모리 셀들로 정의할 수 있다.
드레인 선택 트랜지스터(DST)의 게이트는 드레인 선택 라인(DSL)과 연결되며, 소스 선택 트랜지스터(SST)의 게이트는 소스 선택 라인(SSL)과 연결된다. 다수의 메모리 셀(MC0 내지 MCn)의 게이트는 다수의 워드라인(WL0 내지 WLn)에 각각 연결된다. 또한 파이프 트랜지스터(PT)의 게이트는 도 1의 전압 생성부(150)에서 생성된 파이프 트랜지스터 동작 전압(PCG)이 인가되도록 파이프 트랜지스터 게이트 라인이 연결된다.
본 발명의 설명에서는 하나의 스트링만을 도시하였으나, 하나의 메모리 블럭은 다수의 비트라인들에 각각 연결된 다수의 스트링들을 포함하며, 다수의 스트링들은 워드라인들을 공유할 수 있다.
도 4는 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 신호들의 파형도이다.
도 1 내지 도 5를 참조하여, 본 발명의 실시 예에 따른 반도체 메모리 장치의 프로그램 방법을 설명하면 다음과 같다.
본 발명의 실시 예에서는 프로그램 방법이 노멀 프로그램 방식 또는 리버스 프로그램 방식인지에 따라 구분되어 설명된다.
1) 노멀 프로그램 방식
외부로부터 프로그램 명령에 대한 커맨드(CMD)가 입력되면(S110), 제어 로직(140)은 반도체 메모리 장치의 프로그램 동작을 수행하기 위하여 주변 회로(160)를 제어한다. 이때 제어 로직(140)은 노멀 프로그램 방식에 따라 소스 트랜지스터와 인접한 메모리 셀들이 포함된 첫 번째 페이지부터 드레인 선택 트랜지스터와 인접한 메모리 셀들이 포함된 마지막 페이지까지 순차적으로 프로그램하도록 주변 회로(160)를 제어한다.
읽기 및 쓰기 회로(130)는 외부로부터 입력되는 프로그램할 데이터(DATA)를 임시 저장한다.
복수의 페이지 버퍼들(PB1~PBm) 각각은 임시 저장된 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)의 전위를 제어한다. 즉, 복수의 페이지 버퍼들(PB1~PBm) 각각은 임시 저장된 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)에 프로그램 허용 전압(예를 들어 0V) 또는 프로그램 금지 전압(예를 들어 Vcc)을 인가한다.
제어 로직(140)은 선택된 메모리 블럭에 포함된 다수의 페이지 중 선택된 페이지의 어드레스(ADDR)에 따라 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨을 설정한다(S120).
이때, 제어 로직(140)은 선택된 페이지가 드레인 선택 트랜지스터와 인접할수록 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 증가되어 생성되도록 전압 생성부(150)를 제어하고, 선택된 페이지가 소스 선택 트랜지스터와 인접할수록 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 감소되어 생성되도록 전압 생성부(150)를 제어할 수 있다. 예를 들어 제어 로직(140) 페이지 어드레스에 따라 선택된 페이지가 드레인 선택 트랜지스터(DST)와 인접할수록 파이프 트랜지스터 동작 전압(PCG)이 스텝 전압(△V)만큼 상승하도록 전압 생성부(150)를 제어할 수 있다.
다른 실시 예로, 제어 로직(140)은 선택된 페이지에 포함된 메모리 셀들이 드레인 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨을 갖는 파이프 트랜지스터 동작 전압(PCG)을 생성하도록 전압 생성부(150)를 제어하고, 선택된 페이지에 포함된 메모리 셀들이 소스 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨보다 전위 레벨이 낮은 제2 전위 레벨을 갖는 파이프 트랜지스터 동작 전압(PCG)을 생성하도록 전압 생성부(150)를 제어할 수 있다.
전압 생성부(150)는 제어 로직(140)의 제어에 따라 파이프 트랜지스터 동작 전압(PCG)을 생성하고, 어드레스 디코더(120)는 파이프 트랜지스터 동작 전압(PCG)을 메모리 셀 어레이(110)의 파이프 게이트 라인에 인가한다(S130).
이 후, 전압 생성부(150)는 제어 로직(140)의 제어에 따라 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 생성하고, 어드레스 디코더(120)는 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 각각 다수의 워드라인들 중 선택된 워드라인(Sel WL) 및 비 선택된 워드라인들(UNSel WL)에 인가한다(S140).
이때 프로그램 금지 전압이 인가되는 비트라인과 연결되는 스트링은 비 선택된 워드라인들(UNSel WL)에 인가되는 패스 전압에 의해 채널 전위 레벨이 부스팅된다. 프로그램 금지 전압이 인가되는 비트라인과 연결되는 스트링은 프로그램 금지 모드인 스트링으로 정의할 수 있다.
노멀 프로그램 방식으로 프로그램하는 경우, 선택된 페이지의 메모리 셀이 소스 선택 트랜지스터(SST)와 인접한 메모리 셀(예를 들어 MC0)인 경우, 나머지 메모리 셀들(MC1 내지 MCn)은 프로그램 동작이 수행되지 않은 소거 셀들이다. 이로 인하여 소거 셀들의 문턱 전압과 패스 전압(Vpass)의 전위 레벨 차이에 의해 채널의 부스팅 레벨이 상대적으로 높을 수 있다. 채널의 부스팅 레벨이 높을 경우 BTBT(band to band tunneling) 현상에 의해 프로그램 디스터브 현상이 발생할 수 있다. 이를 방지하기 위하여 상대적으로 낮은 레벨의 파이프 트랜지스터 동작 전압(PCG)을 인가할 경우, 차지 쉐어링 영역이 감소하여 채널의 부스팅 레벨을 감소시킬 수 있다. 선택된 페이지의 메모리 셀이 드레인 선택 트랜지스터(DST)와 인접한 메모리 셀(예를 들어 MCn)인 경우, 나머지 메모리 셀들(MC0 내지 MCn-1)은 프로그램 동작이 수행된 메모리 셀들이다. 이로 인하여 프로그램된 메모리 셀들의 문턱 전압과 패스 전압(Vpass)의 전위 레벨 차이가 상대적으로 감소하여 채널의 부스팅 레벨이 상대적으로 낮을 수 있다. 채널의 부스팅 레벨이 낮을 경우 선택된 워드라인(Sel WL)과 연결된 메모리 셀은 프로그램 금지 모드임에도 불구하고 문턱 전압이 상승될 수 있다. 이를 방지하기 위하여 상대적으로 높은 레벨의 파이프 트랜지스터 동작 전압(PCG)을 인가할 경우, 차지 쉐어링 영역이 증가하여 채널의 부스팅 레벨을 증가시킬 수 있다.
2) 리버스 프로그램 방식
외부로부터 프로그램 명령에 대한 커맨드(CMD)가 입력되면(S110), 제어 로직(140)은 반도체 메모리 장치의 프로그램 동작을 수행하기 위하여 주변 회로(160)를 제어한다. 이때 제어 로직(140)은 리버스 프로그램 방식에 따라 드레인 트랜지스터와 인접한 메모리 셀들이 포함된 첫 번째 페이지부터 소스 선택 트랜지스터와 인접한 메모리 셀들이 포함된 마지막 페이지까지 순차적으로 프로그램하도록 주변 회로(160)를 제어한다.
읽기 및 쓰기 회로(130)는 외부로부터 입력되는 프로그램할 데이터(DATA)를 임시 저장한다.
복수의 페이지 버퍼들(PB1~PBm) 각각은 임시 저장된 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)의 전위를 제어한다. 즉, 복수의 페이지 버퍼들(PB1~PBm) 각각은 임시 저장된 데이터에 따라 각각 대응하는 비트라인들(BL1 내지 BLm)에 프로그램 허용 전압(예를 들어 0V) 또는 프로그램 금지 전압(예를 들어 Vcc)을 인가한다.
제어 로직(140)은 선택된 메모리 블럭에 포함된 다수의 페이지 중 선택된 페이지의 어드레스(ADDR)에 따라 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨을 설정한다(S120).
이때, 제어 로직(140)은 선택된 페이지가 소스 선택 트랜지스터와 인접할수록 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 증가되어 생성되도록 전압 생성부(150)를 제어하고, 선택된 페이지가 드레인 선택 트랜지스터와 인접할수록 파이프 트랜지스터 동작 전압(PCG)의 전위 레벨이 감소되어 생성되도록 전압 생성부(150)를 제어할 수 있다. 예를 들어 제어 로직(140) 페이지 어드레스에 따라 선택된 페이지가 소스 선택 트랜지스터(DST)와 인접할수록 파이프 트랜지스터 동작 전압(PCG)이 스텝 전압(△V)만큼 상승하도록 전압 생성부(150)를 제어할 수 있다.
다른 실시 예로, 제어 로직(140)은 선택된 페이지에 포함된 메모리 셀들이 소스 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨을 갖는 파이프 트랜지스터 동작 전압(PCG)을 생성하도록 전압 생성부(150)를 제어하고, 선택된 페이지에 포함된 메모리 셀들이 드레인 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨보다 전위 레벨이 낮은 제2 전위 레벨을 갖는 파이프 트랜지스터 동작 전압(PCG)을 생성하도록 전압 생성부(150)를 제어할 수 있다.
전압 생성부(150)는 제어 로직(140)의 제어에 따라 파이프 트랜지스터 동작 전압(PCG)을 생성하고, 어드레스 디코더(120)는 파이프 트랜지스터 동작 전압(PCG)을 메모리 셀 어레이(110)의 파이프 게이트 라인에 인가한다(S130).
이 후, 전압 생성부(150)는 제어 로직(140)의 제어에 따라 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 생성하고, 어드레스 디코더(120)는 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 각각 다수의 워드라인들 중 선택된 워드라인(Sel WL) 및 비 선택된 워드라인들(UNSel WL)에 인가한다(S140).
이때 프로그램 금지 전압이 인가되는 비트라인과 연결되는 스트링은 비 선택된 워드라인들(UNSel WL)에 인가되는 패스 전압에 의해 채널 전위 레벨이 부스팅된다. 프로그램 금지 전압이 인가되는 비트라인과 연결되는 스트링은 프로그램 금지 모드인 스트링으로 정의할 수 있다.
리버스 프로그램 방식으로 프로그램하는 경우, 선택된 페이지의 메모리 셀이 드레인 선택 트랜지스터(DST)와 인접한 메모리 셀(예를 들어 MCn)인 경우, 나머지 메모리 셀들(MC0 내지 MCn-1)은 프로그램 동작이 수행되지 않은 소거 셀들이다. 이로 인하여 소거 셀들의 문턱 전압과 패스 전압(Vpass)의 전위 레벨 차이에 의해 채널의 부스팅 레벨이 상대적으로 높을 수 있다. 채널의 부스팅 레벨이 높을 경우 BTBT(band to band tunneling) 현상에 의해 프로그램 디스터브 현상이 발생할 수 있다. 이를 방지하기 위하여 상대적으로 낮은 레벨의 파이프 트랜지스터 동작 전압(PCG)을 인가할 경우, 차지 쉐어링 영역이 감소하여 채널의 부스팅 레벨을 감소시킬 수 있다. 선택된 페이지의 메모리 셀이 소스 선택 트랜지스터(SST)와 인접한 메모리 셀(예를 들어 MC0)인 경우, 나머지 메모리 셀들(MC1 내지 MCn)은 프로그램 동작이 수행된 메모리 셀들이다. 이로 인하여 프로그램된 메모리 셀들의 문턱 전압과 패스 전압(Vpass)의 전위 레벨 차이가 상대적으로 감소하여 채널의 부스팅 레벨이 상대적으로 낮을 수 있다. 채널의 부스팅 레벨이 낮을 경우 선택된 워드라인(Sel WL)과 연결된 메모리 셀은 프로그램 금지 모드임에도 불구하고 문턱 전압이 상승될 수 있다. 이를 방지하기 위하여 상대적으로 높은 레벨의 파이프 트랜지스터 동작 전압(PCG)을 인가할 경우, 차지 쉐어링 영역이 증가하여 채널의 부스팅 레벨을 증가시킬 수 있다.
도 6은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
도 6을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(100) 및 컨트롤러(1100)를 포함한다.
반도체 메모리 장치(100)는 도 1을 참조하여 설명된 바와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1100)는 호스트(Host) 및 반도체 메모리 장치(100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1100)는 반도체 메모리 장치(100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1100)는 반도체 메모리 장치(100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1100)는 램(1110, Random Access Memory), 프로세싱 유닛(1120, processing unit), 호스트 인터페이스(1130, host interface), 메모리 인터페이스(1140, memory interface) 및 에러 정정 블록(1150)을 포함한다. 램(1110)은 프로세싱 유닛(1120)의 동작 메모리, 반도체 메모리 장치(100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛(1120)은 컨트롤러(1100)의 제반 동작을 제어한다. 또한 컨트롤러(1100)는 쓰기 동작시 호스트(Host)로 부터 제공되는 프로그램 데이터를 임시 저장할 수 있다.
호스트 인터페이스(1130)는 호스트(Host) 및 컨트롤러(1100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1140)는 반도체 메모리 장치(100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1150)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 프로세싱 유닛(1120)은 에러 정정 블록(1150)의 에러 검출 결과에 따라 읽기 전압을 조절하고, 재 읽기를 수행하도록 반도체 메모리 장치(100)를 제어할 것이다. 예시적인 실시 예로서, 에러 정정 블록은 컨트롤러(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(2000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(100) 또는 메모리 시스템(2000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 7을 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 7에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 1을 참조하여 설명된 반도체 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 6을 참조하여 설명된 컨트롤러(1100)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 8은 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
도 8을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 8에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 8에서, 도 7을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 6을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 예시적인 실시 예로서, 컴퓨팅 시스템(3000)은 도 6 및 도 7을 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 반도체 메모리 장치
110: 메모리 셀 어레이
120: 어드레스 디코더
130: 읽기 및 쓰기 회로
140: 제어 로직
150 : 전압 생성부
160 : 주변 회로

Claims (20)

  1. 다수의 페이지들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 프로그램 전압, 패스 전압 및 파이프 트랜지스터 동작 전압을 인가하여 프로그램 동작을 수행하기 위한 주변 회로; 및
    상기 프로그램 동작을 수행하기 위하여 상기 주변 회로를 제어하되, 상기 다수의 페이지들 중 선택된 페이지의 어드레스에 따라 상기 파이프 트랜지스터 동작 전압의 전위 레벨을 조절하기 위한 제어 로직을 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 메모리 셀 어레이에 포함된 다수의 메모리 셀들 중 동일한 워드라인에 연결된 메모리 셀들은 상기 다수의 페이지들 중 하나의 페이지인 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 다수의 메모리 셀 어레이는 다수의 스트링을 포함하며,
    상기 스트링들 각각은 비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 다수의 드레인 사이드 메모리 셀들, 파이프 트랜지스터, 다수의 소스 사이드 메모리 셀들 및 소스 선택 트랜지스터들을 포함하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 파이프 트랜지스터 동작 전압은 상기 파이프 트랜지스터에 인가되는 반도체 메모리 장치.
  5. 제 2 항에 있어서,
    상기 파이프 트랜지스터 동작 전압에 따라 상기 다수의 스트링들 중 프로그램 금지 모드인 스트링들의 채널 부스팅 레벨이 조절되는 반도체 메모리 장치.
  6. 제 3 항에 있어서,
    상기 제어 로직은 상기 프로그램 동작 시 상기 소스 선택 트랜지스터와 인접한 메모리 셀들부터 상기 드레인 선택 트랜지스터와 인접한 메모리 셀들까지 순차적으로 프로그램하는 노멀 프로그램 방식으로 진행되도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제어 로직은 상기 선택된 페이지가 드레인 선택 트랜지스터와 인접할 수록 상기 파이프 트랜지스터 동작 전압의 전위 레벨이 증가하도록 제어하는 반도체 메모리 장치.
  8. 제 6 항에 있어서,
    상기 제어 로직은 상기 선택된 페이지의 메모리 셀들이 드레인 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨의 상기 파이프 트랜지스터 동작 전압을 생성하도록 상기 주변 회로를 제어하고,
    상기 선택된 페이지의 메모리 셀들이 소스 사이드 메모리 셀들에 포함될 경우 상기 제1 전위 레벨 보나 낮은 제2 전위 레벨의 상기 파이프 트랜지스터 동작 전압을 생성하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  9. 제 3 항에 있어서,
    상기 제어 로직은 상기 프로그램 동작 시 상기 드레인 선택 트랜지스터와 인접한 메모리 셀들부터 상기 소스 선택 트랜지스터와 인접한 메모리 셀들까지 순차적으로 프로그램하는 리버스 프로그램 방식으로 진행되도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 제어 로직은 상기 선택된 페이지가 드레인 선택 트랜지스터와 인접할 수록 상기 파이프 트랜지스터 동작 전압의 전위 레벨이 감소하도록 제어하는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 제어 로직은 상기 선택된 페이지의 메모리 셀들이 드레인 사이드 메모리 셀들에 포함될 경우 제1 전위 레벨의 상기 파이프 트랜지스터 동작 전압을 생성하도록 상기 주변 회로를 제어하고,
    상기 선택된 페이지의 메모리 셀들이 소스 사이드 메모리 셀들에 포함될 경우 상기 제1 전위 레벨 보나 높은 제2 전위 레벨의 상기 파이프 트랜지스터 동작 전압을 생성하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  12. 비트라인과 소스 라인 사이에 직렬 연결된 다수의 메모리 셀들을 포함하는 다수의 스트링들;
    상기 다수의 스트링들에 프로그램 전압, 패스 전압 및 파이프 트랜지스터 동작 전압을 인가하여 프로그램 동작을 수행하기 위한 주변 회로; 및
    상기 프로그램 동작을 수행하도록 상기 주변 회로를 제어하되, 상기 다수의 메모리 셀들 중 선택된 메모리 셀의 프로그램 순서에 따라 상기 파이프 트랜지스터 동작 전압의 전위 레벨을 조절하기 위한 제어 로직을 포함하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 제어 로직은 상기 선택된 메모리 셀의 상기 프로그램 순서가 빠를수록 상기 파이프 트랜지스터 동작 전압의 전위 레벨이 감소되도록 상기 주변 회로를 제어하고,
    상기 선택된 메모리 셀의 상기 프로그램 순서가 늦을수록 상기 파이프 트랜지스터 동작 전압의 전위 레벨이 증가되도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  14. 제 12 항에 있어서,
    상기 파이프 트랜지스터 동작 전압의 전위 레벨에 따라 상기 다수의 스트링들 중 프로그램 금지 모드인 스트링들의 채널 전위 레벨이 조절되는 반도체 메모리 장치.
  15. 제 12 항에 있어서,
    상기 다수의 스트링들 각각은
    비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 다수의 드레인 사이드 메모리 셀들, 파이프 트랜지스터, 다수의 소스 사이드 메모리 셀들 및 소스 선택 트랜지스터들을 포함하는 반도체 메모리 장치.
  16. 비트라인과 소스 라인 사이에 직렬 연결된 다수의 드레인 사이드 메모리 셀들, 파이프 트랜지스터, 다수의 소스 사이드 메모리 셀들을 각각 포함하는 다수의 스트링들이 제공되는 단계;
    상기 다수의 드레인 사이드 메모리 셀들 및 다수의 소스 사이드 메모리 셀들 중 프로그램 전압이 인가되는 선택된 메모리 셀들의 위치에 따라 파이프 트랜지스터 동작 전압의 전위 레벨을 설정하는 단계;
    상기 파이프 트랜지스터에 설정된 상기 파이프 트랜지스터 동작 전압을 인가하는 단계; 및
    상기 선택된 메모리 셀들에 상기 프로그램 전압을 인가하고, 나머지 메모리 셀들에 패스 전압을 인가하여 프로그램 동작을 수행하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  17. 제 16 항에 있어서,
    상기 프로그램 동작을 수행한 후 상기 선택된 메모리 셀들과 상기 비트라인 방향으로 인접한 메모리 셀들을 새롭게 선택하고, 상기 파이프 트랜지스터 동작 전압의 전위 레벨을 설정하는 단계부터 재수행하는 반도체 메모리 장치의 동작 방법.
  18. 제 17 항에 있어서,
    상기 파이프 트랜지스터 동작 전압의 전위 레벨을 설정하는 단계는 상기 선택된 메모리 셀들이 상기 비트라인 방향으로 인접할수록 상기 파이프 트랜지스터 동작 전압의 전위 레벨이 증가하도록 설정하는 반도체 메모리 장치의 동작 방법.
  19. 제 16 항에 있어서,
    상기 프로그램 동작을 수행한 후 상기 선택된 메모리 셀들과 상기 소스 라인 방향으로 인접한 메모리 셀들을 새롭게 선택하고, 상기 파이프 트랜지스터 동작 전압의 전위 레벨을 설정하는 단계부터 재수행하는 반도체 메모리 장치의 동작 방법.
  20. 제 19 항에 있어서,
    상기 파이프 트랜지스터 동작 전압의 전위 레벨을 설정하는 단계는 상기 선택된 메모리 셀들이 상기 소스 라인 방향으로 인접할수록 상기 파이프 트랜지스터 동작 전압의 전위 레벨이 증가하도록 설정하는 반도체 메모리 장치의 동작 방법.
KR1020160037530A 2016-03-29 2016-03-29 반도체 메모리 장치 및 이의 동작 방법 KR102468995B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160037530A KR102468995B1 (ko) 2016-03-29 2016-03-29 반도체 메모리 장치 및 이의 동작 방법
US15/250,841 US10020057B2 (en) 2016-03-29 2016-08-29 Semiconductor memory device and operating method thereof with a connection control transistor operation voltage adjusted
CN201610843664.3A CN107240412B (zh) 2016-03-29 2016-09-22 半导体存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160037530A KR102468995B1 (ko) 2016-03-29 2016-03-29 반도체 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170111653A true KR20170111653A (ko) 2017-10-12
KR102468995B1 KR102468995B1 (ko) 2022-11-22

Family

ID=59958953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037530A KR102468995B1 (ko) 2016-03-29 2016-03-29 반도체 메모리 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US10020057B2 (ko)
KR (1) KR102468995B1 (ko)
CN (1) CN107240412B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121529B2 (en) 2016-09-22 2018-11-06 SK Hynix Inc. Semiconductor memory device for applying different bias voltages and operating method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102400098B1 (ko) 2017-01-25 2022-05-23 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 프로그램 방법
US10325657B2 (en) * 2017-01-25 2019-06-18 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of programming the same
KR20190041071A (ko) * 2017-10-12 2019-04-22 에스케이하이닉스 주식회사 메모리 칩, 이를 포함하는 패키지 장치 및 이의 동작 방법
US10366983B2 (en) 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
US10340267B1 (en) * 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
KR20210074028A (ko) * 2019-12-11 2021-06-21 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
CN112700811A (zh) * 2021-01-07 2021-04-23 长江存储科技有限责任公司 3d存储器件的编程方法
CN112820330A (zh) * 2021-01-25 2021-05-18 长江存储科技有限责任公司 3d存储器件的编程方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632330B1 (ko) * 2003-10-10 2006-10-11 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
US20070047314A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Programming method for NAND EEPROM
KR20120069110A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US20140244909A1 (en) * 2013-02-27 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor memory device
KR20150093019A (ko) * 2014-02-06 2015-08-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866460B2 (ja) * 1998-11-26 2007-01-10 株式会社東芝 不揮発性半導体記憶装置
JP2007193854A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 半導体記憶装置
JP2011159364A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の駆動方法
JP5502629B2 (ja) * 2010-07-12 2014-05-28 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR101177215B1 (ko) * 2010-10-26 2012-08-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2013004128A (ja) * 2011-06-14 2013-01-07 Toshiba Corp 不揮発性半導体記憶装置
KR102075673B1 (ko) * 2012-08-29 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2014063551A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体記憶装置
KR20150063848A (ko) 2013-12-02 2015-06-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632330B1 (ko) * 2003-10-10 2006-10-11 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
US20070047314A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Programming method for NAND EEPROM
KR20120069110A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US20140244909A1 (en) * 2013-02-27 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor memory device
KR20150093019A (ko) * 2014-02-06 2015-08-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121529B2 (en) 2016-09-22 2018-11-06 SK Hynix Inc. Semiconductor memory device for applying different bias voltages and operating method thereof
US10388358B2 (en) 2016-09-22 2019-08-20 SK Hynix Inc. Semiconductor memory device and operating method thereof
US10790006B2 (en) 2016-09-22 2020-09-29 SK Hynix Inc. Semiconductor memory device and operating method thereof

Also Published As

Publication number Publication date
CN107240412A (zh) 2017-10-10
KR102468995B1 (ko) 2022-11-22
US10020057B2 (en) 2018-07-10
CN107240412B (zh) 2021-01-26
US20170287560A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN106057237B (zh) 半导体存储器件及其操作方法
US10296226B2 (en) Control logic, semiconductor memory device, and operating method
US9899093B2 (en) Semiconductor memory device having memory strings coupled to bit lines and operating method thereof
KR102468995B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9761313B2 (en) Non-volatile semiconductor memory device with multiple pass voltage and improved verification and programming operating method thereof
KR102618289B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102468994B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102469684B1 (ko) 반도체 메모리 장치의 프로그램 방법
KR102669409B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20160136675A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20150093019A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR102533197B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US10770151B2 (en) Semiconductor memory device and operating method thereof
US9607711B1 (en) Semiconductor memory device and operating method thereof
KR20170111081A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20180013127A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9620221B1 (en) Semiconductor memory device and operating method thereof
KR20150063848A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9530467B1 (en) Semiconductor memory device and operating method thereof
KR20180027035A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20200381064A1 (en) Semiconductor memory device, memory system including controller, and method of operating controller
KR20160114905A (ko) 반도체 메모리 장치
KR20170033676A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20210099936A (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant