KR101327712B1 - 도전성 페이스트 및 그것을 이용한 다층 프린트 배선판 - Google Patents

도전성 페이스트 및 그것을 이용한 다층 프린트 배선판 Download PDF

Info

Publication number
KR101327712B1
KR101327712B1 KR1020077030087A KR20077030087A KR101327712B1 KR 101327712 B1 KR101327712 B1 KR 101327712B1 KR 1020077030087 A KR1020077030087 A KR 1020077030087A KR 20077030087 A KR20077030087 A KR 20077030087A KR 101327712 B1 KR101327712 B1 KR 101327712B1
Authority
KR
South Korea
Prior art keywords
conductive paste
wiring board
silver
conductive filler
multilayer printed
Prior art date
Application number
KR1020077030087A
Other languages
English (en)
Other versions
KR20080015124A (ko
Inventor
요시오 오카
히토시 타키이
노리키 하야시
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20080015124A publication Critical patent/KR20080015124A/ko
Application granted granted Critical
Publication of KR101327712B1 publication Critical patent/KR101327712B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0245—Flakes, flat particles or lamellar particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y10T428/24339—Keyed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Conductive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은, 99% 누적입도경(粒度徑)이 25μm이하인 평판형상 도전성 필러 및 바인더 수지를 필수성분으로 하는 도전성 페이스트로서, 상기 평판형상 도전성 필러가, 표면에 은과 동과의 합금층을 구비하고 있는 금속분말인 것을 특징으로 하는 도전성 페이스트를 제공하는 동시에, 본 발명의 도전성 페이스트는, 가열, 가압에서의 접속시에 접속대상인 동박회로의 일부와 융착함으로써, 도전성 및 비아 홀에의 충전성이 우수하며, 접속신뢰성이 높은 층간접속성이 우수한 다층 프린트배선판을 제공하는 것을 특징으로 한다.

Description

도전성 페이스트 및 그것을 이용한 다층 프린트 배선판{CONDUCTIVE PASTE AND MULTILAYER PRINTED WIRING BOARD USING THE SAME}
본 발명은, 도전성이 우수하며, 다층 프린트 배선판의 비아 홀 충전용이나 범프형성, 회로형성 등에 사용되는 도전성 페이스트, 및 그것을 이용한 다층 프린트 배선판에 관한 것이다.
다층 프린트 배선판은, 부품의 고밀도의 실장을 가능하게 하며, 부품간을 최단거리로 접속(전기적으로 도통하는 것을 의미한다. 이하 단순히 접속이라고 함)할 수 있는 기술로 공지되어 있다. IVH(Interstitial Via Hole)는, 보다 고밀도의 실장이 요구되는 다층 프린트 배선판의 제조에 적용되는 기술로서, 인접층간에 관통된 구멍(비아 홀)에 도전성 재료를 충전해서, 인접층끼리를 접속하는 것을 특징으로 한다. IVH에 의하면, 필요한 부분에만 층간접속을 형성할 수 있고, 비아 홀 위에도 부품을 탑재할 수 있으므로, 자유도가 높은 고밀도 배선을 가능하게 한다.
예를 들면, 후지쿠라 기술자료(Fujikura Technical Review) 제 107호, 37-41페이지(2004년 10월 발표)에는, 편면 동박 폴리이미드기판을 IVH에 의해 적층해서 제조한 다층 프린트 배선판이 기재되어 있다. 도 4는, 이 다층 프린트 배선판의 제조공정을 도시한 공정도이다.
우선, 편면 동박 폴리이미드기판(CCL: 도 4a)의 동박면을 에칭해서 회로를 형성한다(도 4b). 이것에 접착제 시트(23)를 적층한 후(도 4c), 레이저조사에 의해 천공(穿孔)가공을 실시하여, 비아 홀을 형성한다(도 4d). 이 비아 홀에 스크린인쇄법을 이용해서 도전성 페이스트를 충전한 후, 동일한 방법에 의해 제조된 기판(26') 및 회로 형성한 편면 동박기판(27)을 위치맞춤을 하면서 적층하고, 일괄하여 가열, 가압해서 층간 접착을 함으로써 다층 프린트 배선판을 얻을 수 있다.
이와 같은 비아 홀 충전용 도전성 페이스트로서는, 금속분말 등의 도전성 필러를 수지 바인더 내에 분산시킨 것이 널리 사용되고 있다. 예를 들면, 특허문헌 1에는, 다른 평균입경을 가지는 복수의 도전성 분말을 액상 에폭시 수지에 분산시킨 비아 홀 충전용 도체 페이스트 조성물이 개시되어 있다. 다른 평균입경을 가지는 복수의 도전성 분말을 혼합함으로써, 비아 홀 내의 도전성 분말의 충전량을 높일 수 있으며, 그 결과 접속신뢰성이 향상된다고 기재되어 있다.
[특허문헌 1]
일본국 특개2003-92024호 공보
[비특허문헌 1]
후지쿠라 기술자료 제 107호, 37-41페이지(2004년 10월 발표)
상기와 같은 다층 프린트 배선판에 있어서, 가일층의 소형화 고밀도화를 실행하고자 하면, 비아 홀을 소경화할 필요가 있다. 그러나, 비아 홀이 소경화되면, 비아 홀에의 도전성 페이스트의 충전성이 악화하여, 접속신뢰성이 저하된다고 하는 문제가 발생한다. 이것은, 비아 홀이 소경화되면, 도전성 페이스트 중의 도전성 필러의 크기를 무시할 수 없게 되며, 국소적으로 도전성 필러의 유동성이 저하되기 때문에, 보이드가 잔존하기 쉬워지기 때문이다.
이것을 해결하기 위해서는, 도전성 필러의 입경을 작게 하는 것을 고려할 수 있다. 그러나, 일반적으로, 도전성 필러의 입경을 작게 하면 도전성 페이스트 자체의 도전성은 저하되는 경향이 있다. 도전성 필러의 입경이 작아지면, 도전성 필러 상호간의 접촉저항이 커지기 때문이다.
또, 비특허문헌 1에서는, 도전성 페이스트 중에 비교적 큰 도전성 필러를 사용하여, 이 도전성 필러를 비아 홀 바닥부의 동박에 침투해서 접촉시킴으로써 접속저항을 저하하는 방법이 제안되어 있다. 그러나, 도전성 필러를 동박에 침투시키기 위해서는, 도전성 페이스트 중의 바인더 수지의 비율을 저하할 필요가 있으며, 동박과 도전성 페이스트 간의 밀착력이 뒤떨어진다고 하는 문제가 있다. 또 동박에 침투시키는 정도의 크기인 도전성 필러를 사용할 필요가 있기 때문에, 비아 홀 직경이 작으면 도전성 페이스트의 충전성이 악화한다고 하는 문제가 있다.
본 발명은 상기 문제를 해결하는 것이며, 작은 비아 홀 직경에 있어서도 도전성과 비아 홀 충전성을 만족시킬 수 있는, 접속신뢰성이 높은 도전성 페이스트, 및 그것을 이용한 다층 프린트 배선판을 제공하는 것을 목적으로 한다.
본 발명은, 99% 누적입도경(粒度徑)이 25μm이하인 평판형상 도전성 필러 및 바인더 수지를 필수성분으로 하는 도전성 페이스트로서, 상기 평판형상 도전성 필러가, 표면에 은과 동과의 합금층을 구비하고 있는 금속분말인 것을 특징으로 한다.
본원 제 1의 발명에 의하면, 99% 누적입도경이 25μm이하인 평판형상 도전성 필러를 사용함으로써, 작은 비아 홀 직경에 있어서도 비아 홀에의 충전성을 향상시킬 수 있는 동시에, 도전성 페이스트 중의 도전성 필러의 충전밀도를 향상시킬 수 있어서, 도전성이 양호한 도전성 페이스트를 얻을 수 있다. 또 평판형상 도전성 필러의 표면에 있는 은과 동과의 합금층은, 가열, 가압에서의 접속시에 접속대상인 동박회로의 일부와 융착한다. 이런 연유로 접속저항이 낮은 비아 홀 접속이 실현 가능하게 된다.
본원 제 2의 발명은, 본원 제 1의 발명의 도전성 페이스트로서, 99% 누적입도경이 15μm이하인 평판형상 도전성 필러인 것을 특징으로 한다.
99% 누적입도경이 15μm이하인 평판형상 도전성 필러를 사용함으로써, 작은 비아 홀 직경에 있어서도 비아 홀에의 충전성을 보다 향상시킬 수 있는 동시에, 도전성 페이스트 중의 도전성 필러의 충전밀도를 한층더 향상시킬 수 있어서, 도전성이 양호한 도전성 페이스트를 얻을 수 있다. 또 평판형상 도전성 필러의 표면에 있는 은과 동과의 합금층은, 가열, 가압에서의 접속시에 접속대상인 동박회로의 일부와 융착한다. 이런 연유로 접속저항이 더욱더 낮은 비아 홀 접속이 실현 가능하게 된다.
본원 제 3의 발명은, 본원 제 1 또는 제 2의 발명의 도전성 페이스트로서, 상기 금속분말이 은 코팅 동분말인 것을 특징으로 한다.
본원 제 3의 발명에 의하면, 도전성 필러로서 도전성이 높은 은 코팅 동을 사용하기 때문에, 한층더 도전성을 향상시킬 수 있다.
본원 제 4의 발명은, 본원 제 1 내지 제 3의 발명의 도전성 페이스트로서, 99% 누적입도경이 15μm이하인 평판형상 도전성 필러의 배합비율이, 도전성 필러 전체의 20중량% ~ 80중량%인 것을 특징으로 한다.
99% 누적입도경이 15μm이하인 평판형상 도전성 필러를 상기한 배합비율로 함으로써, 비아 홀에의 충전성이 우수한 도전성 페이스트를 얻을 수 있다.
본원 제 5의 발명은, 본원 제 4의 발명의 도전성 페이스트로서, 도전성 필러로서, 또한 99% 누적입도경이 15μm이하인 구형상 도전성 필러를 필수성분으로 하는 것을 특징으로 한다.
본원 제 5의 발명의 구성에 의하면, 평판형상 필러와 구형상 필러를 조합함으로써, 도전성 페이스트 중의 도전성 필러의 충전율을 상승시킬 수 있으며, 또한 비아 홀에의 충전시 기포의 제거가 용이해져서, 도전성을 향상시킬 수 있다.
본원 제 6의 발명은, 본원 제 1 내지 제 5의 발명의 도전성 페이스트로서, 용도가 다층 프린트 배선판의 비아 홀 충전용인 것을 특징으로 한다.
본원 제 7의 발명은, 본원 제 1 내지 제 6의 발명의 도전성 페이스트가 비아 홀 내에 충전되어 있는 비아 홀층간 접속부위를 가지는 다층 프린트 배선판인 것을 특징으로 한다. 본원 제 1 내지 제 6의 발명의 도전성 페이스트는, 비아 홀에의 충전성 및 도전성이 우수하여, 비아 홀층간 접속부위를 가지는 다층 프린트 배선판을 제공할 수 있다.
또한 본원 제 8의 발명은, 본원 제 7의 발명의 다층 프린트 배선판으로서, 도전성 페이스트 중의 평판형상 필러의 일부가 도전층 회로의 일부와 융착되어 있는 것을 특징으로 하는 다층 프린트 배선판이다. 평판형상 필러의 일부가 도전층 회로의 일부와 융착됨으로써, 도전성 페이스트와 도전층 회로와의 접속저항이 저하되어서, 접속신뢰성이 높은 다층 프린트 배선판을 제공할 수 있다.
<발명의 효과>
본 발명은, 도전성 및 비아 홀에의 충전성이 우수하며, 접속신뢰성이 높은 도전성 페이스트, 및 그것을 이용한 다층 프린트 배선판을 제공한다.
도 1은 본 발명의 제조방법의 일례의, 한 공정을 도시한 공정도;
도 2는 본 발명의 제조방법의 일례의, 한 공정을 도시한 공정도;
도 3은 본 발명의 제조방법의 일례의, 한 공정을 도시한 공정도;
도 4는 종래의 다층 프린트 배선판의 제조방법의 공정을 도시한 공정도;
도 5는 실시예 2의 도전성 페이스트에 의해 제작된 비아부분의 단면도;
도 6은 비교예 1의 도전성 페이스트에 의해 제작된 비아부분의 단면도.
<도면의 주요부분에 대한 부호의 설명>
1: 폴리이미드 수지 시트 2, 13, 21: 동박층
3, 22: 동박적층판 4: 이형층
5, 24: 비아 홀 6: 도전물충전부
7: 범프 20: 수지필름
25: 도전 페이스트 27: 동박적층판
26, A, A1, A2: 편면 배선판 기재 23, B, B1, B2: 접착제 시트층
C, C': 양면 배선판 기재 15, 16, 28: 다층 프린트 배선판
이하에, 본 발명을 상세히 설명한다.
본 발명에 이용하는 99% 누적입도경이 25μm 이하인 평판형상 도전성 필러로서는, 금속단체, 합금 및 복합금속 등의 금속분말이 바람직하게 사용될 수 있다. 금속종류는 백금, 금, 은, 동, 팔라듐 등이 예시되지만, 그 중에서도 특히 은분말이나 은 코팅 동분말을 사용하면 우수한 도전성을 나타내므로 바람직하다. 또한, 평판형상과는 입자의 최대길이(L)와 두께(D)의 비(L/D)가 3이상인 것을 의미하는 것으로 한다.
그리고, 평판형상 도전성 필러의 표면에는, 은과 동과의 합금층을 구비하고 있는 것이 필요하다. 비아 홀 내에 충전된 도전성 페이스트를 포함한 기판을, 가열ㆍ가압에 의해서 층간 접속할 경우에, 평판형상 도전성 필러의 표면에 있는 은과 동과의 합금층은, 접속대상인 동박회로의 일부와 융착한다. 이와 같은 표면에 은과 동과의 합금층을 구비하고 있는 도전성 필러는, 예를 들면, 표면에 동(銅)층을 가지는 금속분말의 표면에 또한 은(銀)층을 형성한 후, 습식환원분위기 속에서 가열함으로써 얻을 수 있다.
평판형상 도전성 필러의 99% 누적입도경은 25μm이하로 하는 것이 필요하다. 99% 누적입도경을 25μm이하로 함으로써, 작은 비아 홀 직경에 있어서도 비아 홀에의 충전성을 향상시킬 수 있는 동시에, 도전성 페이스트 중의 도전성 필러의 충전밀도를 향상시킬 수 있어서, 도전성이 높은 도전성 페이스트를 얻을 수 있다. 99% 누적입도경의 보다 바람직한 범위는, 15μm이하이며, 한층더 바람직하게는, 5μm ~ 12μm이다.
여기서, 99% 누적입도경은, 입도분포측정에 있어서 누적치가 99%가 되는 입자직경이며, 레이저 도플러법을 응용한 입도분포측정장치〔닛키소(주)(NIKKISO CO., LTD.) 제품의 나노트랙(Nanotrac)(등록상표) 입도분포측정장치 UPA-EX150〕 등에 의해 측정할 수 있다.
또한, 이 평판형상 도전성 필러의 평균입경이 1μm ~ 4μm이면 바람직하다. 99% 누적입도경의 규정뿐만이 아니라, 평균입경을 이 범위로 규정함으로써, 한층더 도전성이 높은 도전성 페이스트를 얻는 것이 가능하게 된다. 평균입경은, 99% 누적입도경과 마찬가지로 입도분포측정에 의해 구할 수 있으며, 누적치가 50%가 되는 입자직경을 평균입경으로 한다.
본 발명의 도전성 페이스트에 사용하는 도전성 필러로서는, 상기의 99% 누적입도경이 15μm이하인 도전성 필러 이외에, 임의의 도전성 필러를 조합할 수 있다. 이런 경우, 상기의 99% 누적입도경이 15μm이하인 도전성 필러의 배합비율을 20중량% ~ 80중량%로 하면 비아 홀에의 충전성과 도전성을 양립시킬 수 있어서, 바람직하다. 20%이하이면 작은 비아 홀에의 충전밀도가 저하된다고 하는 면에서 문제가 있으며, 또 80%이상이라고 하면 페이스트 충전시에 포함한 기포의 제거가 곤란해져서, 신뢰성이 저하된다고 하는 면에서 문제로 되기 때문이다.
상기의 99% 누적입도경이 15μm이하인 도전성 필러와 조합해서 사용하는 도 전성 필러로서, 99% 누적입도경이 15μm이하인 구형상 필러를 사용하면, 보다 바람직하다. 평판형상 필러와 구형상 필러를 조합함으로써, 도전성 페이스트 중의 도전성 필러의 충전율을 상승시킬 수 있으며, 도전성을 향상시킬 수 있기 때문이다. 이 구형상 도전성 필러로서는, 평판형상 필러와 마찬가지로, 금속단체, 합금 및 복합금속 등의 금속분말을 바람직하게 사용할 수 있다. 또 표면에 은과 동과의 합금층이 형성되어 있으면 보다 바람직하다.
또한, 여기서 설명하는 구형상 도전성 필러에는, 완전한 구형상은 아닌 것이나, 표면에 약간의 요철이 있는 것, 및 단면이 타원형상인 것도 포함하는 것으로 한다. 구형상 도전성 필러의 평균입경은 특별히 한정되지 않지만, 1Oμm이하인 것을 바람직하게 사용할 수 있다. 또한, 본 발명의 취지를 손상시키지 않는 범위에 있어서, 상기의 평판형상 도전성 필러 또는 구형상 도전성 필러 이외의 도전성 필러, 예를 들면 1㎚ ~ 1OO㎚정도의 은입자 등을 첨가해서 사용할 수도 있다.
이 경우에 있어서, 상기 평판형상 도전성 필러와 상기 구형상 도전성 필러와의 혼합비율을 1 : 4 ~ 4 : 1로 하면, 특히 도전성이 우수하여, 바람직하다. 혼합비율이 이 범위 내라면, 상기 입자의 조합효과를 잘 발휘할 수 있기 때문이다.
본 발명에 이용하는 바인더 수지로서, 에폭시 수지, 페놀 수지, 폴리에스테르 수지, 폴리우레탄 수지, 아크릴 수지, 멜라민 수지, 폴리이미드 수지, 폴리아미드이미드 수지 등을 사용할 수 있다. 도전성 페이스트의 내열성을 고려하면 열경화성 수지를 사용하는 것이 바람직하며, 특히 에폭시 수지를 사용하는 것이 바람직하다. 에폭시 수지의 종류는 특별히 한정되지 않지만, 비스페놀 A, F, S, AD 등을 골 격으로 하는 비스페놀형 에폭시 수지 등 외에, 나프탈렌형 에폭시 수지, 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 다이사이클로펜타다이엔형 에폭시 수지 등이 예시된다. 또 고분자량 에폭시 수지인 페녹시 수지를 이용할 수도 있다.
바인더 수지로서 에폭시 수지를 사용하는 경우, 추가로 경화제를 첨가해서 에폭시 수지를 경화 가교하는 것이 바람직하다. 이와 같은 경화제로서는, 이미다졸계, 히드라지드계, 3불화붕소-아민착체, 아민이미드, 폴리아민계, 제 3급 아민, 알킬요소계 등의 아민계, 다이시안다이아미드 등, 및 이들의 변성물이 예시되며, 보존안정성의 면에서 잠재성 경화제가 바람직하다.
본 발명의 도전성 페이스트에는, 본 발명의 취지를 손상시키지 않는 범위에서, 상기의 필수성분에 첨가해서, 경화촉진제, 실란 커플링제, 난연화제, 증점제, 틱소트로픽제, 레벨링제 등의 첨가제를 함유해도 된다. 또 바인더 수지를 용해하기 위한 용제로서, 에스테르계, 에테르계, 케톤계, 에테르에스테르계, 알코올계, 탄화수소계, 아민계 등의 유기용제를 사용한다. 도전성 페이스트는 스크린인쇄 등의 방법에 의해 비아 홀에 충전되기 때문에, 인쇄성이 우수한 고비등점 용제가 바람직하며, 구체적으로는 카비톨 아세테이트, 부틸 카비톨 아세테이트 등이 특히 바람직하다. 또 이들의 용제를 다수종류 조합해서 사용하는 것도 가능하다. 이들의 재료를 3개 롤, 회전교반탈포기 등에 의해 혼합, 분산해서 균일한 상태로 하고, 도전성 페이스트를 제작한다.
또, 본 발명의 도전성 페이스트는, E형 회전점토계에 의해, 25℃에서 로터 No.7을 이용해서 측정한 회전수 0.5rpm에 있어서의 점도(η0.5)와, 회전수 2.5rpm에 있어서의 점도(η2.5)와의 비가, (η0.5 /η2.5) = 0.7 ~ 2.0의 범위 내에 있으면 바람직하다. 상기 점도의 비를 이 범위 내로 조정함으로써, 도전성 페이스트의 비아 홀 내에의 충전성이 상승하며, 결과적으로 신뢰성이 높은 다층 프린트 배선판을 얻을 수 있기 때문이다.
본 발명의 도전성 페이스트는, 다층 프린트 배선판의 비아 홀 충전용으로서 사용할 수 있고, 비아 홀층간 접속부위를 가지는 다층 프린트 배선판으로서, 비아 홀 내에 상기 도전성 페이스트가 충전되어 있으며, 도전성 페이스트 중의 평판형상 필러의 일부가 도전층 회로의 일부와 융착되어 있는 것을 특징으로 하는 다층 프린트 배선판을 제공한다. 이하, 본 발명의 도전성 페이스트를 이용한 다층 프린트 배선판의 제조방법에 대해서 설명한다. 또한 제조방법은 이 형태에 한정되는 것은 아니며, 다른 형태로의 변경도 가능하다.
도 1은, 다층 프린트 배선판의 형성에 이용되는 편면 배선판 기재(基材)의 일례의 제조공정을 도시한 공정도이다. 폴리에스테르 수지, 폴리이미드 수지 등의 절연성 수지(1)의 편면에, 동박층(2)을 형성한 편면 동박적층판(3)(CCL, 도 1a)을 사용하고, 동박층(2)을 마스킹해서 습식 에칭을 하고, 동박층(2)에 회로패턴을 형성한다(도 1b).
다음에, 절연성 수지필름의, 동박층(2)이 형성되어 있는 면과는 반대의 면에, 폴리에스테르 수지필름 등의 이형층(離型層)(4)을 첨부하고(도 1c), 그 후, 레 이저가공 등의 방법에 의해 절연성 수지층에 구멍을 내고, 비아 홀(5)(막힌 구멍, 블라인드 비아(blind via))을, 소정위치에 형성한다(도 1d).
레이저가공에는, UV-YAG 레이저 등의 레이저를 이용할 수 있으며, 또 레이저가공 이외의 방법에 의해 비아 홀을 형성하는 것도 가능하다. 또 비아 홀의 직경은 30μm ~ 200μm정도이다.
다음에, 비아 홀(5) 내에 잔존하고 있는 천공에 의한 수지나 동박의 산화물 등의 스미어(smear)를 제거하는 디스미어처리(de-smearing)를 실시해서 비아 홀(5) 내를 청소한 후, 도전성 페이스트를, 스크린인쇄에서 사용하는 스퀴지(squeegee)를 사용하여, 이형층(4)의 면쪽으로부터 스퀴징(squeezing)에 의해 비아 홀(5) 내에 구멍을 메워 충전하고, 도전물충전부(6)를 형성한다(도 1e). 그 후, 이형층(4)을 제거함으로써, 돌기부를 가지는 도전물의 범프(7)를 형성하고(도 1f), 편면 배선판 기재(A)를 얻는다. 또한, 상기와 같은 이형층(4)의 첩부를 실행하지 않아도, 비아 홀(5) 내에 구멍을 메워 충전한 후, 건조, 범프 인쇄, 건조를 실행함으로써, 범프(7)를 형성할 수도 있다.
도 2는, 상기와 같이 해서 얻어진 편면 배선판 기재(A)를, 접착제 시트층(B) 및 양면 배선판 기재(C)와 함께 적층하여, 본 발명의 다층 프린트 배선판을 제조하는 공정을 도시한 공정도이다. 우선, 편면 배선판 기재(A)의 범프(7)(비아 홀), 접착제 시트층(B)의 관통구멍(12) 및 양면 배선판 기재(C)의 회로를 형성한 동박층(13)(동(銅)의 랜드(lands))이, 각 위치에서 직렬로 되도록, 위치결정을 위한 구멍에 위치결정핀을 통과시켜서 중첩하고, 접착제가 완전히 경화되지 않는 온도범위 내에서 임시 첩부를 실시한다(도 2a). 위치결정을 위한 구멍(도시되어 있지 않음)은, 적층 전에, 레이저가공 등에 의해, 편면 배선판 기재(A), 접착제 시트층(B) 및 양면 배선판 기재(C)에 의해 개방된다.
이후, 진공프레스기 혹은 진공프레스기에 준하는 기계에 의해, 160 ~ 260℃, 5 ~ 40kg/㎠에서, 가열, 가압한다. 접착제 시트층(B)의 관통구멍(12)은, 범프(7)의 직경(비아 홀 직경)보다 크기 때문에, 프레스 초기에는, 접착제 시트(11)와 범프(7)와는 접촉하지 않지만, 가열에 의해 접착제 시트(11), 범프(7)를 형성하는 도전물 모두 유동해서, 접착제 시트(11)와 범프(7)가 접촉하게 되며, 본 발명의 다층 프린트 배선판(15)이 형성된다(도 2b). 가열 종료 후에는 냉각하면서 가압은 계속되기 때문에, 휨 등은 거의 발생하지 않는다.
이 가열, 가압 공정에 있어서, 비아 홀 내에 충전된 도전성 페이스트는 압축되며, 도전성 페이스트 중의 평판형상 도전성 필러 표면에 있는 은과 동과의 합금층이 비아 홀 바닥부의 동박층(2), 및 양면 배선 기재(C)에 형성된 동박층(13)의 일부와 융착한다. 이것에 의해, 동박층과 도전성 페이스트와의 밀착력은 강고해져서, 접속저항이 낮으며, 또한 신뢰성이 높은 비아 홀 접속을 얻을 수 있다.
또 도 2의 예는, 1층의 편면 배선판 기재와 다른 배선판 기재를 접착제 시트층을 이용하여 접합해서 본 발명의 다층 프린트 배선판을 제조하는 예이지만, 본 발명의 다층 프린트 배선판의 제조방법은, 2층이상인 편면 배선판 기재를 이용하는 경우에도 적용할 수 있다. 도 3은, 2층의 편면 배선판 기재를 이용하여, 본 발명의 다층 프린트 배선판을 제조하는 공정을 도시한 공정도이다.
편면 배선판 기재(A)와 동일하게 해서 제조된 편면 배선판 기재(A1, A2), 접착제 시트층(B)과 동일하게 해서 제조된 접착제 시트층(B1, B2), 및 양면 배선판 기재(C)와 동일하게 해서 제조된 양면 배선판 기재(C')를 도 3a에 도시한 바와 같이 적층하고, 상기 도 2의 예의 경우와 동일하게 해서, 진공프레스기 혹은 진공프레스기에 준하는 기계에 의해, 일괄해서 가압, 가열함으로써, 본 발명의 다층 프린트 배선판(16)이 형성된다(도 3b).
실시예
다음에 발명을 실시예, 비교예에 의거해서 설명한다. 단 본 발명의 범위는 실시예에만 한정되는 것은 아니다.
(도전성 페이스트의 제작)
실시예 1
분자량 55000의 비스페놀 A형 수지[재팬 에폭시 레진(주)(Japan Epoxy Resin Co.,Ltd.) 제품, 에피코트(EPIKOTE)(등록상표) 1256] 50중량부를 부틸카비톨아세테이트 75중량부에 용해하고, 에폭시 당량 380g/eq의 고무(NBR)변성 에폭시 수지[(주)아사히 덴카 코교(주) 제품, EPR4030] 50중량부에, 99% 누적입도경이 5.5μm, 평균입경이 1.7μm이며, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를, 도전성 필러로서, 도전성 페이스트의 고형분 중의 도전성 필러의 비율이 55체적%가 되도록 첨가하고, 또한 용제로서 부틸카비톨아세테이트를 첨가해서, 3개 롤로 혼합하였다. 또한 이미다졸계의 잠재성 경화제[아사히 카세이 에폭시(주)(Asahi Kasei Chemical Corporation) 제품, 노바큐어(Novacure)(등록상표) HX- 3941HP]를 17중량부 혼합해서 도전성 페이스트를 제작하였다.
실시예 2
고무변성 에폭시 수지 대신에, 에폭시 당량 160 ~ 170g/eq의 비스페놀 F형 에폭시 수지[재팬 에폭시 레진(주) 제품, 에피코트(등록상표) 806] 50중량부를 이용한 것 이외는 실시예 1과 동일하게 해서, 도전성 페이스트를 제작하였다.
실시예 3
고무변성 에폭시 수지 대신에, 에폭시 당량 152g/eq의 2관능 나프탈렌형 에폭시 수지[다이닛폰잉크 카가쿠(주)(Dainippon Ink and Chemicals) 제품, HP4032] 50중량부를 이용한 것 이외는 실시예 1과 동일하게 해서, 도전성 페이스트를 제작하였다.
실시예 4
도전성 필러로서, 99% 누적입도경이 13μm, 평균입경이 4.4μm이며, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를 이용한 것 이외는 실시예 2와 동일하게 해서, 도전성 페이스트를 제작하였다.
실시예 5
도전성 필러로서, 99% 누적입도경이 3.6μm, 평균입경이 1.4μm이며, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를 이용한 것 이외는 실시예 2와 동일하게 해서, 도전성 페이스트를 제작하였다.
실시예 6
도전성 필러로서, 99% 누적입도경이 1.0μm, 평균입경이 0.4μm이며, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를 이용한 것 이외는 실시예 2와 동일하게 해서 도전성 페이스트를 제작하였다.
실시예 7
도전성 필러로서, 99% 누적입도경이 4.6μm, 평균입경이 1.7μm이며, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를 50중량부와, 99% 누적 입도계가 18μm, 평균입경이 2.9μm인 평판형상의 은 필러 50중량부의 2종류를 이용한 것 이외는 실시예 2와 동일하게 해서, 도전성 페이스트를 제작하였다.
실시예 8
도전성 필러로서, 99% 누적입도경이 5.5μm, 평균입경이 1.7μm이며, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를 30중량부와, 99% 누적 입도계가 10μm, 평균입경이 7.8μm인 구형상의 은 필러 70중량부의 2종류를 이용한 것 이외는 실시예 2와 동일하게 해서, 도전성 페이스트를 제작하였다.
실시예 9
도전성 필러로서, 99% 누적입도경이 4.6μm, 평균입경이 1.7μm이며, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를 70중량부와, 99% 누적 입도계가 10μm, 평균입경이 7.8μm인 구형상의 은 필러 30중량부의 2종류를 이용한 것 이외는 실시예 2와 동일하게 해서, 도전성 페이스트를 제작하였다.
실시예 10
도전성 필러로서, 99% 누적입도경이 19μm, 평균입경이 5.5μm인, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를, 이용한 것 이외는 실시예 2와 동일하게 해서, 도전성 페이스트를 제작하였다.
비교예 1
도전성 필러로서, 99% 누적입도경이 18μm, 평균입경이 2.9μm인 평판형상의 은 필러를 이용한 것 이외는 실시예 1과 동일하게 해서, 도전성 페이스트를 제작하였다
비교예 2
도전성 필러로서, 99% 누적입도경이 6.0μm, 평균입경이 1.5μm인, 평판형상의 은 필러를, 도전성 필러로서 이용한 것 이외에는, 실시예 1과 동일하게 해서, 도전성 페이스트를 제작하였다.
비교예 3
도전성 필러로서, 99% 누적입도경이 35μm, 평균입경이 12μm인, 표면에 은과 동의 합금층을 가지는 평판형상의 은 코팅 동 필러를 이용한 것 이외는 실시예 1과 동일하게 해서, 도전성 페이스트를 제작하였다.
(점도측정)
실시예 1 ~ 9, 비교예 1에서 제작한 도전성 페이스트에 대해서, 회전수 0.5rpm에 있어서의 점도 및 회전수 2.5rpm에 있어서의 점도를 측정하였다. 또한 점도측정은, E형 회전점도계(토키 산쿄(주)(Toki Sangyo Co.,Ltd.) 제품, TV-20형 점도계, 콘 플레이트(corn-plate) 타입(TVE-20H)에 의해, 로터 No.7을 이용해서 상온(常溫)(25℃)에서 측정하였다.
(층간 접속기판의 제작)
에칭에 의해 회로 형성된 편면 동박적층판(폴리이미드 두께 25μm, 동박 두께 18μm)의 폴리이미드쪽으로부터 UV-YAG 레이저의 조사를 실행하여, 톱(top)직경 85μm의 비아 홀을 8개 형성한 후, 습식 디스미어에 의해 비아 홀 내를 청소하였다. 다음에 비아 홀 내에, 각 도전성 페이스트를 스크린인쇄에 의해 충전하고, 또한 비아 홀 위에 점도가 다른 도전성 페이스트의 인쇄(범프 인쇄)를 실시해서 도전성 범프를 형성하였다.
다음에, 비아 홀에 상당하는 부분에 관통구멍을 형성한 두께 25μm의 에폭시 수지계 접착제 시트 및 회로 형성된 양면 배선판(폴리이미드 두께 25μm, 동박 두께 12μm)를 중첩하고, 진공프레스에 의해 접착해서 8개의 비아 홀이 데이지 체인(daisy-chain)구조로 접속된 다층 프린트 배선판을 제작하였다. 또한, 프레스 조건은 온도 200℃, 압력 1.3MPa이다.
(접속저항의 평가)
얻어진 다층 프린트 배선판에 대해서, 접속저항을 측정하였다. 측정은 데이지 체인의 양쪽 단부에서, 4단자법에 의해, 저항을 측정함으로써 실시하였다. 또한, 저항치는, 8개의 비아 홀 내에 충전된 도전성 페이스트의 저항, 도전층(회로)의 저항, 및 도전성 페이스트과 도전층의 접촉저항의 합계라고 사료된다.
(신뢰성 평가)
또한, 다층 프린트 배선판을 피크 온도 260℃의 리플로우 노(爐)에 6회 통과한 후 접속저항을 측정하고, 저항상승률을 구하였다. 이상의 결과를 표 1에 예시한다.

 점도(Psㆍs) 보이드의
유무		 접속저항(Ω)
0.5rpm 2.5rpm 초기 리플로우 이후 상승률
실시예 1 21 21 ○ 0.2105 0.2111 0%
실시예 2 20 21 ○ 0.2157 0.2162 0%
실시예 3 22 22 ○ 0.2202 0.2209 0%
실시예 4 21 20 ○ 0.2170 0.2178 0%
실시예 5 35 20 ○ 0.2207 0.2229 1%
실시예 6 33 19 ○ 0.2193 0.2219 1%
실시예 7 30 21 ○ 0.2217 0.2267 2%
실시예 8 19 21 ○ 0.2219 0.2225 0%
실시예 9 21 20 ○ 0.2123 0.2130 0%
실시예 10 36 21 ○ 0.2188 0.2254 3%
비교예 1 51 23 ○ 0.2235 0.2371 8%
비교예 2 33 20 ○ 0.2209 0.2761 25%
비교예 3 34 22 × 0.2240 0.3104 14%
표 1에서 알 수 있는 바와 같이, 99% 누적입도경이 15μm이하인 평판형상 도전성 필러로서, 표면에 은과 동과의 합금층을 구비하고 있는 은 코팅 동 필러를 사용한 실시예 1 ~ 9의 도전성 페이스트를 사용함으로써, 접속저항이 낮으며, 또한 리플로우 이후의 저항상승률이 낮아서 신뢰성이 높은 다층 프린트 배선판을 얻을 수 있는 것을 알 수 있다. 한편 99% 누적입도경이 18μm와 큰 도전성 필러를 사용한 비교예 1의 도전성 페이스트에서는, 리플로우 이후의 접속저항이 높아져 있어서 신뢰성이 악화하는 것을 알 수 있다. 경화 후의 비아 홀을 관찰하면, 실시예 1 ~ 9의 도전성 페이스트에서는 보이드가 없어서 페이스트가 충분히 비아 홀 내에 충전되어 있지만, 비교예 1의 도전성 페이스트에서는 보이드가 발생하고 있었다. 이것으로부터 비교예 1의 도전성 페이스트는 비아 홀에의 충전성이 불충분하며, 리플로우 시험한 후의 저항치가 상승했다고 사료된다.
(단면 평가)
실시예 2, 비교예 1에 의해 제작된 비아 부분의 단면사진을 도 5, 도 6에 도시한다. 도 5에 의해, 본 발명에서는, 도전성 페이스트 중의 평판형상 필러의 일부가 도전층 회로의 일부와 융착되어 있는 것을 알 수 있다.
본 발명이 되는 도전성 페이스트는 도전성이 우수하며, 다층 프린트 배선판의 비아 홀 충전용으로서 매우 적합하게 사용할 수 있다. 또 범프 형성, 회로 형성 등에도 사용할 수 있다.

Claims (8)

  1. 비아홀 층간 접속부위를 가지는 다층 프린트배선판으로서,
    99% 누적입도경(粒度徑)이 25μm이하인 평판형상 도전성 필러 및 바인더 수지를 필수성분으로 하는 도전성 페이스트로서, 상기 평판형상 도전성 필러가, 표면에 은과 동의 합금층을 구비하고 있는 금속분말인 도전성 페이스트가 상기 비아홀 내에 충전되어 있고, 상기 도전성 페이스트 중의 상기 평판형상 도전성 필러의 일부가 도전성 회로의 일부와 융착하고 있는 것을 특징으로 하는 다층 프린트 배선판.
  2. 제 1항에 있어서,
    상기 금속분말이 표면에 동층을 가지는 금속분말의 표면에 은층이 형성된 은코팅 동 분말의 상기 은층을 은과 동의 합금층으로 한 것을 특징으로 하는 다층 프린트 배선판.
  3. 제 1항 또는 제 2항에 있어서,
    상기 평판형상 도전성 필러의 배합비율이, 상기 도전성 페이스트 중의 도전성 필러 전체량의 20중량% ~ 80중량%인 것을 특징으로 하는 다층 프린트 배선판.
  4. 제 1항 또는 제 2항에 있어서,
    상기 도전성 페이스트는, 또, 99% 누적입도경이 15μm이하인 구형상 도전성 필러도 필수성분으로 하는 것을 특징으로 하는 다층 프린트 배선판.
  5. 제 1항 또는 제 2항에 기재된 다층 프린트배선판에 이용되는 것을 특징으로 하는 비아홀 충전용의 도전성 페이스트.
  6. 비아 홀층간 접속부위를 가지는 다층 프린트 배선판의 제조방법으로서,
    99% 누적입도경(粒度徑)이 25μm이하인 평판형상 도전성 필러 및 바인더 수지를 필수성분으로 하는 도전성 페이스트로서, 상기 평판형상 도전성 필러가 표면에 은과 동의 합금층을 구비하고 있는 금속분말인 도전성 페이스트를 상기 비아 홀 내에 충전하고,
    160℃ ~ 260℃, 5 ~ 40kg/㎠로 가열, 가압함으로써, 상기 도전성 페이스트 중의 상기 평판형상 도전성 필러의 일부를 도전층 회로의 일부와 융착시키는 것을 특징으로 하는 다층 프린트 배선판의 제조방법.
  7. 제 6항에 있어서,
    상기 금속분말이 표면에 동층을 가지는 금속분말의 표면에 은층이 형성된 은 코팅 동분말인 상기 은층을 은과 동의 합금층으로 한 것을 특징으로 하는 다층 프린트 배선판의 제조방법.
  8. 제 6항 또는 제 7항에 있어서,
    상기 도전성 페이스트는, 또, 99% 누적입도경이 15μm이하인 구형상 도전성 필러도 필수성분으로 하는 것을 특징으로 하는 다층 프린트 배선판의 제조방법.
KR1020077030087A 2005-05-30 2006-05-18 도전성 페이스트 및 그것을 이용한 다층 프린트 배선판 KR101327712B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00156693 2005-05-30
JP2005156693 2005-05-30
PCT/JP2006/309910 WO2006129487A1 (ja) 2005-05-30 2006-05-18 導電性ペースト及びそれを用いた多層プリント配線板

Publications (2)

Publication Number Publication Date
KR20080015124A KR20080015124A (ko) 2008-02-18
KR101327712B1 true KR101327712B1 (ko) 2013-11-11

Family

ID=37481417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030087A KR101327712B1 (ko) 2005-05-30 2006-05-18 도전성 페이스트 및 그것을 이용한 다층 프린트 배선판

Country Status (7)

Country Link
US (1) US8617688B2 (ko)
EP (1) EP1887583A4 (ko)
JP (1) JP5141249B2 (ko)
KR (1) KR101327712B1 (ko)
CN (1) CN100578685C (ko)
TW (1) TWI413474B (ko)
WO (1) WO2006129487A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049136A (ja) * 2007-08-17 2009-03-05 Fujitsu Ltd 配線基板、配線パターン形成方法および配線基板の製造方法
JP5350384B2 (ja) 2007-09-13 2013-11-27 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン 導電性組成物
WO2010000096A1 (en) * 2008-07-03 2010-01-07 National Starch And Chemical Investment Holding Coporation Silver coated flaky material filled conductive curable composition and the application in die attach
JP4763813B2 (ja) * 2009-03-03 2011-08-31 住友電気工業株式会社 多層プリント配線板およびその製造方法
JP5215458B2 (ja) * 2009-03-27 2013-06-19 株式会社日立製作所 導電性ペースト及びそれを用いた電極配線を具備する電子部品
CN102316681B (zh) * 2010-06-30 2014-04-09 富葵精密组件(深圳)有限公司 电路板及其制作方法
KR20130140618A (ko) * 2010-07-20 2013-12-24 스미토모 덴키 고교 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
KR101141385B1 (ko) 2010-08-13 2012-05-03 삼성전기주식회사 프로브 기판의 리페어 방법 및 이를 이용한 프로브 기판
KR101539913B1 (ko) * 2010-08-20 2015-07-28 미쓰비시 마테리알 가부시키가이샤 은 피복 구상 수지, 및 그 제조 방법, 그리고 은 피복 구상 수지를 함유하는 이방성 도전 접착제, 이방성 도전 필름, 및 도전 스페이서
KR20140025450A (ko) * 2011-05-18 2014-03-04 도다 고교 가부시끼가이샤 도전성 도막의 제조 방법 및 도전성 도막
KR101905881B1 (ko) * 2011-12-15 2018-10-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8986578B2 (en) * 2011-12-28 2015-03-24 King Fahd University Of Petroleum And Minerals High impact strength conductive adhesives
US20130251892A1 (en) * 2012-03-22 2013-09-26 Chien-Han Ho Method of forming a wiring pattern
JP5546074B2 (ja) * 2013-02-28 2014-07-09 株式会社日立製作所 導電性ペースト及びそれを用いた電極配線を具備する電子部品
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9565748B2 (en) * 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
US9674952B1 (en) 2013-12-30 2017-06-06 Flextronics Ap, Llc Method of making copper pillar with solder cap
CN105393650B (zh) 2014-03-28 2018-04-10 株式会社秀峰 导电布线的制造方法以及导电布线
US10672531B2 (en) * 2014-07-22 2020-06-02 Alpha Assembly Solutions Inc. Stretchable interconnects for flexible electronic surfaces
JP6357599B1 (ja) * 2017-02-24 2018-07-11 Ｄｏｗａエレクトロニクス株式会社 導電性ペースト
WO2019009146A1 (ja) * 2017-07-03 2019-01-10 Ｄｏｗａエレクトロニクス株式会社 導電性ペースト
JP6681437B2 (ja) * 2017-07-03 2020-04-15 Ｄｏｗａエレクトロニクス株式会社 導電性ペースト
DE102019220451A1 (de) * 2019-12-20 2021-06-24 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002245849A (ja) * 2001-02-13 2002-08-30 Dowa Mining Co Ltd 導電ペースト用の導電フイラーおよびその製法
JP2003105404A (ja) * 2001-09-28 2003-04-09 Mitsui Mining & Smelting Co Ltd 銀コート銅粉の製造方法、その製造方法で得られた銀コート銅粉、その銀コート銅粉を用いた導電ペースト、及びその導電ペーストを用いたプリント配線板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593346B1 (fr) * 1986-01-17 1990-05-25 Nec Corp Substrat de cablage utilisant une ceramique comme isolant
JPH01119602A (ja) 1987-11-02 1989-05-11 Mitsui Mining & Smelting Co Ltd 銀被覆銅粉の製造法
EP0591604B1 (en) * 1992-10-05 1997-07-02 E.I. Du Pont De Nemours And Company Via fill compositions
JPH06338218A (ja) * 1993-05-28 1994-12-06 Hitachi Chem Co Ltd 導電ペースト
JPH09268301A (ja) * 1996-04-04 1997-10-14 Asahi Chem Ind Co Ltd 新規な扁平状傾斜機能銅合金微粉末及びその製造方法
JP2001093330A (ja) * 1999-09-24 2001-04-06 Hitachi Chem Co Ltd スルーホール導体形成用導電ペースト及びその製造法並びにスルーホール導体形成用導電ペーストを用いた両面プリント配線板
US6515237B2 (en) * 2000-11-24 2003-02-04 Hitachi Chemical Company, Ltd. Through-hole wiring board
JP2002245852A (ja) * 2001-02-20 2002-08-30 Hitachi Chem Co Ltd 導電ペースト
US6800223B2 (en) * 2001-08-24 2004-10-05 E. I. Du Pont De Nemours And Company Thermosetting electroconductive paste for electroconductive bump use
JP2003092024A (ja) 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd ビアホール充填用導電性ペーストとそれを用いた回路基板とその製造方法
JP2003141929A (ja) 2001-10-30 2003-05-16 Mitsui Mining & Smelting Co Ltd 銅ペースト用の銅粉
US20040094751A1 (en) 2002-03-25 2004-05-20 Toshiaki Ogiwara Composition for filling through-holes in printed wiring boards
JP4178374B2 (ja) 2002-08-08 2008-11-12 三井金属鉱業株式会社 銀コートフレーク銅粉及びその銀コートフレーク銅粉の製造方法並びにその銀コートフレーク銅粉を用いた導電性ペースト
JP4660701B2 (ja) 2004-12-03 2011-03-30 Ｄｏｗａエレクトロニクス株式会社 銀被覆銅粉およびその製造方法並びに導電ペースト
JP4583164B2 (ja) 2004-12-28 2010-11-17 三井金属鉱業株式会社 銀銅複合粉及び銀銅複合粉の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002245849A (ja) * 2001-02-13 2002-08-30 Dowa Mining Co Ltd 導電ペースト用の導電フイラーおよびその製法
JP2003105404A (ja) * 2001-09-28 2003-04-09 Mitsui Mining & Smelting Co Ltd 銀コート銅粉の製造方法、その製造方法で得られた銀コート銅粉、その銀コート銅粉を用いた導電ペースト、及びその導電ペーストを用いたプリント配線板

Also Published As

Publication number Publication date
JP5141249B2 (ja) 2013-02-13
US8617688B2 (en) 2013-12-31
EP1887583A1 (en) 2008-02-13
CN101031982A (zh) 2007-09-05
EP1887583A4 (en) 2009-06-17
WO2006129487A1 (ja) 2006-12-07
US20090220738A1 (en) 2009-09-03
CN100578685C (zh) 2010-01-06
TW200744425A (en) 2007-12-01
JPWO2006129487A1 (ja) 2008-12-25
TWI413474B (zh) 2013-10-21
KR20080015124A (ko) 2008-02-18

Similar Documents

Publication Publication Date Title
KR101327712B1 (ko) 도전성 페이스트 및 그것을 이용한 다층 프린트 배선판
EP0955795B1 (en) Conductive paste for filing via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
EP0651602B1 (en) Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
KR101172557B1 (ko) 도전성 페이스트, 및 그것을 이용한 다층 프린트 배선판의 제조방법
KR20090047328A (ko) 도전성 페이스트 및 이를 이용한 인쇄회로기판
JPH10256687A (ja) ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
US20090083975A1 (en) Method of interconnecting layers of a printed circuit board
KR20090068227A (ko) 다층 프린트 배선판 및 그 제조 방법
JP5310545B2 (ja) ビアホール充填用導電体ペースト組成物と、それを用いたプリント基板並びにその製造方法
JP5077800B2 (ja) 多層プリント配線板の製造方法
JP2009026700A (ja) 導電性ペーストおよびそれを用いた多層プリント配線板
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
JP2008181914A (ja) 多層プリント配線板及びその製造方法
WO2012011165A1 (ja) 多層プリント配線板およびその製造方法
JP4481734B2 (ja) 多層配線基板用導電性ペースト組成物
JP4763813B2 (ja) 多層プリント配線板およびその製造方法
JP4481733B2 (ja) 多層配線基板用導電性ペースト組成物
JP2001176328A (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
Kisiel Polymers for electrical connections in printed circuit boards
JP2012231053A (ja) 多層基板及びその製造方法
TW201208514A (en) Multilayered printed circuit board and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee