KR101165330B1 - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101165330B1
KR101165330B1 KR1020100112158A KR20100112158A KR101165330B1 KR 101165330 B1 KR101165330 B1 KR 101165330B1 KR 1020100112158 A KR1020100112158 A KR 1020100112158A KR 20100112158 A KR20100112158 A KR 20100112158A KR 101165330 B1 KR101165330 B1 KR 101165330B1
Authority
KR
South Korea
Prior art keywords
layer
circuit board
circuit pattern
printed circuit
seed
Prior art date
Application number
KR1020100112158A
Other languages
English (en)
Other versions
KR20120050750A (ko
Inventor
신희범
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100112158A priority Critical patent/KR101165330B1/ko
Publication of KR20120050750A publication Critical patent/KR20120050750A/ko
Application granted granted Critical
Publication of KR101165330B1 publication Critical patent/KR101165330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따르면, 비아홀(via hole)이 형성되는 절연층, 절연층에 형성되는 시드(seed), 시드에 형성되는 회로 패턴, 및 비아홀에 회로 패턴의 일면보다 돌출되도록 형성되는 제1 비아(first via)를 포함하는 인쇄회로기판이 제공된다.

Description

인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.
종래 인쇄회로기판 제조 방법에 따르면, 세미 애디티브(semi-additive) 공법 또는 수정된 세미 애디티브(modified semi-additive) 공법을 이용하여, 스택 비아(stack via)를 형성하면서 라인/스페이스(line/space) 25마이크로미터/25마이크로미터 이하의 미세 회로를 형성하기 위해, 스루홀(through hole)을 플러깅(plugging)한 후에, 그 위에 다시 동도금에 의한 캡 플레이팅(cap plating)을 수행하였다.
그러나 이와 같은 인쇄회로기판 제조 방법의 경우, 그 공정이 복잡하며, 플러깅 잉크와 캡 플레이팅 간 계면에서의 밀착력이 저하되는 등의 문제가 있었다.
이를 개선하기 위하여, 스루홀을 드릴 비트(drill bit)로 가공한 이후, 이를 필 도금에 의해 충전함으로써 층간 연결을 하는 방식이 제안되었으나, 이러한 방식의 경우, 스루홀이 그 상부에 형성되는 비아와 정렬에 제약이 발생되었으며, 회로 형성을 위해 표면의 도금층을 에칭하여야 하므로 미세 회로 형성에 한계가 존재하는 등의 문제가 있었다.
본 발명은 미세 회로 패턴 및 랜드리스(landless) 구조의 비아를 구비하는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 비아홀(via hole)이 형성되는 절연층, 절연층에 형성되는 시드(seed), 시드에 형성되는 회로 패턴, 및 비아홀에 회로 패턴의 일면보다 돌출되도록 형성되는 제1 비아(first via)를 포함하는 인쇄회로기판이 제공된다.
제1 비아 단부의 직경은 비아홀 단부의 직경 이하일 수 있다.
인쇄회로기판은, 회로 패턴 및 제1 비아를 커버하도록 절연층 상에 형성되는 빌드업층(build-up layer), 및 빌드업층에 제1 비아와 전기적으로 연결되도록 형성된 제2 비아를 더 포함할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 비아홀이 형성된 절연층에 시드층을 형성하는 단계, 도금에 의하여, 시드층에 회로 패턴을 형성하는 단계, 비아홀에 전도성 물질을 충전하여 회로 패턴의 일면보다 돌출되도록 제1 비아를 형성하는 단계, 및 플래시 에칭에 의하여, 시드층 중 회로 패턴이 형성되지 않은 일부분을 제거하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
제1 비아를 형성하는 단계는, 절연층 상에 비아홀이 개방되도록 레지스트층을 형성하는 단계, 및 레지스트층과 비아홀에 의해 구획되는 공간에 전도성 물질을 충전하는 단계를 포함할 수 있다.
제1 비아 단부의 직경은 비아홀 단부의 직경 일 수 있다.
인쇄회로기판 제조 방법은, 시드층 중 회로 패턴이 형성된 일부분을 제거하는 단계 이후에, 절연층 상에 회로 패턴 및 제1 비아를 커버하도록 빌드업층을 형성하는 단계, 및 빌드업층에 제1 비아와 전기적으로 연결되도록 제2 비아를 형성하는 단계를 더 포함할 수 있다.
제1 비아는 도금에 의해 형성될 수 있다.
제1 비아는 전도성 페이스트(conductive paste)의 충전에 의해 형성될 수 있다.
비아홀은 CNC 드릴 또는 레이저 드릴에 의해 형성될 수 있다.
본 발명에 따르면, 랜드가 존재하지 않는 랜드리스(landless) 구조로 비아가 형성됨으로써, 빌드업층의 비아와의 보다 용이한 정렬이 가능하게 되며, 회로 패턴이 보다 미세하게 구현될 수 있다.
도 1은 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면도.
도 2 및 도 3은 본 발명의 일 측면에 따른 인쇄회로기판의 다른 실시예를 나타낸 단면도.
도 4 및 도 5는 본 발명의 일 측면에 따른 인쇄회로기판의 비아홀 구조의 일 실시예를 나타낸 단면도.
도 6은 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.
도 7 내지 도 15는 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
도 16 내지 도 24는 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법 다른 실시예의 각 공정을 나타낸 단면도.
본 발명에 따른 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 측면에 따른 인쇄회로기판(100)의 일 실시예를 나타낸 단면도이다.
본 실시예에 따르면, 도 1에 도시된 바와 같이, 비아홀(112)이 형성된 절연층(110), 시드(122), 회로 패턴(130), 제1 비아(140), 빌드업층(150), 및 제2 비아(160) 등으로 이루어지는 인쇄회로기판(100)이 제시된다.
이와 같은 본 실시예에 따르면, 랜드가 존재하지 않는 랜드리스(landless) 구조로 제1 비아(140)가 형성됨으로써, 빌드업층(150)에 형성되는 제2 비아(160)와 제1 비아(140) 간 보다 용이한 정렬이 가능하게 되며, 회로 패턴(130)이 보다 미세하게 구현될 수 있다.
이하, 도 1 내지 도 5를 참조하여, 본 실시예에 따른 인쇄회로기판(100)의 각 구조에 대하여 보다 구체적으로 설명하도록 한다.
절연층(110)에는 도 1에 도시된 바와 같이, 절연층(110)을 관통하는 비아홀(112)이 형성될 수 있으며, 절연층(110)의 상, 하면에는 시드(122)와 회로 패턴(130)이 형성될 수 있다. 그리고 비아홀(112)의 내부에는 도 1에 도시된 바와 같이 회로 패턴(130)에 비해 돌출된 제1 비아(140)가 형성될 수 있다.
시드(122)는 도 1에 도시된 바와 같이, 절연층(110)의 상, 하면에 각각 형성될 수 있으며, 이러한 시드(122)는 세미 애디티브 공정(semi-additive process) 또는 수정된 세미 애디티브 공정(modified semi-additive process)에 의한 미세 회로 패턴(130)의 형성을 위하여 절연층(110)에 무전해 도금 등에 의해 형성될 수 있다.
도 1에는, 수정된 세미 애디티브 공정에 의해 시드(122) 상에 형성된 회로 패턴(130)을 도시되어 있으며, 이에 따라 절연층(110)과 시드(122) 사이에는 금속층이 존재하게 되나, 세미 애디티브 공정에 의할 경우 이러한 금속층은 시드(122) 하부에 존재하지 않게 된다.
시드(122)와 회로 패턴(130)의 형성 공정에 대해서는, 이하 도 6 내지 도 24를 참조하여 인쇄회로기판(200)의 제조 방법을 제시하는 부분에서 보다 구체적으로 설명하도록 한다.
제1 비아(140)는 도 1에 도시된 바와 같이, 비아홀(112)에 회로 패턴(130)의 일면보다 돌출되도록 형성될 수 있다. 즉, 제1 비아(140)는 도 1에 도시된 바와 같이 비아홀(112) 내부에 형성되되, 회로 패턴(130)의 표면에 비하여 바깥쪽으로 돌출된 구조를 가질 수 있다.
이와 같이 제1 비아(140)가 회로 패턴(130)의 일면보다 바깥쪽으로 돌출된 구조로 이루어짐으로써, 빌드업층(150)에 형성되는 제2 비아(160)의 깊이는 제1 비아(140)가 돌출된 정도만큼 상대적으로 감소될 수 있으므로, 제2 비아(160)를 필(fill) 도금 방식에 의해 형성하는 경우 큰 이점을 가질 수 있다.
또한, 제1 비아(140) 단부의 직경(d1)은 도 1에 도시된 바와 같이, 비아홀(112) 단부의 직경(d2) 이하일 수 있다. 즉, 제1 비아(140)는 그 단부의 직경이 비아홀(112)의 단부의 직경과 동일하거나 그보다 작게 형성됨으로써 그 단부에 별도의 랜드가 존재하지 않는 랜드리스 구조로 형성될 수 있으며, 이러한 제1 비아(140)는 랜드를 갖는 비아에 비해 몸체가 보다 큰 직경을 갖도록 형성될 수 있다.
이에 따라 빌드업층(150)의 제1 비아(140) 상부에 제1 비아(140)와 전기적으로 연결되는 제2 비아(160)는 제1 비아(140)에 대해 보다 효과적으로 정렬될 수 있으며, 이에 따라, 랜드를 갖는 비아에 형성되는 경우에 비하여 제2 비아(160)가 보다 큰 사이즈로 형성될 수 있다.
그리고 이와 같이 제2 비아(160)가 보다 큰 사이즈로 형성될 수 있어, 작은 사이즈의 비아홀을 가공할 필요가 없으므로, 보다 저렴한 가공 장비를 이용하여 적은 비용을 제2 비아(160)의 형성이 가능하게 된다.
제1 비아(140)는 시드(122) 상에 전해 도금에 의해 형성될 수 있으며, 그 밖에 비아홀(112) 내부에 전도성 페이스트를 충전함에 의해 형성될 수도 있다. 이와 같이 돌출된 랜드리스 구조를 갖는 제1 비아(140)의 형성 공정에 대해서는, 이하 도 6 내지 도 24를 참조하여 인쇄회로기판(200)의 제조 방법을 제시하는 부분에서 보다 구체적으로 설명하도록 한다.
빌드업층(150)은 도 1에 도시된 바와 같이, 회로 패턴(130) 및 제1 비아(140)를 커버하도록 절연층(110) 상에 형성될 수 있으며, 이러한 빌드업층(150)에는 제1 비아(140)의 위치와 대응되는 위치에 비아홀(112)이 형성될 수 있고, 비아홀(112) 내부에는 도 1에 도시된 바와 같이, 제1 비아(140)와 전기적으로 연결되는 제2 비아(160)가 형성될 수 있다.
본 실시예의 경우, 빌드업층(150)과 제2 비아(160)가 추가적으로 형성된 인쇄회로기판(100)을 일 실시예로서 제시하였으나, 도 2 및 도 3에 도시된 바와 같이, 빌드업층(150)과 제2 비아(160)가 형성되기 이전의 구조 역시 본 발명의 권리범위에 포함될 수 있다. 여기서, 도 2 및 도 3은 본 발명의 일 측면에 따른 인쇄회로기판(100)의 다른 실시예를 나타낸 단면도이다.
그리고, 도 3에 도시된 바와 같이 시드(122) 및 회로 패턴(130)의 배치 구조에 따라 제1 비아(140)는 다양한 형상으로 구현될 수 있다. 그러나 이러한 경우에도 제1 비아(140)는 도 3에 도시된 바와 같이, 회로 패턴(130)의 일면보다 돌출된 구조를 가질 수 있으며, 비아홀(112)의 직경 이하의 직경을 가질 수 있다.
한편, 본 실시예의 경우, 충전 방식 또는 기타 설계 상의 필요에 따라, 비아홀(112)은 도 4 및 도 5에 도시된 바와 같이, 다양한 가공 장비에 의해 다양한 형상으로 가공될 수 있다. 여기서, 도 4 및 도 5는 본 발명의 일 측면에 따른 인쇄회로기판(100)의 비아홀(112) 구조의 일 실시예를 나타낸 단면도이다.
즉 비아홀(112)은 도 4에 도시된 바와 같이 CNC 드릴에 의하여 절연층(110)에 수직 방향으로 형성될 수 있으며, 도 5에 도시된 바와 같이, 레이저 드릴에 의하여 절연층(110)의 양면으로부터 중심부로 갈수록 직경이 감소하는 형상을 갖도록 형성될 수도 있다.
다음으로, 도 6 내지 도 24를 참조하여 본 발명의 다른 측면에 따른 인쇄회로기판(200) 제조 방법에 대하여 설명하도록 한다.
도 6은 본 발명의 다른 측면에 따른 인쇄회로기판(200) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 7 내지 도 15는 본 발명의 다른 측면에 따른 인쇄회로기판(200) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.
본 실시예의 경우, 비아홀(212)이 형성된 절연층(210), 시드(222), 회로 패턴(230), 제1 비아(240), 빌드업층(250), 및 제2 비아(260)의 구조 및 그에 따른 기능은 전술한 실시예의 각 구조 및 기능과 동일 또는 유사하므로, 이에 대한 구체적인 설명은 생략하도록 하고, 이하에서는 인쇄회로기판(200)의 제조 방법 자체 및 그에 따른 기능을 중심으로 설명하도록 한다.
본 실시예에 따르면, 도 6에 도시된 바와 같이, 절연층(210)에 시드층(220)을 형성하는 공정(S110), 시드층(220)에 회로 패턴(230)을 형성하는 공정(S120), 비아홀(212)에 회로 패턴(230)보다 돌출되도록 제1 비아(240)를 형성하는 공정(S130), 시드층(220)을 플래시 에칭하는 공정(S140), 절연층(210) 상에 빌드업층(250)을 형성하는 공정(S150), 및 빌드업층(250)에 제2 비아(260)를 형성하는 공정(S160) 등으로 이루어지는 인쇄회로기판(200) 제조 방법이 제시된다.
이하, 도 6 내지 도 15를 참조하여, 본 실시예에 따른 인쇄회로기판(200) 제조 방법의 각 공정에 대하여 보다 구체적으로 설명하도록 한다.
먼저, 도 7 내지 도 9에 도시된 바와 같이, 비아홀(212)이 형성된 절연층(210)에 시드층(220)을 형성한다(S110). 수정된 세미 애디티브 공정에 의한 미세 회로 패턴(230) 형성을 위하여 비아홀(212)이 형성된 절연층(210)에 시드층(220)을 형성하는 공정으로, 다음과 같이 나누어 설명할 수 있다.
우선, 도 7 및 도 8에 도시된 바와 같이 금속층이 형성된 절연층(210)을 관통하여 비아홀(212)을 형성한다. 비아홀(212)은 CNC 드릴 또는 레이저 드릴에 의해 형성될 수 있으며, 이에 따라 도 4 및 도 5에 도시된 바와 같이 다양한 형상의 비아홀(112)이 형성될 수 있다.
그리고 도 9에 도시된 바와 같이 절연층(210) 상에 무전해 도금 등의 방식으로 시드층(220)을 형성한다.
본 실시예의 경우 수정된 세미 애디티브 공정에 의한 회로 패턴(230) 형성을 제시하고 있어, 금속층이 형성된 절연층(210), 즉 동박적층판을 이용하게 되나, 이와 달리 세미 애디티브 공정에 의하는 경우에는, 금속층이 존재하지 않는 절연층(210)을 이용하여 이후 공정을 수행하게 될 것이다.
다음으로, 도 10 및 도 11에 도시된 바와 같이, 도금에 의하여, 시드층(220)에 회로 패턴(230)을 형성한다(S120). 수정된 세미 애디티브 방식에 의해 미세한 회로 패턴(230)을 구현하기 위하여, 전해 도금 방식으로 시드층(220) 상에 회로 패턴(230)을 형성하는 공정으로 다음과 같이 나누어 설명할 수 있다.
우선, 도 10에 도시된 바와 같이, 시드층(220) 중 회로 패턴(230)이 형성될 영역을 제외한 영역에, 포토리소그래피 방식을 이용하여 도금 레지스트(290)를 형성한다. 그리고 도 11에 도시된 바와 같이 전해 도금에 의해 회로 패턴(230)을 형성한다. 이 경우 회로 패턴(230) 형성을 위한 도금시 도 11에 도시된 바와 같이 비아홀(212)의 내부에도 일부 도금층이 형성될 수도 있다.
이와 같이 수정된 세미 애디티브 방식에 의해 회로 패턴(230)을 형성함으로써, 서브트랙티브(subtractive) 방식에 따라 동박을 에칭하여 회로 패턴을 구현하는 경우에 비하여 보다 미세한 회로 패턴(230)의 구현이 가능하게 된다.
다음으로, 도 12 및 도 13에 도시된 바와 같이, 비아홀(212)에 전도성 물질을 충전하여 회로 패턴(230)의 일면보다 돌출되도록 제1 비아(240)를 형성한다(S130). 돌출된 랜드리스 구조를 갖는 제1 비아(240)를 형성하기 위한 공정으로서, 본 공정은 다음과 같이 나누어 설명할 수 있다.
우선, 도 12에 도시된 바와 같이, 절연층(210) 상에 비아홀(212)이 개방되도록 레지스트층(270)을 형성한다(S132). 즉, 도 12에 도시된 바와 같이, 절연층(210) 상에 회로 패턴(230) 및 도금 레지스트(290)를 모두 커버하되 비아홀(212)은 외부로 노출되도록 레지스트층(270)을 형성한다. 포토리소그래피 공정에 의해 비아홀(212)을 개방시키는 레지스트층(270)을 형성할 수 있으며, 이와 같은 레지스트층(270)의 형성에 의해 제1 비아(240)의 형성을 위한 일정한 공간(280)이 구획될 수 있다.
이어서, 도 13에 도시된 바와 같이, 상기 레지스트층(270)의 형성에 의해 레지스트층(270)과 비아홀(212)에 의해 구획되는 공간(280)에 전도성 물질을 충전한다(S134). 즉 상술한 바와 같이 개구가 형성된 레지스트층(270)을 형성함으로써, 비아홀(212), 도금 레지스트(290) 및 레지스트층(270)에 의해 둘러싸인 공간(280)이 형성될 수 있으므로, 이러한 공간(280)에 전도성 물질을 충전함으로써, 비아홀(212)에는 돌출된 랜드리스 구조를 갖는 제1 비아(240)가 형성될 수 있다.
이 경우, 제1 비아(240)는 시드층(220)을 이용하여 도금에 의해 형성될 수 있으며, 전도성 페이스트의 충전에 의해 형성될 수도 있다.
다음으로, 도 14에 도시된 바와 같이, 플래시 에칭에 의하여, 시드층(220) 중 회로 패턴(230)이 형성되지 않은 일부분을 제거한다(S140). 상술한 공정에 의해 회로 패턴(230) 및 제1 비아(240)가 형성된 이후 회로 패턴(230) 및 제1 비아(240)가 형성되지 않은 영역에 해당되는 시드층(220)의 일부를 제거하는 공정으로, 본 공정에 의해 절연층(210) 상에는 시드(222)가 잔존하게 된다.
다음으로, 도 15에 도시된 바와 같이, 절연층(210) 상에 회로 패턴(230) 및 제1 비아(240)를 커버하도록 빌드업층(250)을 형성하고(S150), 빌드업층(250)에 제1 비아(240)와 전기적으로 연결되도록 제2 비아(260)를 형성한다(S160).
제2 비아(260)는 빌드업층(250)에 추가적으로 형성되는 비아홀 내부에 도금 등의 방식에 의해 형성될 수 있으며, 빌드업층(250)의 표면에도 추가적인 회로 패턴이 형성될 수 있다.
본 실시예의 경우, 도 1에 도시된 구조를 갖는 인쇄회로기판(100)을 일 예로서 제시하여 그 제조 공정을 설명하였으나, 본 실시예의 공정에 따라 구현되는 인쇄회로기판(200)이 도 1에 도시된 인쇄회로기판(100)에 국한되는 것은 아니며, 도 2의 구조에 빌드업층(150) 및 제2 비아(160)가 추가되어 도 24와 같은 구조를 갖는 인쇄회로기판(200)의 제조 방법에도 얼마든지 적용될 수 있음은 물론이다.
도 16 내지 도 24는 본 발명의 다른 측면에 따른 인쇄회로기판(200) 제조 방법 다른 실시예의 각 공정을 나타낸 단면도로서, 상술한 바와 같이 도 2의 구조에 빌드업층(150) 및 제2 비아(160)가 추가된 인쇄회로기판(100)을 제조하는 각 공정을 나타내고 있으며, 제1 비아(240)의 형상이 다소 상이할 뿐 그 구체적인 세부 공정 및 그에 따른 기능은 전술한 실시예와 동일 또는 유사하므로, 그 상세한 공정에 대한 설명은 생략하도록 한다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 인쇄회로기판
110: 절연층
112: 비아홀
122: 시드
130: 회로 패턴
140: 제1 비아
150: 빌드업층
160: 제2 비아
200: 인쇄회로기판
210: 절연층
212: 비아홀
220: 시드층
222: 시드
230: 회로 패턴
240: 제1 비아
250: 빌드업층
260: 제2 비아
270: 레지스트층
280: 공간
290: 도금 레지스트

Claims (10)

  1. 비아홀(via hole)이 형성되는 절연층;
    상기 절연층에 형성되는 시드(seed);
    상기 시드에 형성되는 회로 패턴; 및
    상기 비아홀에 상기 회로 패턴의 일면보다 돌출되도록 형성되는 제1 비아(first via)를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 비아 단부의 직경은 상기 비아홀 단부의 직경 이하인 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 회로 패턴 및 상기 제1 비아를 커버하도록 상기 절연층 상에 형성되는 빌드업층(build-up layer); 및
    상기 빌드업층에 상기 제1 비아와 전기적으로 연결되도록 형성된 제2 비아를 더 포함하는 인쇄회로기판.
  4. 비아홀이 형성된 절연층에 시드층을 형성하는 단계;
    도금에 의하여, 상기 시드층에 회로 패턴을 형성하는 단계;
    상기 비아홀에 전도성 물질을 충전하여 상기 회로 패턴의 일면보다 돌출되도록 제1 비아를 형성하는 단계; 및
    플래시 에칭에 의하여, 상기 시드층 중 상기 회로 패턴이 형성되지 않은 일부분을 제거하는 단계를 포함하고,
    상기 제1 비아를 형성하는 단계는,
    상기 절연층 상에 상기 비아홀이 개방되도록 레지스트층을 형성하는 단계; 및
    상기 레지스트층과 상기 비아홀에 의해 구획되는 공간에 전도성 물질을 충전하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  5. 삭제
  6. 제4항에 있어서,
    상기 제1 비아 단부의 직경은 상기 비아홀 단부의 직경 이하인 것을 특징으로 하는 인쇄회로기판 제조 방법.
  7. 제4항에 있어서,
    상기 시드층 중 상기 회로 패턴이 형성된 일부분을 제거하는 단계 이후에,
    상기 절연층 상에 상기 회로 패턴 및 상기 제1 비아를 커버하도록 빌드업층을 형성하는 단계; 및
    상기 빌드업층에 상기 제1 비아와 전기적으로 연결되도록 제2 비아를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  8. 제4항에 있어서,
    상기 제1 비아는 도금에 의해 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  9. 제4항에 있어서,
    상기 제1 비아는 전도성 페이스트(conductive paste)의 충전에 의해 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  10. 제4항에 있어서,
    상기 비아홀은 CNC 드릴 또는 레이저 드릴에 의해 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
KR1020100112158A 2010-11-11 2010-11-11 인쇄회로기판 및 그 제조 방법 KR101165330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100112158A KR101165330B1 (ko) 2010-11-11 2010-11-11 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100112158A KR101165330B1 (ko) 2010-11-11 2010-11-11 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120050750A KR20120050750A (ko) 2012-05-21
KR101165330B1 true KR101165330B1 (ko) 2012-07-18

Family

ID=46268087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100112158A KR101165330B1 (ko) 2010-11-11 2010-11-11 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101165330B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388849B1 (ko) 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282842A (ja) 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282842A (ja) 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388849B1 (ko) 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법

Also Published As

Publication number Publication date
KR20120050750A (ko) 2012-05-21

Similar Documents

Publication Publication Date Title
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US20090008145A1 (en) Embedded circuit structure and fabricating process of the same
US9301405B1 (en) Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
US20080225501A1 (en) Printed circuit board and manufacturing method thereof
JP2009158905A (ja) 埋込型印刷回路基板の製造方法
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
CN105744740B (zh) 印刷电路板及其制造方法
CN108323002A (zh) 一种印制电路板及方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
CN102045950B (zh) 印刷电路板及其制造方法
CN101351092B (zh) 具有导电孔的内埋式线路板工艺
US7629692B2 (en) Via hole having fine hole land and method for forming the same
KR101165330B1 (ko) 인쇄회로기판 및 그 제조 방법
US8197702B2 (en) Manufacturing method of printed circuit board
TWI691243B (zh) 印刷電路板的製造方法
EP3833165A1 (en) Printed-wiring board and method of manufacturing printed-wiring board
KR101171100B1 (ko) 회로기판 제조방법
KR102149797B1 (ko) 기판 및 그 제조 방법
KR101022902B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
KR100960954B1 (ko) 인쇄회로기판 제조방법
KR101363076B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2006339349A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee