KR101388849B1 - 패키지 기판 및 패키지 기판 제조 방법 - Google Patents
패키지 기판 및 패키지 기판 제조 방법 Download PDFInfo
- Publication number
- KR101388849B1 KR101388849B1 KR1020120058497A KR20120058497A KR101388849B1 KR 101388849 B1 KR101388849 B1 KR 101388849B1 KR 1020120058497 A KR1020120058497 A KR 1020120058497A KR 20120058497 A KR20120058497 A KR 20120058497A KR 101388849 B1 KR101388849 B1 KR 101388849B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal layer
- insulating
- package substrate
- base substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 239000011810 insulating material Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 42
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 13
- 238000007743 anodising Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- 239000010949 copper Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000002048 anodisation reaction Methods 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- -1 aluminum ions Chemical class 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1423—Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명의 실시 예에 따르면, 베이스 기판 베이스 기판 상부 및 하부에 형성된 절연층, 상기 절연층 상부에 형성된 제1 금속층, 상기 베이스 기판, 상기 절연층 및 상기 제1 금속층을 관통하며, 절연성 물질로 형성된 제1 관통 비아, 상기 제1 관통 비아 상부, 하부 및 내벽에 형성된 시드층, 상기 제1 금속층 및 상기 시드층 상부에 형성된 제2 금속층 및 상기 제1 관통 비아 내벽에 형성된 상기 시드층 및 상기 제1 금속층의 내부에 형성된 제2 관통 비아를 포함하는 패키지 기판이 제공된다.
Description
본 발명은 패키지 기판 및 패키지 기판 제조 방법에 관한 것이다.
반도체 기술의 급속한 발전으로 인하여 반도체 소자가 괄목할만한 성장을 이루고 있다. 이와 함께 반도체 소자 등의 전자 소자를 인쇄회로기판에 미리 실장하여 패키지로 구성하는 SIP(System In Package), CSP(Chip Sized Package), FCP(Flip Chip Package) 등의 반도체 패키지에 대한 개발이 활발히 이루어지고 있다. 이와 같은 반도체 패키지는 반도체 소자로부터 발생하는 열의 우수한 방출능력과 고압서의 절연능력이 요구된다. 방열 문제를 해결하기 위해 열전도 특성이 좋은 금속재료를 이용하여 여러 가지 형태의 패키지 기판을 제작하고자 노력하고 있다. 최근에는 양극산화를 이용하여 반도체 소자의 열 방출을 극대화하기 위한 패키지 기판에 대한 연구가 진행되고 있다. 종래의 패키지 기판은 관통홀이 형성된 알루미늄 기판 표면에 양극 산화막을 형성한다. 이때, 관통홀의 내벽에도 양극 산화막이 형성된다.(미국등록특허 제7947906호) 양극 산화막을 형성 후 관통홀을 도금 등으로 충전함으로써, 관통 비아가 형성하고 기타 회로 패턴을 형성한다.
본 발명은 관통홀에 도금 형성 시, 절연층에 크랙이 발생하는 것을 방지할 수 있는 패키지 기판 및 패키지 기판 제조 방법에 관한 것이다.
본 발명은 관통홀 형성 시, 절연층에 크랙이 발생하는 것을 방지할 수 있는 패키지 기판 및 패키지 기판 제조 방법에 관한 것이다.
본 발명은 관통 비아의 형성 후 연마 공정에 의해서 절연층이 파손되는 것을 방지할 수 있는 패키지 기판 및 패키지 기판 제조 방법에 관한 것이다.
본 발명의 일 측면에 따르면, 베이스 기판 베이스 기판 상부 및 하부에 형성된 절연층, 상기 절연층 상부에 형성된 제1 금속층, 상기 베이스 기판, 상기 절연층 및 상기 제1 금속층을 관통하며, 절연성 물질로 형성된 제1 관통 비아, 상기 제1 관통 비아 상부, 하부 및 내벽에 형성된 시드층, 상기 제1 금속층 및 상기 시드층 상부에 형성된 제2 금속층 및 상기 제1 관통 비아 내벽에 형성된 상기 시드층 및 상기 제1 금속층의 내부에 형성된 제2 관통 비아를 포함하는 패키지 기판이 제공된다.
상기 베이스 기판은 알루미늄으로 형성될 수 있다.
상기 절연층은 상기 양극 산화막일 수 있다.
상기 절연성 물질은 절연성 플러깅 잉크일 수 있다.
상기 시드층은 건식법 또는 습식법으로 형성될 수 있다.
상기 제2 관통 비아는 도금, 절연성 플러깅 잉크 및 전도성 페이스트 중 적어도 하나로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 베이스 기판을 준비하는 단계, 상기 베이스 기판 상부 및 하부에 절연층을 형성하는 단계, 상기 절연층 상부에 제1 금속층을 형성하는 단계, 상기 베이스 기판, 상기 절연층 및 상기 제1 금속층을 관통하는 제1 관통홀을 형성하는 단계, 상기 제1 관통홀 내부에 절연성 물질을 충전하여 제1 관통 비아를 형성하는 단계, 상기 제1 관통 비아 내부를 관통하는 제2 관통홀을 형성하는 단계, 상기 제2 관통홀 상부, 하부 및 내벽에 시드층을 형성하는 단계, 상기 제1 금속층 및 상기 시드층 상부에 제2 금속층을 형성하는 단계, 상기 제2 관통홀 내부에 전도성 물질을 충진하여 제2 관통 비아를 형성하는 단계를 포함하는 패키지 기판 제조 방법이 제공된다.
상기 베이스 기판은 알루미늄으로 형성될 수 있다.
상기 절연층을 형성하는 단계는 상기 베이스 기판에 양극 산화 처리를 수행할 수 있다.
상기 제1 관통 비아를 형성하는 단계에서, 상기 절연성 물질은 절연성 플러깅 잉크일 수 있다.
상기 시드층을 형성하는 단계에서, 상기 시드층은 건식법 또는 습식법으로 형성될 수 있다.
상기 제2 관통 비아는 도금, 절연성 플러깅 잉크 및 전도성 페이스트 중 적어도 하나로 형성될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 패키지 기판 및 패키지 기판 제조 방법은 관통홀 내벽에 도금을 수행 시, 발생하는 절연층의 크랙이 발생하는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 패키지 기판 및 패키지 기판 제조 방법은 절연층 상부에 제1 금속층을 형성 한 후 관통홀을 형성함으로써, 관통홀 형성에 의해 절연층에 발생하는 크랙을 방지할 수 있다.
본 발명의 실시 에에 따른 패키지 기판 및 패키지 기판 제조 방법은 절연층 상부에 형성된 제1 금속층에 의해서 제1 관통비아 형성 후 연마 공정에 의해서 절연층이 파손되는 것을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 패키지 기판을 나타낸 예시도이다.
도 2 내지 도 10은 본 발명의 실시 예에 따른 패키지 기판 제조 방법을 나타낸 예시도이다.
도 2 내지 도 10은 본 발명의 실시 예에 따른 패키지 기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 패키지 기판을 나타낸 예시도이다.
도 1을 참조하면, 패키지 기판(100)은 베이스 기판(110), 절연층(120), 제1 금속층(130), 제1 관통 비아(140), 시드층(150), 제2 금속층(160) 및 제2 관통 비아(170)를 포함할 수 있다.
베이스 기판(110)은 베이스 기판(110)은 금속으로 형성될 수 있다. 예를 들어, 베이스 기판(110)은 알루미늄(Al)으로 형성될 수 있다. 그러나, 베이스 기판(110)의 재질로 알루미늄으로 한정되지 않는다. 베이스 기판(110)은 양극 산화 공법이 적용 가능한 망간(Mg), 아연(Zn), 티타늄(Ti), 하프늄(Hf) 등을 포함할 수 있다.
절연층(120)은 베이스 기판(110)의 상부 및 하부에 형성될 수 있다. 절연층(120)은 베이스 기판(110)을 양극 산화 처리에 의해 형성된 양극 산화막이 될 수 있다. 베이스 기판(110)이 알루미늄으로 형성되는 경우, 양극 산화 처리에 의해 형성된 절연층(120)은 알루미나층이 될 수 있다.
제1 금속층(130)은 절연층(120) 상부에 형성될 수 있다. 제1 금속층(130)은 무전해 도금 방법 및 전해 도금 방법으로 형성될 수 있다. 제1 금속층(130)은 전도성 금속으로 형성될 수 있다. 예를 들어, 제1 금속층(130)은 니켈(Ni), 티타늄(Ti), 구리(Cu), 크롬(Cr) 중 적어도 하나를 포함하여 형성될 수 있다. 제1 금속층(130)은 제1 관통홀(210)을 형성 시, 제1 절연층(120)이 파손되는 것을 감소시키기 위한 버퍼층의 역할을 할 수 있다.
제1 관통 비아(140)는 베이스 기판(110), 절연층(120) 및 제1 금속층(130)을 관통하도록 형성될 수 있다. 제1 관통 비아(140)는 절연성 물질로 형성될 수 있다. 예를 들어, 제1 관통 비아(140)는 절연성 플러깅 잉크로 형성될 수 있다. 제1 관통 비아(140)에 의해서 베이스 기판(110)의 상부 및 하부가 전기적으로 절연 상태가 될 수 있다.
시드층(150)은 제1 관통 비아(140)의 상부, 하부 및 내벽에 형성될 수 있다. 시드층(150)은 건식법 또는 습식법에 의해서 형성될 수 있다. 예를 들어, 시드층(150)은 스퍼터링 또는 e-빔 등의 건식법으로 형성될 수 있다. 또는 시드층(150)은 무전해 도금법 등과 같은 습식법으로 형성될 수 있다. 여기서 시드층(150)은 전도성 금속으로 형성될 수 있다. 예를 들어, 시드층(150)은 구리로 형성될 수 있다. 그러나, 시드층(150)의 재질을 구리로 한정하지 않는다. 시드층(150)은 구리와 동일한 기능을 수행할 수 있는 전도성 금속 중 어느 것으로도 형성될 수 있다.
제2 금속층(160)은 제1 금속층(130) 상부 및 시드층(150) 상부에 형성될 수 있다. 제2 금속층(160)은 전해 도금 방법에 의해서 형성될 수 있다. 여기서 제2 금속층(160)은 전도성 금속으로 형성될 수 있다. 예를 들어, 제2 금속층(160)은 구리로 형성될 수 있다. 그러나, 제2 금속층(160)의 재질을 구리로 한정하지 않는다. 제2 금속층(160)은 구리와 동일한 기능을 수행할 수 있는 전도성 금속 중 적어도 어느 것으로 형성될 수 있다.
시드층(150) 및 제2 금속층(160)은 제1 관통 비아(140)의 상부, 하부 및 내벽에 형성됨으로써, 베이스 기판(110)의 상부와 하부를 전기적으로 연결할 수 있다.
제2 관통 비아(170)는 제1 관통 비아(140) 내부에 형성될 수 있다. 즉, 제2 관통 비아(170)는 제1 관통 비아(140) 내벽에 형성된 시드층(150) 및 제2 금속층(160) 내부에 형성될 수 있다. 제2 관통 비아(170)는 전도성 페이스트, 절연성 플러깅 잉크 또는 도금에 의해서 형성될 수 있다. 제2 관통 비아(170)는 전도성 금속으로 형성될 수 있다. 예를 들어, 제2 관통 비아(170)는 은(Ag), 구리(Cu) 및 니켈(Ni) 중 적어도 하나를 포함하는 재질로 형성될 수 있다.
본 발명의 실시 예에 따른 패키지 기판(100)에 의하면 제1 관통 비아(140)에 의해서 시드층(150) 및 제2 금속층(160)이 직접 절연층(120)에 접촉되지 않는다. 따라서, 시드층(150) 및 제2 금속층(160) 형성 시 절연층(120)에 직접적으로 도금이 수행됨에 따라 절연층(120)에 크랙이 발생하는 것을 방지할 수 있다.
도 2 내지 도 10은 본 발명의 실시 예에 따른 패키지 기판 제조 방법을 나타낸 예시도이다.
도 2를 참조하면, 베이스 기판(110)이 제공된다. 베이스 기판(110)은 금속으로 형성될 수 있다. 예를 들어, 베이스 기판(110)은 알루미늄(Al)으로 형성될 수 있다. 그러나, 베이스 기판(110)의 재질로 알루미늄으로 한정되지 않는다. 베이스 기판(110)은 양극 산화 공법이 적용 가능한 망간(Mg), 아연(Zn), 티타늄(Ti), 하프늄(Hf) 등을 포함할 수 있다.
도 3을 참조하며, 베이스 기판(110)에 절연층(120)을 형성할 수 있다. 절연층(120)은 베이스 기판(110)의 상부 및 하부에 형성될 수 있다. 절연층(120)은 베이스 기판(110)을 양극 산화 처리하여 형성될 수 있다. 양극 산화 처리는 황산이나 옥살산 등의 전해액에서 피처리물(예를 들어, 알루미늄 또는 알루미늄 합금)을 양극으로 통전시키는 것으로, 피처리물 표면을 산화 시켜서 깊이 방향으로 양극 산화 피막을 생성하는 것이다. 구체적으로, 베이스 기판(110)이 알루미늄으로 형성되었다고 가정하면, 베이스 기판(110)의 표면이 상기 전해액과 반응하여 경계면에서 알루미늄 이온(Al3 +)이 형성될 수 있다. 그리고 베이스 기판(110)에 가해지는 전압에 의해 베이스 기판(110)의 표면에 전류밀도가 집중되어 국부적인 열이 발생하며, 열에 의하여 더욱 많은 알루미늄 이온이 형성될 수 있다. 그 결과, 베이스 기판(110)의 표면에 복수의 홈이 형성되고, 산소이온(O2 -)이 전기장의 힘으로 홈으로 이동하여 알루미늄 이온과 반응함으로써 알루미나층을 형성할 수 있다. 여기서, 알루미나층은 다른 절연부재에 비해서 열전도율이 좋기 때문에, 알루미나층이 알루미늄의 전면에 형성되더라도 알루미늄의 열 방출은 원활하게 이루어질 수 있다.
즉, 베이스 기판(110)이 알루미늄으로 형성되는 경우, 양극 산화 처리에 의해 형성된 절연층(120)은 알루미나층이 될 수 있다.
도 4를 참조하면, 절연층(120) 상부에 제1 금속층(130)을 형성할 수 있다. 제1 금속층(130)은 무전해 도금 방법 및 전해 도금 방법으로 형성될 수 있다. 제1 금속층(130)은 전도성 금속으로 형성될 수 있다. 예를 들어, 제1 금속층(130)은 니켈(Ni), 티타늄(Ti), 구리(Cu), 크롬(Cr) 중 적어도 하나를 포함하여 형성될 수 있다. 제1 금속층(130)은 추후 제1 관통홀(210)을 형성 시, 제1 절연층(120)이 파손되는 것을 감소시키기 위한 버퍼층의 역할을 할 수 있다.
도 5를 참조하면, 제1 관통홀(210)를 형성할 수 있다. 제1 관통홀(210)는 베이스 기판(110), 절연층(120) 및 제1 금속층(130)을 관통하도록 형성될 수 있다. 제1 관통홀(210)는 기계적 드릴, 레이저 드릴 또는 화학적 에칭에 의해서 형성될 수 있다. 제1 관통홀(210)을 형성 시, 충격에 의해서 제1 절연층(120)이 갈라지는 등의 파손 발생이 제1 금속층(130)에 의해서 감소 될 수 있다.
도 6을 참조하면, 제1 관통 비아(140)를 형성할 수 있다. 제1 관통 비아(140)는 제1 관통홀(210) 내부에 절연성 물질을 충전함으로써 형성될 수 있다. 예를 들어, 제1 관통 비아(140)는 절연성 플러깅 잉크로 제1 관통홀(210)을 충전함으로써 형성될 수 있다. 예를 들어, 제1 관통홀(210)과 대응하는 부분이 노출되도록 홀이 형성된 마스크를 제1 금속층(130)에 접하도록 위치시키고, 마스크의 상면에 플러깅 잉크를 도포할 수 있다. 그 후, 스퀴지를 이용하여 플러깅 잉크를 마스크의 홀 밖으로 밀어낸다. 이렇게 하여 플러깅 잉크가 마스크 홀을 통해 빠져 나오면서 제1 관통홀(210)에 채워질 수 있다. 플러깅 잉크를 제1 관통홀(210)에 충전한 후, 표면을 평탄화 하기 위해서 연마 공정이 수행될 수 있다. 이때 플러깅 잉크로 형성된 제1 관통 비아(140)와 제1 금속층(130)의 높이가 동일해지며, 표면이 평탄하게 될 수 있다. 이와 같은 연마 공정을 수행 시, 제1 금속층(130)에 의해서 제1 절연층(120)이 손상되는 것을 방지할 수 있다.
도 7을 참조하면, 제1 관통 비아(140) 내부에 제2 관통홀(220)이 형성될 수 있다. 제2 관통홀(220)은 기계적 드릴 또는 레이저 드릴에 의해서 형성될 수 있다.
도 8을 참조하면, 제2 관통홀(220)의 상부, 하부 및 내벽에 시드층(150)을 형성할 수 있다. 시드층(150)은 건식법 또는 습식법에 의해서 형성될 수 있다. 예를 들어, 시드층(150)은 스퍼터링 또는 e-빔 등의 건식법으로 형성될 수 있다. 또는 시드층(150)은 무전해 도금법 등과 같은 습식법으로 형성될 수 있다. 여기서 시드층(150)은 전도성 금속으로 형성될 수 있다. 예를 들어, 시드층(150)은 구리로 형성될 수 있다. 그러나, 시드층(150)의 재질을 구리로 한정하지 않는다. 시드층(150)은 구리와 동일한 기능을 수행할 수 있는 전도성 금속 중 어느 것으로도 형성될 수 있다.
도 9를 참조하면, 제1 금속층(130) 및 시드층(150) 상부에 제2 금속층(160)을 형성할 수 있다. 제2 금속층(160)은 전해 도금 방법에 의해서 형성될 수 있다. 여기서 제2 금속층(160)은 전도성 금속으로 형성될 수 있다. 예를 들어, 제2 금속층(160)은 구리로 형성될 수 있다. 그러나, 제2 금속층(160)의 재질을 구리로 한정하지 않는다. 제2 금속층(160)은 구리와 동일한 기능을 수행할 수 있는 전도성 금속 중 적어도 어느 것으로 형성될 수 있다.
본 발명의 실시 예에 따른 시드층(150) 및 제2 금속층(160)은 베이스 기판(110)의 상부와 하부를 전기적으로 연결하기 위해서 형성될 수 있다. 즉, 제2 관통홀(220) 내벽에 형성된 시드층(150) 및 제2 금속층(160)에 의해서 베이스 기판(110) 상부와 하부가 상호 전기적으로 연결될 수 있다.
도 10을 참조하면, 제2 관통 비아(170)를 형성할 수 있다. 제2 관통 비아(170)는 전도성 페이스트, 절연성 플러깅 잉크 또는 도금에 의해서 제2 관통홀(220)을 충전함으로써 형성될 수 있다. 제2 관통 비아(170)를 형성하는 전도성 페이스트, 절연성 플러깅 잉크 또는 도금 방법은 일반적으로 공지된 기술에 의해서 수행될 수 있다. 제2 관통 비아(170)는 전도성 금속으로 형성될 수 있다. 예를 들어, 제2 관통 비아(170)는 은(Ag), 구리(Cu) 및 니켈(Ni) 중 적어도 하나를 포함하는 재질로 형성될 수 있다. 이와 같은 공정에 의해서 패키지 기판(100)이 형성될 수 있다. 본 발명의 실시 예에 따른 패키지 기판(100) 제조 방법에 의하면 제1 관통 비아(140)에 의해서 시드층(150) 및 제2 금속층(160)이 직접 절연층(120)에 접촉되지 않는다. 따라서, 시드층(150) 및 제2 금속층(160) 형성 시 절연층(120)에 직접적으로 도금이 수행됨에 따라 절연층(120)에 크랙이 발생하는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 패키지 기판 및 패키지 기판 제조 방법은 절연층 형성 후 제1 관통 비아를 형성함으로써, 제2 관통 비아 형성을 위한 도금 수행 시, 절연층에 크랙(Crack)이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 실시 예에 따른 패키지 기판 및 패키지 기판 제조 방법은 절연층 상부에 제1 금속층을 형성 한 후 관통홀을 형성함으로써, 관통홀 형성에 의해 절연층에 크랙이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 실시 에에 따른 패키지 기판 및 패키지 기판 제조 방법은 절연층 상부에 형성된 제1 금속층에 의해서 제1 관통비아 형성 후 연마 공정에 의해서 절연층이 파손되는 것을 방지할 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 패키지 기판
110: 베이스 기판
120: 절연층
130: 제1 금속층
210: 제1 관통홀
140: 제1 관통 비아
220: 제2 관통홀
150: 시드층
160: 제2 금속층
170: 제2 관통 비아
110: 베이스 기판
120: 절연층
130: 제1 금속층
210: 제1 관통홀
140: 제1 관통 비아
220: 제2 관통홀
150: 시드층
160: 제2 금속층
170: 제2 관통 비아
Claims (12)
- 베이스 기판;
베이스 기판 상부 및 하부에 형성된 절연층;
상기 절연층 상부에 형성된 제1 금속층;
상기 베이스 기판, 상기 절연층 및 상기 제1 금속층을 관통하며, 절연성 물질로 형성된 제1 관통 비아;
상기 제1 관통 비아 상부, 하부 및 내벽에 형성된 시드층;
상기 제1 금속층 및 상기 시드층 상부에 형성된 제2 금속층; 및
상기 제1 관통 비아 내벽에 형성된 상기 시드층 및 상기 제1 금속층의 내부에 형성된 제2 관통 비아;
를 포함하는 패키지 기판.
- 청구항 1에 있어서,
상기 베이스 기판은 알루미늄으로 형성되는 것을 특징으로 하는 패키지 기판.
- 청구항 1에 있어서,
상기 절연층은 양극 산화막인 것을 특징으로 하는 패키지 기판.
- 청구항 1에 있어서,
상기 절연성 물질은 절연성 플러깅 잉크인 것을 특징으로 하는 패키지 기판.
- 청구항 1에 있어서,
상기 시드층은 건식법 또는 습식법으로 형성되는 것을 특징으로 하는 패키지 기판.
- 청구항 1에 있어서,
상기 제2 관통 비아는 도금, 절연성 플러깅 잉크 및 전도성 페이스트 중 적어도 하나로 형성되는 것을 특징으로 하는 패키지 기판.
- 베이스 기판을 준비하는 단계;
상기 베이스 기판 상부 및 하부에 절연층을 형성하는 단계;
상기 절연층 상부에 제1 금속층을 형성하는 단계;
상기 베이스 기판, 상기 절연층 및 상기 제1 금속층을 관통하는 제1 관통홀을 형성하는 단계;
상기 제1 관통홀 내부에 절연성 물질을 충전하여 제1 관통 비아를 형성하는 단계;
상기 제1 관통 비아 내부를 관통하는 제2 관통홀을 형성하는 단계;
상기 제2 관통홀 상부, 하부 및 내벽에 시드층을 형성하는 단계;
상기 제1 금속층 및 상기 시드층 상부에 제2 금속층을 형성하는 단계;
상기 제2 관통홀 내부에 전도성 물질을 충진하여 제2 관통 비아를 형성하는 단계;
를 포함하는 패키지 기판 제조 방법.
- 청구항 7에 있어서,
상기 베이스 기판은 알루미늄으로 형성되는 것을 특징으로 하는 패키지 기판 제조 방법.
- 청구항 7에 있어서,
상기 절연층을 형성하는 단계는
상기 베이스 기판에 양극 산화 처리를 수행하는 것을 특징으로 하는 패키지 기판 제조 방법.
- 청구항 7에 있어서,
상기 제1 관통 비아를 형성하는 단계에서,
상기 절연성 물질은 절연성 플러깅 잉크인 것을 특징으로 하는 패키지 기판 제조 방법.
- 청구항 7에 있어서,
상기 시드층을 형성하는 단계에서,
상기 시드층은 건식법 또는 습식법으로 형성되는 것을 특징으로 하는 패키지 기판 제조 방법.
- 청구항 7에 있어서,
상기 제2 관통 비아를 형성하는 단계에서,
상기 제2 관통 비아는 도금, 절연성 플러깅 잉크 및 전도성 페이스트 중 적어도 하나로 형성되는 것을 특징으로 하는 패키지 기판 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120058497A KR101388849B1 (ko) | 2012-05-31 | 2012-05-31 | 패키지 기판 및 패키지 기판 제조 방법 |
| CN2012102957973A CN103456696A (zh) | 2012-05-31 | 2012-08-17 | 一种封装基板及其制造方法 |
| US13/595,900 US20130319734A1 (en) | 2012-05-31 | 2012-08-27 | Package substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120058497A KR101388849B1 (ko) | 2012-05-31 | 2012-05-31 | 패키지 기판 및 패키지 기판 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130134757A KR20130134757A (ko) | 2013-12-10 |
| KR101388849B1 true KR101388849B1 (ko) | 2014-04-23 |
Family
ID=49668864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120058497A KR101388849B1 (ko) | 2012-05-31 | 2012-05-31 | 패키지 기판 및 패키지 기판 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130319734A1 (ko) |
| KR (1) | KR101388849B1 (ko) |
| CN (1) | CN103456696A (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140020114A (ko) * | 2012-08-08 | 2014-02-18 | 삼성전기주식회사 | 금속 방열기판 및 그 제조방법 |
| KR101509747B1 (ko) * | 2013-12-20 | 2015-04-07 | 현대자동차 주식회사 | 방열 인쇄 회로 기판 및 그 제조 방법 |
| CN105762082B (zh) * | 2014-12-19 | 2018-10-23 | 深南电路有限公司 | 一种封装基板的制作方法及封装基板 |
| DE102015001652A1 (de) * | 2015-02-12 | 2016-08-18 | Häusermann GmbH | Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte |
| KR102037978B1 (ko) * | 2017-02-28 | 2019-10-29 | 한솔테크닉스(주) | 동박 적층판과 그 제조방법 |
| CN108966478B (zh) * | 2017-05-17 | 2021-02-26 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板及其制作方法 |
| TWI714296B (zh) * | 2019-10-04 | 2020-12-21 | 欣興電子股份有限公司 | 封裝基板及其製作方法 |
| US11373927B2 (en) | 2018-05-30 | 2022-06-28 | Unimicron Technology Corp. | Package substrate and manufacturing method having a mesh gas-permeable structure disposed in the through hole |
| CN112635432A (zh) * | 2019-10-09 | 2021-04-09 | 欣兴电子股份有限公司 | 封装基板及其制作方法 |
| TW202119877A (zh) * | 2019-11-05 | 2021-05-16 | 南韓商普因特工程有限公司 | 多層配線基板及包括其的探針卡 |
| CN112701049A (zh) * | 2020-12-22 | 2021-04-23 | 杰群电子科技（东莞）有限公司 | 一种半导体模块的封装方法及半导体模块 |
| KR20220138732A (ko) * | 2021-04-06 | 2022-10-13 | (주)포인트엔지니어링 | 양극산화막 기반의 전기 연결용 인터포저 및 그 제조방법, 반도체 패키지 및 그 제조방법, 다단 적층형 반도체 소자 및 그 제조방법 및 디스플레이 및 그 제조방법 |
| CN113363161A (zh) * | 2021-05-21 | 2021-09-07 | 广东佛智芯微电子技术研究有限公司 | 内置高散热通路的板级扇出型封装结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103979A (ja) | 2002-09-12 | 2004-04-02 | Nitto Denko Corp | メッキスルーホールの形成方法 |
| JP2004349653A (ja) | 2003-05-26 | 2004-12-09 | Fujitsu Ltd | プリント基板の製造方法 |
| KR100688865B1 (ko) | 2005-01-28 | 2007-03-02 | 삼성전기주식회사 | 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법 |
| KR101165330B1 (ko) | 2010-11-11 | 2012-07-18 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1792126A (zh) * | 2003-05-19 | 2006-06-21 | 大日本印刷株式会社 | 双面布线基板和双面布线基板的制造方法以及多层布线基板 |
| WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
| JP2007027451A (ja) * | 2005-07-19 | 2007-02-01 | Shinko Electric Ind Co Ltd | 回路基板及びその製造方法 |
| JP5125470B2 (ja) * | 2007-12-13 | 2013-01-23 | 富士通株式会社 | 配線基板及びその製造方法 |
| KR20090094983A (ko) * | 2008-03-04 | 2009-09-09 | 삼성전기주식회사 | 메탈코어 패키지와 이를 포함하는 다층 인쇄회로기판 및 그제조방법 |
| JP2009290124A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板 |
| KR101018109B1 (ko) * | 2009-08-24 | 2011-02-25 | 삼성전기주식회사 | 다층 배선 기판 및 그의 제조방법 |
-
2012
- 2012-05-31 KR KR1020120058497A patent/KR101388849B1/ko not_active IP Right Cessation
- 2012-08-17 CN CN2012102957973A patent/CN103456696A/zh active Pending
- 2012-08-27 US US13/595,900 patent/US20130319734A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103979A (ja) | 2002-09-12 | 2004-04-02 | Nitto Denko Corp | メッキスルーホールの形成方法 |
| JP2004349653A (ja) | 2003-05-26 | 2004-12-09 | Fujitsu Ltd | プリント基板の製造方法 |
| KR100688865B1 (ko) | 2005-01-28 | 2007-03-02 | 삼성전기주식회사 | 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법 |
| KR101165330B1 (ko) | 2010-11-11 | 2012-07-18 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130319734A1 (en) | 2013-12-05 |
| CN103456696A (zh) | 2013-12-18 |
| KR20130134757A (ko) | 2013-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101388849B1 (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
| KR101204191B1 (ko) | 방열기판 | |
| JP2013065865A (ja) | 放熱基板の製造方法 | |
| KR100969412B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| US8338714B2 (en) | Heat-radiating substrate and manufacturing method thereof | |
| KR101095202B1 (ko) | 하이브리드형 방열기판 및 그 제조방법 | |
| JP2008235772A (ja) | 固体電解コンデンサ及びその製造方法 | |
| JP2013004576A5 (ko) | ||
| KR101167427B1 (ko) | 양극산화 방열기판 및 그 제조방법 | |
| KR101037470B1 (ko) | 방열기판 및 그 제조방법 | |
| US20140041906A1 (en) | Metal heat radiation substrate and manufacturing method thereof | |
| KR20130120385A (ko) | 기판 및 적어도 하나의 전력반도체 부품용 기판의 제조방법 | |
| US20120067623A1 (en) | Heat-radiating substrate and method for manufacturing the same | |
| JP6412587B2 (ja) | 多層配線基板 | |
| US20140054072A1 (en) | Printed circuit board and method for manufacturing the same | |
| JP2010123728A (ja) | 固体電解コンデンサ | |
| JP2009123980A (ja) | 電気回路用アルミニウムベース放熱基板及びその製造方法 | |
| KR20100048685A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2011044607A (ja) | 固体電解コンデンサ及びその製造方法 | |
| JP2009295634A (ja) | 固体電解コンデンサ | |
| JP4985136B2 (ja) | 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法 | |
| KR101162506B1 (ko) | 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 | |
| KR101157446B1 (ko) | 고방열용 메탈 인쇄회로 기판 및 그 제조방법 | |
| KR101913842B1 (ko) | 비아 콘택 형성 방법 | |
| JP2007251101A (ja) | 固体電解コンデンサ内蔵回路基板およびそれを用いたインターポーザおよびパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |