KR101165330B1

KR101165330B1 - Printed circuit board and method of manufacturing the same

Info

Publication number: KR101165330B1
Application number: KR1020100112158A
Authority: KR
Inventors: 신희범; 목지수
Original assignee: 삼성전기주식회사
Priority date: 2010-11-11
Filing date: 2010-11-11
Publication date: 2012-07-18
Also published as: KR20120050750A

Abstract

인쇄회로기판 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따르면, 비아홀(via hole)이 형성되는 절연층, 절연층에 형성되는 시드(seed), 시드에 형성되는 회로 패턴, 및 비아홀에 회로 패턴의 일면보다 돌출되도록 형성되는 제1 비아(first via)를 포함하는 인쇄회로기판이 제공된다.A printed circuit board and a method of manufacturing the same are disclosed. According to an aspect of the present invention, an insulating layer in which a via hole is formed, a seed formed in the insulating layer, a circuit pattern formed in the seed, and a first hole protruding from one surface of the circuit pattern in the via hole There is provided a printed circuit board comprising a first via.

Description

인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}Printed circuit board and its manufacturing method {PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.
The present invention relates to a printed circuit board and a method of manufacturing the same.

종래 인쇄회로기판 제조 방법에 따르면, 세미 애디티브(semi-additive) 공법 또는 수정된 세미 애디티브(modified semi-additive) 공법을 이용하여, 스택 비아(stack via)를 형성하면서 라인/스페이스(line/space) 25마이크로미터/25마이크로미터 이하의 미세 회로를 형성하기 위해, 스루홀(through hole)을 플러깅(plugging)한 후에, 그 위에 다시 동도금에 의한 캡 플레이팅(cap plating)을 수행하였다.According to the conventional method of manufacturing a printed circuit board, using a semi-additive method or a modified semi-additive method, forming a stack via while forming a line via (line / space / space To form a microcircuit of 25 micrometers / 25 micrometers or less, through holes were plugged and then cap plating by copper plating was again performed thereon.

그러나 이와 같은 인쇄회로기판 제조 방법의 경우, 그 공정이 복잡하며, 플러깅 잉크와 캡 플레이팅 간 계면에서의 밀착력이 저하되는 등의 문제가 있었다.However, such a method of manufacturing a printed circuit board has a problem that the process is complicated and the adhesion at the interface between the plugging ink and the cap plating is lowered.

이를 개선하기 위하여, 스루홀을 드릴 비트(drill bit)로 가공한 이후, 이를 필 도금에 의해 충전함으로써 층간 연결을 하는 방식이 제안되었으나, 이러한 방식의 경우, 스루홀이 그 상부에 형성되는 비아와 정렬에 제약이 발생되었으며, 회로 형성을 위해 표면의 도금층을 에칭하여야 하므로 미세 회로 형성에 한계가 존재하는 등의 문제가 있었다.
In order to improve this, a method of making an interlayer connection by processing a through hole into a drill bit and then filling it by peel plating has been proposed, but in this case, a via hole having a through hole formed thereon is proposed. There was a problem in the alignment, and there is a problem in that there is a limit in forming a fine circuit because the plating layer of the surface must be etched to form a circuit.

본 발명은 미세 회로 패턴 및 랜드리스(landless) 구조의 비아를 구비하는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
The present invention provides a printed circuit board having a fine circuit pattern and a landless via and a manufacturing method thereof.

본 발명의 일 측면에 따르면, 비아홀(via hole)이 형성되는 절연층, 절연층에 형성되는 시드(seed), 시드에 형성되는 회로 패턴, 및 비아홀에 회로 패턴의 일면보다 돌출되도록 형성되는 제1 비아(first via)를 포함하는 인쇄회로기판이 제공된다.According to an aspect of the present invention, an insulating layer in which a via hole is formed, a seed formed in the insulating layer, a circuit pattern formed in the seed, and a first hole protruding from one surface of the circuit pattern in the via hole There is provided a printed circuit board comprising a first via.

제1 비아 단부의 직경은 비아홀 단부의 직경 이하일 수 있다.The diameter of the first via end may be equal to or less than the diameter of the via hole end.

인쇄회로기판은, 회로 패턴 및 제1 비아를 커버하도록 절연층 상에 형성되는 빌드업층(build-up layer), 및 빌드업층에 제1 비아와 전기적으로 연결되도록 형성된 제2 비아를 더 포함할 수 있다.The printed circuit board may further include a build-up layer formed on the insulating layer to cover the circuit pattern and the first via, and a second via formed in the build-up layer to be electrically connected to the first via. have.

또한, 본 발명의 다른 측면에 따르면, 비아홀이 형성된 절연층에 시드층을 형성하는 단계, 도금에 의하여, 시드층에 회로 패턴을 형성하는 단계, 비아홀에 전도성 물질을 충전하여 회로 패턴의 일면보다 돌출되도록 제1 비아를 형성하는 단계, 및 플래시 에칭에 의하여, 시드층 중 회로 패턴이 형성되지 않은 일부분을 제거하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.In addition, according to another aspect of the invention, forming a seed layer in the insulating layer on which the via hole is formed, forming a circuit pattern in the seed layer by plating, filling the via hole with a conductive material to protrude from one surface of the circuit pattern A method of manufacturing a printed circuit board is provided, the method including forming a first via, and removing a portion of the seed layer in which a circuit pattern is not formed by flash etching.

제1 비아를 형성하는 단계는, 절연층 상에 비아홀이 개방되도록 레지스트층을 형성하는 단계, 및 레지스트층과 비아홀에 의해 구획되는 공간에 전도성 물질을 충전하는 단계를 포함할 수 있다.The forming of the first via may include forming a resist layer to open the via hole on the insulating layer, and filling a conductive material in a space defined by the resist layer and the via hole.

제1 비아 단부의 직경은 비아홀 단부의 직경 일 수 있다.The diameter of the first via end may be the diameter of the via hole end.

인쇄회로기판 제조 방법은, 시드층 중 회로 패턴이 형성된 일부분을 제거하는 단계 이후에, 절연층 상에 회로 패턴 및 제1 비아를 커버하도록 빌드업층을 형성하는 단계, 및 빌드업층에 제1 비아와 전기적으로 연결되도록 제2 비아를 형성하는 단계를 더 포함할 수 있다.The printed circuit board manufacturing method may further include forming a buildup layer on the insulating layer to cover the circuit pattern and the first via after removing a portion of the seed layer in which the circuit pattern is formed, and forming the first via on the buildup layer. The method may further include forming a second via to be electrically connected.

제1 비아는 도금에 의해 형성될 수 있다.The first via may be formed by plating.

제1 비아는 전도성 페이스트(conductive paste)의 충전에 의해 형성될 수 있다.The first via may be formed by filling a conductive paste.

비아홀은 CNC 드릴 또는 레이저 드릴에 의해 형성될 수 있다.
Via holes may be formed by CNC drills or laser drills.

본 발명에 따르면, 랜드가 존재하지 않는 랜드리스(landless) 구조로 비아가 형성됨으로써, 빌드업층의 비아와의 보다 용이한 정렬이 가능하게 되며, 회로 패턴이 보다 미세하게 구현될 수 있다.
According to the present invention, the vias are formed in a landless structure in which no lands exist, thereby enabling easier alignment with the vias of the build-up layer, and a circuit pattern may be more finely implemented.

도 1은 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면도.
도 2 및 도 3은 본 발명의 일 측면에 따른 인쇄회로기판의 다른 실시예를 나타낸 단면도.
도 4 및 도 5는 본 발명의 일 측면에 따른 인쇄회로기판의 비아홀 구조의 일 실시예를 나타낸 단면도.
도 6은 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.
도 7 내지 도 15는 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
도 16 내지 도 24는 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법 다른 실시예의 각 공정을 나타낸 단면도.1 is a cross-sectional view showing an embodiment of a printed circuit board according to an aspect of the present invention.
2 and 3 are cross-sectional views showing another embodiment of a printed circuit board according to an aspect of the present invention.
4 and 5 are cross-sectional views showing one embodiment of a via hole structure of a printed circuit board according to an aspect of the present invention.
Figure 6 is a flow chart showing an embodiment of a printed circuit board manufacturing method according to another aspect of the present invention.
7 to 15 are cross-sectional views showing respective processes of an embodiment of a method of manufacturing a printed circuit board according to another aspect of the present invention.
16 to 24 are cross-sectional views illustrating respective processes of a method of manufacturing a printed circuit board according to another aspect of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view of a printed circuit board according to a first embodiment of the present invention; Fig. A duplicate description will be omitted.

도 1은 본 발명의 일 측면에 따른 인쇄회로기판(100)의 일 실시예를 나타낸 단면도이다.1 is a cross-sectional view showing an embodiment of a printed circuit board 100 according to an aspect of the present invention.

본 실시예에 따르면, 도 1에 도시된 바와 같이, 비아홀(112)이 형성된 절연층(110), 시드(122), 회로 패턴(130), 제1 비아(140), 빌드업층(150), 및 제2 비아(160) 등으로 이루어지는 인쇄회로기판(100)이 제시된다.According to the present embodiment, as shown in FIG. 1, the insulating layer 110, the seed 122, the circuit pattern 130, the first via 140, the build-up layer 150, on which the via holes 112 are formed, And a printed circuit board 100 including a second via 160 and the like.

이와 같은 본 실시예에 따르면, 랜드가 존재하지 않는 랜드리스(landless) 구조로 제1 비아(140)가 형성됨으로써, 빌드업층(150)에 형성되는 제2 비아(160)와 제1 비아(140) 간 보다 용이한 정렬이 가능하게 되며, 회로 패턴(130)이 보다 미세하게 구현될 수 있다.According to the present exemplary embodiment, the first via 140 is formed in a landless structure in which no land exists, thereby forming the second via 160 and the first via 140 formed in the buildup layer 150. It is possible to more easily align between), the circuit pattern 130 can be implemented more finely.

이하, 도 1 내지 도 5를 참조하여, 본 실시예에 따른 인쇄회로기판(100)의 각 구조에 대하여 보다 구체적으로 설명하도록 한다.
Hereinafter, each structure of the printed circuit board 100 according to the present embodiment will be described in more detail with reference to FIGS. 1 to 5.

절연층(110)에는 도 1에 도시된 바와 같이, 절연층(110)을 관통하는 비아홀(112)이 형성될 수 있으며, 절연층(110)의 상, 하면에는 시드(122)와 회로 패턴(130)이 형성될 수 있다. 그리고 비아홀(112)의 내부에는 도 1에 도시된 바와 같이 회로 패턴(130)에 비해 돌출된 제1 비아(140)가 형성될 수 있다.As illustrated in FIG. 1, a via hole 112 penetrating through the insulating layer 110 may be formed in the insulating layer 110, and the seeds 122 and the circuit patterns may be formed on and under the insulating layer 110. 130 may be formed. In addition, a first via 140 protruding from the circuit pattern 130 may be formed in the via hole 112 as illustrated in FIG. 1.

시드(122)는 도 1에 도시된 바와 같이, 절연층(110)의 상, 하면에 각각 형성될 수 있으며, 이러한 시드(122)는 세미 애디티브 공정(semi-additive process) 또는 수정된 세미 애디티브 공정(modified semi-additive process)에 의한 미세 회로 패턴(130)의 형성을 위하여 절연층(110)에 무전해 도금 등에 의해 형성될 수 있다.Seed 122 may be formed on the upper and lower surfaces of the insulating layer 110, respectively, as shown in Figure 1, the seed 122 is a semi-additive process (modified semi-additive process) In order to form the fine circuit pattern 130 by a modified semi-additive process, the insulating layer 110 may be formed by electroless plating or the like.

도 1에는, 수정된 세미 애디티브 공정에 의해 시드(122) 상에 형성된 회로 패턴(130)을 도시되어 있으며, 이에 따라 절연층(110)과 시드(122) 사이에는 금속층이 존재하게 되나, 세미 애디티브 공정에 의할 경우 이러한 금속층은 시드(122) 하부에 존재하지 않게 된다.FIG. 1 shows a circuit pattern 130 formed on the seed 122 by a modified semi-additive process, whereby a metal layer exists between the insulating layer 110 and the seed 122, but semi In the additive process, the metal layer does not exist under the seed 122.

시드(122)와 회로 패턴(130)의 형성 공정에 대해서는, 이하 도 6 내지 도 24를 참조하여 인쇄회로기판(200)의 제조 방법을 제시하는 부분에서 보다 구체적으로 설명하도록 한다.A process of forming the seed 122 and the circuit pattern 130 will be described in more detail in the following description of a method of manufacturing the printed circuit board 200 with reference to FIGS. 6 to 24.

제1 비아(140)는 도 1에 도시된 바와 같이, 비아홀(112)에 회로 패턴(130)의 일면보다 돌출되도록 형성될 수 있다. 즉, 제1 비아(140)는 도 1에 도시된 바와 같이 비아홀(112) 내부에 형성되되, 회로 패턴(130)의 표면에 비하여 바깥쪽으로 돌출된 구조를 가질 수 있다.As illustrated in FIG. 1, the first via 140 may be formed to protrude more than one surface of the circuit pattern 130 in the via hole 112. That is, the first via 140 may be formed inside the via hole 112 as shown in FIG. 1, and may have a structure that protrudes outward from the surface of the circuit pattern 130.

이와 같이 제1 비아(140)가 회로 패턴(130)의 일면보다 바깥쪽으로 돌출된 구조로 이루어짐으로써, 빌드업층(150)에 형성되는 제2 비아(160)의 깊이는 제1 비아(140)가 돌출된 정도만큼 상대적으로 감소될 수 있으므로, 제2 비아(160)를 필(fill) 도금 방식에 의해 형성하는 경우 큰 이점을 가질 수 있다.As such, since the first via 140 protrudes outward from one surface of the circuit pattern 130, the depth of the second via 160 formed in the build-up layer 150 is increased by the first via 140. Since the second via 160 may be formed by a fill plating method, the second via 160 may be relatively reduced by a protruded degree.

또한, 제1 비아(140) 단부의 직경(d1)은 도 1에 도시된 바와 같이, 비아홀(112) 단부의 직경(d2) 이하일 수 있다. 즉, 제1 비아(140)는 그 단부의 직경이 비아홀(112)의 단부의 직경과 동일하거나 그보다 작게 형성됨으로써 그 단부에 별도의 랜드가 존재하지 않는 랜드리스 구조로 형성될 수 있으며, 이러한 제1 비아(140)는 랜드를 갖는 비아에 비해 몸체가 보다 큰 직경을 갖도록 형성될 수 있다.In addition, the diameter d1 of the end of the first via 140 may be equal to or less than the diameter d2 of the end of the via hole 112, as shown in FIG. 1. That is, the first via 140 may be formed in a landless structure in which the diameter of the end thereof is the same as or smaller than the diameter of the end of the via hole 112, and there is no separate land at the end thereof. The first via 140 may be formed such that the body has a larger diameter than the via having a land.

이에 따라 빌드업층(150)의 제1 비아(140) 상부에 제1 비아(140)와 전기적으로 연결되는 제2 비아(160)는 제1 비아(140)에 대해 보다 효과적으로 정렬될 수 있으며, 이에 따라, 랜드를 갖는 비아에 형성되는 경우에 비하여 제2 비아(160)가 보다 큰 사이즈로 형성될 수 있다.Accordingly, the second via 160 electrically connected to the first via 140 on the first via 140 of the build-up layer 150 may be more effectively aligned with the first via 140. Accordingly, the second via 160 may be formed in a larger size than in the case of the via having lands.

그리고 이와 같이 제2 비아(160)가 보다 큰 사이즈로 형성될 수 있어, 작은 사이즈의 비아홀을 가공할 필요가 없으므로, 보다 저렴한 가공 장비를 이용하여 적은 비용을 제2 비아(160)의 형성이 가능하게 된다.In this way, since the second via 160 may be formed in a larger size, it is not necessary to process a small via hole, and thus, the second via 160 may be formed at a lower cost by using a cheaper processing equipment. Done.

제1 비아(140)는 시드(122) 상에 전해 도금에 의해 형성될 수 있으며, 그 밖에 비아홀(112) 내부에 전도성 페이스트를 충전함에 의해 형성될 수도 있다. 이와 같이 돌출된 랜드리스 구조를 갖는 제1 비아(140)의 형성 공정에 대해서는, 이하 도 6 내지 도 24를 참조하여 인쇄회로기판(200)의 제조 방법을 제시하는 부분에서 보다 구체적으로 설명하도록 한다.The first via 140 may be formed on the seed 122 by electroplating, or may be formed by filling a conductive paste in the via hole 112. The formation process of the first via 140 having the landless structure protruding as described above will be described in detail in the following description of a method of manufacturing the printed circuit board 200 with reference to FIGS. 6 to 24. .

빌드업층(150)은 도 1에 도시된 바와 같이, 회로 패턴(130) 및 제1 비아(140)를 커버하도록 절연층(110) 상에 형성될 수 있으며, 이러한 빌드업층(150)에는 제1 비아(140)의 위치와 대응되는 위치에 비아홀(112)이 형성될 수 있고, 비아홀(112) 내부에는 도 1에 도시된 바와 같이, 제1 비아(140)와 전기적으로 연결되는 제2 비아(160)가 형성될 수 있다.The buildup layer 150 may be formed on the insulating layer 110 to cover the circuit pattern 130 and the first via 140, as shown in FIG. 1, and the buildup layer 150 may include a first layer. Via holes 112 may be formed at positions corresponding to the positions of the vias 140, and the second vias electrically connected to the first vias 140 may be formed in the via holes 112 as illustrated in FIG. 1. 160 may be formed.

본 실시예의 경우, 빌드업층(150)과 제2 비아(160)가 추가적으로 형성된 인쇄회로기판(100)을 일 실시예로서 제시하였으나, 도 2 및 도 3에 도시된 바와 같이, 빌드업층(150)과 제2 비아(160)가 형성되기 이전의 구조 역시 본 발명의 권리범위에 포함될 수 있다. 여기서, 도 2 및 도 3은 본 발명의 일 측면에 따른 인쇄회로기판(100)의 다른 실시예를 나타낸 단면도이다.In the present embodiment, the printed circuit board 100 in which the build-up layer 150 and the second via 160 are additionally provided is shown as an embodiment, but as shown in FIGS. 2 and 3, the build-up layer 150 The structure before the second via 160 is formed may also be included in the scope of the present invention. 2 and 3 are cross-sectional views showing another embodiment of a printed circuit board 100 according to an aspect of the present invention.

그리고, 도 3에 도시된 바와 같이 시드(122) 및 회로 패턴(130)의 배치 구조에 따라 제1 비아(140)는 다양한 형상으로 구현될 수 있다. 그러나 이러한 경우에도 제1 비아(140)는 도 3에 도시된 바와 같이, 회로 패턴(130)의 일면보다 돌출된 구조를 가질 수 있으며, 비아홀(112)의 직경 이하의 직경을 가질 수 있다.As shown in FIG. 3, the first via 140 may be implemented in various shapes according to the arrangement of the seed 122 and the circuit pattern 130. However, even in this case, as illustrated in FIG. 3, the first via 140 may have a structure protruding from one surface of the circuit pattern 130 and may have a diameter less than or equal to the diameter of the via hole 112.

한편, 본 실시예의 경우, 충전 방식 또는 기타 설계 상의 필요에 따라, 비아홀(112)은 도 4 및 도 5에 도시된 바와 같이, 다양한 가공 장비에 의해 다양한 형상으로 가공될 수 있다. 여기서, 도 4 및 도 5는 본 발명의 일 측면에 따른 인쇄회로기판(100)의 비아홀(112) 구조의 일 실시예를 나타낸 단면도이다.Meanwhile, in the present embodiment, the via hole 112 may be processed into various shapes by various processing equipment, as shown in FIGS. 4 and 5, according to a filling method or other design needs. 4 and 5 are cross-sectional views illustrating an embodiment of a via hole 112 structure of a printed circuit board 100 according to an exemplary embodiment of the present invention.

즉 비아홀(112)은 도 4에 도시된 바와 같이 CNC 드릴에 의하여 절연층(110)에 수직 방향으로 형성될 수 있으며, 도 5에 도시된 바와 같이, 레이저 드릴에 의하여 절연층(110)의 양면으로부터 중심부로 갈수록 직경이 감소하는 형상을 갖도록 형성될 수도 있다.
That is, the via hole 112 may be formed in a direction perpendicular to the insulating layer 110 by a CNC drill as shown in FIG. 4, and as shown in FIG. 5, both surfaces of the insulating layer 110 by a laser drill. It may be formed to have a shape that decreases in diameter from the center to the center.

다음으로, 도 6 내지 도 24를 참조하여 본 발명의 다른 측면에 따른 인쇄회로기판(200) 제조 방법에 대하여 설명하도록 한다.Next, a method of manufacturing the printed circuit board 200 according to another aspect of the present invention will be described with reference to FIGS. 6 to 24.

도 6은 본 발명의 다른 측면에 따른 인쇄회로기판(200) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 7 내지 도 15는 본 발명의 다른 측면에 따른 인쇄회로기판(200) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.6 is a flowchart illustrating an embodiment of a method of manufacturing a printed circuit board 200 according to another aspect of the present invention. 7 to 15 are cross-sectional views illustrating each process of the method of manufacturing the printed circuit board 200 according to another aspect of the present invention.

본 실시예의 경우, 비아홀(212)이 형성된 절연층(210), 시드(222), 회로 패턴(230), 제1 비아(240), 빌드업층(250), 및 제2 비아(260)의 구조 및 그에 따른 기능은 전술한 실시예의 각 구조 및 기능과 동일 또는 유사하므로, 이에 대한 구체적인 설명은 생략하도록 하고, 이하에서는 인쇄회로기판(200)의 제조 방법 자체 및 그에 따른 기능을 중심으로 설명하도록 한다.In the present embodiment, the structure of the insulating layer 210, the seed 222, the circuit pattern 230, the first via 240, the build-up layer 250, and the second via 260 having the via holes 212 formed therein. And the function thereof is the same or similar to each structure and function of the above-described embodiment, so a detailed description thereof will be omitted, and will be described below with reference to the manufacturing method itself and the function according to the printed circuit board 200. .

본 실시예에 따르면, 도 6에 도시된 바와 같이, 절연층(210)에 시드층(220)을 형성하는 공정(S110), 시드층(220)에 회로 패턴(230)을 형성하는 공정(S120), 비아홀(212)에 회로 패턴(230)보다 돌출되도록 제1 비아(240)를 형성하는 공정(S130), 시드층(220)을 플래시 에칭하는 공정(S140), 절연층(210) 상에 빌드업층(250)을 형성하는 공정(S150), 및 빌드업층(250)에 제2 비아(260)를 형성하는 공정(S160) 등으로 이루어지는 인쇄회로기판(200) 제조 방법이 제시된다.According to the present embodiment, as shown in FIG. 6, a process of forming the seed layer 220 on the insulating layer 210 (S110) and a process of forming a circuit pattern 230 on the seed layer 220 (S120). ), Forming a first via 240 in the via hole 212 so as to protrude from the circuit pattern 230 (S130), flash etching the seed layer 220 (S140), and insulating layer 210. A method of manufacturing a printed circuit board 200 is provided, which includes a step S150 of forming a buildup layer 250, a step S160 of forming a second via 260 in the buildup layer 250, and the like.

이하, 도 6 내지 도 15를 참조하여, 본 실시예에 따른 인쇄회로기판(200) 제조 방법의 각 공정에 대하여 보다 구체적으로 설명하도록 한다.
6 to 15, each process of the method of manufacturing the printed circuit board 200 according to the present embodiment will be described in more detail.

먼저, 도 7 내지 도 9에 도시된 바와 같이, 비아홀(212)이 형성된 절연층(210)에 시드층(220)을 형성한다(S110). 수정된 세미 애디티브 공정에 의한 미세 회로 패턴(230) 형성을 위하여 비아홀(212)이 형성된 절연층(210)에 시드층(220)을 형성하는 공정으로, 다음과 같이 나누어 설명할 수 있다.First, as illustrated in FIGS. 7 to 9, the seed layer 220 is formed in the insulating layer 210 on which the via holes 212 are formed (S110). The seed layer 220 is formed in the insulating layer 210 in which the via hole 212 is formed to form the fine circuit pattern 230 by the modified semi-additive process.

우선, 도 7 및 도 8에 도시된 바와 같이 금속층이 형성된 절연층(210)을 관통하여 비아홀(212)을 형성한다. 비아홀(212)은 CNC 드릴 또는 레이저 드릴에 의해 형성될 수 있으며, 이에 따라 도 4 및 도 5에 도시된 바와 같이 다양한 형상의 비아홀(112)이 형성될 수 있다.First, the via hole 212 is formed through the insulating layer 210 on which the metal layer is formed as shown in FIGS. 7 and 8. The via hole 212 may be formed by a CNC drill or a laser drill, and thus, the via hole 112 having various shapes may be formed as shown in FIGS. 4 and 5.

그리고 도 9에 도시된 바와 같이 절연층(210) 상에 무전해 도금 등의 방식으로 시드층(220)을 형성한다.As illustrated in FIG. 9, the seed layer 220 is formed on the insulating layer 210 by electroless plating or the like.

본 실시예의 경우 수정된 세미 애디티브 공정에 의한 회로 패턴(230) 형성을 제시하고 있어, 금속층이 형성된 절연층(210), 즉 동박적층판을 이용하게 되나, 이와 달리 세미 애디티브 공정에 의하는 경우에는, 금속층이 존재하지 않는 절연층(210)을 이용하여 이후 공정을 수행하게 될 것이다.In the present embodiment, the circuit pattern 230 is formed by the modified semi-additive process, and the insulating layer 210 having the metal layer, that is, the copper-clad laminate, is used. However, the semi-additive process is used. In this case, a subsequent process will be performed using the insulating layer 210 in which the metal layer does not exist.

다음으로, 도 10 및 도 11에 도시된 바와 같이, 도금에 의하여, 시드층(220)에 회로 패턴(230)을 형성한다(S120). 수정된 세미 애디티브 방식에 의해 미세한 회로 패턴(230)을 구현하기 위하여, 전해 도금 방식으로 시드층(220) 상에 회로 패턴(230)을 형성하는 공정으로 다음과 같이 나누어 설명할 수 있다.Next, as shown in FIGS. 10 and 11, the circuit pattern 230 is formed on the seed layer 220 by plating (S120). In order to implement the fine circuit pattern 230 by the modified semi-additive method, a process of forming the circuit pattern 230 on the seed layer 220 by the electroplating method can be described as follows.

우선, 도 10에 도시된 바와 같이, 시드층(220) 중 회로 패턴(230)이 형성될 영역을 제외한 영역에, 포토리소그래피 방식을 이용하여 도금 레지스트(290)를 형성한다. 그리고 도 11에 도시된 바와 같이 전해 도금에 의해 회로 패턴(230)을 형성한다. 이 경우 회로 패턴(230) 형성을 위한 도금시 도 11에 도시된 바와 같이 비아홀(212)의 내부에도 일부 도금층이 형성될 수도 있다.First, as shown in FIG. 10, the plating resist 290 is formed in the seed layer 220 except for the region where the circuit pattern 230 is to be formed by using a photolithography method. As shown in FIG. 11, the circuit pattern 230 is formed by electroplating. In this case, when plating for forming the circuit pattern 230, some plating layers may also be formed inside the via holes 212 as shown in FIG. 11.

이와 같이 수정된 세미 애디티브 방식에 의해 회로 패턴(230)을 형성함으로써, 서브트랙티브(subtractive) 방식에 따라 동박을 에칭하여 회로 패턴을 구현하는 경우에 비하여 보다 미세한 회로 패턴(230)의 구현이 가능하게 된다.By forming the circuit pattern 230 by the modified semi-additive method as described above, the implementation of the finer circuit pattern 230 than the case of implementing the circuit pattern by etching the copper foil according to the subtractive (subtractive) method It becomes possible.

다음으로, 도 12 및 도 13에 도시된 바와 같이, 비아홀(212)에 전도성 물질을 충전하여 회로 패턴(230)의 일면보다 돌출되도록 제1 비아(240)를 형성한다(S130). 돌출된 랜드리스 구조를 갖는 제1 비아(240)를 형성하기 위한 공정으로서, 본 공정은 다음과 같이 나누어 설명할 수 있다.Next, as shown in FIGS. 12 and 13, the via hole 212 is filled with a conductive material to form a first via 240 to protrude from one surface of the circuit pattern 230 (S130). As a process for forming the first via 240 having a protruding landless structure, the present process may be described by dividing as follows.

우선, 도 12에 도시된 바와 같이, 절연층(210) 상에 비아홀(212)이 개방되도록 레지스트층(270)을 형성한다(S132). 즉, 도 12에 도시된 바와 같이, 절연층(210) 상에 회로 패턴(230) 및 도금 레지스트(290)를 모두 커버하되 비아홀(212)은 외부로 노출되도록 레지스트층(270)을 형성한다. 포토리소그래피 공정에 의해 비아홀(212)을 개방시키는 레지스트층(270)을 형성할 수 있으며, 이와 같은 레지스트층(270)의 형성에 의해 제1 비아(240)의 형성을 위한 일정한 공간(280)이 구획될 수 있다.First, as shown in FIG. 12, the resist layer 270 is formed on the insulating layer 210 to open the via hole 212 (S132). That is, as shown in FIG. 12, the resist layer 270 is formed to cover both the circuit pattern 230 and the plating resist 290 on the insulating layer 210, but the via holes 212 are exposed to the outside. The resist layer 270 may be formed to open the via hole 212 by a photolithography process, and the predetermined space 280 for forming the first via 240 may be formed by the formation of the resist layer 270. Can be compartmentalized.

이어서, 도 13에 도시된 바와 같이, 상기 레지스트층(270)의 형성에 의해 레지스트층(270)과 비아홀(212)에 의해 구획되는 공간(280)에 전도성 물질을 충전한다(S134). 즉 상술한 바와 같이 개구가 형성된 레지스트층(270)을 형성함으로써, 비아홀(212), 도금 레지스트(290) 및 레지스트층(270)에 의해 둘러싸인 공간(280)이 형성될 수 있으므로, 이러한 공간(280)에 전도성 물질을 충전함으로써, 비아홀(212)에는 돌출된 랜드리스 구조를 갖는 제1 비아(240)가 형성될 수 있다.Subsequently, as shown in FIG. 13, the conductive material is filled in the space 280 defined by the resist layer 270 and the via hole 212 by forming the resist layer 270 (S134). That is, the space 280 surrounded by the via hole 212, the plating resist 290, and the resist layer 270 may be formed by forming the resist layer 270 having the opening as described above. ), The via hole 212 may have a first via 240 having a protruding landless structure.

이 경우, 제1 비아(240)는 시드층(220)을 이용하여 도금에 의해 형성될 수 있으며, 전도성 페이스트의 충전에 의해 형성될 수도 있다.In this case, the first via 240 may be formed by plating using the seed layer 220, or may be formed by filling the conductive paste.

다음으로, 도 14에 도시된 바와 같이, 플래시 에칭에 의하여, 시드층(220) 중 회로 패턴(230)이 형성되지 않은 일부분을 제거한다(S140). 상술한 공정에 의해 회로 패턴(230) 및 제1 비아(240)가 형성된 이후 회로 패턴(230) 및 제1 비아(240)가 형성되지 않은 영역에 해당되는 시드층(220)의 일부를 제거하는 공정으로, 본 공정에 의해 절연층(210) 상에는 시드(222)가 잔존하게 된다.Next, as shown in FIG. 14, a portion of the seed layer 220 in which the circuit pattern 230 is not formed is removed by flash etching (S140). After the circuit pattern 230 and the first via 240 are formed by the above-described process, a portion of the seed layer 220 corresponding to a region where the circuit pattern 230 and the first via 240 is not formed is removed. By the process, the seed 222 remains on the insulating layer 210 by this process.

다음으로, 도 15에 도시된 바와 같이, 절연층(210) 상에 회로 패턴(230) 및 제1 비아(240)를 커버하도록 빌드업층(250)을 형성하고(S150), 빌드업층(250)에 제1 비아(240)와 전기적으로 연결되도록 제2 비아(260)를 형성한다(S160).Next, as shown in FIG. 15, a buildup layer 250 is formed on the insulating layer 210 to cover the circuit pattern 230 and the first via 240 (S150), and the buildup layer 250. A second via 260 is formed to be electrically connected to the first via 240 at S160.

제2 비아(260)는 빌드업층(250)에 추가적으로 형성되는 비아홀 내부에 도금 등의 방식에 의해 형성될 수 있으며, 빌드업층(250)의 표면에도 추가적인 회로 패턴이 형성될 수 있다.
The second via 260 may be formed in the via hole formed in the buildup layer 250 by plating or the like, and an additional circuit pattern may be formed on the surface of the buildup layer 250.

본 실시예의 경우, 도 1에 도시된 구조를 갖는 인쇄회로기판(100)을 일 예로서 제시하여 그 제조 공정을 설명하였으나, 본 실시예의 공정에 따라 구현되는 인쇄회로기판(200)이 도 1에 도시된 인쇄회로기판(100)에 국한되는 것은 아니며, 도 2의 구조에 빌드업층(150) 및 제2 비아(160)가 추가되어 도 24와 같은 구조를 갖는 인쇄회로기판(200)의 제조 방법에도 얼마든지 적용될 수 있음은 물론이다.In the present embodiment, the manufacturing process has been described by showing the printed circuit board 100 having the structure shown in FIG. 1 as an example, but the printed circuit board 200 implemented according to the process of the present embodiment is shown in FIG. It is not limited to the printed circuit board 100 shown, the build-up layer 150 and the second via 160 is added to the structure of FIG. 2 to have a structure as shown in FIG. 24. Of course, it can be applied to any amount.

도 16 내지 도 24는 본 발명의 다른 측면에 따른 인쇄회로기판(200) 제조 방법 다른 실시예의 각 공정을 나타낸 단면도로서, 상술한 바와 같이 도 2의 구조에 빌드업층(150) 및 제2 비아(160)가 추가된 인쇄회로기판(100)을 제조하는 각 공정을 나타내고 있으며, 제1 비아(240)의 형상이 다소 상이할 뿐 그 구체적인 세부 공정 및 그에 따른 기능은 전술한 실시예와 동일 또는 유사하므로, 그 상세한 공정에 대한 설명은 생략하도록 한다.
16 to 24 are cross-sectional views illustrating respective processes of a method of manufacturing a printed circuit board 200 according to another aspect of the present invention. As described above, the build-up layer 150 and the second via ( Each process for manufacturing the printed circuit board 100 to which the 160 is added is illustrated, and the shape of the first via 240 is slightly different, and the specific detailed processes and the corresponding functions thereof are the same or similar to those of the above-described embodiment. Therefore, description of the detailed process will be omitted.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

100: 인쇄회로기판
110: 절연층
112: 비아홀
122: 시드
130: 회로 패턴
140: 제1 비아
150: 빌드업층
160: 제2 비아
200: 인쇄회로기판
210: 절연층
212: 비아홀
220: 시드층
222: 시드
230: 회로 패턴
240: 제1 비아
250: 빌드업층
260: 제2 비아
270: 레지스트층
280: 공간
290: 도금 레지스트100: printed circuit board
110: insulation layer
112: Via Hole
122: seed
130: circuit pattern
140: first via
150: buildup layer
160: second via
200: printed circuit board
210: insulation layer
212: via hole
220: seed layer
222: seed
230: circuit pattern
240: first via
250: buildup layer
260: second via
270: resist layer
280: space
290: plating resist

Claims

비아홀(via hole)이 형성되는 절연층;
상기 절연층에 형성되는 시드(seed);
상기 시드에 형성되는 회로 패턴; 및
상기 비아홀에 상기 회로 패턴의 일면보다 돌출되도록 형성되는 제1 비아(first via)를 포함하는 인쇄회로기판.
An insulating layer in which via holes are formed;
A seed formed in the insulating layer;
A circuit pattern formed on the seed; And
A printed circuit board comprising a first via formed in the via hole so as to protrude from one surface of the circuit pattern.

제1항에 있어서,
상기 제1 비아 단부의 직경은 상기 비아홀 단부의 직경 이하인 것을 특징으로 하는 인쇄회로기판.
The method of claim 1,
The diameter of the first via end is less than the diameter of the via hole end, the printed circuit board.

제1항에 있어서,
상기 회로 패턴 및 상기 제1 비아를 커버하도록 상기 절연층 상에 형성되는 빌드업층(build-up layer); 및
상기 빌드업층에 상기 제1 비아와 전기적으로 연결되도록 형성된 제2 비아를 더 포함하는 인쇄회로기판.
The method of claim 1,
A build-up layer formed on the insulating layer to cover the circuit pattern and the first via; And
The printed circuit board further comprises a second via formed in the build-up layer to be electrically connected to the first via.

비아홀이 형성된 절연층에 시드층을 형성하는 단계;
도금에 의하여, 상기 시드층에 회로 패턴을 형성하는 단계;
상기 비아홀에 전도성 물질을 충전하여 상기 회로 패턴의 일면보다 돌출되도록 제1 비아를 형성하는 단계; 및
플래시 에칭에 의하여, 상기 시드층 중 상기 회로 패턴이 형성되지 않은 일부분을 제거하는 단계를 포함하고,
상기 제1 비아를 형성하는 단계는,
상기 절연층 상에 상기 비아홀이 개방되도록 레지스트층을 형성하는 단계; 및
상기 레지스트층과 상기 비아홀에 의해 구획되는 공간에 전도성 물질을 충전하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
Forming a seed layer on the insulating layer in which the via holes are formed;
Forming a circuit pattern on the seed layer by plating;
Filling the via hole with a conductive material to form a first via to protrude from one surface of the circuit pattern; And
Removing a portion of the seed layer in which the circuit pattern is not formed by flash etching,
Forming the first via,
Forming a resist layer on the insulating layer to open the via hole; And
And filling a conductive material in a space defined by the resist layer and the via hole.

삭제delete

제4항에 있어서,
상기 제1 비아 단부의 직경은 상기 비아홀 단부의 직경 이하인 것을 특징으로 하는 인쇄회로기판 제조 방법.
The method of claim 4, wherein
And the diameter of the first via end is less than or equal to the diameter of the via hole end.

제4항에 있어서,
상기 시드층 중 상기 회로 패턴이 형성된 일부분을 제거하는 단계 이후에,
상기 절연층 상에 상기 회로 패턴 및 상기 제1 비아를 커버하도록 빌드업층을 형성하는 단계; 및
상기 빌드업층에 상기 제1 비아와 전기적으로 연결되도록 제2 비아를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
The method of claim 4, wherein
After removing a portion of the seed layer in which the circuit pattern is formed,
Forming a buildup layer on the insulating layer to cover the circuit pattern and the first via; And
And forming a second via in the build-up layer so as to be electrically connected to the first via.

제4항에 있어서,
상기 제1 비아는 도금에 의해 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
The method of claim 4, wherein
The first via is a printed circuit board manufacturing method, characterized in that formed by plating.

제4항에 있어서,
상기 제1 비아는 전도성 페이스트(conductive paste)의 충전에 의해 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
The method of claim 4, wherein
The first via is a method of manufacturing a printed circuit board, characterized in that formed by the filling of a conductive paste (conductive paste).

제4항에 있어서,
상기 비아홀은 CNC 드릴 또는 레이저 드릴에 의해 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
The method of claim 4, wherein
The via hole is a printed circuit board manufacturing method, characterized in that formed by a CNC drill or a laser drill.