KR101129523B1 - 반도체 가공용 점착(粘着)시트 및 반도체 칩의 제조 방법 - Google Patents

반도체 가공용 점착(粘着)시트 및 반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR101129523B1
KR101129523B1 KR1020050046567A KR20050046567A KR101129523B1 KR 101129523 B1 KR101129523 B1 KR 101129523B1 KR 1020050046567 A KR1020050046567 A KR 1020050046567A KR 20050046567 A KR20050046567 A KR 20050046567A KR 101129523 B1 KR101129523 B1 KR 101129523B1
Authority
KR
South Korea
Prior art keywords
wafer
thickness
adhesive sheet
rigid substrate
vibration damping
Prior art date
Application number
KR1020050046567A
Other languages
English (en)
Other versions
KR20060046354A (ko
Inventor
카즈히로 타카하시
Original Assignee
린텍 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 코포레이션 filed Critical 린텍 코포레이션
Publication of KR20060046354A publication Critical patent/KR20060046354A/ko
Application granted granted Critical
Publication of KR101129523B1 publication Critical patent/KR101129523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/16—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer
    • C09J2301/162—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer the carrier being a laminate constituted by plastic layers only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)

Abstract

본 발명은 선(先) 다이싱법으로 극박(極搏)의, 균열이나 변색이 없는 반도체칩을 제조하기 위하여 이용되는 점착시트 및 그 사용방법을 제공하는 것으로,
반도체회로가 형성된 웨이퍼 표면에, 상기 웨이퍼 두께보다도 얕은 깊이의 홀을 형성한 후, 상기 웨이퍼를 이면연삭함으로써 웨이퍼의 두께를 얇게 만듦과 동시에 최종적으로는 개개의 칩에 대한 분할을 행하는 반도체칩의 제조방법에 이용되는 점착시트로서,
강성(剛性)기재와 상기 강성기재의 한 면에 설치된 진동완화층과 상기 강성기재의 다른쪽면에 설치된 점착(粘着)층으로 구성되며,
상기 강성기재의 두께가 10μm～ 150μm 이며, 또한 영률은 1000 MPa～30000MPa이며,
상기 진동완화층의 두께가 5μm～80μm이며 또한 -5～ 120°Ｃ에서 동적점탄성(動的粘憚性) tanδ의 최대치가 0.5 이상인 점착시트이다.

Description

반도체 가공용 점착(粘着)시트 및 반도체 칩의 제조 방법 {Adhesive sheet for the processing of semiconductors and the manufacturing method for the chip of semiconductors}
도 1은 본 발명에 관한 점착시트의 모양을 나타내는 단면도.
도 2는 본 발명에 관한 점착시트를 이용한 박형반도체칩의 제조공정을 표시.
도 3은 본 발명에 관한 점착시트를 이용한 박형반도체칩의 제조공정을 표시.
도 4는 본 발명에 관한 점착시트를 이용한 박형반도체칩의 제조공정을 표시.
도 5는 본 발명에 관한 점착시트를 이용한 박형반도체칩의 제조공정을 표시.
<도면의 주요 부분에 대한 부호의 설명>
1. 강성기재 2. 진동완화층
3. 웨이퍼 4. 홀
5. 칩 10. 점착시트
12. 점착층 20. 픽업용 시트
본 발명은 반도체회로가 형성된 웨이퍼를 가공해서 박형(博型)칩을 제조할 때 이용되는 점착시트에 관한 것이다. 또한 본 발명은 상기의 점착시트를 이용하여, 반도체회로가 형성된 웨이퍼를 가공하여 박형 칩을 제조하는 방법에 관한 것이다.
최근, IC카드의 보급이 진전됨에 따라 더욱더 칩의 박형화가 요구되고 있다. 이러한 이유로 종래에는 두께가 350μｍ 정도였던 반도체칩을 두께 50 μｍ～100μｍ 혹은 그 이하까지 얇게 할 필요가 있다. 이러한 칩의 박형화를 달성하는 방법으로, 일본 공개특허공보 평5-335411호 공보에서는 웨이퍼의 표면측에 소정의 깊이로 홀을 형성한 후에 그의 이면측으로부터 연삭(硏削)을 행하는 반도체칩의 제조방법이 개시되어 있다. 이 공법은 「선(先) 다이싱법 」이라고 불리우며, 웨이퍼의 이면연삭과 개개의 칩에 대한 분할을 동시에 행함으로써 박형칩을 효율적으로 제조할 수 있다.
선(先) 다이싱법에서는 웨이퍼 이면연삭시는 웨이퍼의 표면 회로를 보호하고 또 웨이퍼(칩)를 고정시켜 두기 위해서, 홀이 형성되어 있는 웨이퍼 표면에 전용 점착시트가 부착된다. 본 출원인은 선 다이싱법으로 박형칩을 제조할 때에 발생하는 각종 문제들을 독자적인 점착시트를 개발함으로써 해결했었다.
예컨대, 일본 공개특허공보 제3410371호 공보에서는 점착시트의 압축변형 및 점착층의 탄성률을 특정함으로써 이면연삭시에 발생하는 칩균열을 저감시켰다.일본 공개특허공보 제2001-127029호에서는 특정한 영률 및 응력완화율을 나타내는 점착시트를 이용함으로써, 점착시트를 웨이퍼에 첨부할 때 발생하는 내부 응력을 완화시키고, 연삭공정에서 웨이퍼를 각 칩에 분할했을 때 문제가 되는 칩과 칩간의 거리의 협소화를 방지했다. 나아가서 일본 공개특허공보 2003-147300호 공보에서는 점착시트의 기재 중에 유리전이점이 낮은 구성층을 설치해서 박리용 테이프에 대한 접착성을 높힘으로써 선다이싱법에 의한 극박(極博)칩의 제조를 자동화공정에 적용하였다.
상기 일련의 발명에 의해서 선다이싱법에서의 웨이퍼의 박형화가 한층 진전되었다. 그 결과, 별도의 새로운 문제가 발생하였다. 즉, 웨이퍼를 더욱더 얇게 연삭을 하면 웨이퍼는 더욱더 취질(脆質)이 되어, 연삭중에 지석으로부터 전해지는 진동이나 충격이 원인이 되어서, 생성된 칩의 네 코너 부분에 균열이 발생했던 것이다. 또한, 보다 얇게 연삭하기때문에 박웨이퍼에 대하여 연삭시의 응력이 균일하게 걸리지 않아서 웨이퍼 연삭면에 변색이 일어났다.
본 발명은 상기와 같은 종래기술에 수반되는 문제를 해결하고자 하는 것이다. 즉, 본 발명은 선 다이싱법에 의해 극박의 균열이나 변색이 없는 반도체칩을 제조하기 위하여 이용되는 점착시트 및 이의 사용방법을 제공하는 것을 목적으로 하고 있다.
이러한 과제를 해결하는 본 발명의 요지는 다음과 같다.
[1] 반도체 회로가 형성된 웨이퍼의 표면에 상기 웨이퍼의 두께보다도 얕은 깊이의 홀을 형성하고, 상기 웨이퍼의 이면연삭을 행함으로써 웨이퍼의 두께를 얇게 함과 동시에 최종적으로는 개개의 칩에 대한 분할을 행하는 반도체 칩의 제조방법에 이용되는 점착시트로서, 강성기재와 상기 강성기재의 한 면에 설치된 진동완화층과, 상기 강성기재의 다른쪽 면에 설치된 점착(粘着)층으로 구성되며,
상기 강성기재의 두께가 10μm～ 150μm 이며, 또한 영률이 1000 MPa～30000MPa이고,
상기 진동완화층의 두께가 5μm～80μm이며 또한 -5～ 120°Ｃ 에서 동적점탄성(動的粘憚性) tan δ의 최대치가 0.5 이상인 점착시트.
[2] 제 1항에 있어서, 상기 점착시트는 두께 100μm 이하의 반도체 칩을 제조하기 위하여 이용되는 점착시트.
[3] 반도체 회로가 형성된 웨이퍼의 표면에 상기 웨이퍼의 두께보다도 얕은 깊이의 홀을 형성하고, 상기 회로형성면에 강성기재와 상기 강성기재의 한 면에 설치된 진동완화층과 상기 강성기재의 다른쪽면에 설치된 점착(粘着)층으로 구성되며, 상기 강성기재의 두께가 10μm～ 150μm 이며, 또한 영률이 1000 MPa～30000MPa이고, 상기 진동완화층의 두께는 5μm～80μm이며, 또한 -5°Ｃ～ 120°Ｃ 에서 동적점탄성(動的粘憚性) tan δ의 최대치가 0.5 이상인 점착시트를 첨부하고,
그 후에 상기 웨이퍼를 이면연삭함으로써 웨이퍼의 두께를 얇게 만듦과 동시에 최종적으로는 개개의 칩에 대한 분할을 시행하는 반도체칩의 제조방법.
[4] 제3항에 있어서, 상기 반도체칩의 제조방법은 두께 100μm이하의 반도체 칩을 제조하는 반도체칩의 제조방법.
이하, 도면을 참조해가면서 본 발명에 대하여 더욱 구체적으로 설명한다. 본 발명에 관련된 점착시트 10은 도 1에서 나타내는 바와 같이 강성기재 1과 강성기재 1의 한면에 설치된 진동완화층 2와 강성기재 1의 다른쪽면에 설치된 점착층 12로 구성된다.
강성기재 1의 두께는 10 μｍ～150μｍ, 특히 바람직하게는 25μｍ～ 130μｍ이다. 강성기재 1의 영률(JISK-7127준거)은 1000Mpa ～ 30000Mpa, 특히 바람직하게는 1600Mpa ～ 10000Mpa이다. 강성기재 1의 두께와 영률이 상기 범위에 있다면 점착시트를 웨이퍼에 첨부할 때 기계적 성질이 양호하게 되고 또한 점착시트를 박리할 때 웨이퍼(칩)에 걸리는 응력도 적게 될 수 있다.
강성기재 1로는 상기의 물성을 만족시키는 한 특별히 한정되지는 않으며, 각종 박층품(搏層品)이 이용되며, 내수성, 내열성, 강성 등의 측면에서 합성수지필름이 바람직하게 이용된다. 이러한 강성기재 1로는 구체적으로는 폴리에틸렌테레프탈레이트, 폴리에틸렌나프타레이트, 폴리부틸렌테레프탈레이트, 폴리아미드, 폴리아세탈, 폴리카보네이트, 변성폴리페닐렌옥시드, 폴리페닐렌술피드, 폴리술폰, 전방향족폴리에스텔, 폴리에테르케톤, 폴리이미드, 또는 이축연신(二軸延伸)폴리프로필렌 등이 이용된다. 강성기재 1은 상기의 각종 필름의 단층품이어도 좋고, 적층품이어도 좋다. 상기의 재질들 중에서도 강성기재 1로서는 웨이퍼에는 이온오염등의 악 영향을 주지 않는 것이 바람직하다. 구체적으로는 폴리에틸렌테레프탈레이트, 폴리 에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 이축연신(二軸延伸)폴리프로필렌, 폴리이미드 및 폴리아미드가 특히 좋다.
상기 진동완화층의 두께는 5μm～80μm, 특히 바람직하게는 15μm～60μm이다. 진동완화층 2의 -5～ 120°Ｃ 에서 동적점탄성(動的粘憚性)의 tan δ의 최대치(이하 간략하게 「tanδ 값으로 기술한다」)는 0.5 이상이다. 여기에서 tan δ는 손실정접(損失正接)이라고 불리우며, 손실탄성률/저장탄성률로 정의된다. 구체적으로는 동적점탄성 측정장치에 의해 대상물에 부여한 인장(引張), 뒤틀림 등의 응력에 대한 응답에 의해 측정된다.
진동완화층 2의 두께와 tan δ 값이 상기 범위라면, 이면연삭중에 지석의 진동 및 충격을 진동완화층 2가 흡수하기 때문에 칩의 두께를 100μm 이하가 될 때 까지 연삭을 해도 칩의 코너가 균열을 일으킨다든지 연삭면이 변색하는 일이 없다.
진동완화층 2는 수지성 필름으로 구성되며, 상기와 같은 두께, 물성이라면 특히 한정되지 않는다. 수지 그 자체가 상기의 물성을 나타내는 것이라고 해도 좋고, 다른 첨가제를 첨가하는 것으로써 상기 물성이 되는 것이라도 좋다. 또한 진동완화층 2는 경화성 수지를 제막(製膜), 경화한 것이어도 좋고, 열가소성수지를 제막한 것이도 좋다.
경화성수지로는 광경화형 수지, 열경화형 수지 등이 이용되며 바람직하게는 광경화형수지가 이용된다. 광경화형수지로서는 예를 들면, 광중합성의 다관능(多官能)우레탄아크릴레이트계 올리고머를 주제로 한 수지조성물 혹은 폴리엔? 티올계 수지 등이 바람직하게 이용된다.
우레탄아크릴레이트계 올리고머는 폴리에스텔형 또는 폴리에텔형 등의 폴리올화합물과 다가이소시아나트화합물 예를 들면, 2,4-트리렌디이소시아나트, 2,6-트리렌디이소시아나트, 1,3-자이렌디이소시아나트, 1,4-자이렌디이소시아나트, 디페닐메탄4, 4-디이소시아나트등을 반응시켜서 얻어지는 말단 이소시아나트우레탄프레폴리머에 히드록실기를 지닌 아크릴레이트 혹은 메타크릴레이트 예를 들면 2-하이드록시에틸아크릴레이트 혹은 2-하이드록시에틸메타크릴레이드, 2- 하이드록시프로필아크릴레이트, 2-하이드록시프로필메타크릴레이트, 폴리에틸렌글리콜아크릴레이트, 폴리에틸렌글리콜메타크릴레이트등을 반응시켜서 얻어진다. 이러한 우레탄아크릴레이트올리고머는 분자내에 광중합성의 이중결합을 보유하고, 광조사로 중합경화해서 피막을 형성한다.
본 발명에서 선호되어 이용되는 우레탄아크릴레이트계 올리고머의 중량평균 분자량은 1000～50000, 더 바람직하게는 2000～30000의 범위이다. 상기의 우레탄아크릴레이트계 올리고머는 일종 단독으로, 혹은 이종이상을 조합하여 이용할 수 있다.
상기와 같은 우레탄아크릴레이트계 올리고머만으로는 막을 이루기 곤란한 경우가 많기 때문에 통상적으로는 광중합성의 모노머로 희석해서 막을 이룬 후에, 이를 경화해서 필름을 얻는다. 광중합성모노머는 분자내에 광중합성의 이중결합을 보유하고 있으며, 특히 본 발명에서는 비교적 비중이 적은 아크릴에스텔계 화합물이 선호되어 이용된다.
이러한 우레탄아크릴레이트계 올리고머를 희석하기 위해 이용되는 광중합성 의 모노머의 구체적인 예로서는 이소보닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시크로펜타닐(메타)아크릴레이트, 디시크로펜타닐옥신(메타)아크릴레이트, 시클로헥실(메타)아크릴레이트, 아다만탄(메타)아크릴레이트등의 지환식화합물, 벤질아크릴레이트 등의 방향족화합물 혹은 테트라하이드로프로프릴(메타)아크릴레이트, 모노폴린아크릴레이트, N-비닐필로리든 혹은 N-비닐카프로락탐 등의 복소환식화합물을 들 수 있다. 또한 필요에 따라서 다관능(메타)아크릴레이트를 사용해도 좋다.
상기 광중합성 모노머는 우레탄아크릴레이트계 올리고머100 중량부에 대하여 바람직하게는 5～900 중량부, 더욱 바람직하게는 10～500 중량부, 특히 바람직하게는 30～200 중량부의 비율로 이용된다.
또한, 진동완화층 2의 제조에 이용되는 광중합성 폴리엔?티올계수지는 아크릴롤기를 보유하지 않는 폴리엔화합물과 다가티올화합물로 구성된다. 구체적으로는 폴리엔화합물로서는 예를 들면 디아크롤레인펜타에리스톨, 트리렌디이소시아네이트의 트리메티롤프로판디아릴에텔부가물, 불포화아릴우레탄올리고머등을 들 수 있다. 또한 다가티올화합물로서는 펜타에리스톨의 메르카프트프로피온산 혹은 메르카프트주산의 에스테르등을 선호하여 들 수 있는 한편, 시판하고 있는 폴리엔 폴리티올계 올리고머를 이용할 수도 있다. 본 발명에서 이용되는 폴리엔?티올계 수지의 중량평균분자량은 바람직하게는 3000～50000, 더욱 바람직하게는 5000～30000이다.
진동완화층 2를 광경화형수지로부터 형성할 경우에는 상기 수지에 광중합개시제를 혼입함으로써 광조사에 의한 중합경화시간 및 광조사량을 적게 할 수 있다.
이러한 광중합개시제로서는 벤조인화합물, 아세토페논화합물, 아실페스핀옥사이드화합물, 티탄센화합물, 티옥산톤(thioxantone)화합물, 퍼옥사이드화합물등의 광개시제, 아민 및 키논 등의 광증감제 등을 들 수 있다. 구체적으로는 1-하이드록시디크로헥실페닐케톤, 벤조인, 벤조인메틸에텔, 벤조인에틸에텔, 벤조인이소프로필에텔, 벤질디페니사르펜드, 테트라메틸티우람모노사르펜드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, 베타클로르안스라키논, 2-하이드록시-2-메틸-1페닐-프로판-1-온 등을 예시할 수 있다.
광중합성개시제의 사용량은 수지의 합계 100 중량부에 대하여 바람직하게는 0.05-15 중량부, 더욱 바람직하게는 0.1-10 중량부, 특히 바람직하게는 0.5-5 중량부이다.
상기와 같은 경화성수지는 올리고머 혹은 모노머를 전술한 물성치가 되는 각종의 조합 비율로 선택할 수 있다. 진동완화층 2에 이용되는 열가소성수지로는 예를 들면, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐 등의 폴리올레핀 수지및 스틸렌비닐이소프렌블록공중합체 혹은 스틸렌비닐이소프렌블록 공중합체 수소첨가물이 이용된다. 특히 스틸렌-비닐이소프렌블록광중합체 및 스틸렌비닐이소프렌블록 공중합체수소첨가물이 바람직하다.
스틸렌비닐이소프렌블록공중합체는 일반적으로는 고비닐결합의 SIS(스틸렌이소프렌스틸렌블록코폴리머)이며, 그 수소첨가물과 함께 폴리머 단독으로 실온부근에서 큰 tan δ의 피크치를 보유하고 있다.
또한, 상술한 수지중에 tan δ치를 향상 시킬 수 있는 첨가물을 첨가하는 것 이 바람직하다. 이와 같은 tan δ치를 향상시키는 것이 가능한 첨가물로는 탄산칼슘, 실리카, 운모 등의 무기(無機)필러, 철, 연, 등의 금속필러 등을 들 수 있으며, 특히 비중이 커다란 금속필러가 유효하다.
강성기재 1과 진동완화층 2는, 접착제를 이용해서 접착함으로써 적층되거나, 혹은 강성기재 1의 위에 진동완화층 2를 형성하는 수지를 도포하여, 이를 피막화시킴으로써 적층된다.
접착제를 이용하여 강성기재 1과 진동완화층 2를 접착하는 경우에는 널리 이용되는 드라이라미네이트용 접착제를 사용해도 좋으며, 감압접착제를 이용해도 좋다. 도포를 해서 적층하는 경우에는 진동완화층 2를 형성하는 수지는 용액 및 디스퍼젼 이어도 좋고, 추출기로 추출한 용융상태이도 좋다.
또한 강성기재 1의 두께와 진동완화층 2의 두께의 합계는 바람직하게는 15μｍ-230μｍ, 특히 바람직하게는 40μｍ-190μｍ이다. 점착층 12가 형성되는 강성기재 1의 표면에는 점착층 12와의 밀착성을 향상시키기 위하여 코로나처리를 실시한 프라이머 등의 다른 층을 형성해도 좋다.
본 발명에 관련된 점착시트 10은 상기와 같은 강성기재 1과 진동완화층 2의 적층물에서 강성기재 1측의 면에 점착층 12를 형성함으로써 제조된다.
본 발명에서 상기 점착층 12를 구성하는 점착제의 23°Ｃ에서의 탄성률은 바람직하게는 5.0 × 104- 1.0×108 Pa 더욱 바람직하게는 6.0 × 104- 8.0×107 Pa, 특히 바람직하게는 7.0 × 104- 5.0×107 Pa 의 범위이다. 점착제의 탄성률이 상기 범위에 있다면, 점착시트의 웨이퍼에의 고정이 확실하게 이루어져서, 웨이퍼의 연삭성이 향상된다. 또한, 점착층 12를 후술하는 에너지선경화형점착제로 형성한 경우에는 상기 탄성률은 에너지선경화를 시행하기 전의 탄성률을 의미한다.
점착층 12는 상기 탄성률을 보유하는 한, 특히 한정되지는 않으며 종래부터 반도체가공용 점착시트에 이용되어져 온 각종 감압성점착제로 형성시켜서 얻을 수 있다. 구체적으로는 예를 들면, 고무계, 아크릴계, 실리콘계, 폴리비닐에텔계등의 점착제를 들 수 있다. 또한 에너지선경화형 및 가열발포형, 수팽윤(水彭潤)형의 점착제도 사용할 수 있다.
에너지경화형(에너지경화형, 자외선경화, 전자선경화형)점착제로서는 특히, 자외선경화형점착제를 이용하는 것이 바람직하다. 또한, 점착층 12를 자외선경화형점착제로 구성하는 경우에는 강성기재 1 및 진동완화층 2에는 자외선을 투과하는 재료를 이용한다. 또한 수팽윤형점착제로서는 예를 들면, 일본특허공개공보 평5-77284호 공보, 일본특허공개공보 평6-101455호 공보 등에 기재된 것이 바람직하게 이용되고 있다.
에너지선경화형접착제는 일반적으로는 아크릴계점착제와 에너지선광중합성화합물을 주성분으로 하고 있다. 이러한 에너지선경화형점착제에 대한 상세한 내용은 예를 들면, 일본특허공개공보 소60-196956호, 일본특허공개공보 소60-223139호, 일본특허공개공보 평5-32946호, 일본특허공개공보 평8-27239호 등에 기재되어 있다.
상기와 같은 에너지선경화형점착제는 에너지선조사전에 웨이퍼에 대하여 충분한 접착력을 보유하고 있으며, 에너지선조사후에는 접착력이 현저히 감소한다. 즉, 에너지선조사전에는 점착시트와 웨이퍼를 충분한 접착력으로 밀착시켜 표면보호를 가능하게 하고, 에너지조사후에는 연삭된 웨이퍼로부터 용이하게 박리할 수 있다.
앞서 기술한 점착층 12의 두께는 보호할 웨이퍼의 형상, 표면상태 및 연마방법등의 조건에 의해서 적절하게 정해지지만, 바람직하게는 10-500μｍ이며, 특히 바람직하게는 20-300μｍ이다.
본 발명의 점착시트 10은 상기 점착제를 나이프코터, 롤코터, 그라비아코터, 다이코터, 리버스코터 등 일반적으로 공지의 방법에 따라서 전기의 강성기재 1과 진동완화층 2의 적층물의 강성기재 1측의 면에 적절한 두께로 도공하고, 건조시켜서 점착층 12를 형성하고, 계속해서 필요에 따라 점착층 상에 분리형 시트를 첨부함으로써 이루어진다.
그런데, 최근 증가하고 있는 표면의 고저차가 큰 칩(고 범프칩)의 제조에 본 발명상의 점착시트를 이용하는 경우에는 점착층 12의 두께를 범프고저차1.0- 5.0배, 바람직하게는 1.1-3.0배 정도로 한다. 이러한 두께의 점착층 12 라면 칩 표면의 요철에 따라 고저차를 흡수하여 칩을 평탄하게 보호, 유지 할 수 있기에 정밀하게 연삭작업을 행할 수 있다. 또한, 점착층 12를 두껍게 하는 대신에 강성기재 1과 점착층 12 사이에 완화층을 설치해도 좋다. 완화층을 설치한 경우에 점착층 12의 두께는 5-60μｍ정도가 바람직하다.
완화층의 23°Ｃ에서의 탄성률은 바람직하게는 5.0 × 104- 1.0×107 Pa의 범위이다. 또한 tan δ치는 0.3이상 인 경우가 바람직하다. 이 완화층의 두께는 범프 높이의 1.0-5.0배, 바람직하게는 1.1-3.0배 정도로 한다. 완화층은 이러한 두께와 물성을 가진 것이라면, 어떠한 재질이어도 좋지만, 점착제로서 이용되는 성분이어도 좋다. 완화층은 전술한 점착층 12와 같은 성분으로부터 선택되어도 좋지만, 박리성능을 보유할 필요가 없기에 범용의 점착제로부터 형성되어 있어도 좋다.
본 발명에 관한 점착시트 10은 강성기재 1과 진동완화층 2의 적층물에 있어서, 강성기재 1측의 면에 점착층 12가 설치되는 것을 특징으로 하고 있다. 강성기재 1과 진동완화층 2의 적층물에서 진동완화층 2측면에 점착층 12가 형성된 점착시트에서는 본 발명의 효과는 얻을 수 없었다.
이러한, 본 발명에 관련된 점착시트 10은 반도체회로가 형성된 웨이퍼의 표면에 상기 웨이퍼의 두께보다도 얕은 깊이의 홀을 형성하고 그 후, 본 반도체웨이퍼의 이면연삭을 행함으로서 웨이퍼의 두께를 얇게 함과 동시에, 최종적으로는 개개의 칩에 대한 분할을 행하는 반도체칩의 제조방법에 있어서 웨이퍼표면의 보호 및 웨이퍼의 일시적인 고정수단으로 이용되고 있다.
보다 구체적으로는 이하와 같은 공정으로 구성되는 반도체칩의 제조방법에 이용된다.
제1공정: 복수의 회로를 구획하는 웨이퍼의 절단단위에 따라서 소정의 깊이의 홀 4를 웨이퍼 3의 표면에 형성한다. (도 2 참조)
제2공정: 제1 공정의 웨이퍼 3의 표면 전체를 뒤덮는 상태로 본 발명의 점착시트 10을 접착한다.(도 3참조)
제3공정: 제1 공정의 홀4의 저부를 제거하고, 소정의 두께가 될 때까지 웨이퍼의 이면을 연삭하여 개개의 칩 5로 분할한다. (도 4참조)
그 후, 점착층 12를 에너지선경화형점착제로 형성한 경우에는 에너지선을 조사하여 접착력을 저감시켜서, 칩의 연마면에 별도의 점착시트 20(픽업용시트)를 첨부하여 픽업이 가능하도록 위치 및 방향 조정을 행하여, 픽업용 링프레임에 고정하고 점착시트 10을 박리한다. (도 5참조). 그 후에 칩을 픽업하여 소정의 기체상에 올려놓는다.
본 발명의 점착시트를 이용해서 이러한 공정을 행하면, 박형의 반도체칩을 수율을 좋게 하여 제조할 수 있다.
본 발명에 의하면, 선다이싱법에 의해 극박이며 균열이나 변색이 없는 반도체칩을 제조하기 위하여 이용되는 점착시트 및 그 사용방법을 제공할 수 있다.
(실시예)
이하 본 발명의 실시예로서 설명하는데 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한 각 점착시트의 구성재의 [영률] 및 [tanδ치]의 측정, [점착층의 탄성률]의 측정, 각 점착시트를 이용해 행한 웨이퍼의 [이면연삭시험], 얻어진 반도체칩의 [칩코너균열], [커브폭의 협소화율], [전사성] 및 [연삭면의 변색]의 평가에 대하여는 다음에 나타내는 방법으로 시행했다.
[영률]
시험속도 200mm/min으로 JISK7127에 준거하여 측정했다.
[tanδ치]
동적점탄성장치에 의해 11Hz의 인장력으로 측정했다. 구체적으로는 기재를 소정의 사이즈로 샘플링해서 오리온테크社 제조의 Rheovibron DDV-II-EP을 이용해서 주파수 11Hz로 -20～150°Ｃ의 범위에서 tanδ치를 측정해 -5～120°Ｃ의 범위에 있어서의 최대치를 tanδ 값으로서 채용했다.
[점착층의 탄성률]
건조시킨 점착제를 8mmΦ×3mm 사이즈의 샘플로 타발하여 점탄성측정장치(Rhecometrics사 제조, 장치명 DYNAMIC ANALYZER RDA II)를 이용하여 1Hz로 23°Ｃ의 환경하에서 탄성률 G'를 전단법(剪斷法)으로 측정했다.
[이면연삭실험]
8인치 미러웨이퍼의 거울면측에서부터 다이싱장치(DISCO사 제조, DFD641)를 이용해서 10mm × 10mm 칩사이즈로 폭 35μｍ, 깊이 70μｍ의 절단홀(하프컷)을 형성했다. 그 후 린텍사 제조 라미네이터 RAD-3500m/12를 이용하여 실시예, 비교예의 점착시트를 첨부했다. 웨이퍼의 이면연삭기(DISCO사 제조 DFG-8540)으로 웨이퍼를 점착시트가 붙어 있지 않은 이면으로부터 50μｍ두께로 연삭함과 동시에 칩을 분할하고, 얻어진 칩에 대한 평가를 시행했다.
[칩 코너크랙]
이면연삭후 점착시트상에서 분할된 240개의 칩(10mm × 10mm , 두께50μｍ)들의 각각의 칩코너 부분을 연삭면으로부터 광학현미경(30배)에 의해 관찰하여 코너균열이 있는 칩의 개수를 세었다.
[커브폭의 협소화율]
8인치 미러웨이퍼의 거울면측으로부터 다이싱장치(DISCO사 제조, DFD641)을 이용하여 10mm × 10mm 칩 사이즈로 하프컷다이싱을 한 후 잘린 홀(커브)의 폭을 측정(이때의 값을 A라 함)하였다. 이어서, 점착시트를 린텍사 제조의 라미네이터 RAD-3500m/12를 이용하여 하프 컷을 한 웨이퍼거울 면에 첨부하여, DISCO사 제조 DFG-8540를 이용하여 웨이퍼를 점착시트가 붙어 있지 않은 이면으로부터 50μｍ두께로 연삭함과 동시에 칩을 분할하고, 점착시트상에서 분할된 칩과 칩의 간격을 측정했다(이때의 값을 B로 함). (A-B)/A×100을 커브협소화율로 하고, 10% 이상을 불량으로 했다.
[전사성]
분할 된 칩이 붙어있었던 점착시트의 점착층이 자외선(이하UV라 함)경화형인 경우는 점착시트측으로부터 UV조사(조도 150mW/cm2 , , 광량 300mJ/cm2 )한 후에(점착층이 UV경화형이 아닌 경우는 UV는 조사하지 않음), 칩의 이면측(연삭한 면)에 픽업용시트(린텍사 제조 다이싱시트, D-628)을 링프레임과 함께 첨부하고, 그 다음에 최초에 붙인 점착시트를 박리했다. 이 때, 10mm × 10mm으로 분할된 칩이 모두 픽업용시트에 전사된 경우에는 양호, 전사되지 않고 점착시트에 부착된 채로 칩이 존재한 경우에는 불량이라고 했다.
[연삭면의 변색]
칩이면의 연삭후에 있어서의 변색 유무를 눈으로 확인했다.
(실시예 1)
강성기재: 두께 25μｍ의 폴리에틸렌테레프탈레이트필름(PET).
진동완화층:중량평균분자량 8100인 2관능우레탄아크릴레이트계 올리고머(일본화약사제조 U×-3301) 60중량부와 디시크로펜타닐아크릴레이트40 중량부와 광중합개시제 1-하이드록시크로헥실페닐케톤(치바스페셔날티케미컬사제조 이루가큐어 184) 4.0중량부로 구성되는 배합물을 상기 강성기재의 한 쪽 면에 UV경화 후의 두께가 45μｍ가 되도록 도공하고, UV조사함으로써 배합물을 경화시키고 진동완화층을 형성했다.
점착층: 아크릴계 점착제(부틸아크릴레이트 85중량부, 메틸메타크릴레이트 9중량부, 하이드록시에틸아크릴레이트 5중량부 및 아크릴산 1 중량부로 구성되는 공중합체)100 중량부와 경화제로서 트리렌디이소시아나트와 트리메티롤프로판의 부가물 2중량부를 혼합한 점착제조성물.
점착시트: 상기의 강성기재와 진동완화층의 적층물의 강성기재측의 면에 상기 점착층의 두께가 40 μｍ(23°Ｃ에서의 탄성률: 1.0 × 105Pa 가 되도록 점착제조성물을 도포건조하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부한 후, 이면연삭시험을 행하여 결과를 표1에 나타내었다.
(실시예 2)
점착층을 아크릴계 점착제(n-부틸아크릴레이트 90중량부 및 아크릴산 10중량부로 구성되는 공중합체(중량평균 분자량 60만)) 100중량부와 중량평균분자량 5000인 우레탄아크릴레이트올리고머 120중량부와 광중합개시제 (치바 스페셜티케미컬사 제조 이루카큐어 184) 2.0 중량부와 경화제로서 트리렌디이소시아나트와 트리메티롤프로판과의 부가물 2중량부로 구성되는 배합물로 변경하고, 이의 경화후의 두께를 200μｍ(23°Ｃ에서 에너지선 경화전의 탄성률 : 1.5 × 105Pa)로 한 것을 제외하고는 실시예 1과 동일하게 해서 점착시트를 얻었다. 이 점착시트를 하프컷한 웨이퍼거울면에 첨부한 후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(실시예 3)
강성기재를 두께가 125μｍ인 폴리에틸렌테레프탈레이트필름으로 변경한 것 이외에는 실시예 1과 동일하게 해서 점착시트를 얻었다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(실시예 4)
진동완화층의 경화후의 두께를 75μｍ로 변경한 것 이외에는 실시예 1과 동일하게 해서 점착시트를 얻었다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(실시예 5)
강성기재와 진동완화층을 하기와 같이 변경한 것 이외에는 실시예 1과 동일하게 해서 점착시트를 얻었다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
강성기재: 실시예 1과 동일.
진동완화층: 중량평균분자량 5000인 이관능우레탄아크릴레이트계 올리고머(대일정화사제조(大日精化社製造)50중량부와 이소보닐아크릴레이트 50중량부와 광중합개시제 2 하이드록시-2-메틸-1-페닐-프로판-1-온(치바스페셜티케미컬사제조 다이큐어 1173) 2.0중량부로 구성되는 배합물을 상기 강성기재의 한쪽 면에 UV경화후의 두께가 45μｍ이 되도록 도공하고, UV조사를 함으로써 배합물을 경화시키고 강성기재와 진동완화층의 적층물 70μｍ를 제작했다.
(실시예 6)
강성기재를 두께 100μｍ의 이축연신폴리프로필렌필름(OPP)로 변경한 이외에는 실시예 1과 동일한 조작을 행하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(실시예 7)
강성기재를 두께 25μｍ의 폴리에틸렌나프타레이트필름(PEN)으로 변경한 이외에는 실시예 1과 동일한 조작을 행하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(실시예 8)
강성기재를 두께 25μｍ의 폴리이미드필름(PI)으로 변경한 이외에는 실시예 1과 동일한 조작을 행하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(비교예 1)
강성기재에 진동완화층을 적층하지 않은 것 이외에는 실시예 1과 동일한 조작을 행하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨 부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(비교예 2)
강성기재를 두께 100μｍ의 무연신폴리프로필렌필름(CPP)로 변경한 것 이외에는 실시예 1과 동일한 조작을 행하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(비교예 3)
강성기재 : 실시예 1과 동일
상기 강성기재에 폴리에스텔계의 드라이라미네이트용 접착제를 이용해서 진동완화층의 대신에 두께 50μｍ의 저밀도 폴리에틸렌필름을 첨부하여 두께 80μｍ의 적층물을 제작했다.
점착층: 실시예 1의 점착제
점착시트: 전기의 적층물의 강성기재면에 점착층의 두께가 40μｍ이 되도록 점착제를 도포 건조하고 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(비교예 4)
강성기재 : 실시예 1과 동일
상기강성기재에 폴리에스텔계의 드라이라미네이트용 접착제를 이용해서 진동완화층 대신에 두께 50μｍ의 에틸렌메틸메타크릴레이트 공중합체(메틸메타크릴레이트 함량 6중량%)필름을 첨부해 두께 80μｍ의 적층물을 제작했다.
점착층: 실시예 1의 점착제
점착시트 : 전기의 적층물의 강성기재면에 점착층의 두께가 40μｍ이 되도록 점착제를 도포 건조하고 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(비교예 5)
진동완화층의 두께를 110μｍ으로 한 것이외에는 실시예 1과 동일한 조작을 행하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(비교예 6)
강성기재를 188μｍ의 폴리에틸렌테레프탈레이트필름으로 한 것 이외에는 실시예 1과 동일한 조작을 행하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.
(비교예 7)
점착제를 진동완화층의 면에 도포한 것 이외에는 실시예 1과 동일한 조작을 행하여 점착시트를 제작했다. 이 점착시트를 하프컷한 웨이퍼의 거울면에 첨부후 이면연삭시험을 행하여 결과를 표 1에 표시했다.

 강성기재 진동완화층 점착층 결과
재질 두께
(μｍ)		 영률
(MPa)		 두께
(μｍ)		 tan δ치 두께
(μｍ)		 칩코너균열
(균열칩수/칩총수)		 협소화율(%) 전사성 연삭면의 변색
실시예1 PET 25 4000 45 0.6 40 0/240 7 양호 없음
실시예2 PET 25 4000 45 0.6 200 0/240 7 양호 없음
실시예3 PET 125 4000 45 0.6 40 0/240 2 양호 없음
실시예4 PET 25 4000 75 0.6 40 0/240 7 양호 없음
실시예5 PET 25 4000 45 0.53 40 0/240 7 양호 없음
실시예6 OPP 100 1600 45 0.6 40 0/240 4 양호 없음
실시예7 PEN 25 6000 45 0.6 40 0/240 5 양호 없음
실시예8 PI 25 9000 45 0.6 40 0/240 3 양호 없음
비교예1 PET 25 4000 - - 40 240/240 7 양호 없음
비교예2 CPP 100 600 45 0.6 40 0/240 30 양호 없음
비교예3 PET 25 4000 50 0.17 40 50/240 7 양호 없음
비교예4 PET 25 4000 50 0.21 40 24/240 7 양호 없음
비교예5 PET 25 4000 110 0.6 40 12/240 7 양호 없음
비교예6 PET 188 4000 45 0.6 40 0/240 2 불량 없음
비교예7 PET 25 4000 45 0.6 40 0/240 8 양호 있음
본 발명에 의하면 선다이싱법으로 극박의, 균열이나 변색이 없는 반도체칩을 제조하기 위하여 이용되는 접착시트 및 그 사용방법을 제공할 수 있다.

Claims (4)

  1. 반도체 회로가 형성된 웨이퍼의 표면에 상기 웨이퍼의 두께보다도 얕은 깊이의 홀을 형성하고, 상기 웨이퍼의 이면연삭을 행함으로써 웨이퍼의 두께를 얇게 함과 동시에 최종적으로는 개개의 칩에 대한 분할을 행하는 반도체 칩의 제조방법에 이용되는 점착시트로서, 강성기재와 상기 강성기재의 한 면에 설치된 진동완화층과, 상기 강성기재의 다른쪽 면에 설치된 점착(粘着)층으로 구성되며, 상기 강성기재의 두께가 10μm～ 150μm 이며, 또한 영률이 1000 MPa～30000MPa이고, 상기 진동완화층의 두께가 5μm～80μm이며 또한 -5～ 120°Ｃ 에서 동적점탄성(動的粘憚性) tan δ의 최대치가 0.5 이상인 점착시트.
  2. 제 1항에 있어서, 상기 점착시트는 두께 100μm 이하의 반도체 칩을 제조하기 위하여 이용되는 점착시트.
  3. 반도체 회로가 형성된 웨이퍼의 표면에 상기 웨이퍼의 두께보다도 얕은 깊이의 홀을 형성하고, 상기 반도체 회로가 형성된 웨이퍼의 표면에 강성기재와 상기 강성기재의 한 면에 설치된 진동 완화층과 상기 강성기재의 다른 쪽면에 설치된 점착(粘着)층으로 구성되며, 상기 강성기재의 두께가 10μm～ 150μm 이며, 또한 영률이 1000 MPa～30000MPa이고, 상기 진동완화층의 두께는 5μm～80μm이며, 또한 -5°Ｃ～ 120°Ｃ 에서 동적점탄성(動的粘憚性) tan δ의 최대치가 0.5 이상인 점착시트를 첨부하고, 그 후에 상기 웨이퍼를 이면연삭함으로써 웨이퍼의 두께를 얇게 만듦과 동시에 최종적으로는 개개의 칩에 대한 분할을 시행하는 반도체칩의 제조방법.
  4. 제3항에 있어서, 상기 반도체칩의 제조방법은 두께 100μm이하의 반도체 칩을 제조하는 반도체칩의 제조방법.
KR1020050046567A 2004-06-02 2005-06-01 반도체 가공용 점착(粘着)시트 및 반도체 칩의 제조 방법 KR101129523B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00164704 2004-06-02
JP2004164704A JP4574234B2 (ja) 2004-06-02 2004-06-02 半導体加工用粘着シートおよび半導体チップの製造方法

Publications (2)

Publication Number Publication Date
KR20060046354A KR20060046354A (ko) 2006-05-17
KR101129523B1 true KR101129523B1 (ko) 2012-03-30

Family

ID=35457534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046567A KR101129523B1 (ko) 2004-06-02 2005-06-01 반도체 가공용 점착(粘着)시트 및 반도체 칩의 제조 방법

Country Status (3)

Country Link
US (1) US7351645B2 (ko)
JP (1) JP4574234B2 (ko)
KR (1) KR101129523B1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI293979B (en) * 2003-03-17 2008-03-01 Lintec Corp Pressure-sensitive adhesive sheet for protecting surface and preparation thereof
JP2007214268A (ja) * 2006-02-08 2007-08-23 Seiko Instruments Inc 半導体装置の製造方法
JP4528758B2 (ja) * 2006-11-14 2010-08-18 株式会社東芝 転写テープ及びこの転写テープを用いた半導体装置の製造方法
US8114520B2 (en) * 2006-12-05 2012-02-14 Lintec Corporation Laser dicing sheet and process for producing chip body
JP5059559B2 (ja) * 2006-12-05 2012-10-24 リンテック株式会社 レーザーダイシングシートおよびチップ体の製造方法
EP2998987B1 (en) * 2006-12-05 2017-03-01 Lintec Corporation Laser dicing sheet and method for manufacturing chip body
JP2008251934A (ja) * 2007-03-30 2008-10-16 Lintec Corp 半導体チップの製造方法
JP5408762B2 (ja) * 2008-02-08 2014-02-05 リンテック株式会社 レーザーダイシングシートおよびチップ体の製造方法
EP2277964B1 (en) 2008-05-14 2019-04-17 LG Chem, Ltd. Adhesive composition, adhesive sheet, and back grinding method for semiconductor wafer
JP5338250B2 (ja) * 2008-08-21 2013-11-13 株式会社東京精密 ワーク分離方法及び切削加工装置
JP5338249B2 (ja) * 2008-08-21 2013-11-13 株式会社東京精密 切削加工方法
JP5374289B2 (ja) * 2008-11-20 2013-12-25 積水化学工業株式会社 研磨材固定用両面粘着テープ
KR101027858B1 (ko) * 2009-01-13 2011-04-07 도레이첨단소재 주식회사 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름
JP2010206044A (ja) 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
JP2010212310A (ja) * 2009-03-06 2010-09-24 Nitto Denko Corp 素子のダイシング方法
US20110118679A1 (en) * 2009-11-17 2011-05-19 Cryovac, Inc. Radio frequency sealable film
US8858525B2 (en) * 2009-11-20 2014-10-14 Cryovac, Inc. Noise dampening film
JP5762781B2 (ja) * 2011-03-22 2015-08-12 リンテック株式会社 基材フィルムおよび該基材フィルムを備えた粘着シート
JP5282113B2 (ja) * 2011-03-22 2013-09-04 リンテック株式会社 基材フィルムおよび該基材フィルムを備えた粘着シート
JP5770038B2 (ja) * 2011-07-25 2015-08-26 リンテック株式会社 粘着シート
JP5340364B2 (ja) * 2011-10-21 2013-11-13 日東電工株式会社 光重合物層の製造方法
US9097600B2 (en) * 2011-11-06 2015-08-04 Mehdi Kalantari Khandani System and method for strain and acoustic emission monitoring
JP5499111B2 (ja) * 2012-07-06 2014-05-21 日東電工株式会社 半導体装置用接着剤組成物、半導体装置用接着フィルム、ダイシングフィルム付き接着フィルム、半導体装置の製造方法、及び半導体装置
CN104508815B (zh) * 2012-07-31 2018-02-13 索泰克公司 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
JP5588575B1 (ja) * 2012-09-24 2014-09-10 リンテック株式会社 バックグラインドシート
JP6059499B2 (ja) * 2012-10-05 2017-01-11 リンテック株式会社 表面保護シート
US10016961B2 (en) 2014-02-28 2018-07-10 Cryovac, Inc. Polymeric film comprising quiet layer with improved noise dampening properties
JP6167612B2 (ja) * 2013-03-29 2017-07-26 住友ベークライト株式会社 接着シートおよび電子部品
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
JP6322013B2 (ja) 2014-03-20 2018-05-09 リンテック株式会社 粘着シート
JP2015185691A (ja) * 2014-03-24 2015-10-22 古河電気工業株式会社 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法
CN106165068B (zh) * 2014-04-11 2019-09-27 琳得科株式会社 背磨胶带用基材及背磨胶带
JP5823591B1 (ja) * 2014-10-01 2015-11-25 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
JP2017005072A (ja) * 2015-06-09 2017-01-05 日東電工株式会社 半導体ウエハ保護用粘着シート
CN108377659B (zh) * 2016-03-03 2022-08-23 琳得科株式会社 半导体加工用胶粘带、以及半导体装置的制造方法
CN108701601B (zh) * 2016-03-03 2023-06-02 琳得科株式会社 半导体加工用胶粘带、以及半导体装置的制造方法
US11183416B2 (en) * 2016-10-03 2021-11-23 Lintec Corporation Adhesive tape for semiconductor processing, and semiconductor device manufacturing method
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
JP6906402B2 (ja) * 2017-09-07 2021-07-21 日東電工株式会社 半導体ウエハ保護用粘着テープ
KR102239210B1 (ko) * 2018-06-04 2021-04-09 주식회사 엘지화학 백 그라인딩 테이프
SG11202012963WA (en) 2018-06-26 2021-01-28 Lintec Corp Adhesive tape for semiconductor processing and method for producing semiconductor device
US11842916B2 (en) 2018-06-26 2023-12-12 Lintec Corporation Semiconductor processing adhesive tape and method of manufacturing semiconductor device
JP6687092B2 (ja) * 2018-11-15 2020-04-22 リンテック株式会社 表面保護フィルム
JP7311284B2 (ja) * 2019-03-22 2023-07-19 日東電工株式会社 バックグラインドテープ
CN111816077B (zh) * 2020-07-13 2022-04-26 武汉华星光电半导体显示技术有限公司 可折叠显示模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3410371A (en) 1967-01-27 1968-11-12 Bendix Corp Support and adjusting means for disc brake caliper
JP2001127029A (ja) 1999-10-27 2001-05-11 Lintec Corp ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616524B2 (ja) 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
JPS60223139A (ja) 1984-04-18 1985-11-07 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
JPS63153814A (ja) 1986-07-09 1988-06-27 F S K Kk ウエハ貼着用粘着シ−ト
DE3787680T2 (de) 1986-07-09 1994-03-10 Lintec Corp Klebestreifen zum Kleben von Plättchen.
JPH06101455B2 (ja) 1987-05-27 1994-12-12 リンテック株式会社 ウエハ研摩用保護シ−トおよびこのシ−トを用いたウエハ面の研摩方法
JP2601956B2 (ja) 1991-07-31 1997-04-23 リンテック株式会社 再剥離型粘着性ポリマー
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
JPH06177097A (ja) * 1992-12-10 1994-06-24 Mitsui Toatsu Chem Inc ウエハ裏面研削用テープおよびその使用方法
JP2984549B2 (ja) 1994-07-12 1999-11-29 リンテック株式会社 エネルギー線硬化型感圧粘着剤組成物およびその利用方法
WO1999062987A1 (fr) * 1998-05-29 1999-12-09 Mitsubishi Plastics, Inc. Film en polyolefine destine a l'enveloppage sous film etirable
JP3739570B2 (ja) * 1998-06-02 2006-01-25 リンテック株式会社 粘着シートおよびその利用方法
JP3410371B2 (ja) 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
US6455161B1 (en) * 1999-06-30 2002-09-24 Dow Global Technologies Inc. Essentially amorphous, non-chlorinated polymeric barrier films and method of using such films
KR100615842B1 (ko) * 2000-09-01 2006-08-25 가부시키가이샤 구라레 수지 조성물, 및 당해 수지 조성물을 포함하는 다층 구조체, 다층 용기 및 캡
US6414047B1 (en) * 2000-09-04 2002-07-02 Tosoh Corporation Polyolefin foam and polyolefin resin composition
US6670087B2 (en) * 2000-11-07 2003-12-30 Canon Kabushiki Kaisha Toner, image-forming apparatus, process cartridge and image forming method
JP3945565B2 (ja) * 2001-10-26 2007-07-18 リンテック株式会社 半導体ウエハの加工方法
US7378461B2 (en) * 2001-10-31 2008-05-27 Kawamura Institute Of Chemical Research Curable epoxy resin compositions and process for production thereof
JP2003147300A (ja) * 2001-11-12 2003-05-21 Lintec Corp ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法
AU2003236229A1 (en) * 2002-04-15 2003-10-27 Toagosei Co., Ltd. Actinic radiation hardenable resin composition and hardening product thereof
DE60306576T2 (de) * 2002-05-07 2007-07-05 Mitsui Chemicals, Inc. Wärmehärtende Pulverbeschichtungszusammensetzung, Verfahren zur Herstellung eines Beschichtungsfilms mit der Zusammensetzung und Beschichtungsfilm
US6906111B2 (en) * 2002-05-10 2005-06-14 Kao Corporation Foamed article
JP4493296B2 (ja) * 2002-07-26 2010-06-30 日東電工株式会社 加工用粘着シートとその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3410371A (en) 1967-01-27 1968-11-12 Bendix Corp Support and adjusting means for disc brake caliper
JP2001127029A (ja) 1999-10-27 2001-05-11 Lintec Corp ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法

Also Published As

Publication number Publication date
JP2005343997A (ja) 2005-12-15
KR20060046354A (ko) 2006-05-17
JP4574234B2 (ja) 2010-11-04
US7351645B2 (en) 2008-04-01
US20050269717A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
KR101129523B1 (ko) 반도체 가공용 점착(粘着)시트 및 반도체 칩의 제조 방법
JP7207778B2 (ja) 半導体加工用粘着テープ、及び半導体装置の製造方法
CN109743881B (zh) 半导体加工用粘着胶带以及半导体装置的制造方法
KR101880644B1 (ko) 표면 보호 시트
KR102106145B1 (ko) 점착 시트
JP6322013B2 (ja) 粘着シート
CN112334558B (zh) 半导体加工用粘着胶带及半导体装置的制造方法
KR101330128B1 (ko) 점착제 조성물, 반도체 웨이퍼용 다이싱 테이프 및 그 제조방법 및 장치
KR101893937B1 (ko) 기재(基材) 필름 및 그 기재 필름을 구비한 점착 시트
CN106795396B (zh) 粘着片以及加工物的制造方法
US11282736B2 (en) Mask-integrated surface protective tape with release liner
JP5367996B2 (ja) 粘着シートの基材フィルムおよび粘着シート
TWI822670B (zh) 背磨膠帶用基材
CN115873524A (zh) 半导体加工用粘合片及其制造方法、以及半导体装置的制造方法
TW202338964A (zh) 工件加工用保護片和工件個片化物的製造方法
KR101492463B1 (ko) 웨이퍼 적층체 및 본딩과 디본딩 처리 방법
WO2022185598A1 (ja) 半導体加工用粘着シート及び半導体装置の製造方法
TW202105483A (zh) 擴展方法、半導體裝置之製造方法及層合型黏著薄片
KR20230134093A (ko) 워크 가공용 보호 시트 및 워크 개편화물의 제조 방법
WO2022185597A1 (ja) 半導体加工用粘着シート及び半導体装置の製造方法
CN115873525A (zh) 半导体加工用粘合片及半导体装置的制造方法
CN116941017A (zh) 半导体加工用粘着胶带及半导体装置的制造方法
KR20140050793A (ko) 반도체용 점착 필름 및 이를 포함한 다이싱 다이본드 필름

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 9