KR101056692B1

KR101056692B1 - 케리어 부착 극박 동박의 제조방법 및 이 제조방법으로제조된 케리어 부착 극박동박, 프린트 배선기판, 다층프린트 배선판 및 칩온필름용 배선판

Info

Publication number: KR101056692B1
Application number: KR1020040066948A
Authority: KR
Inventors: 유지스즈키; 아키라마츠다
Original assignee: 후루카와 덴키 고교 가부시키가이샤
Priority date: 2003-09-01
Filing date: 2004-08-25
Publication date: 2011-08-12
Also published as: EP1511366A2; TWI379925B; US20050048306A1; KR20050025277A; CN1599513B; CN101662892B; TW200526819A; JP2005076091A; US7223481B2; EP1511366A3; CN1599513A; CN101662892A; JP3977790B2

Abstract

본 발명은 5㎛ 이하의 동박으로서, 핀홀 수가 적으면서 표면 거칠기가 적은 케리어 부착 극박 동박과 그 제조방법을 제공하며, 또한 이러한 케리어 부착 극박 동박을 사용한 미세 패턴용도의 프린트 배선판, 다층 프린트 배선판, 칩온필름용 배선판을 제공하는 것을 목적으로 한다. 본 발명은 케리어 동박의 적어도 한쪽면을 화학적 연마, 전기화학적 용해, 도금 및 이들을 조합한 방법에 의하거나, 혹은 추가적으로 기계적 연마를 조합하여 평균 표면 조도가 Rz: 0.01~2.0㎛가 되도록 평활화하고, 평활화된 케리어 동박의 표면에 박리층, 극박 동박을 순차적으로 적층시켜 이루어지는 것을 특징으로 하는 케리어 부착 극박 동박이다.

극박 동박, 케리어, 박리층, 배선판

Description

케리어 부착 극박 동박의 제조방법 및 이 제조방법으로 제조된 케리어 부착 극박동박, 프린트 배선기판, 다층 프린트 배선판 및 칩온필름용 배선판{Method for manufacturing the thin cooper foil adhered to carrier and, thin cooper foil adhered to carrier, printed circuit board, multilayer printed circuit board, and circuit board for chip on film using the method}

본 발명은 케리어 부착 극박 동박의 제조방법과 이 제조방법으로 제조되는 케리어 부착 극박 동박에 관한 것으로, 특히 고밀도 극미세 배선(파인 패턴)용도의 프린트 배선판, 다층 프린트 배선판, 칩온필름용 배선기판에 적합한 케리어 부착 극박 동박에 관한 것이다.

일반적인 프린트 배선판은 다음과 같은 방법으로 제조된다. 우선, 글라스·에폭시 수지나 글라스·폴리이미드 수지 등으로 이루어진 전기 절연성 기판의 표면에, 표면 회로 형성용 얇은 동박을 배치한 후, 가열 및 가압하여 동장(銅張) 적층판을 제조한다.

이어서, 이 동장 적층판에 스루홀의 천공, 스루홀 도금을 순차적으로 실시한 후, 이 동장 적층판 표면의 동박에 에칭 처리를 행하여 원하는 선폭과 원하는 선간 피치를 가지는 배선 패턴을 형성하고, 마지막으로, 솔더 레지스트의 형성이나 그 밖의 마무리 처리가 이루어진다.

이 동장 적층판에 이용되는 동박은, 기판에 열압착하는 측의 표면을 조화면으로 하여, 이 조화면으로 해당 기재(基材)에 대한 앵커 효과를 발휘킴으로써 그 기판과 동박과의 접합 강도를 높이고 프린트 배선판으로서의 신뢰성을 확보하고 있다. 또한 최근에는, 동박의 조화면을 미리 에폭시 수지와 같은 접착용 수지로 커버하고, 그 접착용 수지를 반경화 상태(B 스테이지)의 절연 수지층으로 한 수지 부착 동박을 표면 회로 형성용의 동박으로서 이용하고, 그 절연 수지층의 측을 기재에 열압착하여 프린트 배선판, 특히 빌드업 배선판을 제조하고 있다. 빌드업 배선판이란, 다층 프린트 배선판의 일종으로, 절연 기판상에 한 층씩 절연층, 도체 패턴의 순서로 형성하고, 레이저법이나 포토법에 의하여 개구한 구멍 (비어홀)에 도금을 입혀 층간을 도통 시키면서 배선층을 누적하는 배선판을 말한다.

이 배선판은 각종 전자부품의 고도 집적화에 대응하여 비어홀을 미세화할 수 있어, 배선 패턴도 고밀도화하는 것이 가능하기 때문에, 미세한 선폭이나 선간 피치 배선으로 이루어지는 배선 패턴, 소위 미세 패턴의 프린트 배선판의 요구가 높아지고 있어, 예를 들어, 반도체 패키지에 사용 되는 프린트 배선판의 경우는 선폭이나 선간 피치가 각각 30㎛ 전후라는 고밀도 극미세 배선을 가지는 프린트 배선판의 제공이 요구 되고 있다.

이와 같은 미세 패턴 프린트 배선판용의 동박으로서, 두꺼운 동박을 이용한 다면, 기재 표면까지 도달하는 에칭 시간이 길어지고, 그 결과, 형성되는 배선 패턴에 있어서 측벽의 수직성이 무너지고, 형성하는 배선 패턴의 배선 선폭이 좁은 경우에는 단선이 되는 경우도 있다. 따라서, 미세 패턴 용도에 쓰여지는 동박으로서는 두께 9㎛ 이하의 동박이 요망된다.

그러나,이와 같은 얇은 동박 (이하,극박 동박이라 한다)은 기계적 강도가 약하고, 프린트 배선판의 제조시에 주름이나 접히는 곳이 발생하기 쉽고, 동박의 절단이 발생하는 경우도 있기 때문에, 미세패턴 용도에 사용되는 극박 동박으로서는케리어로서의 금속박 (이하,「케리어 박」라고 한다)의 편면에 박리층을 통해 극박 동박층을 직접 전착(電着)시킨 케리어부 극박 동박이 사용된다.

현재, 케리어 부착 극박 동박은 두께 5㎛ 정도의 것이 가장 많이 사용되고 있으며, 보다 얇은 두께가 요구되고 있다.

최근 배선판에 있어서 고밀도화가 진행되고 있는 것이 컴퓨터, 휴대 전화나 플라즈마 디스플레이 장치 등의 표시부인 액정 디스플레이를 구동하는 IC 실장 기판이다. IC 실장 기판은 IC가 직접 기판 필름상에 탑재되어 칩온필름〔COF)이라고도 불리고 있다.

COF 실장에서는 동박에 의한 배선 패턴을 형성한 필름을 투과하는 빛에 의하여 IC 위치를 검출한다. 그러나, 종래의 케리어 부착 극박 동박을 사용한 필름의 시인성 (빛에 의한 IC 위치 검출 능력)은 그리 좋지 않다. 그 원인은 케리어부 극박 동박의 표면 거칠기가 큰 것에 있다. 빛을 투과시키는 필름부는 동박으로 형성되는 회로부 이외의 불필요한 동박부가 에칭 제거된 부분으로서, 동박을 필름에 접 착시킬 때 동박 표면의 요철이 필름 면상에 전사되어 남아, 필름 표면의 요철이 커지고, 빛이 통과하는 때 그 요철　때문에 직진할 수 있는 빛의 양이 적어져 시인성이 나빠지기 때문이다. 즉, 접착되는 동박 표면의 거칠기가 커지면 시인성이 나빠지게 된다.

케리어 부착 극박 동박은, 케리어 박의 편면에, 박리층과 전기 동도금층이 이 순차적으로 형성된 것으로서, 그 전기 동도금층의 최외층 표면이 조화면으로 마무리되는 것이다. 전기 동도금층이 회로 기판용 동박으로서 사용되지만, 케리어 박의 표면 거칠기의 상태가, 전기동 도금층의 핀홀 수 또는 COF에 있어서 시인성에 상당히 크게 영향을 준다. 때문에 종래부터 전해 동박을 케리어 박으로서 사용하는 경우는, 거칠기가 작은 광택 면측(전해 드럼측)을 사용함으로써, 핀홀 수를 최대한 감소시켜 표면 거칠기를 작게 한고 있다.(특개 2000-269637호 공보 참조) 그러나,전해 동박의 광택면의 거칠기는 전해 드럼의 표면 거칠기에 의존하기 때문에, 표면 거칠기의 관리를 전해 드럼의 표면을 관리함으로써 실시해 왔으나 관리 수준에는 한계가 있고, 관리해 나가기에는 유지 관리비가 증가되기 때문에 통상 제품에 있어서 거기까지 비용을 들이지는 않는 것이 현실이다.

또, 케리어 박에 압연재를 사용하는 경우, 전해 동박과 비교해 보면, 압연재는 표면 거칠기가 작기 때문에 전해 동박을 케리어 박으로서 사용하는 경우 보다시인성에 있어 우수하지만, 압연재의 현행 재료비는 전해 동박 보다 고가인 점, 표면에 압연 흔적이 남는 경우가 있다는 점 등으로 사용자의 사양을 충분히 만족하는 케리어 박을 제공하는 것은 극히 곤란했다.

전술한 바와 같이, 케리어 부착 극박 동박은 그 케리어 박의 표면 거칠기에, 극박 동박의 핀홀 수, 표면 거칠기(필름의 시인성)가 의존하는 것이 명확하고, 극박 동박의 두께가 얇으면 얇을수록 의존도가 커진다는 것을 알 수 있다. 그러나,현행의 제품 가공 비용을 유지하면서, 또한 사용자 요구를 충분 만족할 수 있는 표면 거칠기가 작은 케리어 박을 사용한 케리어 부측 극박 동박의 제조방법이 개발 되고 있지 않은 것이 현실이다.

본 발명은 상기 문제점을 감안하여, 5㎛ 이하의 극박 동박에 있어서도 핀홀 수가 적으면서 표면 거칠기가 작은 케리어 부측 극박 동박을 현행의 제품 가공비용을 유지하면서 사용자 요구를 충분 만족시키는 제품을 제조하기 위해, 전해 혹은 압연으로 제조되는 동 또는 동합금으로 구성되는 케리어 동박의 표면을 기계적 연마, 화학적 연마, 전기 화학적 용해 또는 평활 도금 처리 방법의 단독, 또는 둘 혹은 그 이상을 조합한 공정을 통하여 평활화하고, 평활화한 케리어 박을 사용하여 핀홀 수가 적은, 표면 거칠기의 작은 케리어 부착 극박 동박과 그 제조 방법을 제공하고, 또한 케리어부 극박 동박을 사용한 미세 패턴 용도의 프린트 배선판, 다층 프린트 배선판, 칩온필름용 배선판을 제공하는 것을 목적으로 한다.

본 발명은 적어도 한쪽 면의 평균 표면조도가, 화학적 연마, 전기 화학적 용 해 또는 평활 도금 처리 방법을 단독 또는 2개 이상을 조합하거나, 또는 추가적으로 기계적 연마를 조합시켜, Rz:0.01∼2.0㎛이 되도록 평활화하고, 그 평활화 된 케리어 동박의 표면에 박리층, 극박 동박을 순차적으로 적층하여 제조되는 케리어부착 극박 동박의 제조 방법이고, 해당 제조 방법으로 제조되는 케리어부 극박 동박이다.

케리어 박의 표면 거칠기가 Rz: 2.0㎛ 이상에서는, 극박 동박의 표면 거칠기도 2㎛ 이상이 되고, 예를 들어,이 극박 동박을 사용하여 COF 실장하는 경우, 극박 동박에 의한 배선 패턴 형성 시에 필름에 동박의 표면 요철이 전사되어, 필름의 요철이 굵어지고, 그 결과 투과도(透過度)는 O에 가까워 진다. 또한, Rz: 0.01㎛ 이하의 표면 거칠기는, 기술상 안정되게 박을 제조하는 것이 어렵고, 고가이기 때문에 현실성이 부족하기 때문에, 케리어 박의 평활화한 면의 평균 표면조도는 Rz: 0.01㎛ ~ 2.0㎛으로 하는 것이 바람직하다.

상기 박리층은, Cr, Ni, Co, Fe, Mo, Ti, W, P 또는/및 이들의 합금층 또는 이들의 수화산화물로 형성하고, 또는 유기피막으로 형성한다.

본 발명의 케리어 부착 극박 동박의 제조 방법은, 적어도 일면의 평균 표면조도가 Rz: 0.01∼10㎛의 범위내에 있는 동박 표면에 전기 화학적으로 처리를 가하여 상기 표면을 Rz: O.01∼2.0㎛로 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어 부착 극박 동박의 제조 방법은, 동박의 적어도 일면을 기계적으로 연마 처리하여 그 표면의 평균 표면조도가 Rz: O.01∼10㎛ 범위내가 되도록 평활 처리하고, 평균 표면조도가 Rz: 0.01∼10㎛의 범위내에 있는 동박 표면에 전기 화학적으로 처리를 가하여 상기 표면을 Rz: O.01∼2.0㎛의 평활면으로 가공한 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어 부착 극박 동박의 제조 방법은, 적어도 일면의 평균 표면조도가 Rz: O.01∼10㎛의 범위내에 있는 동박 표면을 화학 연마하여, 상기 표면을 Rz: O.01∼2.0㎛로 한 케리어 동박의 상기 평활면에 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어부 극박 동박의 제조 방법은, 동박의 적어도 일면을 기계적으로 연마 처리하여 그 표면의 평균 표면조도가 Rz: 0.01∼10㎛ 범위내가 되도록 평활 처리하고, 평균 표면조도가 Rz: 0.01∼10㎛ 범위내에 있는 동박 표면을 화학 연마하여 상기 표면을 Rz: O.01∼2.0㎛의 평활면으로 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어 부착 극박 동박의 제조 방법은, 동박의 적어도 일면의 평균 표면조도가 Rz: 0.01∼10 ㎛ 의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 함유하는 도금 처리를 실시하여 상기 표면을 Rz: O.01∼2.0㎛의 평활면으로 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어 부착 극박 동박의 제조 방법은, 동박의 적어도 일면을 기계적으로 연마 처리하여 그 표면의 평균 표면조도를 Rz: O.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz:0.01∼10 ㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 함유하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:0.01∼2.0 ㎛의 평활면으로 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어 부측 극박 동박의 제조 방법은, 동박의 적어도 일면을 화학 연마하여 그 표면의 평균 표면조도를 Rz: O.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz:0.Ol∼10㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 포함하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:O.01∼2.0㎛의 평활면으로 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어 부착 극박 동박의 제조 방법은, 동박의 적어도 일면을 기계적으로 연마 처리한 그 표면을 추가적으로 화학 연마하여, 그 표면의 평균 표면조도를 Rz: O.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz: O.01∼10㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 포함하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:O.01∼2.0㎛의 평활면으로 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어 부착 극박 동박의 제조 방법은, 동박의 적어도 일면을 전기 화학적으로 처리를 실시하여, 그 표면의 평균 표면조도를 Rz: 0.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz: 0.01∼10㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 포함하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:0.Ol∼2.0㎛의 평활면으로 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 한다.

또, 본 발명의 케리어 부착 극박 동박의 제조 방법은, 동박의 적어도 일면을 기계적으로 연마 처리한 표면을 추가적으로 전기 화학적 처리를 실시하여 그 표면의 평균 표면조도를 Rz: 0.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz: 0.01∼10㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 포함하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:O.01∼2.0㎛의 평활면으로 한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순서로 적층하는 것을 특징으로 한다.

또한, 본 발명은 이러한 케리어 부착 극박 동박을 사용하여 고밀도 극미세 배선을 구현한 미세 패턴 용도의 프린트 배선판, 다층 프린트 배선판, 칩온필름용 배선판이다.

<바람직한 실시형태>

본 실시의 형태의 케리어 부착 극박 동박은 적어도 일면의 평균 표면조도가, 화학적 연마, 전기 화학적 용해 또는 평활 도금 처리 방법을 단독, 또는 둘 이상을 조합시키거나, 추가적으로 기계적 연마를 조합시켜, Rz:0.01∼2.0㎛이 되도록 평활화하고, 그 평활화된 케리어 동박의 표면에 박리층, 극박 동박을 차례로 적층하여 제조한다.

케리어 박으로서는 일반적으로, 알루미늄 박, 알루미늄 합금박, 스테인리스강박, 티탄 박, 티탄합금박, 동박, 동합금박 등이 사용 가능하지만, 비용면에서 볼 때, 전해 동박, 전해 동 합금박, 압연 동박 또는 압연 동 합금박이 바람직하다. 또, 그 두께는 7∼200㎛의 두께의 박을 사용하는 것이 바람직하다.

케리어 박의 두께에 관해서는, 두께가 7㎛ 이하의 얇은 동박은 기계적 강도가 약하기 때문에 프린트 배선판 등의 제조 시에 주름이나 접히는 부분이 발생하기 쉽고, 동박 절단을 일으킬 위험성이 있기 때문에, 케리어 박으로서의 역할을 다하기 어렵다. 또 케리어 박의 두께가 200㎛ 이상이 되면 제품에 대한 단위 코일당의 중량 (코일 단량)이 늘어 생산성에 크게 영향을 미칠 뿐만 아니라 동시에 설비면에서도 보다 큰 장력을 요구하여, 설비가 커지게 되기 때문에 바람직하지 않다. 따라서, 적당한 두께는 7∼200㎛이다.

케리어 박의 표면 거칠기에 관해서는, 적어도 일면의 표면 거칠기가 Rz: 0.01㎛∼10㎛의 동박, 동합금박을 사용한다 (알루미늄 박, 알루미늄 합금박, 스테인리스강박, 티탄 박, 티탄합금박 등도 사용할 수 있지만, 본 발명에서는 상술한 바와 같이 동박을 채용한다). 또한, 표면 거칠기 Rz: 10㎛ 이상인 동박에 대해서도 미리 기계적 연마를 실시함으로써, 평활화 할 수 있다. 또, 표면 거칠기가 Rz:10㎛ 이하인 동박에 있어서도, 보다 거칠기의 균일성을 향상할 목적으로 기계적 연마, 화학적 연마, 전기 화학적 용해를 시행하여, 평활화하는 것은 효과적이다.

특개 20OO-269637호 공보에 개시된 바와 같이, 평균 표면조도 Rz가 0.01㎛ 미만이라면 평활화할 필요성이 없어, 곧바로 박리층, 극박 동박을 적층할 수 있지만, Rz: 10 ㎛ 이상이 되면 화학적 연마나 전기 화학적 용해법으로 평활화·평활 도금에 의한 평활화에는 상당히 긴 처리 시간을 필요로 하여, 생산성이 나쁘고, 비현실적이다. 그래서, 화학 연마, 전기 화학적 용해법 또는 평활 도금으로 평활화하는 경우에는, 본 발명에서는 미리 기계적 연마로 Rz: 10㎛ 이하로 전처리하고, 이어 화학 연마, 전기 화학적 용해법 또는 평활 도금으로 평활화하여, 처리시간을 단축함으로써 생산성을 향상시킨다.

특히 평활 처리 전의 케리어 박의 표면 거칠기는 Rz: 0.5∼5.0㎛의 범위인 것이 바람직하다. 특히 전해 동박을 케리어 박의 원박으로서 사용하는 경우에는 표면 거칠기의 불규칙함이 상당히 커, 처리의 균일성을 상실할 가능성이 있기 때문에 기계적 연마를 행하여, 균일성을 가지게 하는 것이 좋다. 이 때의 기계적 연마의 최종적인 거칠기는, 후처리의 처리시간을 고려하고 Rz: 10㎛ 이하, 가능하다면 Rz: 0.5~5㎛의 범위의 동박으로 하는 것이 바람직하다.

케리어 박을 화학적으로 연마하는 경우는, 처리액을 황산, 염산, 인산, 질산 등이 들어간 산성의 것, 또는 시안, 수산화나트륨, 수산화칼륨, 피로포스포릭산 등이 들어가는 알칼리성의 것을 사용하는 것이 바람직하다. 처리 시간을 단축하기 위해, 욕(浴)의 종류에 따라서 다르지만, 욕(浴)의 온도는 10℃∼70℃가 바람직하다.온도가 70℃ 이상에서는 수분의 증발이 심하여 액 관리를 행하기에 바람직하지 않고, 또 10℃ 이하에서는, 용해 속도가 늦어지기 때문에 생산성이 나빠진다.

처리시간을 단축하는 방법으로서, 펌프, 에어, 교반기 등에서 액을 교반하는 것이 바람직하다. 또, 황산욕 등의 산욕에는 과산화수소 등을 넣어 용해 속도를 증가시키는 것도 바람직하다.

케리어 박의 표면을 전기 화학적으로 용해하는 경우는, 동박을 양극(아노이드)으로하여 처리액이 채워진 전해조에 통과시킨다. 처리조 내에는 표면을 평활하고자 하는 측의 동박면의 대면(對面)에 도전성을 갖는 재질의 판(캐소드)을 세팅한다. 음극이 되는 판의 재질으로서는, 전해액인 산, 알칼리성에 용해되기 어려운 백금, 티탄, SUS 등을 사용하는 것이 바람직하다. 또, 처리액은, 황산, 염산, 인산, 질산 등이 들어가는 산성의 것, 또는 시안, 수산화나트륨, 수산화칼륨, 피로린산 등이 들어간 알칼리성의 것을 사용하는 것이 바람직하다.

전기 화학적으로 용해하는 전해조 내에서는, 양극인 동박, 동합금박 표면에 요철(凹凸)이 있기 때문에, 철부(凸部)에 용해 전류가 흐르기 쉬워, 우선적으로 철부 쪽이 용해되어 평활화 된다. 표면 상태, 재질, 욕 종류에 따라 전류 밀도, 처리시간의 조건은 변하지만, 전류 밀도의 범위는1A/dm²∼100A/dm²의 범위로 하는 것이 좋다. 전류 밀도가 1A/dm² 이하에서는 생산성이 떨어질 뿐만 아니라 요철부에 흐르는 전류차가 그다지 없기 때문에 평활화의 효과가 없고, 또 100A/dm² 이상에서는 전류 효율이 나빠져 높은 전류를 흘린 효과가 그다지 나타나지 않기 때문이다. 특히, 평활성을 얻기 위해서는, 전류 효율을 고려하면서 높은 전류 밀도에서 처리시간은 짧게 하는 편이 철부(凸部)와 요부(凹部)에 흐르는 전류의 차이가 커지기 때문에 평활화에 바람직하다. 이러한 점에서 펄스 전류 등을 사용하면 보다 효과적이다 .

표면의 평활화로서 상기와 같이 화학적으로 연마하고, 또는 전기 화학적으로 용해하는 방법 외에 금속을 부착시켜 평활성을 부여하는 방법이 있다. 이 방법은 상기의 전해 또 압연으로 제조한 박의 요철 표면에, 황산동 도금욕, 시안화 동 도금욕, 불화동 도금욕, 피로린산동 도금욕, 설파민산동 도금욕에 의하여 평활성을 갖는 도금 피막을 형성시키는 도금 조건에서 평활성 도금 피막을 형성하는 방법이다. 평활성이 있는 도금 피막을 형성시키기 위해 도금욕에 첨가제를 넣은 알칼리 또는 산성의 도금욕을 사용하여, 표면의 요철을 없에는 방법도 사용 가능하다. 동박 표면을 평활화시키는 첨가제 함유 도금욕으로서는, 일반적으로 광택 도금욕으로서 문헌에 소개되고 있거나 또는 시판되고 있는 욕(예를 들면 황산동 도금욕, 피로 린산동 도금욕, 시안화 동 도금욕, 설파민산동 도금 욕등에 광택제를 더한 도금욕)을 사용할 수 있고, 부착시키는 금속은 은, 주석, 니켈, 아연 등 광택 도금욕으로알려져 있는 금속욕을 사용할 수 있다. 도금욕의 각 성분 조성, 농도, 온도, 첨가제의 양에 대해서는, 각 욕(浴) 종류에 따라서 다양하지만, 전류 밀도 0.1A/dm² 이상에서 사용할 수 있는 도금액이 바람직하다.

또 금속 부착량은, 원박 및 목표로 하는 표면 거칠기에 따라서 변하지만, 0.01㎛ 이상의 도금 두께를 부착시킬 필요가 있다. 부착량이 0.01㎛ 이하로는 목적으로 하는 효과가 나타나지 않기 때문이다. 금속을 부착시킨 동박의 단면을 관찰해 보면, 원박과, 결정립의 크기, 형상이 다른 입자의 2 층의 형태로 도금된 것이 확인된다. 또, 표면 거칠기를 작게 하기 위해, 표면에 부착시키는 결정립의 크기는 20㎛ 이하가 바람직하다. 또, 상기 방법에서 연마, 용해 또는/및 도금을 행한 동박의 평균 표면 거칠기는, Rz:O.1∼2.0(㎛)이고, 특히 시인성의 관점 및 미세 패턴으로서 이용하는 용도의 관점에서 볼 때는 동박의 평균 표면 거칠기는 Rz:0.1∼1.0㎛ 정도인 것이 바람직하다.

평활화한 표면을 갖는 케리어 박 상에 설치되는 박리층은, Cr, Ni, Co, Fe, Mo, Ti, W, P 또는/및 이들의 합금층 또는 이들의 수화산화물로 이루어지는 층, 또는 유기피막인 것이 바람직하다.

크롬 합금으로서는, 니켈-크롬, 코발트-크롬, 크롬-텅스텐, 크롬-동, 크롬-철, 크롬-티탄을 들 수 있다.

삼원계 합금 도금으로서는, 닛켈-철-크롬, 니켈-크롬-몰리브덴, 니켈-크롬-텅스텐, 니켈-크롬-동, 니켈-크롬-인, 코발트-철-크롬, 코발트-크롬-몰리브덴, 코발트-크롬-텅스텐, 코발트-크롬-동, 코발트-크롬-인 등을 들 수 있다. 또한, 유기 피막으로서는 벤조트리아졸 등이 바람직하다.

이들 박리층을 형성하는 금속 및 이들의 수화산화물은 전기도금에 의하여 형성하는 것이 바람직하다. 또한, 케리어 부착 극박 동박을 절연 기재에 가열 프레스 후의 박리성의 안정화를 도모하기 위해, 박리층의 기초부에 니켈·철 또는 이들 합금층을 이용하면 좋다. 케리어 박을 박리하는 때의 박리 강도는, 이러한 금속의 부착량에 의하여 영향을 받는다. 즉, 박리층이 두껍우면(도금 부착량이 많으면) 케리어 박 표면을, 박리재를 구성하는 금속 (이하 간단히 박리재 금속이라고 한다)이 완전히 덮는 상태에 되고, 박리 강도는 박리재 금속 표면과 이 뒤에 적층되는 극박 동박과의 결합 면을 벗기는 힘에 대응한다고 생각된다. 이에 반하여, 박리층의 두께가 얇은(도금 부착량이 적은)경우에는, 케리어 박 표면이 박리재 금속으로 완전히 덮히지 않아, 박리 강도는, 약간 노출되있는 케리어 박 및 박리재 금속과 이 위에 부착시킨 극박 동박과의 결합 면을 벗기는 힘이 된다고 생각된다. 따라서, 박리층을 형성하는 금속 도금의 부착량에 의하여 케리어 박과 극박 동박과의 박리 강도는 변화하지만, 어느 정도 박리층을 두껍게 형성(부착)하면 박리 강도는 그 이상 변화하지 않게 되고, 실험에 의하면 박리층을 형성하는 금속의 부착량은 100mg/dm²이상으로 도금 부착량을 많게 해도 박리 강도는 변화하지 않는다는 결과가 얻어졌다.

박리재 금속만으로 박리층을 형성함으로써 케리어 박과 극박 동박과의 고온 박리는 용이해지며, 추가적으로 그 금속 표층에 수화산화물이 존재하면 보다 박리성을 향상시킬 수 있다.

또, 박리층에 유기 피막을 사용하는 경우, 유기 피막으로서는 일반적으로 동의 방청재로서 시판 되고 있는 BTA·실란 등이 바람직하다. 그 유기 피막의 두께는 0.1∼100nm가 바람직하다. 유기 피막 두께가 0.1nm 미만인 경우에는 너무 얇기 때문에 박리층으로서의 역할을 다할 수 없고, 또한, 100nm을 넘으면 박리층상에 형성하는 동 도금층(극박 동박)이 제대로 형성되지 않기 때문이다.

박리층의 위에, 황산동 도금욕, 시안화 동 도금욕, 불화동 도금욕, 피로린산동 도금욕, 설파민산동 도금욕 등을 사용하여 극박 동박을 형성한다.

이 때, 박리층의 표층에 수화 산화물이 존재하면, 극박 동박 형성 조건 (도금액중에서의 침지 시간, 전류치, 도금액 차단, 수세 상태, 박리층 금속 도금 직후의 도금액 pH 등)이 표층에 존재하는 수화 산화물에 밀접히 관계되어, 이 수화산화물층의 잔존 상태가 고온 박리성에 크게 영향을 준다고 생각된다. 박리층으로의 극박 동박의 도금은, 박리층을 안정적으로 존재시키기 위해서는 pH3∼12의 사이의 동 도금욕을 사용하는 것이 특히 바람직하다. 이러한 도금욕을 사용함으로써 박리층의 박리성을 손상시키지 않고 도금을 할 수가 있고, 박리성도 보다 안정적으로 증가한다. 그러나, 박리층 상에 극박 동박을 도금하는 것은, 그 박리성때문에 균일한 도금을 실시하는 것이 상당히 어렵고, 극박 동박층의 핀홀의 수가 많아진다. 이 대책으로서는, 스트라이크 동 도금을 시행하면 좋다. 스트라이크 동 도금을 실시함으로써 박리층상에 균일한 도금을 시행할 수 있고, 극박 동박층의 핀홀의 수는 현저하게 감소한다.

스트라이크 동 도금으로 부착시킨 동 도금 두께는 0.OO1∼1㎛이 바람직하고 욕(浴)의 종류에 따라서 그 조건은 여러 가지지만, 전류 밀도로서는, 0.1A/dm²~ 20A/dm², 도금 시간으로서는 0.1초∼300초가 바람직하다. 전류 밀도가 0.1A/dm² 이하로는 박리층 상에 도금을 균일하게 씌우는 것이 어렵고, 20A/dm² 이상에서는 도금액의 금속 농도를 엷게하고 있는 스트라이크 동 도금에서는, 탄 도금이 발생하여 균일한 극박 동박층(동 도금층)을 얻을 수 없기 때문이다. 또, 도금 시간에 관해서는,0.1초 이하에서는, 충분한 도금층을 얻기 위해서는 시간이 부족하고, 300초 이 상에서는 생산성이 나빠지고, 또 처리조의 길이를 감안해보면 설비비도 증가되어 바람직하지 않다. 스트라이크 동 도금은 박리층상에, 피로린산동 도금욕에서 박리층의 박리성을 손상시키지 않도록 0,001㎛ 이상의 동도금 층을 형성하고, 그 후, 황산동 도금욕, 불화동 도금욕, 피로린산동 도금욕, 설파민산동 도금욕, 시안화 동 도금욕으로 동 도금을 실시하여 극박 동박을 구성한다.

또한, 스트라이크 도금욕으로서는 시안화 동 도금도 사용 가능하다.

또, 극박 동박 표면의 수지 밀착성을 얻기 위해 극박 동박 표면에 조화 처리를 행하여, 조화 처리 면의 평균 표면조도를 Rz: 0.2∼3.0(㎛)으로 하면 좋다. 조화 처리는, 표면 거칠기 Rz: 0.2(㎛)이하로는, 밀착성에 그다지 영향을 주지 않기 때문에 조화처리를 실시해도 거의 의미가 없고, 거칠기가 3(㎛)면, 충분한 밀착성을 얻을 수 있기 때문에 그 이상의 조화는 필요없다고 생각된다.

본 발명은, 상기 케리어 부착 극박 동박을 미세 패턴 용도의 프린트 배선판, 다층 프린트 배선판, 칩온필름용 배선판 제조용에 사용함으로써, 기판에 고밀도 극미세 배선을 구성할 수 있다. 또, 시인성이 개선되었기 때문에, IC 등의 전자기기의 제조를 효율화할 수 있다.

본 발명에 따른 케리어 부착 극박 동박의 제조 방법에서는, 미리 케리어 박의 표면을 평활화함으로써, 핀홀 수가 적어지며 시인성이 양호한 제품을 제공할 수 있다.

또한, 본 발명은, 종래 케리어 부착 극박 동박의 케리어 박 표면의 거칠기에 의해서 좌우되었던 극박 동박의 핀 홀 수 및 시인성을 케리어 박의 표면을 평활화 함으로써, 핀홀수가 적으면서 시인성이 우수한 케리어 부착 극박 동박으로 형성하는 것이 가능하고, 사용자의 요구를 만족시키고, 제조 비용에 있어서도 통상 제품의 동 (합금) 박을 채용할 수 있기 때문에 종래와 거의 차이가 없는 가격으로 제공할 수 있는 등, 우수한 효과를 갖는 것이다.

실시예

이하, 본 발명을 실시예를 통해 구체적으로 설명한다.

(실시예 1)

1. 캐리어 박의 평활화

Rz: 2.1㎛의 전해 동박(두께:35㎛)을 양극으로 하고, 황산 농도 50g/l의 전해액의 중에서, 전류 밀도 25A/dm²의 전류를 20초간 흘려 표면을 용해하고 평활화하여, Rz:O.65㎛의 평활 표면을 얻었다. 이 평활화 표면을 갖는 전해 동박을 캐리어 동박으로 한다.

2. 박리층의 형성

평활화한 캐리어 동박의 평활화 표면에, 크롬의 전기도금을 연속적으로 행하여, 부착량 0.50mg/dm²의 크롬 도금 박리층을 형성했다. 이 표층에는 수화산화물막이 형성되어 있다.

3. 극박 동박의 형성

이어서, 이 크롬 도금 박리층의 위에

Cu₂P₂O₇·3H₂0 : 85g/l

K₄P₂0₇ :350g/l

NH₄0H(28%) :5ml/l

pH :8.5

욕온(浴溫) :50℃

의 도금욕을 사용하고, 전류 밀도 5A/dm²로 도금을 실시하여 3㎛두께의 극박

동박을 형성시켜, 캐리어부 극박 동박을 구성했다.

이어서, 동 입자를 부착시키는 조화 처리를 실시했다. 방청 처리 및 표면 처리로서, 조화 처리한 극박 동박 상에, 아연 도금 및 크로메트 처리를 행한 후, 비닐트리스(2-메톡시에톡시)실란: 2.O g/l의 수용액에 5초간 침지한 후 꺼내고, 온도 100℃의 온풍으로 건조하고 실란커플링 처리(후처리)을 실시하여, 캐리어 부착 극박 극박 동박을 얻었다.

(실시예 2)

1. 캐리어 박의 평활화

Rz: l.7㎛의 동박(두께: 55㎛)을 기계 연마하여 평균 표면 거칠기 Rz: 1.2㎛으로 균일화한 뒤, 이 박을 양극으로 하여, 피로린산 농도: 1OOg/l의 전해액 중에서, 전류 밀도: 22A/dm²의 전류를 50초간 흘려 표면을 용해시켜 Rz: 0.55㎛의 평활 표면 동박 (캐리어 동박)으로 한다.

2. 박리층의 형성

상기 캐리어 동박의 평활화 면에, 크롬의 전기도금을 연속적으로 시행하여, 부착량 0.50mg/dm²의 크롬 도금 박리층을 형성했다. 이 표층에는 수화산화물막이 형성되어 있다.

3. 극박 동박의 형성

상기 크롬 도금층의 위에,

Cu₂P₂O₇·3H₂0 : 30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :1.5A/dm²

의 조건으로, 30초간 스트라이크 동 도금을 실시한 후,

Cu₂P₂O₇·3H₂0 : 85g/l

K₄P₂0₇ :350g/l

NH₄0H(28%) :5ml/l

pH :8.5

전류 밀도 :4A/dm²

의 조건으로, 3 ㎛ 두께로 극박 동층을 전기도금 했다.

이어서, 동 입자를 부착시키는 조화 처리를 실시했다. 방청 처리 및 표면 처리로서, 조화 처리한 극박 동박 상에, 아연 도금 및 크로메트 처리를 실시하여, 캐리어 부착 극박 극박 동박을 얻었다.

(실시예 3)

1. 캐리어 박의 평활화

Rz: 1.5㎛의 전해 동박(두께:35㎛)을, 황산농도 100g/1, 과산화수소 용액 5%를 넣은 용해액 중에서, 120초간 침지시켜, 평활화하여 Rz: 1.2㎛의 평활 표면을 얻었다. 이 평활화 표면을 갖는 전해 동박을 캐리어 동박으로 했다.

2. 박리층의 형성

평활화한 캐리어 동박의 평활화 표면에, Ni-Mo의 전기도금을 연속적으로 시행하여, 부착량 0.30mg/dm²의 Ni-Mo 도금 박리층을 형성했다.

3.극박 박의 형성

이어서, Ni-Mo 박리층 위에,

Cu₂P₂O₇·3H₂0 : 85g/l

K₄P₂0₇ :350g/l

NH₄0H(28%) :5ml/l

pH :8.5

욕온(浴溫) :50℃

의 도금욕을 사용하고, 전류 밀도 5A/dm²로 도금을 행하여 5㎛ 두께의 극박

동박을 형성시켜, 케리어 부착 극박 동박으로 했다.

(실시예 4)

1. 캐리어 박의 평활화

Rz: 1.7㎛의 동박(두께: 5㎛)을 기계 연마하여 평균 표면 거칠기 Rz: 1.2㎛으로 균일화한 뒤, 염산: 60g/l, 온도:50℃의 용해액 속에서, 50초간 침지하여, 표면을 용해시켜 Rz:1.0㎛의 평활 표면 동박 (캐리어 동박)으로 했다.

2. 박리층의 형성

이 캐리어 동박의 평활화 면에 크롬의 전기도금을 연속적으로 시행하여, 부착량 0.50mg/dm²의 크롬 도금 박리층을 형성했다. 이 표층에는 수화산화물막이 형성되어 있다.

3. 극박 동박의 형성

이 크롬 도금층의 위에,

Cu₂P₂O₇·3H₂0 : 30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :1.5A/dm²

의 조건에서, 30초간 스트라이크 동 도금을 실시한 후,

Cu₂P₂O₇·3H₂0 : 85g/l

K₄P₂0₇ :350g/l

NH₄0H(28%) :5ml/l

pH :8.5

전류 밀도 :4A/dm²

의 조건에서, 3㎛ 두께로 극박 동박을 전기도금 했다.

(실시예 5)

1. 캐리어 박의 평활화

Rz: 1.9㎛의 전해 동박(두께: 30㎛)을 음극으로 하고, 동(銅) 농도: 50g/l, 황산농도: 100g/l, 첨가제를 미량 첨가한 광택 동도금욕을 사용하고, 전류 밀도 5A/dm²의 전류를 1.5 분간 흘려, 표면의 요부(凹部)를 메워버리는 형태로 도금을 행하여 Rz: 0.5㎛으로 평활화했다.

2. 박리층의 형성

평활화한 캐리어 동박의 평활화 면에, Ni-Co의 전기도금을 실시하여 부착량 1.Omg/dm²의 Ni-Co의 박리층을 형성하고, 그 극표층을 산화시켰다.

3. 극박 동박의 형성

이어서, 이 Ni-Co 층의 위에,

Cu₂P₂O₇·3H₂0 :30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :1.5A/dm²

의 조건으로, 60초간 스트라이크 동 도금을 입힌 후,

Cu₂P₂O₇·3H₂0 :85g/l

K₄P₂0₇ :350g/l

NH₄0H(28%) :5ml/l

pH :8.5

전류 밀도 :4A/dm²

의 조건으로 3㎛ 두께의 극박 동박을 전기도금으로 형성했다.

(실시예 6)

1. 캐리어 박의 평활화

Rz: 10㎛의 전해 동박 (두께: 35㎛)을 기계 연마를 통해 거칠기 Rz:1.3㎛의 균일 표면으로 가공하고,

시안화 제1 동 :65g/l

유리시안화나트륨 :25g/l

에 첨가제를 미량 첨가한 광택 동도금욕을 사용하고, 34/dm² 전류밀도의 전류를 3 분간 흘려, 표면의 요부(凹部)을 메워버리는 형태로 도금을 실시하여 Rz: 0.45㎛로 평활화했다.

2. 박리층의 형성

평활화한 캐리어 동박의 평활화 면에 크롬 전기도금을 연속적으로 행하여 부착량 0.50mg/dm²의 크롬 도금 박리층을 형성했다. 이 표층에는 수화산화물막이 형성되어 있다.

3. 극박 동박의 형성

상기 크롬 도금층 위에,

Cu₂P₂O₇·3H₂0 :30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :1.5A/dm²

의 조건으로, 60초간 스트라이크 동 도금을 입히고, 또한,

Cu₂P₂O₇·3H₂0 :30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :4A/dm²

의 조건으로 두께 1㎛의 도금을 입힌 뒤

Cu 농도 :50g/l

H₂S₄ :100g/l

전류 밀도 :20A/dm²

의 조건으로 3㎛ 두께의 극박 동박이 되도록 전기 도금을 실시했다.

그 후, 동 입자를 부착시키는 조화 처리를 실시했다. 방청 처리 및 표면 처리로서, 조화 처리한 극박 동박 상에, 아연 도금 및 크로메트 처리를 실시하여, 캐 리어 부착 극박 극박 동박을 얻었다.

(실시예 7)

1. 캐리어 박의 평활화

Rz: 1.3㎛의 동박(두께: 33㎛)을 황산: 60g/l, 온도:50℃의 용해액 속에서, 110초간 침지하여 표면을 용해시킨 Rz: 1.1㎛의 평활 표면 동박을 음극으로 하고, 동 농도:60g/l, 황산농도: 100g/l,첨가제를 미량 첨가한 광택 동도금욕을 사용하고 전류 밀도 6A/dm²의 전류를 1.2 분간 흘려, 표면의 요부를 메꿔버리는 형태로 도금을 시행하여 Rz:0.5㎛으로 평활화했다.

2. 박리층의 형성

평활화한 캐리어 동박의 평활화 면에, 벤조트리아졸을 도포하여(유기피막), 박리층을 형성했다.

3. 극박 동박의 형성

이어서, 상기 유기 피막의 위에,

Cu₂P₂O₇·3H₂0 :30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :1.5A/dm²

의 조건으로, 60초간 스트라이크 동 도금을 입힌 후,

Cu₂P₂O₇·3H₂0 :85g/l

K₄P₂0₇ :350g/l

NH₄0H(28%) :5ml/l

pH :8.5

전류 밀도 :4A/dm²

의 조건으로, 3㎛ 두께의 극박 동박을 전기도금으로 형성했다.

또한, 동 입자를 부착시키는 조화 처리를 실시했다. 방청 처리 및 표면 처리로서, 조화 처리한 극박 동박 상에, 아연 도금 및 크로메트 처리를 실시하여, 캐리어 부착 극박 극박 동박을 얻었다.

(실시예 8)

1. 캐리어 박의 평활화

Rz: 2.5㎛의 동박 (두께:55㎛) 을 기계 연마하여 평균 표면 거칠기 Rz

1.3㎛로 균일화한 후, 질산: 30g/l, 온도:40℃의 용해액 속에서, 30초간 침지하여 표면을 용해시켜 Rz: 1.1㎛인 평활 표면 동박을 음극으로 하고, 동 농도: 30g/l, 황산 농도:100g/l, 첨가제를 미량 더한 광택 동도금욕을 사용하고 전류 밀도 7A/dm²의 전류를 1.0 분간 흘려, 표면의 요부(凹部)를 메꿔버리는 형태로 도금을 실시하여 Rz: 0.6㎛로 평활화했다.

2. 박리층의 형성

평활화한 캐리어 동박의 평활화 표면에, Cr-Co의 전기도금을 연속적으로 수행하여, 부착량 2.Omg/dm²의 도금 박리층을 형성했다.

3. 극박 동박의 형성

이어서, 상기 Cr-Co의 위에,

Cu₂P₂O₇·3H₂0 :85g/l

K₄P₂0₇ :350g/l

NH₄0H(28%) :5ml/l

pH :8.5

전류 밀도 :6A/dm²

추가로, 동 입자를 부착시키는 조화 처리를 실시했다. 방청 처리 및 표면 처리로서, 조화 처리한 극박 동박 상에, 아연 도금 및 크로메트 처리를 실시하여, 캐리어 부착 극박 극박 동박을 얻었다.

(실시예 9)

1. 캐리어 박의 평활화

Rz: 1.9㎛의 전해 동박(두께: 35㎛)을 양극으로 하고, 황산 농도 50g/l의 전해액의 중에서, 전류 밀도 15A/dm²의 전류를 10초간 흘려 표면을 용해, 평활화하여 Rz:1.2㎛의 평활 표면을 얻었다. 이 평활화 표면을 갖는 전해 동박을 음극으로 하고, 황산Ni: 220g/l, 염화Ni: 40g/l, 붕산 15g/l, 첨가제를 미량 첨가한 광택Ni 도금욕을 사용하고, 전류 밀도 3A/dm²의 전류를 2.5 분간 흘려, 표면의 요부(凹部)를 메우는 형태로 도금을 실시하여 평활화한 Rz: 0.65㎛의 동박(캐리어 동박)을 형성했다.

2. 박리층의 형성

평활화한 캐리어 동박의 평활화 면에, 크롬 전기도금을 연속적으로 시행하여, 부착량 0.50mg/dm²의 크롬 도금 박리층을 형성했다. 이 표층에는,수화산화물막이 형성되어 있다.

3. 극박 동박의 형성

크롬 도금층의 위에,

Cu₂P₂O₇·3H₂0 :30g/l

K₄P₂0₇ :250g/l

pH :8

전류 밀도 :1.5A/dm²

의 조건으로, 60초간 스트라이크 동 도금을 실시한 후,

Cu 농도 :30g/l

H₂SO₄ :100g/l

전류 밀도 :10A/dm²

의 조건으로, 3㎛ 두께의 극박 동박을 전기도금으로 형성했다,

(실시예 10)

1. 캐리어 박의 평활화

Rz: 3.5㎛의 동박(두께: 55㎛)을 기계 연마한 전해 동박을 양극으로 하고,

피로린산 농도 :80g/l

전류 밀도 :20A/dm²

의 전류를 60초간 흘려 표면을 용해시켜 Rz: O.85㎛로 평활화한 표면을 얻었다. 이어서,

동(銅) 농도 :50g/l

황산 농도 :90g/l

에 첨가제를 미량 더한 광택 동도금욕을 사용하고 전류 밀도 3A/dm²의 전류 를 1.0 분간 흘려, 표면의 요부를 메우는 형태로 도금을 시행하여 Rz: 0.45㎛의 캐리어 박으로 했다.

2. 박리층의 형성

상기 캐리어 동박의 평활화 면에, 니켈-크롬 합금의 전기도금을 연속적으로 시행하여, 부착량 1.50mg/dm²의 니켈-크롬 합금 도금 박리층을 형성했다.

3. 극박 동박의 형성

상기 니켈-크롬 합금 도금층의 위에,

Cu₂P₂O₇·3H₂0 :30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :1.5A/dm²

의 조건으로, 60초간 스트라이크 동 도금을 입히고, 또한,

Cu 농도 :50g/l

H₂S₄ :100g/l

전류 밀도 :20A/dm²

의 조건으로, 3.0㎛ 두께의 극박 동박이 되도록 전기도금 했다.

최종적으로, 동 입자를 부착시키는 조화 처리를 실시했다. 방청 처리 및 표면 처리로서, 조화 처리한 극박 동박 상에, 아연 도금 및 크로메트 처리를 실시하 여, 캐리어 부착 극박 극박 동박을 얻었다.

(비교예 1)

1. 캐리어박

표면 거칠기 Rz:3.2 ㎛의 동박을 캐리어 박으로 한다.

2. 박리층의 형성

상기 캐리어 동박에 크롬의 전기도금을 연속적으로 시행하여, 부착량 1.5mg/dm²의 크롬 도금 박리층을 형성했다. 표층에는 수화 산화물이 형성되어 있다.

3. 극박동박의 형성

상기 크롬 도금층의 위에,

Cu₂P₂O₇·3H₂0 :30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :1.5A/dm²

의 조건으로, 60초간 스트라이크 동 도금을 실시하고, 추가로

Cu₂P₂O₇·3H₂0 :30g/l

K₄P₂0₇ :300g/l

pH :8

전류 밀도 :4A/dm²

의 조건에서 두께 1㎛ 도금 후,

Cu 농도 :50g/l

H₂S₄ :100g/l

전류 밀도 :20A/dm²

의 조건에서 3㎛ 두께의 극박 동박이 되도록 전기 도금을 실시했다.

핀홀, 시인성 확인 평가용 샘플의 작성

상기 실시예 및 비교예에서 제작된 캐리어 부착 극박 동박의 핀홀 수 및 캐리어 박리 평가용 샘플을 아래와 같이 작성하고 평가를 실시했다.

(1) 핀홀 측정용 및 캐리어 탈피 측정용 일면 동장 적층판의 작성

캐리어박 부착 극박 동박(실시예 1∼10, 비교예 1)을 세로 250mm, 가로 250mm로 절단한 후, 극박 동박측의 면을, 열압착 후에 두께 1mm가 되는 매수의 유리섬유 에폭시프레프리그시트(FR-4)의 위에 두고, 전체를 2장의 평활한 스테인리스 강판에 끼우고, 온도 170℃, 압력 50kg/cm²로 60분간 열압착하여, 캐리어박 부착 FR-4 편면(片面) 동장 적층판을 제작했다.

(2) 시인성 확인 필름의 제작

케리어 부착 극박동박 (실시예 1∼10, 비교예 1)을, 세로 250mm, 가로250mm로 절단한 후, 그 조화면 측의 표면을 두께 50㎛의 폴리이미드 시트(우부흥산 제품 UPILEX-VT)의 위에 두고, 전체를 2장의 평활한 스테인리스 강판에 끼우고, 20torr의 진공 프레스에 의하여, 온도 330℃, 압력 2kg/cm²로 10분간 열압착한 후, 온도 330℃, 50kg/cm²로 5 분간 열압착하여 캐리어가 부착된 폴리이미드 캐리어 편면 동장 적층판을 제조한 것을 박리시켜 시인성 확인용의 샘플로 설정했다.

필름 특성 평가

(1) 핀홀 측정:

상기(1)의 방법으로 제작된 세로 250mm, 가로 250mm의 편면(片面) 동장 적층판을, 암실 내에서 수지 기재측에서 빛을 조사하여, 투과되는 빛을 통해, 핀홀의 갯수를 헤아렸다. 평가 결과를 표 1에 나타낸다.

(2) 캐리어 박리 측정

상기(1)의 방법으로 제작된 캐리어 동박이 부착된 편면 동장 적층판으로부터 시료를 잘라내어, JISC6511에 규정하는 방법에 준거하여, 측정 시료 폭 10mm으로 전기동 도금 극박 동박으로부터 캐리어 동박을 박리시켜, 박리 강도를 n수 3으로 측정했다. 평가 결과를 표 1에 나타낸다.

(3) 시인성의 확인:

동박을 벗긴 필름으로 뒷면을 보고 투과도를 측정하여, 그 결과를%로 표 1에 나타낸다. 또한, 투과도는 %가 큰 만큼 투명도가 높은 측정 결과이다.

	케리어 박 조도 (㎛)	케리어 박리 (KN/m)	핀홀 측정 (갯수)	투과도 (%)
실시예1	0.65	0.023	3	75
실시예2	0.55	0.031	2	85
실시예3	1.20	0.035	4	70
실시예4	1.00	0.021	5	70
실시예5	0.50	0.031	0	90
실시예6	0.45	0.027	1	95
실시예7	0.50	0.022	3	85
실시예8	0.60	0.034	2	80
실시예9	0.65	0.026	2	75
실시예10	0.45	0.027	0	95
비교예1	3.2	0.035	16	0

평가결과

(1) 핀홀:

비교예1에는 많은 핀홀이 발견된데 반해, 실시예의 샘플은 수가 적어 실제 사용에 지장이 없는 정도라는 것이 확인되었다.

(2) 케리어 박리

케리어 박리에 있어서는 비교예1 이하이거나 거의 동일한 값을 나타내는 것 을 확인할 수 있었다.

(3) 시인성(투과도)

비교예1은 캐리어 박에 평활화 처리를 가하지 않았기 때문에, 캐리어 박의 표면 거칠기가 필름에 전사되어, 투과도는 극히 나빴다. 실시예에서는 캐리어 박의 표면을 평활화함으로써 투과도는 70%이상을 나타내어, 시인성은 실용 시에 제공하는데도 충분했다.

상기 실시예에서는 캐리어 박으로서 전해 동박을 사용했지만, 캐리어 박으로서는 전해 동합금박, 압연동(합금)박을 사용해도 동일한 효과가 얻어진다. 또, 극박 동박의 성형 방법으로서 황산동 도금욕, 피로린산동 도금욕, 시안화동 도금욕을 사용했지만, 불화동 도금욕으로 실시해도, 상세한 설명은 생략했으나, 동일한 효과가 얻어졌다.

본 발명에 따른 캐리어 부착 극박 동박의 제조 방법에서는, 캐리어 박의 표면을 평활화함으로써, 핀홀 수가 적어지며 시인성이 양호한 것을 제조할 수 있다. 또, 박리층 상의 도금은 그 박리성 때문에 균일한 도금이 곤란하지만, 스트라이크 동 도금을 이용함으로써 균일한 동 도금을 할 수 있고, 핀홀이 적은 캐리어 부착 극박 동박을 제조, 제공할 수 있다.

또, 종래 극박 동박의 핀홀 수 및 시인성은 캐리어 부착 동박의 캐리어 박의 거칠기에 의존하고 있었지만, 본 발명에서는 캐리어 박의 표면을 평활화함으로써, 핀홀 수가 적으면서, 시인성 또한 좋은 캐리어 부착 동박을 제공할 수 있다. 또, 제조 비용에 있어서도 종래와 거의 변함없는 가격으로 제공할 수 있다.

Claims

적어도 일면의 평균 표면조도가 Rz: 0.01∼10㎛의 범위내에 있는 동박 표면에 전기 화학적으로 처리를 가하여 상기 표면을 Rz: O.01∼2.0㎛로 한 케리어 동박의 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
동박의 적어도 일면을 기계적으로 연마 처리하여 그 표면의 평균 표면조도가 Rz: O.01∼10㎛ 범위내가 되도록 평활 처리하고, 상기 평균 표면조도가 Rz: 0.01∼10㎛의 범위 내에 있는 상기 동박의 표면에 전기 화학적으로 처리를 가하여 상기 표면을 Rz: O.01∼2.0㎛의 평활면으로 가공한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
적어도 일면의 평균 표면조도가 Rz: O.01∼10㎛의 범위내에 있는 동박 표면을 화학 연마하여, 상기 표면을 Rz: O.01∼2.0㎛로 한 케리어 동박의 평활면에 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
동박의 적어도 일면을 기계적으로 연마 처리하여 그 표면의 평균 표면조도가 Rz: 0.01∼10㎛ 범위 내가 되도록 평활 처리하고, 평균 표면조도가 Rz: 0.01∼10㎛ 범위내에 있는 상기 동박 표면을 화학 연마하여 상기 표면을 Rz: O.01∼2.0㎛의 평활면으로 가공한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
동박의 적어도 일면의 평균 표면조도가 Rz: 0.01∼10㎛ 의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 함유하는 도금 처리를 실시하여 상기 표면을 Rz: O.01∼2.0㎛의 평활면으로 가공한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
동박의 적어도 일면을 기계적으로 연마 처리하여 그 표면의 평균 표면조도를 Rz: O.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz:0.01∼10 ㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 함유하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:0.01∼2.0 ㎛의 평활면으로 가공한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
동박의 적어도 일면을 화학 연마하여 그 표면의 평균 표면조도를 Rz: O.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz:0.Ol∼10㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 포함하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:O.01∼2.0㎛의 평활면으로 가공한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
동박의 적어도 일면을 기계적으로 연마 처리한 표면을 추가적으로 화학 연마하여, 그 표면의 평균 표면조도를 Rz: O.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz: O.01∼10㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 포함하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:O.01∼2.0㎛의 평활면으로 가공한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
동박의 적어도 일면을 전기 화학적으로 처리를 실시하여, 그 표면의 평균 표면조도를 Rz: 0.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz: 0.01∼10㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 포함하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:0.Ol∼2.0㎛의 평활면으로 가공한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순차적으로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
동박의 적어도 일면을 기계적으로 연마 처리한 표면을 추가적으로 전기 화학적 처리를 실시하여 그 표면의 평균 표면조도를 Rz: 0.01∼10㎛의 범위 내로 평활 처리하고, 평균 표면조도가 Rz: 0.01∼10㎛의 범위 내에 있는 동박 표면에 Cu 도금 처리 또는 Ni을 포함하는 도금 처리에 의한 평활화 처리를 실시하여 상기 표면을 Rz:O.01∼2.0㎛의 평활면으로 가공한 케리어 동박의 상기 평활면에, 박리층과 극박 동박을 순서로 적층하는 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
제 1항 내지 10항 중 어느 한 항에 있어서, 상기 박리층이 Cr, Ni, Co, Fe, Mo, Ti, W, P 또는/및 이들의 합금층 또는 이들의 수화산화물층인 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
제 1항 내지 10항 중 어느 한 항에 있어서, 상기 박리층이 유기 피막인 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
청구항 1 내지 10 중 어느 한 항에 기재된 케리어 부착 극박 동박의 제조방법에 의하여 제조된 케리어 부착 극박 동박.
청구항 11에 기재된 케리어 부착 극박 동박의 제조방법에 의하여 제조된 케리어 부착 극박 동박.
청구항 12에 기재된 케리어 부착 극박 동박의 제조방법에 의하여 제조된 케리어 부착 극박 동박.
청구항 13에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 프린트 배선기판.
청구항 14에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 프린트 배선기판.
청구항 15에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 프린트 배선기판.
청구항 13에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 다층 프린트 배선판.
청구항 14에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 다층 프린트 배선판.
청구항 15에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 다층 프린트 배선판.
청구항 13에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 칩온필름용 배선판.
청구항 14에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 칩온필름용 배선판.
청구항 15에 기재된 케리어 부착 극박 동박으로 고밀도 극미세 배선을 실시한 것을 특징으로 하는 칩온필름용 배선판.