KR100888885B1 - 리드프레임 및 이를 갖는 반도체 장치 - Google Patents

리드프레임 및 이를 갖는 반도체 장치 Download PDF

Info

Publication number
KR100888885B1
KR100888885B1 KR20070038316A KR20070038316A KR100888885B1 KR 100888885 B1 KR100888885 B1 KR 100888885B1 KR 20070038316 A KR20070038316 A KR 20070038316A KR 20070038316 A KR20070038316 A KR 20070038316A KR 100888885 B1 KR100888885 B1 KR 100888885B1
Authority
KR
South Korea
Prior art keywords
die pad
sides
lead frame
frame
isolation
Prior art date
Application number
KR20070038316A
Other languages
English (en)
Other versions
KR20080094198A (ko
Inventor
서장미
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20070038316A priority Critical patent/KR100888885B1/ko
Priority to US12/081,566 priority patent/US8188582B2/en
Publication of KR20080094198A publication Critical patent/KR20080094198A/ko
Application granted granted Critical
Publication of KR100888885B1 publication Critical patent/KR100888885B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드프레임을 제공한다. 상기 리드프레임은 3쌍 이상의 서로 평행한 변들을 갖는 다이패드와, 상기 다이패드의 둘레로부터 일정 거리 이격되며, 상기 다이패드의 중심을 기준으로 방사형으로 배치되되, 그 일단들이 상기 변들 중 한 쌍 이상의 변들과 평행한 이너리드 연결면을 형성하는 다수의 이너리드들을 포함하한다. 또한, 본 발명은 상기 리드프레임을 갖는 반도체 장치도 제공한다. 따라서, 본 발명은 반도체 칩을 선택적으로 일정 각도 회전시키어 다이패드에 배치시키고, 이 반도체 칩과 이너리드들을 서로 연결하는 와이어의 연결각도 및 길이를 일정하게 하고, 리드프레임에 성형수지를 도포한 이후에 몰드의 틀어짐 또는 들뜸을 방지할 수 있다.

Description

리드프레임 및 이를 갖는 반도체 장치{LEAD FRAME AND SEMICONDUCTOR APPARATUS HAVING THE SAME}
도 1은 종래의 리드프레임을 보여주는 평면도이다.
도 2는 본 발명의 일 실시예를 따르는 리드프레임을 보여주는 평면도이다.
도 3은 본 발명의 일 실시예를 따르는 리드프레임을 갖는 반도체 장치를 보여주는 평면도이다.
도 4는 본 발명의 일 실시예를 따르는 라킹홀의 다른 예를 보여주는 평면도이다.
도 5는 본 발명의 일 실시예를 따르는 리드프레임을 갖는 반도체 장치를 보여주는 단면도이다.
도 6은 본 발명의 일 실시예를 따르는 리드프레임을 갖는 반도체 장치의 다른 예를 보여주는 단면도이다.
도 7은 본 발명의 다른 실시예를 따르는 리드프레임을 보여주는 평면도이다.
도 8은 본 발명의 다른 실시예를 따르는 리드프레임을 갖는 반도체 장치를 보여주는 평면도이다.
도 9는 본 발명의 다른 실시예를 따르는 라킹홀의 다른 예를 보여주는 평면도이다.
도 10은 본 발명의 다른 실시예를 따르는 리드프레임을 갖는 반도체 장치를 보여주는 단면도이다.
도 11은 본 발명의 다른 실시예를 따르는 리드프레임을 갖는 반도체 장치의 다른 예를 보여주는 단면도이다.
** 도면의 주요 부분에 대한 부호의 설명 **
100 : 리드프레임(lead frame)
110 : 아우터 리드(outer lead)
200 : 다이패드(die pad)
250 : 격리프레임(isolation frame)
251, 252 : 라킹홀(locking hole)
300 : 이너리드(inner lead)
301 : 이너리드 연결면(inner lead connection surface)
400 : 성형수지(moding resin)
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 반도체 칩을 선택적으로 일정 각도 회전시키어 다이패드에 배치시키고, 이 반도체 칩과 이너리드들을 서로 연결하는 와이어의 연결각도 및 길이를 일정하게 하고, 리드프레임에 성형수지를 도포한 이후에 몰드의 틀어짐 또는 들뜸을 방지할 수 있는 리드프레임 및 이를 갖는 반도체 장치에 관한 것이다.
일반적으로, 반도체 칩들은 웨이퍼 상에 증착, 확산, 노광, 식각, 이온주입 및 세정과 같은 다수의 단위공정들이 순차적 또는 반복적으로 수행됨으로써 제조된다. 따라서, 상기 반도체 칩들은 웨이퍼 상에 다수개로 배치되어 제조된다.
이와 같이 웨이퍼 상에 배치된 반도체 칩들은 패키지 공정에서 다수의 반도체 장치로 제작된다.
반도체 장치는 다음과 같이 제조된다.
먼저, 반도체 칩은 리드 프레임에 마련되는 다이 패드의 일면에 다이-본딩된다. 상기 반도체 칩은 상기 다이 패드 주위에 방사형으로 배치된 리드와 골드 와이어(gold wire)에 의하여 와이어 본딩된다. 이어, 상기 반도체 칩과 그 접착된 부분이 합성수지로 몰딩된다.
도 1에는 이너리드들이 다이 패드 주위에 배열된 종래의 리드프레임을 보여준다.
근래에 들어, 반도체 칩은 그 사이즈가 소형화되고 있다. 이 반도체 칩의 둘레에 마련되는 연결접점들은 다이패드의 주위에 마련되는 다수개의 이너리드들의 일단들과 골드 와이어들을 통하여 개별적으로 연결된다.
도 1을 참조하여, 종래의 리드프레임을 설명하도록 한다.
도 1에서, 참조 부호(1)는 다이 패드를 지칭하고, 참조 부호(2)는 리드를 지칭하고, 참조 부호(3)는 반도체 칩을 지칭하고, 참조 부호(4)는 반도체칩(3)을 접착하기 위해 다이-본딩 물질로 사용되는 은 페이스트(silver paste), Au-Si, 납, 유리(glass) 등을 포함하는 예비 성형 물질(preform material)을 지칭하고, 참조 부호(5)는 반도체 칩(3)의 전극 패드를 각 리드(2)에 전기적으로 접속하는 골드 와이어를 지칭한다.
반도체 칩을 리드 프레임에 설치하는 경우에, 먼저 예비 성형 물질(4)을 리드 프레임의 다이 패드(1)의 중앙부에 제공하고, 이어 그 상부측에서 반도체 칩(3)에 압력을 가해 반도체 칩(3)을 다이 패드에 접착한다. 전형적으로, 반도체 칩(3)은 반도체 웨이퍼(wafer)를 절단하여 형성되는 것으로 대개 정방형으로 형성되며, 다이 패드(1)의 형상은 일반적으로 반도체 칩(3) 보다 큰 정방형을 이룬다.
또한, 반도체 칩의 사이즈가 소형화됨에 따라 상기 다이패드의 크기도 소형화되고, 다이패드와 이너리드들을 전기적으로 연결하는 와이어 역시 그 직경이 소형화된다. 그리고, 다이패드의 형상이 정방형을 이루고 있기 때문에, 다이패드와 이너리드들을 와이어를 사용하여 연결(즉, "다이 어태치")할 경우에, 4면이 균일하게 배치된 이너리드들을 기준으로 0도 또는 90도 이외에는 다이 어태치를 할 수 없다.
따라서, 소형화되는 다이패드의 둘레에 형성된 연결접점들과 상기 이너리드들을 와이어를 사용하여 연결할 경우에, 와이어들간의 각도와 길이가 줄어들 수 있기 때문에, 와이어들 간의 통전으로 인한 전기적 쇼트 현상을 야기시킬 수 있다.
이와 같은 현상은 반도체 칩과 다이패드간의 코너부에서 야기될 수 있다.
한편, 종래의 리드프레임은 다이패드로부터 사방으로 연장된 격리프레임을 구비한다. 그리고, 리드프레임을 성형수지를 사용하여 몰딩하는 경우에, 상기 성형 수지는 상기 반도체칩을 포함하여 격리프레임들을 감싸도록 몰딩된다.
따라서, 상기 성형수지는 상기 격리프레임들과 면접촉을 함으로써 그 상하부의 결합력을 증대시킨다.
그러나, 종래의 격리프레임은 관통홀을 하나씩 구비하거나 또는 없기 때문에, 리드프레임의 상하부를 몰딩하는 성형수지와 리드프레임과의 결합력이 약하여 질 수 있다. 이에 따라, 몰딩된 성형수지가 리드프레임으로부터 들뜨는 현상이 발생고, 이는 제품불량으로 이어지는 문제점을 갖는다.
따라서, 본 발명은 상기와 같은 문제점을 해결할 수 있도록 안출된 것으로서, 본 발명의 제 1목적은 반도체 칩을 다이패드 상에서 일정 각도 회전시키어 위치시키는 경우에, 반도체 칩에 연결되는 와이어가 이너리드들의 이너리드 연결면과 수직이되도록 하여, 와이어들간의 간섭을 줄일 수 있는 리드프레임 및 이를 갖는 반도체 장치를 제공함에 있다.
본 발명의 제 2목적은 리드프레임에 성형수지를 도포하여 몰드를 형성하는 경우에, 리드프레임의 격리프레임에 다수개의 라킹홀들을 형성하여 리드프레임을 경계로 한 성형수지의 상하부의 결합력을 증대시키어, 몰드의 들뜸을 방지할 수 있는 리드프레임 및 이를 갖는 반도체 장치를 제공함에 있다.
본 발명은 리드프레임을 제공한다.
상기 리드프레임은 3쌍 이상의 서로 평행한 변(邊)들을 갖는 다이패드와, 상 기 다이패드의 둘레로부터 일정 거리 이격되며, 상기 다이패드의 중심을 기준으로 방사형으로 배치되되, 그 일단들이 상기 변들 중 한 쌍 이상의 변들과 평행한 이너리드 연결면을 형성하는 다수의 이너리드들을 포함하한다.
여기서, 상기 다이패드의 변들은 서로 둔각(鈍角; obtuse angle)을 이루는 것이 바람직하다.
그리고, 상기 변들 중 어느 한 쌍의 변들과 대응되는 위치에 형성된 이너리드들의 이너리드 연결면들 각각은 상기 어느 한 쌍의 변과 경사지게 형성되는 것이 바람직하다.
또한, 상기 이너리드 연결면들은 서로 둔각을 이루는 것이 바람직하다.
한편, 상기 다이패드는 둘레로부터 일정길이 연장되는 다수의 격리프레임들을 구비하는 것이 바람직하다.
상기 격리프레임에는 그 상하방을 관통하는 서로 다른 크기의 라킹홀들이 형성될 수 있다.
여기서, 상기 라킹홀들은 상기 격리프레임의 중심축선을 기준으로 서로 대칭으로 형성되는 것이 바람직하다.
그리고, 상기 격리프레임은 상기 다이패드의 변과 서로 수직을 이루는 것이 바람직하다.
또한, 상기 라킹홀들은 일정 길이를 갖고, 상기 다이패드의 변과 예각(銳角; acute angle)을 이루는 것이 바람직하다.
또한, 상기 라킹홀들은 빗살무늬의 형상으로 상기 격리프레임의 중심축선을 기준으로 형성되는 것이 바람직하다.
본 발명은 리드프레임을 갖는 반도체 장치를 제공한다.
상기 반도체 장치는 상기 외측둘레에 다수의 아우터 리드들이 마련되는 리드프레임와, 상기 리드프레임의 중앙부에 위치되며, 3쌍 이상의 서로 평행한 변들을 갖고, 그 상면에 연결접점들이 형성된 반도체 칩이 배치되는 다이패드와, 상기 다이패드의 둘레로부터 일정 거리 이격되며, 상기 다이패드의 중심을 기준으로 방사형으로 배치되어 상기 아우터 리드들과 연결되되, 그 일단들이 상기 변들 중 한 쌍 이상의 변들과 평행한 이너리드 연결면을 형성하고, 그 일단들이 와이어에 의하여 전기적으로 연결되는 다수의 이너리드들과, 상기 다이패드는 둘레로부터 상기 리드프레임의 끝단부로 일정길이 연장되며, 그 상하방을 관통하는 서로 다른 크기의 라킹홀들이 형성된 다수의 격리프레임들을 포함한다.
여기서, 상기 다이패드의 변들은 서로 둔각을 이루는 것이 바람직하다.
그리고, 상기 변들 중 어느 한 쌍의 변들과 대응되는 위치에 형성된 이너리드들의 이너리드 연결면들 각각은 상기 어느 한 쌍의 변과 경사지게 형성되는 것이 바람직하다.
또한, 상기 이너리드 연결면들은 서로 둔각을 이루는 것이 바람직하다.
또한, 상기 연결접점들은 상기 반도체 칩의 두 개의 가장자리부에 형성되는 것이 바람직하다.
또한, 상기 라킹홀들은 상기 격리프레임의 중심축선을 기준으로 서로 대칭으 로 형성되는 것이 바람직하다.
또한, 상기 격리프레임은 상기 다이패드의 변과 서로 수직을 이루는 것이 바람직하다.
상기 라킹홀들은 일정 길이를 갖고, 상기 다이패드의 변과 예각을 이루는 것이 바람직하다.
또한, 상기 라킹홀들은 빗살무늬의 형상으로 상기 격리프레임의 중심축선을 기준으로 형성되는 것이 바람직하다.
또한, 상기 와이어들은 각각은 상기 이너리드들의 이너리드 연결면과 서로 직교되는 것이 바람직하다.
한편, 상기 다이패드는 상기 리드프레임의 이면에 더 배치될 수 있다.
여기서, 상기 리드프레임의 이면에 배치되는 다이패드는 상기 아우터 리드들과 상기 이너리드들과 상기 격리프레임을 더 구비할 수 있다.
그리고, 상기 리드프레임에는 그 상하부를 감싸고 그 내부를 채우는 성형수지가 더 구비되는 것이 바람직하다.
이하, 첨부되는 도면들을 참조로 하여 본 발명의 실시예들을 따르는 리드프레임 및 이를 갖는 반도체 장치를 설명하도록 한다.
도 2는 본 발명의 일 실시예를 따르는 리드프레임을 보여주는 평면도이다. 도 3은 본 발명의 일 실시예를 따르는 리드프레임을 갖는 반도체 장치를 보여주는 평면도이다. 도 4는 본 발명의 일 실시예를 따르는 라킹홀의 다른 예를 보여주는 평면도이다. 도 5는 본 발명의 일 실시예를 따르는 리드프레임을 갖는 반도체 장치를 보여주는 단면도이다. 도 6은 본 발명의 일 실시예를 따르는 리드프레임을 갖는 반도체 장치의 다른 예를 보여주는 단면도이다.
먼저, 도 2 내지 도 6을 참조하여, 본 발명의 일 실시예를 따르는 반도체 장치를 설명하도록 한다. 또한, 본 발명의 일 실시예를 따르는 리드프레임(100)은 상기 반도체 장치에 포함되기 때문에, 하기의 설명에 포함하여 설명하도록 한다.
도 2를 참조하면, 본 발명의 일 실시예를 따르는 반도체 장치는 외측둘레에 다수의 아우터 리드들(110)이 마련되는 리드프레임(100)을 갖는다. 상기 리드프레임(100)은 4면을 갖는 사각형 또는 정방형으로 이루어질 수 있다.
상기 리드프레임(100)의 중앙부에는 3쌍 이상의 서로 평행한 변들을 갖고, 그 상면에 연결접점들(151)이 형성된 반도체 칩(150)이 배치되는 다이패드(200)가 위치된다. 상기 다이패드(200)는 4쌍의 서로 평행한 변을 가질 수 있다. 따라서, 상기 다이패드(200)는 8각의 형상을 이룰수 있다.
또한, 상기 다이패드(200)의 서로 마주보는 2쌍의 평행한 변들은 제 1길이(L1)를 갖고, 다른 두 쌍의 평행한 변들은 제 2길이(L2)를 갖을 수 있다. 상기 제 1길이(L1)는 상기 제 2길이(L2)와 동일할 수도 있고, 서로 다를 수도 있다. 바람직하게는 도 2 및 도 3에 도시된 바와 같이 제 1길이(L1)가 상기 제 2길이(L2)보다 길 수 있다.
상기 다이패드(200)의 4쌍의 평행한 변들은 서로 둔각(θ1)을 이룰 수 있다.
그리고, 상기 다이패드(200)의 둘레에는 그 둘레로부터 일정거리 이격되어 위치되는 다수개의 이너리드들(300)이 마련된다.
상기 이너리드들(300)은 상기 다이패드(200)의 중심(O)으로부터 방사형상으로 배치된다. 상기 이너리드들(300)은 상기 아우터 리드들(110)과 연결되도록 일정 길이를 갖는다. 상기 이너리드들(300)의 일단은 상기 다이패드(200)의 주변부에 위치되고 타단은 상기 아우터 리드들(110)과 접속된다.
상기 이너리드들(300) 각각의 일단들은 상기 다이패드(200)의 4쌍의 평행한 변과 평행하도록 형성되는 이너리드 연결면들(301)을 이룰 수 있다. 상기 이너리드 연결면들(301)은 8면을 이룰 수 있다. 상기 이너리드 연결면들(301)은 상기 4쌍의 평행한 변들의 둔각(θ1)과 동일한 둔각(θ2)을 이룰 수 있다.(∠θ1=∠θ2)
그리고, 상기 다이패드(200)의 둘레에는 그 둘레로부터 상기 리드프레임(100)의 끝단부로 일정길이 연장되는 격리프레임(250)이 형성된다.
상기 격리프레임들(250)은 상기 다이패드(200)의 중심을 기준으로 서로 동일한 사이각(γ)을 형성할 수 있다. 상기 사이각(γ)은 직각일 수 있다. 즉, 상기 격리프레임(250)의 중심축선(C)과 상기 다이패드(200)의 변들과는 서로 직각을 이룰 수 있다.
상기 격리프레임들(250)은 제 1길이(L1)를 갖는 2쌍의 평행한 변의 중앙부로부터 리드프레임(100)의 끝단부를 향하여 일정 길이로 연장될 수 있다.
상기 이너리드들(300)은 상기 격리프레임들(250)에 의하여 4개의 영역(a,b,c,d)으로 분리될 수 있다.
그리고, 상기 격리프레임들(250) 각각에는 서로 다른 크기의 라킹홀들(251) 이 형성된다. 상기 라킹홀들(251)은 격리프레임의 상하부를 관통할 수도 있고, 격리프레임(250)의 상/하부에 각각 홈의 형상으로 형성될 수도 있다.
상기 라킹홀들(251)은 상기 격리프레임(250)의 중심축선(C)을 기준으로 서로 대칭으로 형성된다.
도 2 및 도 3에 도시된 바와 같이, 상기 라킹홀들(251)은 상기 다이패드(200)의 변과 예각(α)을 이루도록 일정 길이로 형성될 수 있다. 상기 라킹홀들(251)은 서로 다른 길이로 형성되어 상기 중심축선(C)을 기준으로 대칭이 되는 빗살무늬로 형성될 수 있다.
또한, 도 4에 도시된 바와 같이, 라킹홀들(252)은 그 일단으로부터 타단을 따라, 상기 중심축선(C)을 기준으로 서로 대칭이 되도록 형성되되, 서로 다른 크기의 원형홀들일 수도 있다.
한편, 도 3 및 도 5를 참조하면, 상기 다이패드(200)의 상면에 접착제(201)를 통하여 부착되는 정방형상 반도체 칩(150)은 가장자리부에 가장자리면을 따라 다수개의 연결접점들(151)이 형성된다. 즉, 반도체 칩(150)의 4면에는 상기 연결접점들(151)이 형성된다. 이 연결접점들(151)의 배열선(151a)은 상기 에지면과 평행을 이룰 수 있다.
따라서, 상기 정방향의 반도체 칩(150)은 2쌍의 에지면이 다이패드(200)의 평행변들 중 어느 두 쌍의 평행변들과 평행이되도록 배치된다. 그리고, 반도체 칩(150)과 다이패드(200)의 사이에 접착제(201)가 도포됨으로써, 이 접착제(201)에 의하여 반도체 칩(150)이 다이패드(200)의 상면에 부착될 수 있다.
따라서, 본 발명의 일 실시예를 따르는 다이패드(200)에 정방형의 반도체 칩(150)을 안착시키는 경우에, 상기 반도체 칩(150)을 상기 다이패드(200)의 중앙부(O)에서 45도 간격으로 회전시키어 위치시킬 수 있다. 즉, 상기 반도체 칩(150)은 다이패드(200)의 중앙부에서 4방향 중 어느 하나의 방향을 향하여 위치될 수 있다.
그러므로, 반도체 칩(150)의 에지면과 다이패드(200)의 평행변들은 서로 평행을 이루고, 상기 반도체 칩(150)의 에지면은 상기 평행을 이루는 측에 위치된 이너리드들(300)의 이너리드 연결면들(301)과 평행을 이룰 수 있다.
이러한 상태에서, 상기 반도체 칩(150)의 연결접점들(151)과 이너리드들(300)의 일단은 골드 와이어(170)에 의하여 전기적으로 연결될 수 있다. 이때, 상기 와이어(170)의 일단은 상기 반도체 칩(150)의 연결접점(151)에 본딩되고, 타단은 이너리드(300)의 일단에 본딩된다. 이 본딩공정은 와이어 본더(미도시)에 의하여 이루어질 수 있다.
그리고, 도 3에 도시된 바와 같이, 상기 와이어(170)와 상기 이너리드들(300)의 이너리드 연결면(301)과는 서로 직교될 수 있다.
따라서, 상기 와이어들(170)은 반도체 칩(150)의 연결접점들(151)과 이너리드들(300)과 연결되는 경우에, 와이어들(170)의 연결각도를 줄일 수 있고, 와이어들(150) 간의 물리적인 접촉을 제거함으로써, 와이어들(170)의 접촉으로 인한 전기적 쇼트 현상을 방지할 수 있다.
한편, 이와 같이 와이어 본딩이 완료되면, 리드프레임(100)의 상/하부에는 성형수지(400)가 공급된다.
상기 성형수지(400)는 상기 리드프레임(100)의 상/하부를 채워서 덮을 수 있다.
이때, 상기 성형수지(400)는 격리프레임들(250)에 형성된 라킹홀들(251)의 내부에 채워질 수 있다. 상기 라킹홀들(250)은 다수개로 형성되고, 서로 다른 크기로 형성되기 때문에 성형수지(400)와의 물리적인 접촉면적을 증가시킬 수 있다.
이와 같은 상태에서 상기 성형수지(400)가 성형되어 몰딩되면, 라킹홀들(251)에 채워진 성형수지(400)는 격리프레임(250)을 다수의 위치에서 용이하게 고정할 수 있다.
이에 더하여, 상기 라킹홀들(251)은 격리프레임(250)의 중심축선(C)으로부터 서로 대칭이 되도록 형성되고, 서로 다른 길이를 갖으며, 다이패드(200)의 평행한 변들과 예각(α)을 이루도록 형성되기 때문에, 이 라킹홀(251)에 성형수지(400)가 채워져 몰딩되면, 상기 라킹홀들(251)은 리드프레임(100)이 사방으로 뒤틀리는 것을 방지할 수 있다.
또 한편, 상기의 본 발명의 일 실시예를 설명함에 있어서, 다이패드(200)가 리드프레임(100)의 중앙 일면에 형성되고, 이 다이패드(200)에 하나의 반도체 칩(150)이 부착되는 반도체 장치를 설명하였다.
그러나, 본 발명은 하나의 반도체 칩을 구비하는 반도체 장치를 포함하여, 도 6에 도시된 바와 같이 이너리드(200)의 이면에 다른 반도체 칩(150-1)이 부착되는 반도체 장치도 포함할 수 있다.
이러한 경우에, 상기 리드프레임(100)의 이면에는 도 2 내지 도 5를 참조하여 설명한 바와 동일한 구성을 갖는 이너리드들(300)과, 아우터리드들(110)이 형성된다.
즉, 도 6에 도시된 본 발명의 반도체 장치의 다른 예는 리드프레임(100)을 경계로 그 중앙부에 배치된 다이패드(200)를 갖고, 이 다이패드(200)의 일면과 이면에 반도체 칩들(150,150-1)이 각각 부착되면, 도 2 내지 도 5를 참조하여 상술한 바와 같이 와이어들(170)을 통하여 다이 어태치 작업을 할 수 있다.
따라서, 도 6을 참조하면, 본 발명은 다이패드(200)의 양면에 부착되는 반도체 칩들(150,150-1)은 서로 다른 각도로 회전시키어 상기 다이패드(200)의 해당면에 각각 배치될 수 있고, 이어, 각각의 반도체 칩들(150,150-1)은 와이어 본딩이 수행될 수도 있다.
도 7은 본 발명의 다른 실시예를 따르는 리드프레임을 보여주는 평면도이다. 도 8은 본 발명의 다른 실시예를 따르는 리드프레임을 갖는 반도체 장치를 보여주는 평면도이다. 도 9는 본 발명의 다른 실시예를 따르는 라킹홀의 다른 예를 보여주는 평면도이다. 도 10은 본 발명의 다른 실시예를 따르는 리드프레임을 갖는 반도체 장치를 보여주는 단면도이다. 도 11은 본 발명의 다른 실시예를 따르는 리드프레임을 갖는 반도체 장치의 다른 예를 보여주는 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 다른 실시예를 따르는 반도체 장치는 외측둘레에 다수의 아우터 리드들(110')이 마련되는 리드프레임(100')을 갖는다. 상기 리드프레임(100')은 4면을 갖는 사각형 또는 정방형으로 이루어질 수 있다.
상기 리드프레임(100')의 중앙부에는 3쌍 이상의 서로 평행한 변들을 갖고, 그 상면에 연결접점들(151')이 형성된 반도체 칩(150')이 배치되는 다이패드(200')가 위치된다. 상기 다이패드(200')는 4쌍의 서로 평행한 변을 가질 수 있다. 상기 다이패드(200')는 8각의 형상을 이룰수 있다.
또한, 상기 다이패드(200')의 서로 마주보는 2쌍의 평행한 변들은 제 1길이(L1)를 갖고, 다른 두 쌍의 평행한 변들은 제 2길이(L2)를 갖을 수 있다. 상기 제 1길이(L1)는 상기 제 2길이(L2)와 동일할 수도 있고, 서로 다를 수도 있다. 바람직하게는 도 7에 도시된 바와 같이 제 1길이(L1)가 상기 제 2길이(L2)보다 길 수 있다.
상기 다이패드(200')의 4쌍의 평행한 변들은 서로 둔각(θ1)을 이룰 수 있다.
그리고, 상기 다이패드(200')의 둘레에는 그 둘레로부터 일정거리 이격되어 위치되는 다수개의 이너리드들(300')이 마련된다.
상기 이너리드들(300')은 상기 다이패드(200')의 중심(O)으로부터 방사형상으로 배치된다. 상기 이너리드들(300')은 상기 아우터 리드들(110')과 연결되도록 일정 길이를 갖는다. 상기 이너리드들(300')의 일단은 상기 다이패드(200')의 주변부에 위치되고 타단은 상기 아우터 리드들(110')과 접속된다.
상기 이너리드들(300') 각각의 일단들은 상기 다이패드(200')의 4쌍의 평행한 변들의 둔각(θ1)보다 큰 둔각(θ3)을 이루는 이너리드 연결면들(301')을 이룰 수 있다. 상기 이너리드 연결면들(301')은 제 1이너리드 연결면(301a')과 이와 연결되는 제 2이너리드 연결면(301b')를 이루되, 상기 제 1이너리드 연결면(301a')과 상기 제 2이너리드 연결면(301b')은 상기 둔각을 이룰 수 있다.
즉, 상기 다이패드(200')의 어느 한 쌍의 평행한 변들과 대응되는 위치에 형성된 이너리드들(300')의 이너리드 연결면들(301')은 상기 나머지 한쌍의 평행한 변들과 경사지게 형성된다.
그리고, 상기 다이패드(200')의 둘레에는 그 둘레로부터 상기 리드프레임(100')의 끝단부로 일정길이 연장되는 격리프레임(250')이 형성된다.
상기 격리프레임들(250')은 상기 다이패드(200')의 중심(O)을 기준으로 서로 동일한 사이각(γ)을 형성할 수 있다. 상기 사이각(γ)은 직각일 수 있다. 즉, 상기 격리프레임(250')의 중심축선(C)과 상기 다이패드(200')의 변과는 서로 직각을 이룰 수 있다.
상기 격리프레임들(250')은 제 1길이(L1)를 갖는 2쌍의 평행한 변의 중앙부로부터 리드프레임(100')의 끝단부를 향하여 일정 길이로 연장될 수 있다.
상기 이너리드들(300')은 상기 격리프레임들(250')에 의하여 4개의 영역(a,b,c,d)으로 분리될 수 있다.
그리고, 상기 격리프레임들(250') 각각에는 서로 다른 크기의 라킹홀들(251')이 형성된다. 상기 라킹홀들(251')은 격리프레임(250')의 상하부를 관통할 수도 있고, 격리프레임(250')의 상/하부에 각각 홈의 형상으로 형성될 수도 있다.
상기 라킹홀들(251')은 상기 격리프레임(250')의 중심축선(C)을 기준으로 서 로 대칭으로 형성된다. 상기 라킹홀들(251')은 상기 다이패드(200')의 변과 예각(α)을 이루도록 일정길이로 형성될 수 있다. 상기 라킹홀들(251')은 서로 다른 길이로 형성되어 상기 중심축선(C)을 기준으로 대칭이 되는 빗살무늬로 형성될 수 있다.
또한, 도 9에 도시된 바와 같이, 라킹홀들(252')은 그 일단으로부터 타단을 따라, 상기 중심축선(C)을 기준으로 서로 대칭이 되도록 형성되되, 서로 다른 크기의 원형홀들일 수도 있다.
한편, 도 8을 참조하면, 상기 다이패드(200')의 상면에 접착제(201')를 통하여 부착되는 정방형상 반도체 칩(150')은 가장자리부에서 2개의 에지면을 따라 다수개의 연결접점들(151')이 형성된다. 즉, 반도체 칩(150')의 두 쌍의 평행한 면 중에 나머지 한 쌍의 평행한 면들에 상기 연결접점들(151')이 형성된다. 이 연결접점들(151')의 배열선(151a')은 상기 나머지 한 쌍의 평행한 면과 평행을 이룰 수 있다.
따라서, 상기 정방향의 반도체 칩(150')은 연결접점(151')이 형성된 1쌍의 에지면이 다이패드(200')의 평행변들 중 어느 한 쌍의 평행변들과 평행이되도록 배치된다. 특히, 상기 연결접점들(151')이 배치되는 방향은 상기 이너리드들(300')의 일단이 형성된 방향을 향하여 배치될 수 있다.
그리고, 반도체 칩(150')과 다이패드(200')의 사이에 접착제(201')가 도포됨으로써, 이 접착제(201')에 의하여 반도체 칩(150')이 다이패드(200')의 상면에 부착될 수 있다.
따라서, 본 발명의 일 실시예를 따르는 다이패드(200')에 정방형의 반도체 칩(150')을 안착시키는 경우에, 상기 반도체 칩(150')을 상기 다이패드(200')의 중앙부(O)에서 45도 간격으로 회전시키어 위치시킬 수 있다. 즉, 상기 반도체 칩(150')은 다이패드(200')의 중앙부(O)에서 4방향 중 어느 하나의 방향을 향하여 위치될 수 있다.
그러므로, 반도체 칩(150')의 에지면과 다이패드(200')의 평행변들은 서로 평행을 이루고, 이너리드들(300')의 이너리드 연결면들(301')은 다이패드(200')의 평행변의 양측단으로부터 중앙부로 갈수록 상기 다이패드(200')의 평행변으로부터 멀어지도록 형성된다.
이러한 상태에서, 상기 반도체 칩(150')의 연결접점들(151')과 이너리드들(200')의 일단은 골드 와이어(170')에 의하여 전기적으로 연결될 수 있다. 이때, 상기 와이어(170')의 일단은 상기 반도체 칩(150')의 연결접점(151')에 본딩되고, 타단은 이너리드(300')의 일단에 본딩된다. 이 본딩공정은 와이어 본더에 의하여 이루어질 수 있다.
그리고, 도 8에 도시된 바와 같이, 상기 와이어(170')와 상기 이너리드들(300')의 이너리드 연결면(301')과는 서로 직교될 수 있다.
따라서, 상기 와이어들(170')은 반도체 칩(150')의 연결접점들(151')과 이너리드들(300')과 연결되는 경우에, 와이어들(170')의 연결각도를 줄일 수 있고, 와이어들(170') 간의 물리적인 접촉을 줄임으로써, 와이어들(170')의 접촉으로 인한 전기적 쇼트 현상을 방지할 수 있다.
한편, 이와 같이 와이어 본딩이 완료되면, 리드프레임(100')의 상/하부에는 도 10 및 도 11에 도시된 바와 같은 성형수지(400')가 공급된다.
상기 성형수지(400')는 상기 리드프레임(100')의 상/하부를 채워서 덮을 수 있다.
이때, 상기 성형수지(400')는 격리프레임들(250')에 형성된 라킹홀들(251')의 내부에 채워질 수 있다. 상기 라킹홀들(250')은 다수개로 형성되고, 서로 다른 크기로 형성되기 때문에 성형수지(400')와의 물리적인 접촉면적을 증가시킬 수 있다.
이와 같은 상태에서 상기 성형수지(400')가 성형되어 몰딩되면, 라킹홀들(251')에 채워진 성형수지(400')는 격리프레임(250')을 다수의 위치에서 용이하게 고정할 수 있다.
이에 더하여, 상기 라킹홀들(251')은 격리프레임(250')의 중심축선(C)으로부터 서로 대칭이 되도록 형성되고, 서로 다른 길이를 갖으며, 다이패드(200')의 평행한 변들과 예각(α)을 이루도록 형성되기 때문에, 이 라킹홀(251')에 성형수지(400)가 채워져 몰딩되면, 상기 라킹홀들(251')은 리드프레임(100')이 사방으로 뒤틀리는 것을 방지할 수 있다.
또 한편, 상기의 본 발명의 다른 실시예를 설명함에 있어서, 다이패드(200')가 리드프레임(100')의 중앙 일면에 형성되고, 이 다이패드(200')에 하나의 반도체 칩(150')이 부착되는 반도체 장치를 설명하였다.
그러나, 본 발명은 하나의 반도체 칩을 구비하는 반도체 장치를 포함하여, 도 11에 도시된 바와 같이 이너리드(200')의 이면에 다른 반도체 칩(150'-1)이 부착되는 반도체 장치도 포함할 수 있다.
이러한 경우에, 상기 리드프레임(100')의 이면에는 도 7 내지 도 9를 참조하여 설명한 바와 동일한 구성을 갖는 이너리드들(300')과, 아우터리드들(110')이 형성된다.
즉, 발명의 다른 실시예를 따르는 반도체 장치의 다른 예는 리드프레임(100')을 경계로 그 중앙부에 배치된 다이패드(200')를 갖고, 이 다이패드(200')의 일면과 이면에 반도체 칩들(150',150-1')이 각각 부착되면, 도 7 내지 도 9를 참조하여 상술한 바와 같이 와이어들(170')을 통하여 다이 어태치 작업을 할 수 있다.
따라서, 본 발명의 다른 실시예의 설명에서 설명된 바와 같이, 본 발명은 다이패드(200')의 양면에 부착되는 반도체 칩들(150',150-1')은 서로 다른 각도로 회전시키어 상기 다이패드(200')의 해당면에 각각 배치될 수 있고, 이어, 각각의 반도체 칩들(150',150'-1)은 와이어 본딩이 수행될 수도 있다.
이상에서 설명한 바와 같이, 본 발명은 4쌍의 평행면이 형성되고 상기 평행면으로부터 일정거리 이격되고 서로 평행하도록 형성되는 이너리드들의 이너리드 연결면을 형성함으로써, 반도체 칩을 다이패드의 중심으로부터 45도 간격으로 선택적으로 회전시키어 상기 다이패드에 부착시킬 수 있는 효과를 갖는다.
또한, 본 발명은 반도체 칩에 연결되는 와이어가 이너리드들의 이너리드 연 결면과 수직이되도록 하여, 와이어들의 연결각도를 줄이고, 와이어들간의 간격을 일정하게 하여 이들간의 간섭을 줄여 전기적인 쇼트현상을 방지하여 제품불량률을 저감시키는 효과를 갖는다.
또한, 본 발명은 리드프레임에 성형수지를 도포하여 몰드를 형성하는 경우에, 격리프레임에 빗살무늬를 이루는 서로 다른 크기의 라킹홀들을 형성함으로써, 리드프레임을 경계로 한 성형수지의 상하부의 결합력을 증대시키어, 몰드의 들뜸을 방지할 수 있는 효과를 갖는다.

Claims (19)

  1. 3쌍 이상의 서로 평행한 변(邊)들을 갖는 다이패드;
    상기 다이패드의 둘레로부터 일정 거리 이격되며, 상기 다이패드의 중심을 기준으로 방사형으로 배치되되, 그 일단들이 상기 변들 중 한 쌍 이상의 변들과 평행한 이너리드 연결면을 형성하는 다수의 이너리드들; 및
    상기 다이패드의 둘레로부터 일정길이 연장되며, 상기 이너리드들의 폭보다 일정 폭으로 넓게 형성되고, 서로 다른 크기의 라킹홀들이 형성되는 다수의 격리프레임들을 포함하되,
    상기 라킹홀들은 상기 격리 프레임의 상하방을 관통하고, 서로 다른 크기를 가지며, 상기 격리프레임의 중심축선을 기준으로 서로 대칭으로 형성되는 것을 특징으로 하는 리드프레임.
  2. 제 1항에 있어서,
    상기 다이패드의 변들은 서로 둔각(鈍角)을 이루는 것을 특징으로 하는 리드프레임.
  3. 제 1항에 있어서,
    상기 변들 중 어느 한 쌍의 변들과 대응되는 위치에 형성된 이너리드들의 이너리드 연결면들 각각은 상기 어느 한 쌍의 변과 경사지게 형성되는 것을 특징으로 하는 리드프레임.
  4. 제 2항에 있어서,
    상기 이너리드 연결면들은 서로 둔각을 이루는 것을 특징으로 하는 리드프레임.
  5. 삭제
  6. 삭제
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 격리프레임은 상기 다이패드의 변과 서로 수직을 이루고,
    상기 라킹홀들은 일정 길이를 갖고, 상기 다이패드의 변과 예각(銳角)을 이루는 것을 특징으로 하는 리드프레임.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7항에 있어서,
    상기 라킹홀들은 빗살무늬의 형상으로 상기 격리프레임의 중심축선을 기준으로 형성되는 것을 특징으로 하는 리드프레임.
  9. 외측둘레에 다수의 아우터 리드들이 마련되는 리드프레임;
    상기 리드프레임의 중앙부에 위치되며, 3쌍 이상의 서로 평행한 변들을 갖고, 그 상면에 연결접점들이 형성된 반도체 칩이 배치되는 다이패드;
    상기 다이패드의 둘레로부터 일정 거리 이격되며, 상기 다이패드의 중심을 기준으로 방사형으로 배치되어 상기 아우터 리드들과 연결되되, 그 일단들이 상기 변들 중 한 쌍 이상의 변들과 평행한 이너리드 연결면을 형성하고, 그 일단들이 와이어에 의하여 전기적으로 연결되는 다수의 이너리드들; 및
    상기 다이패드는 둘레로부터 상기 리드프레임의 끝단부로 일정길이 연장되며, 그 상하방을 관통하는 서로 다른 크기의 라킹홀들이 형성된 다수의 격리프레임들을 포함하는 리드프레임을 갖는 반도체 장치.
  10. 제 9항에 있어서,
    상기 다이패드의 변들은 서로 둔각을 이루는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  11. 제 9항에 있어서,
    상기 변들 중 어느 한 쌍의 변들과 대응되는 위치에 형성된 이너리드들의 이너리드 연결면들 각각은 상기 어느 한 쌍의 변과 경사지게 형성되는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  12. 제 11항에 있어서,
    상기 이너리드 연결면들은 서로 둔각을 이루는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 12항에 있어서,
    상기 연결접점들은 상기 반도체 칩의 두 개의 가장자리부에 형성되는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 9항에 있어서,
    상기 라킹홀들은 상기 격리프레임의 중심축선을 기준으로 서로 대칭으로 형성되는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 9항에 있어서,
    상기 격리프레임은 상기 다이패드의 변과 서로 수직을 이루고,
    상기 라킹홀들은 일정 길이를 갖고, 상기 다이패드의 변과 예각을 이루는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 15항에 있어서,
    상기 라킹홀들은 빗살무늬의 형상으로 상기 격리프레임의 중심축선을 기준으로 형성되는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  17. 제 9항에 있어서,
    상기 와이어들은 각각은 상기 이너리드들의 이너리드 연결면과 서로 직교되는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 9항에 있어서,
    상기 다이패드는 상기 리드프레임의 이면에 더 배치되고,
    상기 리드프레임의 이면에 배치되는 다이패드는 상기 아우터 리드들과 상기 이너리드들과 상기 격리프레임을 더 구비하는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 9항에 있어서,
    상기 리드프레임에는 그 상/하부를 감싸고 그 내부를 채우는 성형수지가 더 구비되는 것을 특징으로 하는 리드프레임을 갖는 반도체 장치.
KR20070038316A 2007-04-19 2007-04-19 리드프레임 및 이를 갖는 반도체 장치 KR100888885B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20070038316A KR100888885B1 (ko) 2007-04-19 2007-04-19 리드프레임 및 이를 갖는 반도체 장치
US12/081,566 US8188582B2 (en) 2007-04-19 2008-04-17 Lead frame, semiconductor device using the lead frame, and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070038316A KR100888885B1 (ko) 2007-04-19 2007-04-19 리드프레임 및 이를 갖는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20080094198A KR20080094198A (ko) 2008-10-23
KR100888885B1 true KR100888885B1 (ko) 2009-03-17

Family

ID=39871371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070038316A KR100888885B1 (ko) 2007-04-19 2007-04-19 리드프레임 및 이를 갖는 반도체 장치

Country Status (2)

Country Link
US (1) US8188582B2 (ko)
KR (1) KR100888885B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859339B2 (en) 2008-07-09 2014-10-14 Freescale Semiconductor, Inc. Mold chase
US8754513B1 (en) * 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
TWI573235B (zh) 2009-09-11 2017-03-01 羅姆股份有限公司 半導體裝置及其製造方法
CN102403298B (zh) * 2010-09-07 2016-06-08 飞思卡尔半导体公司 用于半导体器件的引线框
US20120313213A1 (en) * 2011-06-07 2012-12-13 Raytheon Company Polygon shaped power amplifier chips
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
JP6129657B2 (ja) * 2013-06-20 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6371582B2 (ja) * 2014-05-15 2018-08-08 ローム株式会社 パッケージ
CN105719975B (zh) 2014-08-15 2019-01-08 恩智浦美国有限公司 半导体封装的浮动模制工具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092858A (ja) 1996-09-11 1998-04-10 Sony Corp ワイヤボンディング方法
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
KR20010053792A (ko) * 1999-12-01 2001-07-02 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임
KR20010068510A (ko) * 2000-01-06 2001-07-23 윤종용 쿼드 플랫 패키지용 리드 프레임
JP2006165448A (ja) 2004-12-10 2006-06-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226564A (ja) 1992-02-14 1993-09-03 Rohm Co Ltd 半導体装置
DE19717780A1 (de) * 1996-05-01 1997-11-13 Nat Semiconductor Corp Leiterrahmen für eine Halbleiterkomponente
JP4191355B2 (ja) * 2000-02-10 2008-12-03 株式会社ルネサステクノロジ 半導体集積回路装置
KR100391094B1 (ko) * 2001-02-22 2003-07-12 삼성전자주식회사 듀얼 다이 패키지와 그 제조 방법
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
KR100642748B1 (ko) * 2004-07-24 2006-11-10 삼성전자주식회사 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
JPH1092858A (ja) 1996-09-11 1998-04-10 Sony Corp ワイヤボンディング方法
KR20010053792A (ko) * 1999-12-01 2001-07-02 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임
KR20010068510A (ko) * 2000-01-06 2001-07-23 윤종용 쿼드 플랫 패키지용 리드 프레임
JP2006165448A (ja) 2004-12-10 2006-06-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法

Also Published As

Publication number Publication date
KR20080094198A (ko) 2008-10-23
US20080258280A1 (en) 2008-10-23
US8188582B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
KR100888885B1 (ko) 리드프레임 및 이를 갖는 반도체 장치
TWI528477B (zh) 具有線接合互連之無基板可堆疊封裝、製造微電子單元的方法、製造微電子封裝的方法以及製造微電子組件的方法
TWI474455B (zh) 先進四方扁平無引腳封裝結構
US7671451B2 (en) Semiconductor package having double layer leadframe
US7846774B2 (en) Multiple row exposed leads for MLP high density packages
US7504735B2 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
KR20100071485A (ko) 웨이퍼 레벨 패키지의 제조방법
US9620388B2 (en) Integrated circuit package fabrication with die attach paddle having middle channels
KR100355795B1 (ko) 반도체패키지 및 그 제조 방법
KR200489287Y1 (ko) 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지
JP2018056369A (ja) 半導体装置の製造方法
US9034694B1 (en) Embedded die ball grid array package
JP6936963B2 (ja) リードフレーム
US8101470B2 (en) Foil based semiconductor package
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
KR20190000267U (ko) 예비성형된 범용 리드 프레임 장치
JPH06338583A (ja) 樹脂封止型半導体装置及びその製造方法
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2000114206A (ja) 半導体パッケージの製造方法
US8674504B2 (en) Wire-based methodology of widening the pitch of semiconductor chip terminals
TWI719006B (zh) 半導體裝置
US20230170282A1 (en) Non-coplanar or bumped lead frame for electronic isolation device
US6534337B1 (en) Lead frame type plastic ball grid array package with pre-assembled ball type contacts
US11538768B2 (en) Leadframe with ground pad cantilever

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee