TWI543536B

TWI543536B - 採用來自輸出電力域之電力關閉信號的低電力、單軌位準移位器以及轉換電力域之間之資料信號的方法

Info

Publication number: TWI543536B
Application number: TW102128547A
Authority: TW
Inventors: 林宏國; 揚戈; 張曦; 余佳妮; 龔海燕
Original assignee: 輝達公司
Priority date: 2012-09-25
Filing date: 2013-08-08
Publication date: 2016-07-21
Also published as: US20140084984A1; TW201429164A; CN103684401A; CN103684401B; DE102013012430A1; DE102013012430B4; DE102013012430A8; US9071240B2

Description

採用來自輸出電力域之電力關閉信號的低電力、單軌位準移位器以及轉換電力域之間之資料信號的方法

本發明一般係有關用於積體電路(integrated circuit，IC)的單軌位準移位器(single-rail level shifter)，特別是有關節能、單軌位準移位器。

隨著裝置的複雜度及機動性(mobility)要求的增加，降低電力消耗的需求一直影響著積體電路的設計。降低積體電路整體電力消耗的方法之一為包含不同的電力供應域(power supply domain)。因此，積體電路內的功能塊(functional block)(例如時序關鍵區塊(timing critical block))可在比被認為非關鍵的積體電路的其他功能塊更高的電力供應電壓下操作。因此，單一積體電路(例如晶片)可包含在不同電力供應電壓下操作的多個功能塊。

在具有不同電力供應電壓的電力供應域之間通訊多個信號一般需要轉換這些信號。位準移位器通常用於積體電路中，以藉由移位多個資料信號的電壓位準而在各種電力供應域(其在不同的電力供應電壓下操作)之間轉換這些資料信號供使用。

本發明一態樣提供一電壓位準移位器(voltage level shifter)。在一具體實施例中，電壓位準移位器包含：(1)一輸入電路，組態以從一輸入電力域(input power domain)接收一資料信號以及從一輸出電力域接收一電力關閉信號(power down signal)；以及(2)一過渡電路(transition circuit)，耦合至輸入電路並組態以接收資料信號及電力關閉信號的一反相信號(inverted signal)，其中輸入電路及過渡電路兩者係組態以連接至輸出電力域的一供應電壓作為一電源。

在另一態樣中，提供一種用以在一輸入電力域及一輸出電力域之間轉換電壓的方法。在一具體實施例中，方法包含：(1)從輸入電力域接收一供應電壓；以及(2)使用一電壓位準移位器將供應電壓從輸入電力域轉換到輸出電力域，其中電壓位準移位器為一單軌、雙向移位器。

在又一態樣中，提供一種裝置。在一具體實施例中，裝置包含：(1)一輸入電力域；(2)一輸出電力域；以及(3)一單軌電壓位準移位器，組態以將一資料信號從輸入電力域轉換到輸出電力域。電壓位準移位器包含：(3A)一輸入電路，組態以從輸入電力域接收資料信號以及從輸出電力域接收一電力關閉信號；以及(3B)一過渡電路，耦合至輸入電路並組態以接收資料信號及電力關閉信號的一反相信號。

100‧‧‧積體電路

110‧‧‧輸入電力域

120‧‧‧輸出電力域

130‧‧‧電壓位準移位器

132‧‧‧輸入電路

134‧‧‧過渡電路

136‧‧‧輸出電路

200‧‧‧電壓位準移位器

210‧‧‧輸入電路

220‧‧‧過渡電路

230‧‧‧輸出電路

400‧‧‧電壓位準移位器

410‧‧‧輸入電路

420‧‧‧過渡電路

430‧‧‧輸出電路

現在將參照以下描述連同所附隨圖式。

圖1描述積體電路之一具體實施例的方塊圖，其具有根據本發明原理所建構的一電壓位準移位器。

圖2描述根據本發明原理所建構的一電壓位準移位器的具體實施例的示意圖。

圖3描述圖2的電壓位準移位器在正常操作模式的情境(context)。

圖4描述根據本發明原理所建構的一電壓位準移位器的另一具體實施例的示意圖。

圖5及圖6描述圖4的電壓位準移位器在正常操作模式的情境。

圖7描述圖4的電壓位準移位器在電力關閉模式的情境。

如上述，電壓位準移位器通常用於積體電路中，以在各種電力供應域(即電力域)之間轉換代表資料信號的電壓以供使用。然而，加入電壓位準移位器將增加積體電路的複雜度(例如加入更多的電晶體)，且可能增加其電力消耗，因為漏電流(leakage current)或關聯於由額外電路所產生之電流路徑的DC電流。可使用最小的漏電流電壓位準移位器於積體電路中，但通常被限制在單向轉換。舉例來說，最小的漏電流電壓移位器可能僅將信號從低電力域移位到較高的電力域(亦即，上移設計(shift-up design))。

然而，積體電路的電力域可使用更廣泛範圍數值的電力供應電壓(即供應電壓)，以在電力及效能之間取得較佳的折衷。因此，功能塊的供應電壓可因為例如效能目的或特定的應用而動態地改變，以於給定的電壓範圍內在最佳的電壓或頻率下操作。因此，耦合之電力域之間的供應電壓的差異可改變。在某些應用中，供應電壓中的差異可在操作過程中動態地改變。舉例來說，若電力域A(起源域(originating domain))的供應電壓等於1V且電力域B(目的地域(destination domain))的供應電壓等於1.2V，則因為目的地電力域B的供應電壓比起源電力域A的供應電壓更大，所以可使用上移位準移位器。然而，若電力域A及電力域B兩者都具有範圍在0.8V到1.2V的供應電壓範圍，則從域A到域B之資料信號的轉換可為0.8V到1.2V或1.2V 到0.8V。因此，專屬的上移位準移位器並不適用。

因此，本發明提供一電壓位準移位器，其作用為有大輸入/ 輸出範圍之供應電壓值的上移及下移電壓移位器兩者。因此，當起源電力域(輸入電力域)的供應電壓大於目的地電力域(輸出電力域)的供應電壓或相反的情況，可使用本文所揭露的雙向電壓位準移位器(bidirectional voltage level shifter)。因此，所揭露的雙向電壓位準移位器可與不同的電力域使用，其中低電力域及高電力域可改變。供應電壓改變在操作過程中可為動態或可針對特定應用而設定。無論如何，雙向電壓位準移位器提供了在上移及下移兩種情況中使用的一般性電路。因此，積體電路的設計及佈局可簡化。

所揭露的雙向移位器為低電力、單軌位準移位器。本發明亦提供組態以向上移位的低電力、單軌電壓位準移位器。因此，除了雙向移位器，本發明提供了改良之上移位準移位器的具體實施例。

本文所揭露的每一電壓位準移位器具體實施例係組態以從輸出電力域接收電力關閉信號。因此，所揭露的電壓位準移位器係避免或至少降低了當輸出域電力關閉時的電流洩漏或DC電流。在所揭露的具體實施例中，避免電流洩漏或DC電流係解釋為部份或全部的防止。藉由降低前述的電流洩漏，可在輸出域電力關閉時達成節能。

圖1描述積體電路100之一具體實施例的方塊圖，其具有根據本發明原理所建構的一電壓位準移位器130。積體電路100可為一晶片，例如處理器或微處理器。在一具體實施例中，積體電路100為行動通訊裝置的晶片。在另一具體實施例中，積體電路100為圖形處理器的一區塊(或一部分)。熟此技藝者將理解到，積體電路100可包含額外的組件、介面、連接等等，其一般包含於積體電路中但在本說明書中並未進行描述或討論。

積體電路100包含輸入電力域110、輸出電力域120及電壓位準移位器。電壓位準移位器130係特別地標示以表示n個電壓位準移位器。輸入電力域110及輸出電力域120可為積體電路的傳統功能塊。舉例來說，輸入電力域110或輸出電力域120可為積體電路100的處理單元。在圖1中，n個電壓移位器係位於輸出電力域130內。在某些具體實施例中，n個電壓移位器(或至少某些電壓移位器)可位於輸入電力域110與輸出電力域120之間。

輸入電力域110在第一供應電壓(本文稱作A_VDD)下操作，而輸出電力域120在第二供應電壓(本文稱作B_VDD)下操作。一般而言，第一及第二電力供應電壓不同且數值可變化。如前述，第一及第二電力供應電壓A_VDD及B_VDD之數值的改變可能是為了在輸入電力域110及輸出電力域120的操作範圍內針對不同域獲得最佳的電力及效能。

電壓位準移位器130係組態以將來自輸入電力域110的資料信號轉換為用於輸出電力域120的資料信號。因此，電壓位準移位器130係組態以將來自輸入電力域110之資料信號的電壓位準移位到輸入電力域120的可適用電壓位準。因此，電壓位準移位器130係組態以將輸入域110的接地電壓(「輸入域接地電壓」)轉換到輸出域120的接地電壓(「輸出域接地電壓」)以及將輸入域110的供應電壓A_VDD轉換到輸出域120的供應電壓B_VDD。在一具體實施例中，電壓位準移位器130在第一狀態時將輸入域110的接地電壓轉換為輸出域120的接地電壓，且在第二狀態時將輸入域110的供應電壓轉換為輸出域120的供應電壓。在本文所揭露的具體實施例中，輸入及輸出域110、120的接地電壓為共同接地電壓(「GND」或「接地」)。熟此技藝者將理解到，在其他具體實施例中，輸入域110及輸出域120的接地電壓可為不同的電壓。

轉換時，當資料信號(即資料信號的電壓)從接地改變到 A_VDD時，可觸發電壓位準移位器130從第一狀態改變到第二狀態。同樣地，當資料信號從A_VDD改變到接地時，可觸發電壓位準移位器130從第二狀態改變到第一狀態。熟此技藝者將理解到，第一狀態及第二狀態的指定可為任意指定，其並不意味順序。

輸入域110及輸出域120內的供應電壓可能根據所使用的應用及處理技術而有顯著的變化。在一般處理技術內之輸入及輸出域110、120之電壓值的一範例係從0.8V到1.2V。對應這些電壓域之n型電晶體的臨界電壓(threshold voltage)可在200mV到350mV之間，且這些電壓域之p型電晶體的臨界電壓可在-350mV到-200mV之間。舉例來說，臨界電壓的範圍可能由不同的裝置Vt類型(如HVT、SVT、LVT...)、處理變數(processing variation)、溫度改變等而造成。供應電壓的範圍可例如是因為對最佳電力及效能的需求所導致。電壓位準移位器130接收B_VDD作為供應電壓。電壓位準移位器130包含互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)裝置(如NMOS及PMOS裝置)。

在一具體實施例中，電壓位準移位器130為組態以上移或下移資料信號的電壓位準的雙向移位器。舉例來說，電壓位準移位器130可組態為圖4的電壓位準移位器400。在另一具體實施例中，電壓位準移位器130可組態以僅上移資料信號的電壓位準。因此，電壓位準移位器130可實施為圖2的電壓位準移位器200。無論什麼具體實施例，所揭露的電壓位準移位器藉由限制或避免不想要的電流而降低電力消耗、操作為單軌移位器、並採用來自輸出電力域的電力關閉信號。

電壓位準移位器130包含輸入電路132、過渡電路134及輸出電路136。輸入電路132係組態以從輸入電力域110接收資料信號並從輸出電力域120接收電力關閉信號。資料信號可為對應邏輯高或邏輯低信號的電壓。因此，在一具體實施例中，資料信號為A_VDD或輸入電力域110的接地電壓。

電力關閉信號(圖1中的PD)為來自輸出電力域120的電壓信號，其指示電壓位準移位器130將電力關閉。在一具體實施例中，電力關閉信號係從輸出電力域120的「電力關閉接腳(power down pin)」接收。積體電路100的中央處理器或控制器可啟動電力關閉信號。輸入電路132也組態以從輸入電力域110接收參考電壓(圖1中的REF)。參考電壓可為A_VDD或可為輸入電路110之接地電壓的反相。

電力關閉信號及參考電壓並非時序關鍵(timing critical)且可連接至多個電壓位準移位器，如圖1所示。因此，相較於某些傳統的位準移位器(例如雙軌電壓移位器)，電壓位準移位器130可降低需要路由(routed)之信號的數量。舉例來說，若有1000個資料信號需要從輸入電力域110路由到輸出電力域120(圖1中的n為1000)，則需要1000個電壓位準移位器130。相較之下，若使用雙軌位準移位器，則將有2000個資料信號需要被路由。

過渡電路134係耦合至輸入電路132且組態以接收資料信號及電力關閉信號的反相(即反相的電力關閉信號(inverted power down signal))。輸出電路136係耦合至輸入電路132及過渡電路134兩者，且亦組態以接收反相的電力關閉信號。輸入電路132、過渡電路134、及輸出電路136每一者係組態以連接至B_VDD以供電源。因此，輸入電路132、過渡電路134、及輸出電路136每一者係組態以連接至輸出電力域120的單軌輸入並採用單軌輸入作為電源。

輸入電路132、過渡電路134及輸出電路136每一者係提供從 B_VDD到接地的一路徑。因此，電壓位準移位器130包含組態以控制在電壓位準移位器130的各種操作模式過程中流經這些電路之每一者之漏電流及DC電流的開關。

現在參考圖2，其描述根據本發明原理所建構的一電壓位準移位器200的具體實施例的示意圖。電壓位準移位器200係組態以在積體電路之電力域(如圖1的輸入電力域110及輸出電力域120)間轉換資料信號。電壓位準移位器200係組態以藉由向上移位而轉換資料信號。因此，電壓位準移位器200可用以將來自低電力域的資料信號轉換為針對較高電力域的資料信號。電壓位準移位器200包含輸入電路210、過渡電路220及輸出電路230。圖2也標示了不同的節點(node)或接觸點(contact point)，以幫助描述電壓位準移位器的連接及操作。電壓位準移位器200係組態以使用由圖2中的 B_VDD所表示之輸出電力域的電力供應電壓。因此，輸入電路210、過渡電路220及輸出電路230係連接至B_VDD。對於電壓位準移位器200，供應電壓B_VDD比輸入電力域的供應電壓A_VDD具有更大的數值。因此，在圖2中，輸入域為低電力域且輸出域為高電力域。

輸入電路210包含p型電晶體P1、p型電晶體P2、及n型電晶體N1，其係串聯地連接在一起。P2的源極連接至B_VDD且汲極連接至P1的源極。N1的源極連接至資料信號A_IN，其為來自電力域A的輸入信號。 N1的汲極在節點「a」連接至P1的汲極。N1的閘極連接至來自電力域A(其為圖2中的低電壓域)的參考電壓A_HI。域A可提供A_HI或接地或域A的低電壓，其接著係反相以傳送到N1的閘極。P1的閘極係連接到輸出節點「b」且P2的閘極係連接到來自域B的電力關閉控制信號B_PD。

過渡電路220包含串聯連接的p型電晶體P3及P4以及n型電晶體N2及N3。N3的源極連接至接地且汲極連接至N2的源極。N2的汲極連接至節點b且N2的閘極連接至A_IN。N3的閘極在節點「c」連接至來自域B的反相電力關閉控制信號。P4的閘極連接至A_IN且P3的閘極連接至節點a。

輸出電路230包含p型電晶體P5，其具有連接至B_VDD的源極及連接至節點b的汲極。輸出電路230也包含反相器I1及I2。反相器I1的輸入係連接至節點b並在其輸出端提供B_OUT。B_OUT為來自輸入資料信號A_IN的轉換資料信號，其已針對域B而上移電壓。

反相器I2具有一輸入端及一輸出端。反相器I2的輸入端連接至電力關閉信號B_PD，且輸出端連接至節點c並提供反相的電力關閉信號。P5的閘極亦在輸出接觸c連接至反相電力關閉信號。

表格1描述關聯於電壓位準移位器200之操作的各種模式。

在「正常模式」及「電力關閉模式」行中，各個數值為特定的電壓，其表示邏輯值或可為不同數值的「X」(即未知或無關緊要)。如上述表格所示，在正常模式中，B_PD=0且A_HI=A_VDD。當在正常模式中A_IN=0，則B_OUT=0，且當在正常模式中A_IN=A_VDD，則B_OUT=B_VDD。在電力關閉模式中，不論A_IN及A_HI的數值為何(在上述表格中係以「X」表示)，B_PD=B_VDD，且B_OUT=0。圖3描述電壓位準移位器200在正常操作模式的情境。因此，B_PD=0且A_HI=A_VDD。N3及P2為開啟(activated)，且P5為關閉(deactivated)。

當A_IN=A_VDD，N2為ON，節點b=0，且B_OUT=B_VDD。 P4係取決於A_VDD、B_VDD及P4之臨界電壓的數值而部份地開啟或完全地開啟。N2及N3的尺寸係調整為確保即使在P4完全開啟的情況下，節點b可下拉至0。P3及P1係用以切斷會流經P4及N2(P4及N2兩者為開啟)的DC電流，因而降低電力。由於節點b=0，P1為開啟且P1將節點a上拉至B_VDD。 P3的源極及閘極皆在B_VDD，因此，P3為關閉且無DC電流流經B_VDD到接地。N1的汲極為B_VDD，且N1的閘極及源極皆在A_VDD。因此，N1為關閉。

以上描述表示當從低電力域上移至較高之電力域時之電壓位準移位器200的操作。電壓位準移位器200有利地利用來自輸出電力域的電力關閉信號B_PD，並提供用以上移一資料信號的位準移位器。圖4描述使用來自輸出電力域之電力關閉信號的另一電壓位準移位器的示意圖。此外，圖4的位準移位器係設計為用以上移及下移資料信號。在一具體實施例中，圖2及圖4表示可用於積體電路設計之元件庫(cell library)的項目(entriy)。

圖4描述根據本發明原理所建構的一電壓位準移位器400的另一具體實施例的示意圖。電壓位準移位器400係組態以在積體電路之電力域(如圖1的輸入電力域110及輸出電力域120)之間轉換資料信號。電壓位準移位器400係組態以藉由根據需要而向上移位及向下移位來轉換資料信號。在一具體實施例中，電壓位準移位器400在電力域之間轉換資料信號時係根據輸入電力域及輸出電力域的操作電壓而動態地向上移位或向下移位。電壓位準移位器400包含輸入電路410、過渡電路420及輸出電路430。圖4也標示了不同的節點或接觸點，以幫助描述電壓位準移位器的連接及操作。電壓位準移位器400係組態以使用由圖2中的B_VDD所表示之輸出電力域的供應電壓。因此，輸入電路410、過渡電路420及輸出電路430係連接至B_VDD。

輸入電路410包含p型電晶體P1、p型電晶體P2、n型電晶體 N1及n型電晶體N4，其係串聯地連接在一起。P2的源極連接至B_VDD且汲極連接至P1的源極。N1的源極連接至資料信號A_IN，其為來自電力域A的輸入信號。N1的汲極連接至N4的源極且N4的汲極在節點「a」連接至P1的汲極。N1的閘極連接至來自域A的參考電壓A_HI。A_HI具有與A_VDD相同的數值。域A可提供A_VDD或接地或域A的低電壓，其接著係反相以傳送到N1的閘極。除了提供電力給電壓位準移位器400，N4的閘極也連接到B_VDD。P1的閘極係連接到輸出節點「b」且P2的閘極係連接到來自域B的電力關閉控制信號B_PD。對比於電壓位準移位器200，電壓位準移位器400包含串聯於P1與N1之間的NMOS電晶體N4，且N4的閘極係連接至B_VDD。

過渡電路420包含串聯連接的p型電晶體P3及P4以及n型電晶體N2及N3。N3的源極連接至接地且汲極連接至N2的源極。N2的汲極連接至節點b且N2的閘極連接至A_IN。N3的閘極在節點「c」連接至來自域B的反相電力關閉控制信號。P4的閘極連接至A_IN且P3的閘極連接至節點a。

輸出電路430包含p型電晶體P5，其具有連接至B_VDD的源極及連接至節點b的汲極。輸出電路430也包含反相器I1及I2。反相器I1的輸入端係連接至節點b並在其輸出端提供B_OUT。B_OUT為來自輸入資料信號A_IN的轉換資料信號，其已針對域B而移位電壓(上移或下移)。

反相器I2的輸入端連接至電力關閉信號B_PD，並在其輸出端(其連接至節點c)提供反相的電力關閉信號。P5的閘極亦在節點c連接至反相電力關閉信號。底下的表格2顯示電壓位準移位器400的操作模式。在「正常模式」及「電力關閉模式」行中，各個數值為特定的電壓，其表示邏輯值或可為不同數值的「X」(即無關緊要)。

在圖5中，描述電壓位準移位器400在正常操作模式中。因此，B_PD=0且A_HI=A_VDD。N3及P2為開啟且P5為關閉。當在正常模式中A_IN=0，N2為關閉且P4為開啟。N1為開啟且將節點d從B_VDD下拉到0。N4也為開啟，且經由N1而將節點a從B_VDD拉至0。P1係設計為弱上拉裝置，且N1及N4的尺寸係選擇以確保其在P1為開啟時可將節點a拉至零(0)。舉例來說，針對28奈米的技術(例如台灣積體電路製造公司(TSMC)的28奈米高效能(28nm high performance，28nm hp)製程)，P1的尺寸可為W=0.12um、L=0.06um，且N1/N4的尺寸可為W=1.32um、L=0.3um。在節點a被下拉到零(0)之後，P3為開啟。P4及P3將節點b拉至B_VDD。因此，P1將關閉，且B_OUT 將為0。因為P1、N2及P5為關閉，所以沒有DC電流流經B_VDD。

在圖6中，描述電壓位準移位器400在正常模式中，其中A_IN=A_VDD。如表格2所述，在正常模式中，B_PD=0且A_HI=A_VDD。因此，N3及P2為開啟且P5為關閉。

當A_IN=A_VDD，N2為ON，節點b=0，且B_OUT=B_VDD。P4係取決於A_VDD、B_VDD及P4及臨界電壓的數值而部份地開啟或完全地開啟。N2及N3的尺寸係選擇為確保即使在P4完全開啟的情況下，節點b可下拉至0。舉例來說，針對上述的28奈米技術，N2及N3可具有寬度W=0.66um及長度L=0.3um。P3及P1係用以切斷會流經P4及N2(P4及N2兩者為開啟)的DC電流。由於節點b=0，P1為開啟且P1將節點a上拉至B_VDD。P3的源極及閘極皆為B_VDD，因此，P3為關閉且無DC電流流經P4/P3/N2/N3的過渡電路420。

針對輸入電路410的洩漏/DC電流路徑(P2/P1/N4/N1)，由於電壓位準移位器400可上移也可下移，因此考慮兩種情況。在一種情況中，A_VDD<B_VDD。在此情況中，N4為開啟，且節點d=B_VDD-Vth_n(N4的臨界電壓)。N1為關閉，其中N1的閘極及源極節點為A_VDD，且其汲極節點在節點d為B_VDD-Vth_n。由於N1關閉，輸入電路410 P2/P1/N4/N1的DC電流路徑為關閉。

在第二種情況中，A_VDD>B_VDD。在此情況中，N1開啟且節點d=A_VDD-Vth_n。此外，N4關閉，其閘極及源極節點為B_VDD，且其汲極節點在節點d為A_VDD-Vth_n。由於N4關閉，輸入電路410P2/P1/N4/N1的DC電流路徑並不完整。

圖7描述在電力關閉模式中的電壓位準移位器400。因此，B_PD=B_VDD且A_HI及A_IN為未知。當B_PD=B_VDD，P2為關閉以切斷輸入電路410 P2/P1/N4/N1的漏電流路徑。節點c在0且N3為關閉。因此，過渡電路420 P4/P3/N2/N3的漏電流路徑為關閉。在電力關閉模式中，P5為開啟且節點b拉至B_VDD。因此，B_OUT係放電至0。

本發明提供低電力的電壓位準移位器，因為藉由控制開關而切斷從供應電壓到接地的DC電流路徑。此外，相較於傳統具有雙軌輸入的位準移位器，所揭露的電壓位準移位器係路由一半的信號。本文所揭露的電力關閉控制亦降低或避免當輸入為浮接(floating)時在電壓位準移位器中的DC電流。此外，本發明提供雙向移位器，其上移或下移大範圍的輸入/輸出VDD。

熟習本申請案相關之技術領域者將理解到，可對所述具體實施例做出其他及更多的添加、刪除、替換及修改。