JP3979486B2 - 不揮発性記憶装置およびデータ格納方法 - Google Patents
不揮発性記憶装置およびデータ格納方法 Download PDFInfo
- Publication number
- JP3979486B2 JP3979486B2 JP2001276000A JP2001276000A JP3979486B2 JP 3979486 B2 JP3979486 B2 JP 3979486B2 JP 2001276000 A JP2001276000 A JP 2001276000A JP 2001276000 A JP2001276000 A JP 2001276000A JP 3979486 B2 JP3979486 B2 JP 3979486B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- bank
- transfer
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/229—Timing of a write operation
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性記憶装置に適用して有効な技術に関し、例えばフラッシュメモリのような不揮発性半導体メモリもしくはそれを内蔵したマルチメディアカードやスマートメディアなどのカード型記憶装置に利用して有効な技術に関する。
【０００２】
【従来の技術】
近年、デジタルカメラなどの携帯用電子機器のデータ記憶媒体として、電源電圧を遮断しても記憶データを保持できるフラッシュメモリなどの不揮発性メモリを内蔵したメモリカードと呼ばれるカード型記憶装置が広く利用されるようになって来ている。
【０００３】
ところで、不揮発性メモリは、ＲＡＭなどの揮発性メモリに比べてデータの書込み所要時間がかなり長いため、不揮発性メモリを内蔵したメモリカードにおいては、カード内部に不揮発性メモリとは別にこれよりも容量の少ないＲＡＭなどからなるバッファメモリを内蔵しておいて、データを記憶させる際には外部のホストＣＰＵからライトデータを一旦バッファメモリに転送し、このバッファメモリから順次データを不揮発性メモリへ転送して書込みを行なえるようにしたものがある（例えば特開２−６２６８７号）。
【０００４】
【発明が解決しようとする課題】
しかしながら、バッファメモリを内蔵した従来のメモリカードにおけるデータ転送は、図１０に示すように、先ず期間Ｔ１で書込みコマンドを送信し、期間Ｔ２で所定量のライトデータをホストＣＰＵからバッファメモリに転送する。そして、期間Ｔ３でバッファメモリから不揮発性メモリの一括書込み単位のデータの転送を行なう。一方、ホストＣＰＵはデータＤＡＴＡ３の送信後、バッファメモリへのデータ転送を中断し、不揮発性メモリにおいて書込みが終了するのを待つ（期間Ｔ４）。その後、メモリカードにおけるデータの書込みが終了したのを確認して、次のライトデータをホストＣＰＵからバッファメモリに転送する（期間Ｔ５’）ものであった。
【０００５】
このような方式にあっては、不揮発性メモリにおいて書込み行なっている期間Ｔ４の間ライトデータがバッファメモリに保持されているため、何らかの原因で書込みが失敗したとしても再度同一ライトデータをホストＣＰＵからメモリカードに転送する必要がないという利点がある。しかし、不揮発性メモリにおいて書込み行なっている期間Ｔ４の間、バッファメモリデータ転送が中断されてホストＣＰＵが待ち状態にされるとともに、不揮発性メモリも次のデータがホストＣＰＵからバッファメモリに転送される間書込み動作を待たされることとなるため、オーバーヘッドが大きくトータルの書込み所要時間が長くなるという問題点があった。
【０００６】
この発明の目的は、不揮発性メモリとバッファメモリを内蔵したカード型記憶装置における書込みデータの転送のオーバーヘッドを少なくして書込み所要時間を短縮可能にする技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、不揮発性メモリとバッファメモリを内蔵したカード型記憶装置において、バッファメモリを複数のバンクで構成し、ホストＣＰＵからバッファメモリの各バンクに順にデータを転送し、一杯になったバンクからデータを不揮発性メモリに転送する。そして、不揮発性メモリの一括書込み単位のデータの転送が終了した時点で書込みを開始し、データの書込みが終了するまで待たずに、書込み中のデータを転送し終わっているバンクへ次のライトデータをホストＣＰＵから転送するようにしたものである。
【０００８】
上記した手段によれば、バッファメモリから不揮発性メモリへのデータ転送と並行してホストＣＰＵからバッファメモリへのデータ転送が行なわれるため、データ転送時間のオーバーヘッドが少なくなり、書込み所要時間を大幅に短縮することができる。
【０００９】
また、望ましくは、上記バッファメモリから上記不揮発性メモリへのデータ転送の完了／未完了を示す状態レジスタもしくは状態フラグを設け、該状態レジスタもしくは状態フラグは上記コントローラによって状態が制御されるように構成する。これにより、状態レジスタもしくは状態フラグの参照することで次のデータをホストＣＰＵからバッファメモリへ転送可能か否か容易に判定することができる。
【００１０】
さらに、望ましくは、外部から入力されるデータを格納しているバンクの情報を保持する第１レジスタと、上記バッファメモリから上記不揮発性メモリへデータを転送しているバンクの情報を保持する第２レジスタとを設け、上記コントローラによって上記第１レジスタと第２レジスタが保持しているバンクの情報に基づいて各バンクのデータ転送の完了／未完了を判定し上記状態レジスタもしくは状態フラグを制御するように構成する。あるいは、上記バンク毎に、対応するバンク内に上記不揮発性メモリへ転送すべきデータがあるか否かを示すフラグを設け、上記コントローラによって上記フラグの状態に基づいて各バンクのデータ転送の完了／未完了を判定し上記状態レジスタもしくは状態フラグを制御するように構成する。これによって、バッファメモリから不揮発性メモリへのデータ転送とホストＣＰＵからバッファメモリへのデータ転送を並行して行なう制御を容易に実現することができる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明が適用される不揮発性メモリを内蔵したメモリカードの実施例を示す。
この実施例のメモリカード１００は、特に制限されないが、所定の単位で電気的な一括データ消去が可能なフラッシュメモリ（ＦＬＡＳＨ）１１０と、外部から供給されるコマンドに基づいてデータ転送などカード内部全体の制御を行なうマイクロプロセッサ（ＣＰＵ）１２０と、外部の装置との信号のやり取りを行なうインタフェース回路１３０と、外部からの書込みデータやフラッシュメモリ１１０からの読出しデータを保持するＲＡＭなどからなるバッファメモリ１４０と、書込みデータに対するエラー訂正符号の生成およびエラー訂正符号に基づく読出しデータのチェックと訂正の機能を有するエラー訂正符号生成＆エラー訂正回路１５０と、ＣＰＵ１２０からの指示に従ってフラッシュメモリ１１０に対するデータの書込み、読出しの制御を行なうフラッシュコントローラ１６０などから構成されている。
【００１２】
上記メモリ１１０、ＣＰＵ１２０、フラッシュコントローラ１６０等の各部品はそれぞれ半導体集積回路で構成され、これらの半導体集積回路がプリント配線基板上に搭載され、全体が樹脂等によりモールドされてメモリカード１００が構成される。
【００１３】
また、この実施例のメモリカード１００には、外部の電子機器のカードスロットに挿入されたときに電子機器側の回路と電気的に接続される外部端子１７１〜１７５が設けられている。このうち、外部端子１７１と１７２はそれぞれ電源電圧Ｖｃｃと接地電位ＧＮＤを受ける電源端子及び接地端子、外部端子１７３はタイミングを与えるクロック信号ＣＫを受ける端子、外部端子１７４は外部のホストＣＰＵからカードに対して与えられるコマンドやアドレスが入力されるとともにカードからホストＣＰＵに対してステータスレジスタの内容などを出力する端子、外部端子１７５は外部のホストＣＰＵからカードに対して与えられるライトデータが入力されるとともにカードから読み出されたリードデータをホストＣＰＵに対して出力する端子である。
【００１４】
上記外部端子１７４と１７５の信号の入出力はインタフェース回路１３０を介して行なわれる。バッファメモリ１４０は複数のバンクにより構成されている。マイクロプロセッサ１２０からバッファメモリ１４０に対してはバンクを指定する信号やライトかリードかを示す信号が供給される。バッファメモリ１４０からマイクロプロセッサ１２０へは、各バンクの状態を示す信号が供給される。外部のホストＣＰＵから転送された書込みデータはバッファメモリ１４０内の指定されたバンクに順次格納され、エラー訂正符号生成＆エラー訂正回路１５０を介してフラッシュメモリ１１０に供給される。また、マイクロプロセッサ１２０は、外部端子１７４より入力された論理アドレスとを物理アドレスに変換してフラッシュコントローラ１６０を介してフラッシュメモリ１１０に供給する。
【００１５】
さらに、マイクロプロセッサ１２０からエラー訂正符号生成＆エラー訂正回路１５０に対しては同期クロックＳＣが、また、エラー訂正符号生成＆エラー訂正回路１５０からマイクロプロセッサ１２０に対しては正常にエラー訂正が行なえたか否かを示す信号等が供給される。また、インタフェース回路１３０内には、ライトデータのバッファメモリ１４０からフラッシュメモリ１１０へのライトデータの転送が終了したか否か等カード内の状態を反映するステータスレジスタＳＲ１が設けられている。
【００１６】
このステータスレジスタＳＲ１には、マイクロプロセッサ１２０からの信号によってカード内の状態が設定される。このステータスレジスタＳＲ１に含まれる状態ビットとしては、例えば書込みエラーが発生したことを示すエラービット、カードがアクセス可能な状態にあることを示すレディー／ビジービット、バッファメモリ１４０が一杯になったことを示すオーバーフロービットなどがある。この実施例では、このステータスレジスタＳＲ１の内容は、外部のホストＣＰＵ等がレジスタリードコマンドを外部端子１７４から入力することにより、コマンドと同一の外部端子１７４から読み出せるように構成されている。また、フラッシュコントローラ１６０からの信号によってステータスレジスタＳＲ１にフラッシュメモリ１１０の状態を直接設定できるように構成しても良い。
【００１７】
フラッシュメモリ１１０はフローティングゲートを有する絶縁ゲート型電界効果トランジスタからなる不揮発性メモリセルがマトリックス状に配設されたメモリアレイや、外部より入力されたアドレス信号をデコードしてメモリアレイ内の対応するワード線を選択レベルにするワードデコーダ、メモリアレイ内のビット線に接続され読み出しデータおよび書き込みデータを保持するデータラッチ、書込み消去に必要な高電圧を発生する昇圧回路などから構成されている。
【００１８】
上記データラッチは、この実施例のフラッシュメモリでは、１セクタすなわち１本のワード線に接続されているすべてのメモリセルのデータを保持することができるような大きさとされている。さらに、フラッシュメモリ１１０内には、書込みが正常に終了したかエラーが発生しているか反映するステータスレジスタＳＲ２が設けられている。
なお、フラッシュメモリは、２層ゲート構造を有し、浮遊ゲート層に蓄積する電荷の量の違いによるしきい値電圧の高低によりデータを記憶する。本実施例においては、浮遊ゲート層に電荷を注入し、しきい値電圧を高くする動作を書込み、その逆の動作を消去と称する。
【００１９】
また、この実施例のメモリカードに用いられるフラッシュメモリは、コマンドと制御信号に基づいて動作するように構成されている。フラッシュメモリに有効なコマンドとしては、リードコマンドの他、ライトコマンド、消去コマンド等がある。さらに、フラッシュメモリ１１０へ入力される制御信号としては、チップ選択信号ＣＥやリードかライトかを示す書き込み制御信号ＷＥ、出力タイミングを与える出力制御信号ＯＥ、システムクロックＳＣ、コマンド入力かアドレス入力かを示すためのコマンドイネーブル信号ＣＤＥがある。これらのコマンドや制御信号はフラッシュコントローラ１６０から与えられる。
【００２０】
フラッシュコントローラ１６０はコントロールレジスタを備えており、マイクロプロセッサ１２０がこのコントロールレジスタに対して設定を行なうことにより、フラッシュコントローラ１６０によってフラッシュメモリ１１０に対する書込みや読出し、消去等の制御が行われる。マイクロプロセッサ１２０からフラッシュコントローラ１６０へ供給される信号は、リードまたはライトを指示する制御信号と、上記コントロールレジスタ等を指定するアドレス信号、コントロールレジスタに設定されるデータ信号等がある。
【００２１】
なお、フラッシュメモリを搭載したメモリカードは図１の構成に限定されず、エラー訂正符号生成＆エラー訂正回路を内蔵したフラッシュメモリを使用したものや、エラー訂正符号生成＆エラー訂正回路とコントローラとを１チップとしたものを使用してメモリカードを構成するようにしてもよい。また、フラッシュメモリ１１０は、１つのメモリセルに１ビットのデータを記憶させる２値のフラッシュメモリでも、１つのメモリセルにしきい値電圧を制御して複数ビットのデータを記憶させるように構成された多値のフラッシュメモリでも良い。
【００２２】
さらに、フラッシュメモリは１つのみでなく複数個搭載したものであっても良い。その場合、ＥＣＣ回路は各チップ毎に設けても良いし、ＥＣＣ回路を複数のフラッシュメモリで共用するように構成することも可能である。また、実施例のメモリカードには、コントローラとして、マイクロプロセッサ１２０とフラッシュコントローラ１６０の２つが設けられているが、いずれか一方のみ有する構成も可能である。
【００２３】
次に、上記のように構成されたメモリカードに本発明を適用した場合における書込みデータの転送方式の第１の実施例を、図２のタイミングチャートを用いて説明する。なお、ここでは、バッファメモリ１４０が各々５１２バイトの容量を有する４つのバンクＢＮＫ０〜ＢＮＫ３で構成されている場合を説明する。
【００２４】
第１の実施例では、メモリカードへのデータの書込みに際して、先ず外部のホストＣＰＵからメモリカードの外部端子１７４へデータ転送コマンドと書込みアドレスを送る（期間Ｔ１）。続いて、ホストＣＰＵからメモリカードの外部端子１７５へライトデータを転送する。転送されたデータはインタフェース１３０を介してバッファメモリ１４０の各バンクＢＮＫ０〜ＢＮＫ３に順次格納される（期間Ｔ２）。上記コマンドとアドレスの送信およびライトデータの転送はシリアルに行なわれる。
【００２５】
上記バッファメモリ１４０へのライトデータの転送と並行して、各バンクＢＮＫ０，ＢＮＫ１，ＢＮＫ２，バンクＢＮＫ３が各々５１２バイトのような転送データＤＡＴＡ０，ＤＡＴＡ１，ＤＡＴＡ２，ＤＡＴＡ３で一杯になった時点で、それぞれ各バンクからフラッシュメモリ１１０へのライトデータの転送が行なわれる（期間Ｔ３）。例えば各バンクＢＮＫ０が転送データＤＡＴＡ０で一杯になると、次のデータＤＡＴＡ１がホストＣＰＵからバンクＢＮＫ１に転送され始めるが、このとき並行してバンクＢＮＫ０のデータがフラッシュメモリ１１０へ転送される。
【００２６】
なお、各バンクからフラッシュメモリ１１０へのライトデータの転送は、例えば８ビットのような単位でパラレルに行なわれる。従って、１つのバンクに格納される５１２バイトのデータは、ホストＣＰＵからバッファメモリ１４０への転送よりもバッファメモリ１４０からフラッシュメモリ１１０への転送の方が短時間に終了する。また、バッファメモリ１４０からフラッシュメモリ１１０への転送のとき、ライトデータはエラー訂正符号生成＆エラー訂正回路１５０を経由することで、例えば５１２バイトごとにエラー訂正符号が付加されてフラッシュメモリ１１０に供給される。そして、各バンクＢＮＫ０〜バンクＢＮＫ３からフラッシュメモリ１１０へのデータ転送が終了した時点で、フラッシュメモリ１１０において、セクタ単位で一括書込みが行なわれる（期間Ｔ４）。
【００２７】
一方、この実施例においては、バッファメモリ１４０からフラッシュメモリ１１０へのライトデータの転送がすべて終了すると、この実施例においては、バッファメモリ１４０のデータは不用になったものとして、次のセクタの書込みデータＤＡＴＡ４〜ＤＡＴＡ７のバッファメモリ１４０への転送を行なう（期間Ｔ５）。
【００２８】
なお、バッファメモリ１４０からフラッシュメモリ１１０へのライトデータの転送がすべて終了した時点でインタフェース回路１３０内のステータスレジスタＳＲ１には、データ転送が終了したことを示すビットがセットされるので、外部のホストＣＰＵはこのステータスレジスタＳＲ１の読出しコマンドを送ることでバッファメモリのデータ転送終了を判定することができる。ステータスレジスタＳＲ１の内容は、コマンドが入力された外部端子１７４を介して時分割でホストＣＰＵへ送信される。
【００２９】
この実施例のデータ転送方式によれば、フラッシュメモリ１１０における書込みの終了を待たずに、外部のホストＣＰＵからメモリカードに対して次のセクタの書込みデータの転送を開始できるので、データ転送に伴なうオーバーヘッド時間を少なくしてトータルの書込み所要時間を短縮することができる。
【００３０】
次に、本発明に係るメモリカードへの書込みデータの転送方式の第２の実施例を、図３のタイミングチャートを用いて説明する。
第２の実施例の転送方式は、バッファメモリ１４０の全バンクへの１セクタ分のデータの転送終了後、第１の実施例のようにステータスレジスタＳＲ１の読込みによるフラッシュメモリへのデータ転送終了を確認することをせずに、直ちに次のセクタへの書込みデータの転送を行なうものである。ただし、このようにすると、ホストＣＰＵからバッファメモリ１４０へのデータ転送所要時間の方が、フラッシュメモリ１１０における書込み所要時間よりも短い場合、図３に符号ｔ１で示すように、既にバッファメモリ１４０に格納されているデータがフラッシュメモリ１１０へ転送される前に、ホストＣＰＵからバッファメモリ１４０への次のセクタの書込みデータ転送開始タイミングが来てしまうことがある。
【００３１】
従って、この実施例の転送方式を適用する場合には、このようなデータ転送の追越しを防止する必要がある。ここで、データ転送の追越しを防止する方法の一例を、図４および図５を用いて説明する。
【００３２】
図４は、データ転送の追越しを防止するために必要なハードウェアを示したもので、インタフェース回路１３０内にホストＣＰＵ２００がデータ転送に使用しているバッファメモリ１４０のバンクの番号を格納するレジスタＲＥＧ１が、またフラッシュコントローラ１６０内にバッファメモリ１４０からフラッシュメモリ１１０へデータを転送しているバンクの番号を格納するレジスタＲＥＧ２が設けられていると共に、２つのレジスタＲＥＧ１とＲＥＧ２のバンク番号を比較するコンパレータからなるバッファエラー検出回路１８０が設けられていている。レジスタＲＥＧ１とＲＥＧ２の管理はそれぞれインタフェース回路１３０とフラッシュコントローラ１６０が行なう。
【００３３】
この実施例によれば、バッファエラー検出回路１８０が２つのレジスタに保持されているバンク番号の一致を検出したときに検出信号をマイクロプロセッサ１２０へ出力することにより、ホストＣＰＵ２００からのデータ転送がまだ使用中のバンクに対して行われたことをマイクロプロセッサ１２０が知り、例えばインタフェース回路１３０内のステータスレジスタＳＲ１のデータ転送エラービットをセットすることにより、ホストＣＰＵ２００にデータ転送エラーを知らせることができる。ここで、データ転送エラービットは、データ転送の追越し（バッファエラー）以外のデータ転送エラーを含んだものとしても良いし、バッファエラーを示すビットを別個に設けて他のデータ転送エラーと区別するようにしても良い。
【００３４】
なお、ホストＣＰＵ２００は、前述のようにステータスレジスタＳＲ１の読出しコマンドでレジスタの内容を読み出すことにより、データ転送エラーを起こしたことを知ることができる。従って、データ転送エラーを起こした場合には、再度最初から書込みコマンドの送信と書込みデータの転送を行なうこととなる。
【００３５】
一般に、フラッシュメモリは、書込み時間が書込み対象のセクタや書込みデータによってまちまちであり極端に長くなることがあるため、ホストＣＰＵがフラッシュメモリの平均的な書込み所要時間に合わせて書込みデータを転送しても、上記のようにバッファエラーが生じることがあるが、この実施例によれば、ホストＣＰＵにデータ転送の追越しを知らせることができる。その結果、バンク内のデータをフラッシュメモリへ転送終了する前にそのバンクにホストＣＰＵから次のデータが転送されて上書きされるのを回避することができる。
【００３６】
なお、図４の実施例のメモリカードにおいては、バッファエラー検出回路１８０を設けてデータ転送の追越し状態をハードウェアで検出するようにしているが、これをマイクロプロセッサ１２０のソフトウェア処理で行なうことも可能である。図５にその場合の制御手順の一例を示す。
【００３７】
マイクロプロセッサ１２０は、ホストＣＰＵからの書込みコマンドを受けるとレジスタＲＥＧ１とＲＥＧ２からバンク番号を読み出して比較し、バッファエラーを起こしていないか判定する（ステップＳ１〜Ｓ３）。そして、バッファエラーを起こしていない場合には、ホストＣＰＵから転送されてくる書込みデータをレジスタＲＥＧ１が示すバンク番号に対応するバッファメモリのバンクに格納させる（ステップＳ４）。
【００３８】
バンクが一杯になるとフラッシュコントローラ１６０に対してフラッシュメモリ１１０への書込み命令を与え、バッファメモリ１４０からフラッシュメモリ１１０へのデータの転送を行なう（ステップＳ５，Ｓ６）。その後、フラッシュコントローラ１６０に対して、フラッシュ書込み開始命令を与えてからステップＳ３へ戻る（ステップＳ７）。一方、ステップＳ３でバッファエラーを起こしたと判定するとステップＳ８へ移行して、インタフェース回路１３０内のステータスレジスタＳＲ１のデータ転送エラービットをセットするなどのエラー処理を行なう。
【００３９】
なお、この実施例においては、例えばインタフェース回路１３０内にバッファエラーを起こしたバンク番号もしくは転送データを示す情報を格納するレジスタを設けて、ホストＣＰＵに知らせるように構成してもよい。これにより、ホストＣＰＵからメモリカードへのデータ転送中にバッファエラーを起こした場合、エラーを起こしたデータから転送を再開させることができる。
【００４０】
また、図４においては、ホストＣＰＵ２００がデータ転送に使用しているバッファメモリ１４０のバンクの番号を格納するレジスタＲＥＧ１をインタフェース回路１３０内に、またフラッシュコントローラ１６０内にバッファメモリ１４０からフラッシュメモリ１１０へデータを転送しているバンクの番号を格納するレジスタＲＥＧ２をフラッシュコントローラ１６０内にそれぞれ設けているが、これらのレジスタの位置はこれに限定されず、独立した回路として設けても良いし、マイクロプロセッサ１２０内もしくはバッファメモリ１４０の一部に設けることも可能である。
【００４１】
また、上記レジスタＲＥＧ１，ＲＥＧ２を設ける代わりに、各バンクに対応してそれぞれホストＣＰＵとバッファメモリ間のデータ転送中を示すフラグと、バッファメモリとフラッシュメモリ間のデータ転送中を示すフラグの２つのフラグを設け、これらのフラグの状態からバッファエラーを検出するようにしても良い。さらに、バッファエラーを起こしたバンクの番号を格納するレジスタを例えばインタフェース回路１３０内に設け、外部のホストＣＰＵから読み出せるように構成しても良い。
【００４２】
次に、本発明に係るメモリカードへの書込みデータの転送方式の第３の実施例を、図６のタイミングチャートを用いて説明する。
第３の実施例の転送方式は、第２の実施例の転送方式に類似している。すなわち、バッファメモリ１４０の全バンクＢＮＫ０〜ＢＮＣ４へのデータＤＡＴＡ０〜ＤＡＴＡ３の転送終了後に、バッファメモリ１４０からフラッシュメモリ１１０へのデータ転送終了を確認せずに、直ちに次のセクタ用の書込みデータＤＡＴＡ４〜ＤＡＴＡ７の転送を開始するものである。第２の実施例の転送方式との違いは、図６の一番下に示されているバッファメモリの状態を表わす図のように、すべてのバンクに未転送のデータが残っている状態で次のデータの転送が開始されそうになった場合（タイミングｔ２）にバッファエラーとするものである。図６の一番下のバッファメモリの状態を表わす図において、ハッチングが付されているバンクは、ホストＣＰＵからのデータが格納され、フラッシュメモリへのデータ転送が終了していないものを意味している。
【００４３】
図７は、第３の実施例の転送方式を適用する場合に必要なハードウェアを示したもので、この実施例では、バッファメモリ１４０内の各バンクＢＮＫ０〜ＢＮＫ３に対応してそれぞれデータ転送状態を示すフラグＦＬＧ０〜ＦＬＧ３が設けられており、これらのフラグは対応するバンクにホストＣＰＵ２００からデータが格納されるときに“１”にセットされ、格納されたデータがフラッシュメモリ１１０へ転送されると“０”にクリアされる。従って、実際にバンク内にデータがあるか否かに係わらず、フラグに“０”が立っていればそのバンクは空きバンクであり、次の書込みデータを格納できる状態にあることが分かる。
【００４４】
特に制限されるものでないが、この実施例では、ホストＣＰＵ２００からバッファメモリ１４０へのデータ転送時にインタフェース回路１３０によってデータを格納しようとしているバンクのフラグが“１”にセットされ、バッファメモリ１４０からフラッシュメモリ１１０へ１バンク分のデータの転送が終了したときにマイクロプロセッサ１２０によって転送が終了したバンクのフラグが“０”にクリアされる。
【００４５】
この実施例のデータ転送時におけるマイクロプロセッサ１２０の制御手順は、図５のフローとほぼ同一である。異なるのは、ステップＳ２でバンク番号をレジスタから読み出す代わりにバッファメモリ１４０のフラグＦＬＧ０〜ＦＬＧ３を読み出す点と、ステップＳ３でバンク番号が一致しているときにバッファエラーと判定する代わりにフラグＦＬＧ０〜ＦＬＧ３がすべて“１”になっているときにバッファエラーと判定する点のみである。
【００４６】
なお、フラグを設ける代わりに、ホストＣＰＵからのデータの転送が行なわれたバンク番号を記憶するレジスタを設け、バンクからフラッシュメモリへのデータの転送が終了した時点でそのレジスタからバンク番号を削除するような制御を行なってこのレジスタの内容からバッファエラーが発生するか否かを判定するように構成することも可能である。
【００４７】
次に、本発明に係るメモリカードへの書込みデータの転送方式の第４の実施例を、図８のブロック図および図９のフローチャートを用いて説明する。
【００４８】
この実施例は、アドレスのエラーでホストＣＰＵから書込みコマンドと書込みデータによるフラッシュメモリ１１０への書込みの際に、フラッシュメモリが書込み不能もしくはオーバーフローを起こすのを防止できるようにしたものである。すなわち、前記実施例で説明したように、ホストＣＰＵが書込みコマンドに付随して送られてきた書込みアドレスがフラッシュメモリ１１０のアドレス範囲を外れていた場合や、例えばフラッシュメモリの最後のセクタを指定する書込みアドレスの後に１セクタ分以上の書込みデータをホストＣＰＵが転送して来た場合、フラッシュメモリはオーバーフローを起こしてデータの書込みが行なえなくなるので、それを防止するのがこの実施例の目的である。
【００４９】
上記目的を達成するため、この実施例のメモリカードには、図８に示すように、インタフェース回路１３０内にフラッシュメモリのアドレス範囲を設定するレジスタＡＤＲが設けられているとともに、ホストＣＰＵから供給された論理アドレスをマイクロプロセッサ１２０で変換した物理アドレスや、転送データ量に応じてマイクロプロセッサ１２０が更新したアドレスと上記アドレス設定レジスタＡＤＲに設定されているアドレスとを比較して、アドレスエラーを検出するアドレスエラー検出回路１９０が設けられている。
【００５０】
なお、上記アドレス設定レジスタＡＤＲは、インタフェース回路１３０内でなく、独立した回路として設けたり、フラッシュコントローラ１６０やマイクロプロセッサ１２０内に設けるようにしても良い。また、図８には、図４の実施例と組み合わせた場合すなわちデータ転送中のバンク番号を保持するレジスタＲＥＧ１およびＲＥＧ２とバッファエラー検出回路１８０を設けた実施例が示されているが、本実施例は図４の実施例とは独立に適用することが可能である。つまり、図８に示されているレジスタＲＥＧ１およびＲＥＧ２とバッファエラー検出回路１８０を省略することができる。
【００５１】
次に、この実施例のデータ転送方式を採用したメモリカードにおけるデータ転送制御手順を、図９のフローチャートを用いて説明する。この制御手順は図５の手順とほぼ同じである。異なるのは、図５のステップＳ４とＳ５の間にアドレスエラーが発生したか否か判定するステップＳ９が設けられており、アドレスエラーが発生しているときは、インタフェース回路１３０内のステータスレジスタＳＲ１の所定のエラービットをセットするなどの処理を行なうエラー処理Ｓ８へ移行する点である。
【００５２】
図９のステップＳ９でのアドレスエラーの判定は、アドレスエラー検出回路１９０からの信号に基づいて行なうことができる。ただし、アドレスエラー検出回路１９０を設けないで、マイクロプロセッサ１２０がソウトウェアの処理で、アドレス設定レジスタＡＤＲに設定されているアドレスに基づいてアドレスエラーの判定を行なうように構成することも可能である。
【００５３】
次に、図１１の実施例のメモリカードにおいて、フラッシュメモリ１１０での書込動作において、書込エラーが発生した場合の動作について説明する。フラッシュメモリ１１０へバッファメモリ１４０内の格納データの転送を行った後、バッファメモリ１４０へは次の書込データが転送され格納されるが、その後フラッシュメモリ１１０において書込エラーが発生したことが判明した場合、書込エラーが発生した書込データは既にバッファメモリ１４０から削除されていることが考えられる。
この場合、フラッシュメモリ１１０内のデータラッチＤＬに格納されている書込エラーが発生した書込データをバッファメモリ１４０のバンク０からバンク３以外の領域に読み出しを行い、書込エラーが発生したフラッシュメモリ１１０のアドレスに対して別のアドレスを指定する代替処理を行い、再度代替アドレスに対してバッファメモリ１４０に読み出された書込エラーが発生した書込データを格納するようにすればよい。代替アドレスへの格納が完了した後に、バッファメモリ１４０のバンク０からバンク３に格納されている次の書込データを格納するようにすることで、ホストＣＰＵ２００から転送された書込データを再度転送する必要を無くすることが可能である。
【００５４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば上記実施例では、バッファメモリ１４０が４つのバンクで構成されている場合を説明したが、バンクの数は４つに限定されるものでなく任意の数とすることができる。また、バッファメモリ１４０は１つの半導体メモリで構成されても良いが、複数の半導体メモリで構成するようにしても良い。この場合、１つの半導体メモリを１つのバンクに対応させることができる。また、バッファメモリ１４０としてフラッシュメモリ１１０の１セクタ分以上の大きさのものを用い、バンクとして使用する領域以外をマイクロプロセッサ１２０がワークエリアとして使用できるようにしてもよい。
【００５５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるフラッシュメモリおよびそれを内蔵したメモリカードに適用した場合について説明したが、この発明はそれに限定されるものでなく、ＥＥＰＲＯＭチップその他の不揮発性メモリもしくはこれを内蔵したメモリカードあるいは複数の不揮発性メモリチップを１枚のボード上に搭載してなるメモリモジュールなどにも利用することができる。
【００５６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、この発明は、不揮発性メモリとバッファメモリを内蔵したカード型記憶装置において、バッファメモリを複数のバンクで構成し、ホストＣＰＵからバッファメモリの各バンクに順にデータを転送し、一杯になったバンクからデータを不揮発性メモリに転送して、不揮発性メモリの一括書込み単位のデータの転送が終了した時点で書込みを開始し、データの書込みが終了するまで待たずに、書込み中のデータを転送し終わっているバンクに次のライトデータをホストＣＰＵから転送するようにしたので、書込みデータの転送のオーバーヘッドを少なくして書込み所要時間を短縮することができるようになるという効果がある。
【図面の簡単な説明】
【図１】本発明が適用される不揮発性メモリを内蔵したメモリカードの実施例を示すブロック図である。
【図２】図１のメモリカードに本発明を適用した場合における書込み処理の第１の実施例を示すタイミングチャートである。
【図３】本発明を適用したメモリカードにおける書込み処理の第２の実施例を示すタイミングチャートである。
【図４】本発明を適用したメモリカードにおける書込み処理の第２の実施例を実現可能にするハードウェアの構成例を示すブロック図である。
【図５】本発明を適用したメモリカードにおける書込み処理の第２の実施例における制御手順を示すフローチャートである。
【図６】本発明を適用したメモリカードにおける書込み処理の第３の実施例を示すタイミングチャートである。
【図７】本発明を適用したメモリカードにおける書込み処理の第４の実施例を示すタイミングチャートである。
【図８】本発明を適用したメモリカードにおける書込み処理の第５の実施例を実現可能にするハードウェアの構成例を示すブロック図である。
【図９】本発明を適用したメモリカードにおける書込み処理の第５の実施例における制御手順を示すフローチャートである。
【図１０】従来のメモリカードにおける書込み処理のタイミングを示すタイミングチャートである。
【図１１】書込みデータを保持するデータラッチを有するフラッシュメモリを用いたメモリカードにおける書込エラーが発生した場合の動作を説明するブロック図である。
【符号の説明】
１００ メモリカード
１１０ フラッシュメモリ
１２０ マイクロプロセッサ（ＣＰＵ）
１３０ インタフェース回路
１４０ バッファメモリ
１５０ エラー訂正符号生成＆エラー訂正回路
１６０ フラッシュコントローラ
１７１〜１７５ 外部端子
１８０ バッファエラー検出回路
１９０ アドレスエラー検出回路
【発明の属する技術分野】
本発明は、不揮発性記憶装置に適用して有効な技術に関し、例えばフラッシュメモリのような不揮発性半導体メモリもしくはそれを内蔵したマルチメディアカードやスマートメディアなどのカード型記憶装置に利用して有効な技術に関する。
【０００２】
【従来の技術】
近年、デジタルカメラなどの携帯用電子機器のデータ記憶媒体として、電源電圧を遮断しても記憶データを保持できるフラッシュメモリなどの不揮発性メモリを内蔵したメモリカードと呼ばれるカード型記憶装置が広く利用されるようになって来ている。
【０００３】
ところで、不揮発性メモリは、ＲＡＭなどの揮発性メモリに比べてデータの書込み所要時間がかなり長いため、不揮発性メモリを内蔵したメモリカードにおいては、カード内部に不揮発性メモリとは別にこれよりも容量の少ないＲＡＭなどからなるバッファメモリを内蔵しておいて、データを記憶させる際には外部のホストＣＰＵからライトデータを一旦バッファメモリに転送し、このバッファメモリから順次データを不揮発性メモリへ転送して書込みを行なえるようにしたものがある（例えば特開２−６２６８７号）。
【０００４】
【発明が解決しようとする課題】
しかしながら、バッファメモリを内蔵した従来のメモリカードにおけるデータ転送は、図１０に示すように、先ず期間Ｔ１で書込みコマンドを送信し、期間Ｔ２で所定量のライトデータをホストＣＰＵからバッファメモリに転送する。そして、期間Ｔ３でバッファメモリから不揮発性メモリの一括書込み単位のデータの転送を行なう。一方、ホストＣＰＵはデータＤＡＴＡ３の送信後、バッファメモリへのデータ転送を中断し、不揮発性メモリにおいて書込みが終了するのを待つ（期間Ｔ４）。その後、メモリカードにおけるデータの書込みが終了したのを確認して、次のライトデータをホストＣＰＵからバッファメモリに転送する（期間Ｔ５’）ものであった。
【０００５】
このような方式にあっては、不揮発性メモリにおいて書込み行なっている期間Ｔ４の間ライトデータがバッファメモリに保持されているため、何らかの原因で書込みが失敗したとしても再度同一ライトデータをホストＣＰＵからメモリカードに転送する必要がないという利点がある。しかし、不揮発性メモリにおいて書込み行なっている期間Ｔ４の間、バッファメモリデータ転送が中断されてホストＣＰＵが待ち状態にされるとともに、不揮発性メモリも次のデータがホストＣＰＵからバッファメモリに転送される間書込み動作を待たされることとなるため、オーバーヘッドが大きくトータルの書込み所要時間が長くなるという問題点があった。
【０００６】
この発明の目的は、不揮発性メモリとバッファメモリを内蔵したカード型記憶装置における書込みデータの転送のオーバーヘッドを少なくして書込み所要時間を短縮可能にする技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、不揮発性メモリとバッファメモリを内蔵したカード型記憶装置において、バッファメモリを複数のバンクで構成し、ホストＣＰＵからバッファメモリの各バンクに順にデータを転送し、一杯になったバンクからデータを不揮発性メモリに転送する。そして、不揮発性メモリの一括書込み単位のデータの転送が終了した時点で書込みを開始し、データの書込みが終了するまで待たずに、書込み中のデータを転送し終わっているバンクへ次のライトデータをホストＣＰＵから転送するようにしたものである。
【０００８】
上記した手段によれば、バッファメモリから不揮発性メモリへのデータ転送と並行してホストＣＰＵからバッファメモリへのデータ転送が行なわれるため、データ転送時間のオーバーヘッドが少なくなり、書込み所要時間を大幅に短縮することができる。
【０００９】
また、望ましくは、上記バッファメモリから上記不揮発性メモリへのデータ転送の完了／未完了を示す状態レジスタもしくは状態フラグを設け、該状態レジスタもしくは状態フラグは上記コントローラによって状態が制御されるように構成する。これにより、状態レジスタもしくは状態フラグの参照することで次のデータをホストＣＰＵからバッファメモリへ転送可能か否か容易に判定することができる。
【００１０】
さらに、望ましくは、外部から入力されるデータを格納しているバンクの情報を保持する第１レジスタと、上記バッファメモリから上記不揮発性メモリへデータを転送しているバンクの情報を保持する第２レジスタとを設け、上記コントローラによって上記第１レジスタと第２レジスタが保持しているバンクの情報に基づいて各バンクのデータ転送の完了／未完了を判定し上記状態レジスタもしくは状態フラグを制御するように構成する。あるいは、上記バンク毎に、対応するバンク内に上記不揮発性メモリへ転送すべきデータがあるか否かを示すフラグを設け、上記コントローラによって上記フラグの状態に基づいて各バンクのデータ転送の完了／未完了を判定し上記状態レジスタもしくは状態フラグを制御するように構成する。これによって、バッファメモリから不揮発性メモリへのデータ転送とホストＣＰＵからバッファメモリへのデータ転送を並行して行なう制御を容易に実現することができる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明が適用される不揮発性メモリを内蔵したメモリカードの実施例を示す。
この実施例のメモリカード１００は、特に制限されないが、所定の単位で電気的な一括データ消去が可能なフラッシュメモリ（ＦＬＡＳＨ）１１０と、外部から供給されるコマンドに基づいてデータ転送などカード内部全体の制御を行なうマイクロプロセッサ（ＣＰＵ）１２０と、外部の装置との信号のやり取りを行なうインタフェース回路１３０と、外部からの書込みデータやフラッシュメモリ１１０からの読出しデータを保持するＲＡＭなどからなるバッファメモリ１４０と、書込みデータに対するエラー訂正符号の生成およびエラー訂正符号に基づく読出しデータのチェックと訂正の機能を有するエラー訂正符号生成＆エラー訂正回路１５０と、ＣＰＵ１２０からの指示に従ってフラッシュメモリ１１０に対するデータの書込み、読出しの制御を行なうフラッシュコントローラ１６０などから構成されている。
【００１２】
上記メモリ１１０、ＣＰＵ１２０、フラッシュコントローラ１６０等の各部品はそれぞれ半導体集積回路で構成され、これらの半導体集積回路がプリント配線基板上に搭載され、全体が樹脂等によりモールドされてメモリカード１００が構成される。
【００１３】
また、この実施例のメモリカード１００には、外部の電子機器のカードスロットに挿入されたときに電子機器側の回路と電気的に接続される外部端子１７１〜１７５が設けられている。このうち、外部端子１７１と１７２はそれぞれ電源電圧Ｖｃｃと接地電位ＧＮＤを受ける電源端子及び接地端子、外部端子１７３はタイミングを与えるクロック信号ＣＫを受ける端子、外部端子１７４は外部のホストＣＰＵからカードに対して与えられるコマンドやアドレスが入力されるとともにカードからホストＣＰＵに対してステータスレジスタの内容などを出力する端子、外部端子１７５は外部のホストＣＰＵからカードに対して与えられるライトデータが入力されるとともにカードから読み出されたリードデータをホストＣＰＵに対して出力する端子である。
【００１４】
上記外部端子１７４と１７５の信号の入出力はインタフェース回路１３０を介して行なわれる。バッファメモリ１４０は複数のバンクにより構成されている。マイクロプロセッサ１２０からバッファメモリ１４０に対してはバンクを指定する信号やライトかリードかを示す信号が供給される。バッファメモリ１４０からマイクロプロセッサ１２０へは、各バンクの状態を示す信号が供給される。外部のホストＣＰＵから転送された書込みデータはバッファメモリ１４０内の指定されたバンクに順次格納され、エラー訂正符号生成＆エラー訂正回路１５０を介してフラッシュメモリ１１０に供給される。また、マイクロプロセッサ１２０は、外部端子１７４より入力された論理アドレスとを物理アドレスに変換してフラッシュコントローラ１６０を介してフラッシュメモリ１１０に供給する。
【００１５】
さらに、マイクロプロセッサ１２０からエラー訂正符号生成＆エラー訂正回路１５０に対しては同期クロックＳＣが、また、エラー訂正符号生成＆エラー訂正回路１５０からマイクロプロセッサ１２０に対しては正常にエラー訂正が行なえたか否かを示す信号等が供給される。また、インタフェース回路１３０内には、ライトデータのバッファメモリ１４０からフラッシュメモリ１１０へのライトデータの転送が終了したか否か等カード内の状態を反映するステータスレジスタＳＲ１が設けられている。
【００１６】
このステータスレジスタＳＲ１には、マイクロプロセッサ１２０からの信号によってカード内の状態が設定される。このステータスレジスタＳＲ１に含まれる状態ビットとしては、例えば書込みエラーが発生したことを示すエラービット、カードがアクセス可能な状態にあることを示すレディー／ビジービット、バッファメモリ１４０が一杯になったことを示すオーバーフロービットなどがある。この実施例では、このステータスレジスタＳＲ１の内容は、外部のホストＣＰＵ等がレジスタリードコマンドを外部端子１７４から入力することにより、コマンドと同一の外部端子１７４から読み出せるように構成されている。また、フラッシュコントローラ１６０からの信号によってステータスレジスタＳＲ１にフラッシュメモリ１１０の状態を直接設定できるように構成しても良い。
【００１７】
フラッシュメモリ１１０はフローティングゲートを有する絶縁ゲート型電界効果トランジスタからなる不揮発性メモリセルがマトリックス状に配設されたメモリアレイや、外部より入力されたアドレス信号をデコードしてメモリアレイ内の対応するワード線を選択レベルにするワードデコーダ、メモリアレイ内のビット線に接続され読み出しデータおよび書き込みデータを保持するデータラッチ、書込み消去に必要な高電圧を発生する昇圧回路などから構成されている。
【００１８】
上記データラッチは、この実施例のフラッシュメモリでは、１セクタすなわち１本のワード線に接続されているすべてのメモリセルのデータを保持することができるような大きさとされている。さらに、フラッシュメモリ１１０内には、書込みが正常に終了したかエラーが発生しているか反映するステータスレジスタＳＲ２が設けられている。
なお、フラッシュメモリは、２層ゲート構造を有し、浮遊ゲート層に蓄積する電荷の量の違いによるしきい値電圧の高低によりデータを記憶する。本実施例においては、浮遊ゲート層に電荷を注入し、しきい値電圧を高くする動作を書込み、その逆の動作を消去と称する。
【００１９】
また、この実施例のメモリカードに用いられるフラッシュメモリは、コマンドと制御信号に基づいて動作するように構成されている。フラッシュメモリに有効なコマンドとしては、リードコマンドの他、ライトコマンド、消去コマンド等がある。さらに、フラッシュメモリ１１０へ入力される制御信号としては、チップ選択信号ＣＥやリードかライトかを示す書き込み制御信号ＷＥ、出力タイミングを与える出力制御信号ＯＥ、システムクロックＳＣ、コマンド入力かアドレス入力かを示すためのコマンドイネーブル信号ＣＤＥがある。これらのコマンドや制御信号はフラッシュコントローラ１６０から与えられる。
【００２０】
フラッシュコントローラ１６０はコントロールレジスタを備えており、マイクロプロセッサ１２０がこのコントロールレジスタに対して設定を行なうことにより、フラッシュコントローラ１６０によってフラッシュメモリ１１０に対する書込みや読出し、消去等の制御が行われる。マイクロプロセッサ１２０からフラッシュコントローラ１６０へ供給される信号は、リードまたはライトを指示する制御信号と、上記コントロールレジスタ等を指定するアドレス信号、コントロールレジスタに設定されるデータ信号等がある。
【００２１】
なお、フラッシュメモリを搭載したメモリカードは図１の構成に限定されず、エラー訂正符号生成＆エラー訂正回路を内蔵したフラッシュメモリを使用したものや、エラー訂正符号生成＆エラー訂正回路とコントローラとを１チップとしたものを使用してメモリカードを構成するようにしてもよい。また、フラッシュメモリ１１０は、１つのメモリセルに１ビットのデータを記憶させる２値のフラッシュメモリでも、１つのメモリセルにしきい値電圧を制御して複数ビットのデータを記憶させるように構成された多値のフラッシュメモリでも良い。
【００２２】
さらに、フラッシュメモリは１つのみでなく複数個搭載したものであっても良い。その場合、ＥＣＣ回路は各チップ毎に設けても良いし、ＥＣＣ回路を複数のフラッシュメモリで共用するように構成することも可能である。また、実施例のメモリカードには、コントローラとして、マイクロプロセッサ１２０とフラッシュコントローラ１６０の２つが設けられているが、いずれか一方のみ有する構成も可能である。
【００２３】
次に、上記のように構成されたメモリカードに本発明を適用した場合における書込みデータの転送方式の第１の実施例を、図２のタイミングチャートを用いて説明する。なお、ここでは、バッファメモリ１４０が各々５１２バイトの容量を有する４つのバンクＢＮＫ０〜ＢＮＫ３で構成されている場合を説明する。
【００２４】
第１の実施例では、メモリカードへのデータの書込みに際して、先ず外部のホストＣＰＵからメモリカードの外部端子１７４へデータ転送コマンドと書込みアドレスを送る（期間Ｔ１）。続いて、ホストＣＰＵからメモリカードの外部端子１７５へライトデータを転送する。転送されたデータはインタフェース１３０を介してバッファメモリ１４０の各バンクＢＮＫ０〜ＢＮＫ３に順次格納される（期間Ｔ２）。上記コマンドとアドレスの送信およびライトデータの転送はシリアルに行なわれる。
【００２５】
上記バッファメモリ１４０へのライトデータの転送と並行して、各バンクＢＮＫ０，ＢＮＫ１，ＢＮＫ２，バンクＢＮＫ３が各々５１２バイトのような転送データＤＡＴＡ０，ＤＡＴＡ１，ＤＡＴＡ２，ＤＡＴＡ３で一杯になった時点で、それぞれ各バンクからフラッシュメモリ１１０へのライトデータの転送が行なわれる（期間Ｔ３）。例えば各バンクＢＮＫ０が転送データＤＡＴＡ０で一杯になると、次のデータＤＡＴＡ１がホストＣＰＵからバンクＢＮＫ１に転送され始めるが、このとき並行してバンクＢＮＫ０のデータがフラッシュメモリ１１０へ転送される。
【００２６】
なお、各バンクからフラッシュメモリ１１０へのライトデータの転送は、例えば８ビットのような単位でパラレルに行なわれる。従って、１つのバンクに格納される５１２バイトのデータは、ホストＣＰＵからバッファメモリ１４０への転送よりもバッファメモリ１４０からフラッシュメモリ１１０への転送の方が短時間に終了する。また、バッファメモリ１４０からフラッシュメモリ１１０への転送のとき、ライトデータはエラー訂正符号生成＆エラー訂正回路１５０を経由することで、例えば５１２バイトごとにエラー訂正符号が付加されてフラッシュメモリ１１０に供給される。そして、各バンクＢＮＫ０〜バンクＢＮＫ３からフラッシュメモリ１１０へのデータ転送が終了した時点で、フラッシュメモリ１１０において、セクタ単位で一括書込みが行なわれる（期間Ｔ４）。
【００２７】
一方、この実施例においては、バッファメモリ１４０からフラッシュメモリ１１０へのライトデータの転送がすべて終了すると、この実施例においては、バッファメモリ１４０のデータは不用になったものとして、次のセクタの書込みデータＤＡＴＡ４〜ＤＡＴＡ７のバッファメモリ１４０への転送を行なう（期間Ｔ５）。
【００２８】
なお、バッファメモリ１４０からフラッシュメモリ１１０へのライトデータの転送がすべて終了した時点でインタフェース回路１３０内のステータスレジスタＳＲ１には、データ転送が終了したことを示すビットがセットされるので、外部のホストＣＰＵはこのステータスレジスタＳＲ１の読出しコマンドを送ることでバッファメモリのデータ転送終了を判定することができる。ステータスレジスタＳＲ１の内容は、コマンドが入力された外部端子１７４を介して時分割でホストＣＰＵへ送信される。
【００２９】
この実施例のデータ転送方式によれば、フラッシュメモリ１１０における書込みの終了を待たずに、外部のホストＣＰＵからメモリカードに対して次のセクタの書込みデータの転送を開始できるので、データ転送に伴なうオーバーヘッド時間を少なくしてトータルの書込み所要時間を短縮することができる。
【００３０】
次に、本発明に係るメモリカードへの書込みデータの転送方式の第２の実施例を、図３のタイミングチャートを用いて説明する。
第２の実施例の転送方式は、バッファメモリ１４０の全バンクへの１セクタ分のデータの転送終了後、第１の実施例のようにステータスレジスタＳＲ１の読込みによるフラッシュメモリへのデータ転送終了を確認することをせずに、直ちに次のセクタへの書込みデータの転送を行なうものである。ただし、このようにすると、ホストＣＰＵからバッファメモリ１４０へのデータ転送所要時間の方が、フラッシュメモリ１１０における書込み所要時間よりも短い場合、図３に符号ｔ１で示すように、既にバッファメモリ１４０に格納されているデータがフラッシュメモリ１１０へ転送される前に、ホストＣＰＵからバッファメモリ１４０への次のセクタの書込みデータ転送開始タイミングが来てしまうことがある。
【００３１】
従って、この実施例の転送方式を適用する場合には、このようなデータ転送の追越しを防止する必要がある。ここで、データ転送の追越しを防止する方法の一例を、図４および図５を用いて説明する。
【００３２】
図４は、データ転送の追越しを防止するために必要なハードウェアを示したもので、インタフェース回路１３０内にホストＣＰＵ２００がデータ転送に使用しているバッファメモリ１４０のバンクの番号を格納するレジスタＲＥＧ１が、またフラッシュコントローラ１６０内にバッファメモリ１４０からフラッシュメモリ１１０へデータを転送しているバンクの番号を格納するレジスタＲＥＧ２が設けられていると共に、２つのレジスタＲＥＧ１とＲＥＧ２のバンク番号を比較するコンパレータからなるバッファエラー検出回路１８０が設けられていている。レジスタＲＥＧ１とＲＥＧ２の管理はそれぞれインタフェース回路１３０とフラッシュコントローラ１６０が行なう。
【００３３】
この実施例によれば、バッファエラー検出回路１８０が２つのレジスタに保持されているバンク番号の一致を検出したときに検出信号をマイクロプロセッサ１２０へ出力することにより、ホストＣＰＵ２００からのデータ転送がまだ使用中のバンクに対して行われたことをマイクロプロセッサ１２０が知り、例えばインタフェース回路１３０内のステータスレジスタＳＲ１のデータ転送エラービットをセットすることにより、ホストＣＰＵ２００にデータ転送エラーを知らせることができる。ここで、データ転送エラービットは、データ転送の追越し（バッファエラー）以外のデータ転送エラーを含んだものとしても良いし、バッファエラーを示すビットを別個に設けて他のデータ転送エラーと区別するようにしても良い。
【００３４】
なお、ホストＣＰＵ２００は、前述のようにステータスレジスタＳＲ１の読出しコマンドでレジスタの内容を読み出すことにより、データ転送エラーを起こしたことを知ることができる。従って、データ転送エラーを起こした場合には、再度最初から書込みコマンドの送信と書込みデータの転送を行なうこととなる。
【００３５】
一般に、フラッシュメモリは、書込み時間が書込み対象のセクタや書込みデータによってまちまちであり極端に長くなることがあるため、ホストＣＰＵがフラッシュメモリの平均的な書込み所要時間に合わせて書込みデータを転送しても、上記のようにバッファエラーが生じることがあるが、この実施例によれば、ホストＣＰＵにデータ転送の追越しを知らせることができる。その結果、バンク内のデータをフラッシュメモリへ転送終了する前にそのバンクにホストＣＰＵから次のデータが転送されて上書きされるのを回避することができる。
【００３６】
なお、図４の実施例のメモリカードにおいては、バッファエラー検出回路１８０を設けてデータ転送の追越し状態をハードウェアで検出するようにしているが、これをマイクロプロセッサ１２０のソフトウェア処理で行なうことも可能である。図５にその場合の制御手順の一例を示す。
【００３７】
マイクロプロセッサ１２０は、ホストＣＰＵからの書込みコマンドを受けるとレジスタＲＥＧ１とＲＥＧ２からバンク番号を読み出して比較し、バッファエラーを起こしていないか判定する（ステップＳ１〜Ｓ３）。そして、バッファエラーを起こしていない場合には、ホストＣＰＵから転送されてくる書込みデータをレジスタＲＥＧ１が示すバンク番号に対応するバッファメモリのバンクに格納させる（ステップＳ４）。
【００３８】
バンクが一杯になるとフラッシュコントローラ１６０に対してフラッシュメモリ１１０への書込み命令を与え、バッファメモリ１４０からフラッシュメモリ１１０へのデータの転送を行なう（ステップＳ５，Ｓ６）。その後、フラッシュコントローラ１６０に対して、フラッシュ書込み開始命令を与えてからステップＳ３へ戻る（ステップＳ７）。一方、ステップＳ３でバッファエラーを起こしたと判定するとステップＳ８へ移行して、インタフェース回路１３０内のステータスレジスタＳＲ１のデータ転送エラービットをセットするなどのエラー処理を行なう。
【００３９】
なお、この実施例においては、例えばインタフェース回路１３０内にバッファエラーを起こしたバンク番号もしくは転送データを示す情報を格納するレジスタを設けて、ホストＣＰＵに知らせるように構成してもよい。これにより、ホストＣＰＵからメモリカードへのデータ転送中にバッファエラーを起こした場合、エラーを起こしたデータから転送を再開させることができる。
【００４０】
また、図４においては、ホストＣＰＵ２００がデータ転送に使用しているバッファメモリ１４０のバンクの番号を格納するレジスタＲＥＧ１をインタフェース回路１３０内に、またフラッシュコントローラ１６０内にバッファメモリ１４０からフラッシュメモリ１１０へデータを転送しているバンクの番号を格納するレジスタＲＥＧ２をフラッシュコントローラ１６０内にそれぞれ設けているが、これらのレジスタの位置はこれに限定されず、独立した回路として設けても良いし、マイクロプロセッサ１２０内もしくはバッファメモリ１４０の一部に設けることも可能である。
【００４１】
また、上記レジスタＲＥＧ１，ＲＥＧ２を設ける代わりに、各バンクに対応してそれぞれホストＣＰＵとバッファメモリ間のデータ転送中を示すフラグと、バッファメモリとフラッシュメモリ間のデータ転送中を示すフラグの２つのフラグを設け、これらのフラグの状態からバッファエラーを検出するようにしても良い。さらに、バッファエラーを起こしたバンクの番号を格納するレジスタを例えばインタフェース回路１３０内に設け、外部のホストＣＰＵから読み出せるように構成しても良い。
【００４２】
次に、本発明に係るメモリカードへの書込みデータの転送方式の第３の実施例を、図６のタイミングチャートを用いて説明する。
第３の実施例の転送方式は、第２の実施例の転送方式に類似している。すなわち、バッファメモリ１４０の全バンクＢＮＫ０〜ＢＮＣ４へのデータＤＡＴＡ０〜ＤＡＴＡ３の転送終了後に、バッファメモリ１４０からフラッシュメモリ１１０へのデータ転送終了を確認せずに、直ちに次のセクタ用の書込みデータＤＡＴＡ４〜ＤＡＴＡ７の転送を開始するものである。第２の実施例の転送方式との違いは、図６の一番下に示されているバッファメモリの状態を表わす図のように、すべてのバンクに未転送のデータが残っている状態で次のデータの転送が開始されそうになった場合（タイミングｔ２）にバッファエラーとするものである。図６の一番下のバッファメモリの状態を表わす図において、ハッチングが付されているバンクは、ホストＣＰＵからのデータが格納され、フラッシュメモリへのデータ転送が終了していないものを意味している。
【００４３】
図７は、第３の実施例の転送方式を適用する場合に必要なハードウェアを示したもので、この実施例では、バッファメモリ１４０内の各バンクＢＮＫ０〜ＢＮＫ３に対応してそれぞれデータ転送状態を示すフラグＦＬＧ０〜ＦＬＧ３が設けられており、これらのフラグは対応するバンクにホストＣＰＵ２００からデータが格納されるときに“１”にセットされ、格納されたデータがフラッシュメモリ１１０へ転送されると“０”にクリアされる。従って、実際にバンク内にデータがあるか否かに係わらず、フラグに“０”が立っていればそのバンクは空きバンクであり、次の書込みデータを格納できる状態にあることが分かる。
【００４４】
特に制限されるものでないが、この実施例では、ホストＣＰＵ２００からバッファメモリ１４０へのデータ転送時にインタフェース回路１３０によってデータを格納しようとしているバンクのフラグが“１”にセットされ、バッファメモリ１４０からフラッシュメモリ１１０へ１バンク分のデータの転送が終了したときにマイクロプロセッサ１２０によって転送が終了したバンクのフラグが“０”にクリアされる。
【００４５】
この実施例のデータ転送時におけるマイクロプロセッサ１２０の制御手順は、図５のフローとほぼ同一である。異なるのは、ステップＳ２でバンク番号をレジスタから読み出す代わりにバッファメモリ１４０のフラグＦＬＧ０〜ＦＬＧ３を読み出す点と、ステップＳ３でバンク番号が一致しているときにバッファエラーと判定する代わりにフラグＦＬＧ０〜ＦＬＧ３がすべて“１”になっているときにバッファエラーと判定する点のみである。
【００４６】
なお、フラグを設ける代わりに、ホストＣＰＵからのデータの転送が行なわれたバンク番号を記憶するレジスタを設け、バンクからフラッシュメモリへのデータの転送が終了した時点でそのレジスタからバンク番号を削除するような制御を行なってこのレジスタの内容からバッファエラーが発生するか否かを判定するように構成することも可能である。
【００４７】
次に、本発明に係るメモリカードへの書込みデータの転送方式の第４の実施例を、図８のブロック図および図９のフローチャートを用いて説明する。
【００４８】
この実施例は、アドレスのエラーでホストＣＰＵから書込みコマンドと書込みデータによるフラッシュメモリ１１０への書込みの際に、フラッシュメモリが書込み不能もしくはオーバーフローを起こすのを防止できるようにしたものである。すなわち、前記実施例で説明したように、ホストＣＰＵが書込みコマンドに付随して送られてきた書込みアドレスがフラッシュメモリ１１０のアドレス範囲を外れていた場合や、例えばフラッシュメモリの最後のセクタを指定する書込みアドレスの後に１セクタ分以上の書込みデータをホストＣＰＵが転送して来た場合、フラッシュメモリはオーバーフローを起こしてデータの書込みが行なえなくなるので、それを防止するのがこの実施例の目的である。
【００４９】
上記目的を達成するため、この実施例のメモリカードには、図８に示すように、インタフェース回路１３０内にフラッシュメモリのアドレス範囲を設定するレジスタＡＤＲが設けられているとともに、ホストＣＰＵから供給された論理アドレスをマイクロプロセッサ１２０で変換した物理アドレスや、転送データ量に応じてマイクロプロセッサ１２０が更新したアドレスと上記アドレス設定レジスタＡＤＲに設定されているアドレスとを比較して、アドレスエラーを検出するアドレスエラー検出回路１９０が設けられている。
【００５０】
なお、上記アドレス設定レジスタＡＤＲは、インタフェース回路１３０内でなく、独立した回路として設けたり、フラッシュコントローラ１６０やマイクロプロセッサ１２０内に設けるようにしても良い。また、図８には、図４の実施例と組み合わせた場合すなわちデータ転送中のバンク番号を保持するレジスタＲＥＧ１およびＲＥＧ２とバッファエラー検出回路１８０を設けた実施例が示されているが、本実施例は図４の実施例とは独立に適用することが可能である。つまり、図８に示されているレジスタＲＥＧ１およびＲＥＧ２とバッファエラー検出回路１８０を省略することができる。
【００５１】
次に、この実施例のデータ転送方式を採用したメモリカードにおけるデータ転送制御手順を、図９のフローチャートを用いて説明する。この制御手順は図５の手順とほぼ同じである。異なるのは、図５のステップＳ４とＳ５の間にアドレスエラーが発生したか否か判定するステップＳ９が設けられており、アドレスエラーが発生しているときは、インタフェース回路１３０内のステータスレジスタＳＲ１の所定のエラービットをセットするなどの処理を行なうエラー処理Ｓ８へ移行する点である。
【００５２】
図９のステップＳ９でのアドレスエラーの判定は、アドレスエラー検出回路１９０からの信号に基づいて行なうことができる。ただし、アドレスエラー検出回路１９０を設けないで、マイクロプロセッサ１２０がソウトウェアの処理で、アドレス設定レジスタＡＤＲに設定されているアドレスに基づいてアドレスエラーの判定を行なうように構成することも可能である。
【００５３】
次に、図１１の実施例のメモリカードにおいて、フラッシュメモリ１１０での書込動作において、書込エラーが発生した場合の動作について説明する。フラッシュメモリ１１０へバッファメモリ１４０内の格納データの転送を行った後、バッファメモリ１４０へは次の書込データが転送され格納されるが、その後フラッシュメモリ１１０において書込エラーが発生したことが判明した場合、書込エラーが発生した書込データは既にバッファメモリ１４０から削除されていることが考えられる。
この場合、フラッシュメモリ１１０内のデータラッチＤＬに格納されている書込エラーが発生した書込データをバッファメモリ１４０のバンク０からバンク３以外の領域に読み出しを行い、書込エラーが発生したフラッシュメモリ１１０のアドレスに対して別のアドレスを指定する代替処理を行い、再度代替アドレスに対してバッファメモリ１４０に読み出された書込エラーが発生した書込データを格納するようにすればよい。代替アドレスへの格納が完了した後に、バッファメモリ１４０のバンク０からバンク３に格納されている次の書込データを格納するようにすることで、ホストＣＰＵ２００から転送された書込データを再度転送する必要を無くすることが可能である。
【００５４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば上記実施例では、バッファメモリ１４０が４つのバンクで構成されている場合を説明したが、バンクの数は４つに限定されるものでなく任意の数とすることができる。また、バッファメモリ１４０は１つの半導体メモリで構成されても良いが、複数の半導体メモリで構成するようにしても良い。この場合、１つの半導体メモリを１つのバンクに対応させることができる。また、バッファメモリ１４０としてフラッシュメモリ１１０の１セクタ分以上の大きさのものを用い、バンクとして使用する領域以外をマイクロプロセッサ１２０がワークエリアとして使用できるようにしてもよい。
【００５５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるフラッシュメモリおよびそれを内蔵したメモリカードに適用した場合について説明したが、この発明はそれに限定されるものでなく、ＥＥＰＲＯＭチップその他の不揮発性メモリもしくはこれを内蔵したメモリカードあるいは複数の不揮発性メモリチップを１枚のボード上に搭載してなるメモリモジュールなどにも利用することができる。
【００５６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、この発明は、不揮発性メモリとバッファメモリを内蔵したカード型記憶装置において、バッファメモリを複数のバンクで構成し、ホストＣＰＵからバッファメモリの各バンクに順にデータを転送し、一杯になったバンクからデータを不揮発性メモリに転送して、不揮発性メモリの一括書込み単位のデータの転送が終了した時点で書込みを開始し、データの書込みが終了するまで待たずに、書込み中のデータを転送し終わっているバンクに次のライトデータをホストＣＰＵから転送するようにしたので、書込みデータの転送のオーバーヘッドを少なくして書込み所要時間を短縮することができるようになるという効果がある。
【図面の簡単な説明】
【図１】本発明が適用される不揮発性メモリを内蔵したメモリカードの実施例を示すブロック図である。
【図２】図１のメモリカードに本発明を適用した場合における書込み処理の第１の実施例を示すタイミングチャートである。
【図３】本発明を適用したメモリカードにおける書込み処理の第２の実施例を示すタイミングチャートである。
【図４】本発明を適用したメモリカードにおける書込み処理の第２の実施例を実現可能にするハードウェアの構成例を示すブロック図である。
【図５】本発明を適用したメモリカードにおける書込み処理の第２の実施例における制御手順を示すフローチャートである。
【図６】本発明を適用したメモリカードにおける書込み処理の第３の実施例を示すタイミングチャートである。
【図７】本発明を適用したメモリカードにおける書込み処理の第４の実施例を示すタイミングチャートである。
【図８】本発明を適用したメモリカードにおける書込み処理の第５の実施例を実現可能にするハードウェアの構成例を示すブロック図である。
【図９】本発明を適用したメモリカードにおける書込み処理の第５の実施例における制御手順を示すフローチャートである。
【図１０】従来のメモリカードにおける書込み処理のタイミングを示すタイミングチャートである。
【図１１】書込みデータを保持するデータラッチを有するフラッシュメモリを用いたメモリカードにおける書込エラーが発生した場合の動作を説明するブロック図である。
【符号の説明】
１００ メモリカード
１１０ フラッシュメモリ
１２０ マイクロプロセッサ（ＣＰＵ）
１３０ インタフェース回路
１４０ バッファメモリ
１５０ エラー訂正符号生成＆エラー訂正回路
１６０ フラッシュコントローラ
１７１〜１７５ 外部端子
１８０ バッファエラー検出回路
１９０ アドレスエラー検出回路
Claims (3)
- コントローラとバッファメモリと不揮発性メモリとを有し、
上記バッファメモリは一定の容量単位であるバンクを４つ含むように構成され、
上記コントローラは、外部からの制御情報に応じて、第１のビット幅で外部から入力される第１データを上記バッファメモリの各バンクに順次格納させ、各バンクへの順次格納に並行して、データが格納されたバンクから順次データを前記第１のビット幅より大きい第２のビット幅で上記不揮発性メモリの指定した領域にバンクごとに転送させ、
上記不揮発性メモリは、上記指定した領域に４つのバンクのデータが格納された後、この４つのバンクのデータを１本のワード線に接続される不揮発性メモリセル単位として一括して上記不揮発性メモリのメモリセルヘ書込み、
上記コントローラは、上記メモリセルへの一括書込みと並行して、外部から入力される前記第１データに続く第２データを前記第１のビット幅で上記バッファメモリの各バンクに順次格納させる、不揮発性記憶装置。 - 上記不揮発性メモリの指定した領域にデータの転送が完了すると、転送が完了したことを示す信号がセットされるステータスレジスタをさらに有し、
前記ステータスレジスタに転送が完了したことを示す信号がセットされた後、前記第２データを受け取る、請求項１に記載の不揮発性記憶装置。 - 上記バンク毎に、対応するバンク内に上記不揮発性メモリへ転送すべきデータがあるか否かを示すフラグを備え、
上記コントローラは上記フラグの状態に基づいて各バンクのデータ転送の完了／未完了を判定する請求項２に記載の不揮発性記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276000A JP3979486B2 (ja) | 2001-09-12 | 2001-09-12 | 不揮発性記憶装置およびデータ格納方法 |
| US10/082,310 US6731537B2 (en) | 2001-09-12 | 2002-02-26 | Non-volatile memory device and data storing method |
| US10/796,995 US7116578B2 (en) | 2001-09-12 | 2004-03-11 | Non-volatile memory device and data storing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276000A JP3979486B2 (ja) | 2001-09-12 | 2001-09-12 | 不揮発性記憶装置およびデータ格納方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003085034A JP2003085034A (ja) | 2003-03-20 |
| JP3979486B2 true JP3979486B2 (ja) | 2007-09-19 |
Family
ID=19100770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276000A Expired - Fee Related JP3979486B2 (ja) | 2001-09-12 | 2001-09-12 | 不揮発性記憶装置およびデータ格納方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6731537B2 (ja) |
| JP (1) | JP3979486B2 (ja) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3976839B2 (ja) * | 1996-07-09 | 2007-09-19 | 株式会社ルネサステクノロジ | 不揮発性メモリシステムおよび不揮発性半導体メモリ |
| DE10224956A1 (de) * | 2002-06-05 | 2004-01-08 | Infineon Technologies Ag | Verfahren zur Einstellung der Einsatzspannung eines Feldeffekttansistors, Feldeffekttransistor sowie integrierte Schaltung |
| JP3969278B2 (ja) * | 2002-10-21 | 2007-09-05 | 株式会社デンソー | 電子制御装置 |
| US7293203B1 (en) | 2003-04-23 | 2007-11-06 | Network Appliance, Inc. | System and method for logging disk failure analysis in disk nonvolatile memory |
| JP4194600B2 (ja) * | 2003-06-27 | 2008-12-10 | 富士通マイクロエレクトロニクス株式会社 | データ転送方法及びシステム |
| US7412581B2 (en) * | 2003-10-28 | 2008-08-12 | Renesas Technology America, Inc. | Processor for virtual machines and method therefor |
| US20050251617A1 (en) * | 2004-05-07 | 2005-11-10 | Sinclair Alan W | Hybrid non-volatile memory system |
| TWI254947B (en) * | 2004-03-28 | 2006-05-11 | Mediatek Inc | Data managing method and data access system for storing all management data in a management bank of a non-volatile memory |
| US7490283B2 (en) | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
| JP4768237B2 (ja) * | 2004-06-25 | 2011-09-07 | 株式会社東芝 | 携帯可能電子装置及び携帯可能電子装置の制御方法 |
| JP4713867B2 (ja) * | 2004-09-22 | 2011-06-29 | 株式会社東芝 | メモリコントローラ，メモリ装置及びメモリコントローラの制御方法 |
| JP4862255B2 (ja) * | 2004-09-30 | 2012-01-25 | カシオ計算機株式会社 | フラッシュｒｏｍ制御装置、フラッシュｒｏｍ制御方法及びプログラム |
| JP4709525B2 (ja) * | 2004-10-14 | 2011-06-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2008021335A (ja) * | 2004-10-18 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置、不揮発性記憶装置の書込み方法およびコントローラ |
| JP4794269B2 (ja) | 2004-11-08 | 2011-10-19 | パナソニック株式会社 | セキュアデバイスおよび中継端末 |
| US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
| US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
| US7386655B2 (en) * | 2004-12-16 | 2008-06-10 | Sandisk Corporation | Non-volatile memory and method with improved indexing for scratch pad and update blocks |
| US7849381B2 (en) | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
| US20060227605A1 (en) * | 2005-01-05 | 2006-10-12 | Choi David S | Memory architectures including non-volatile memory devices |
| TWI283540B (en) * | 2005-05-11 | 2007-07-01 | Sunplus Technology Co Ltd | Method and apparatus for image data storage |
| TW200723289A (en) * | 2005-12-09 | 2007-06-16 | A Data Technology Co Ltd | Non-volatile memory storage device and controller thereof |
| WO2007105688A1 (ja) * | 2006-03-16 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
| JP5002201B2 (ja) | 2006-06-30 | 2012-08-15 | 株式会社東芝 | メモリシステム |
| KR100877609B1 (ko) * | 2007-01-29 | 2009-01-09 | 삼성전자주식회사 | 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 |
| EP2110753A1 (en) * | 2008-04-14 | 2009-10-21 | Deutsche Thomson OHG | Method for storing an object in a storage device |
| CN101685381B (zh) | 2008-09-26 | 2013-07-24 | 美光科技公司 | 固态大容量存储装置的数据串流 |
| JP5347779B2 (ja) * | 2009-07-07 | 2013-11-20 | ソニー株式会社 | メモリ装置、メモリ制御方法、およびプログラム |
| US8726130B2 (en) * | 2010-06-01 | 2014-05-13 | Greenliant Llc | Dynamic buffer management in a NAND memory controller to minimize age related performance degradation due to error correction |
| US9606730B2 (en) * | 2012-05-04 | 2017-03-28 | Samsung Electronics Co., Ltd. | System and method including three dimensional nonvolatile memory device and random access memory |
| JP5853973B2 (ja) * | 2013-03-07 | 2016-02-09 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法 |
| KR102080542B1 (ko) | 2013-06-27 | 2020-02-25 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
| US9600189B2 (en) * | 2014-06-11 | 2017-03-21 | International Business Machines Corporation | Bank-level fault management in a memory system |
| US10115446B1 (en) * | 2015-04-21 | 2018-10-30 | Spin Transfer Technologies, Inc. | Spin transfer torque MRAM device with error buffer |
| US9703630B2 (en) | 2015-06-08 | 2017-07-11 | International Business Machines Corporation | Selective error coding |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10734573B2 (en) | 2018-03-23 | 2020-08-04 | Spin Memory, Inc. | Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462687A (en) | 1987-09-03 | 1989-03-09 | C S Kosumosu Kk | Manufacture of display panel |
| JP2750704B2 (ja) | 1988-08-29 | 1998-05-13 | 日立マクセル株式会社 | Ｉｃカードの情報書込み方式及びｉｃカード |
| US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| US6549974B2 (en) * | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
| KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
| US5799200A (en) * | 1995-09-28 | 1998-08-25 | Emc Corporation | Power failure responsive apparatus and method having a shadow dram, a flash ROM, an auxiliary battery, and a controller |
| JPH09212411A (ja) * | 1996-02-06 | 1997-08-15 | Tokyo Electron Ltd | メモリシステム |
| KR100251636B1 (ko) * | 1997-04-10 | 2000-05-01 | 윤종용 | 소형컴퓨터시스템인터페이스방식접속을위한메모리장치 |
| US5956743A (en) * | 1997-08-25 | 1999-09-21 | Bit Microsystems, Inc. | Transparent management at host interface of flash-memory overhead-bytes using flash-specific DMA having programmable processor-interrupt of high-level operations |
| US6145069A (en) * | 1999-01-29 | 2000-11-07 | Interactive Silicon, Inc. | Parallel decompression and compression system and method for improving storage density and access speed for non-volatile memory and embedded memory devices |
| TW504694B (en) * | 2000-01-12 | 2002-10-01 | Hitachi Ltd | Non-volatile semiconductor memory device and semiconductor disk device |
| US6883044B1 (en) * | 2000-07-28 | 2005-04-19 | Micron Technology, Inc. | Synchronous flash memory with simultaneous access to one or more banks |
| US7478266B2 (en) * | 2001-05-21 | 2009-01-13 | Mudalla Technology, Inc. | Method and apparatus for fast transaction commit over unreliable networks |
| TW539946B (en) * | 2001-08-07 | 2003-07-01 | Solid State System Company Ltd | Window-based flash memory storage system, and the management method and the access method thereof |
| US6744652B2 (en) * | 2001-08-22 | 2004-06-01 | Netlogic Microsystems, Inc. | Concurrent searching of different tables within a content addressable memory |
| US7549011B2 (en) * | 2001-08-30 | 2009-06-16 | Micron Technology, Inc. | Bit inversion in memory devices |
-
2001
- 2001-09-12 JP JP2001276000A patent/JP3979486B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-26 US US10/082,310 patent/US6731537B2/en not_active Expired - Lifetime
-
2004
- 2004-03-11 US US10/796,995 patent/US7116578B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030048659A1 (en) | 2003-03-13 |
| JP2003085034A (ja) | 2003-03-20 |
| US7116578B2 (en) | 2006-10-03 |
| US20040174742A1 (en) | 2004-09-09 |
| US6731537B2 (en) | 2004-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3979486B2 (ja) | 不揮発性記憶装置およびデータ格納方法 | |
| JP5547741B2 (ja) | データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法 | |
| JP4034949B2 (ja) | 不揮発性半導体記憶装置 | |
| US7334080B2 (en) | Nonvolatile memory with independent access capability to associated buffer | |
| US7409473B2 (en) | Off-chip data relocation | |
| US7937523B2 (en) | Memory system with nonvolatile semiconductor memory | |
| CN106598479B (zh) | 闪速存储器的故障安全擦除的方法和装置 | |
| JP4105819B2 (ja) | 記憶装置およびメモリカード | |
| US20070214309A1 (en) | Nonvolatile storage device and data writing method thereof | |
| US20090228634A1 (en) | Memory Controller For Flash Memory | |
| US20070067598A1 (en) | Storage device and host apparatus | |
| US20080172521A1 (en) | Memory System Determining Storage Mode According to Host Provided Data Information | |
| JP2004086991A (ja) | 不揮発性記憶装置 | |
| US20100011158A1 (en) | Memory controller, memory system, and control method for memory system | |
| US20130339584A1 (en) | Method for accessing flash memory having pages used for data backup and associated memory device | |
| CN110888595A (zh) | 数据存储装置、其操作方法以及包括其的存储*** | |
| CN110837339A (zh) | 数据整并方法、存储器存储装置及存储器控制电路单元 | |
| JP2004240795A (ja) | 不揮発性記憶装置 | |
| TWI752838B (zh) | 電子裝置、記憶體系統及傳送方法 | |
| CN113490919B (zh) | 用于存储器***的功率管理 | |
| TWI837453B (zh) | 半導體記憶裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041008 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |