KR100810491B1 - 전자소자 패키지 및 그 제조방법 - Google Patents

전자소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100810491B1
KR100810491B1 KR1020070020940A KR20070020940A KR100810491B1 KR 100810491 B1 KR100810491 B1 KR 100810491B1 KR 1020070020940 A KR1020070020940 A KR 1020070020940A KR 20070020940 A KR20070020940 A KR 20070020940A KR 100810491 B1 KR100810491 B1 KR 100810491B1
Authority
KR
South Korea
Prior art keywords
electronic device
insulating layer
cavity
adhesive
heat sink
Prior art date
Application number
KR1020070020940A
Other languages
English (en)
Inventor
강준석
이성
도재천
유도재
김선경
백종환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070020940A priority Critical patent/KR100810491B1/ko
Priority to JP2008001872A priority patent/JP4839471B2/ja
Priority to US12/010,321 priority patent/US8779580B2/en
Application granted granted Critical
Publication of KR100810491B1 publication Critical patent/KR100810491B1/ko
Priority to US14/321,214 priority patent/US20140313676A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

전자소자 패키지 및 그 제조방법이 개시된다. 제1 절연층의 일면에 전자소자를 실장하는 단계; 전자소자를 커버하도록, 전자소자에 상응하여 캐비티가 형성된 방열판을 제1 절연층의 일면에 본딩하는 단계; 캐비티에 접착제를 충전하는 단계; 및 제1 절연층의 타면에 회로패턴을 형성하는 단계를 포함하는 전자소자 패키지 제조방법은, 패턴 빌드업 이전에 캐비티가 형성된 방열층으로 전자소자를 커버하며, 캐비티의 일측을 통해 음압을 제공하면서, 캐비티의 타측을 통해 접착제를 주입함으로써, 접착제 사이의 공극의 발생을 방지하고, 핸들링을 안정화시킬 수 있으며, 소형화를 구현할 수 있다.
전자소자, 인쇄회로기판, 기압 차, 방열판

Description

전자소자 패키지 및 그 제조방법{electro component package and method for manufacturing thereof}
도 1은 종래기술에 따른 전자소자 패키지 제조방법을 나타내는 흐름도.
도 2는 종래기술에 따른 전자소자 패키지를 나타내는 단면도.
도 3은 본 발명의 일 측면에 따른 전자소자 패키지 제조방법을 나타내는 순서도.
도 4는 도 3의 전자소자 패키지 제조방법을 나타내는 흐름도.
도 5는 도 4의 방열판을 나타내는 사시도.
도 6은 본 발명의 다른 측면에 따른 전자소자 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 전자소자 20: 제1 절연층
22, 52: 비아홀 24, 54: 회로패턴
26, 56: 도금층 30: 접착제
40: 방열판 42: 캐비티
44: 주입구 46: 흡입구
50: 제2 절연층 62: 솔더레지스트
64: 랜드 66: 솔더범프
본 발명은 전자소자 패키지 및 그 제조방법에 관한 것이다.
최근 전자부품 산업에서는 칩의 I/O 수가 지속적으로 증가되고 패키지는 더욱 다기능화, 복합화되는 경향이다. 이에, 플립칩 BGA(Ball Grid Array) 패키지에서의 솔더 솔더범프를 사용하지 않고 칩 상의 패드를 칩 스케일 그대로 패키징 하는 칩 스케일 패키지 제시되었다.
도 1은 종래기술에 따른 전자소자 패키지 제조방법을 나타내는 흐름도이고, 도 2는 종래기술에 따른 전자소자 패키지를 나타내는 단면도이다. 도 1 및 도 2에 도시된 바와 같은 종래기술에 따른 전자소자 패키지 제조방법은. 칩(1)을 몰딩하는 과정에서 공극(void)이 발생할 염려가 있고, 댐 부재(3) 및 접착제(4)를 이용하여 연성(flexible) 기판(2)에 칩(1)을 몰딩한 다음, 방열판(8) 부착 및 레이업 공정 등과 같은 이후 공정을 수행함으로써, 핸들링이 불안정해질 수 있다는 문제가 있다.
또한, 도 2에 도시된 바와 같이, 접착층(7)을 이용하여 방열판(8)을 댐 부재(3)과 결합함으로써 내구성이 약해지는 문제를 야기할 수 있으며, 전자소자(1)의 한 쪽 면만이 방열판(8)과 대향하도록 배치되어 있는 구성으로 인하여, 방열효율이 저하될 수 있는 문제 또한 제시될 수 있다.
본 발명은 기압 차를 이용하여, 전자소자 몰딩 시, 공극이 발생하는 가능성을 줄일 수 있는 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 절연층의 일면에 전자소자를 실장하는 단계; 전자소자를 커버하도록, 전자소자에 상응하여 캐비티가 형성된 방열판을 제1 절연층의 일면에 본딩하는 단계; 캐비티에 접착제를 충전하는 단계; 및 제1 절연층의 타면에 회로패턴을 형성하는 단계를 포함하는 전자소자 패키지 제조방법을 제공할 수 있다.
방열판에는 캐비티에 접착제를 주입하기 위한 주입구와, 캐비티에 음압을 제공하기 위한 흡입구가 형성되며, 접착제를 충전하는 단계는, 흡입구를 통하여 캐비티에 음압을 제공하는 단계와; 주입구를 통하여 캐비티에 접착제를 주입하는 단계로 이루어질 수 있다. 이 때, 주입구와 흡입구는 서로 대향하는 면에 형성될 수 있다.
접착제는 열매개물질(TIM)을 포함하는 재질로 이루어질 수 있으며, 제1 절연층은 폴리이미드(PI)를 포함하는 재질로 이루어질 수 있다. 한편, 다층의 패키지를 제조하기 위하여, 제1 절연층의 타면에 레이업 층을 적층할 수 있다.
본 발명의 다른 측면에 따르면, 제1 절연층; 제1 절연층의 일면에 실장되는 전자소자; 전자소자의 상응하여 캐비티가 형성되고, 전자소자를 커버하도록 제1 절연층의 일면에 본딩되는 방열판; 캐비티에 충전되는 접착제; 및 제1 절연층의 타면에 형성되는 회로패턴을 포함하며, 방열판에는 방열판을 관통하는 주입구와 흡입구가 각각 형성되는 것을 특징으로 하는 전자소자 패키지를 제공할 수 있다.
주입구와 흡입구는 서로 대향하는 면에 형성될 수 있고, 접착제는 열매개물질(TIM)을 포함하는 재질로 이루어질 수 있으며, 제1 절연층은 폴리이미드(PI)를 포함하는 재질로 이루어질 수 있다. 한편, 제1 절연층의 타면에는 레이업 층이 적층될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 전자소자 패키지 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 일 측면에 따른 전자소자 패키지 제조방법을 나타내는 순서도이고, 도 4는 도 3의 전자소자 패키지 제조방법을 나타내는 흐름도이며, 도 5는 도 4의 방열판을 나타내는 사시도이다. 도 4 및 도 5를 참조하면, 전자소 자(10), 제1 절연층(20), 비아홀(22, 52), 회로패턴(24, 54), 도금층(26, 56), 접착제(30), 방열판(40), 캐비티(42), 주입구(44), 흡입구(46), 제2 절연층(50), 솔더레지스트(62), 랜드(64), 솔더범프(66)가 도시되어 있다.
우선, 제1 절연층(20)의 일면에 전자소자(10)를 실장한다(S110). 효율적인 접착을 위하여, 제1 절연층(20)(20)의 일면에는 접착재료(미도시)가 도포되어 있을 수 있다. 한편, 제1 절연층(20)은 수축력이 우수하고, 박형화에 유리한 폴리이미드를 주된 재질로 하여 이루어질 수 있다.
다음으로, 캐비티(42)가 형성된 방열판(40)을 제1 절연층(20)의 일면에 본딩한다(S120). 방열판(40)은 전자소자(10)에서 발생하는 열을 흡수, 전달하는 기능을 수행하는 것으로서, 열전도성의 우수한 구리(Cu), 알루미늄(Al) 등으로 이루어질 수 있다. 상술한 기능을 고려하였을 때, 방열판(40)이 구리, 알루미늄을 제외한 다른 금속 재질로 이루어질 수 있음은 물론이다.
도 4의 (b)와 도 5에 도시된 바와 같이, 방열판(40)에는 캐비티(42)가 형성될 수 있다. 이러한 방열판(40)을 제1 절연층(20)에 본딩함으로써 전자소자(10)의 측면과 상면은 방열판(40)에 의해 커버될 수 있게 된다. 이러한 구조를 통하여, 전자소자(10)에서 발생하는 열을 보다 효율적으로 흡수, 전달할 수 있게 된다. 한편, 도 5의 (a)는 방열판을 나타내는 평면사시도이고, (b)는 저면사시도이다.
다음으로, 캐비티(42)에 접착제(30)를 충전한다(S130). 캐비티(42)에 충전되는 접착제(30)의 양은, 캐비티(42)와 전자소자(10)의 부피 등을 고려하여 이에 상응하도록 결정할 수 있다. 즉, 전자소자(10)와 방열판(40)의 내벽 사이에 형성되는 공간의 부피만큼 접착제(30)를 충전할 수 있는 것이다.
그런데, 캐비티(42)에 접착제(30)를 충전하는 경우, 캐비티(42)에 고르게 접착제(30)가 공급되지 못하면 자칫 공극(void)가 생길 염려가 있다.
이를 고려하여, 방열판(40)에 주입구(44)와 흡입구(46)를 형성한 다음, 흡입구(46)를 통하여 캐비티(42)에 음압을 제공하면서, 주입구(44)를 통하여 캐비티(42)에 접착제(30)를 주입하는 방법을 이용할 수 있다. 캐비티(42)에 음압을 제공하는 수단으로는 압축펌프 등을 이용할 수 있다. 도 4의 (c)에 도시된 참조번호 32는 접착제를 주입하는 주입수단을 나타내며, 참조번호 34는 캐비티에 음압을 제공하는 흡입수단을 나타낸다.
주입구(44)와 흡입구(46) 및 압축펌프 등에 의하여 캐비티(42) 내부에는 기압 차가 발생하게 되며, 이러한 기압 차에 따라 접착제(30)가 캐비티(42) 내부에 고루 퍼질 수 있게 되어 공극의 발생을 억제할 수 있게 되는 것이다.
보다 원활한 흐름을 형성할 수 있도록 하기 위하여 주입구(44)와 흡입구(46)는 서로 대향하는 면에 형성될 수도 있다. 즉, 도 4 및 도 5에 도시된 바와 같이 방열판(40)의 서로 대향하는 측면에 형성될 수 있는 것이다. 이러한 배치 외에, 방열판(40)의 저면에 주입구(44)와 흡입구(46)가 모두 형성될 수도 있음은 물론이다.
한편, 접착제(30)가 전자소자(10)를 견고히 지지하는 기능을 수행할 뿐만 아니라, 전자소자(10)에서 발생한 열을 방열판(40)에 효율적으로 전달하는 기능 또한 수행하도록 할 수도 있다. 이를 위하여, 접착제(30)로서 열매개물질(thermal interface material, TIM)을 이용할 수도 있다.
다음으로, 제1 절연층(20)의 타면에 회로패턴을 형성한다(S140). 회로패턴(24)을 형성함과 아울러, 회로패턴(24)과 전자소자(10)가 전기적으로 연결될 수 있도록 비아를 형성할 수도 있다. 즉, 도 4의 (d)에 도시된 바와 같이 제1 절연층(20)을 관통하는 비아홀(22)을 형성하고, 도금층(26)을 형성함으로써 비아를 형성할 수 있는 것이다. 물론, 도 4를 통하여 제시하는 방법은 비아를 형성하는 방법 가운데 일 예에 불과하며, 이 외의 다양한 방법으로 회로패턴과 전자소자(10)를 전기적으로 연결할 수 있다.
다음으로, 제1 절연층(20)의 타면에 레이업 층을 형성한다(S150). 레이업 층을 형성함으로써 다층의 구조를 갖는 전자소자 패키지를 형성할 수 있게 된다. 레이업 층의 형성은 제2 절연층(50)의 적층(도 4의 (e) 참조), 비아홀(52)의 천공(도 4의 (f) 참조), 도금층(56) 및 회로패턴(54)의 형성(도 4의 (g) 참조) 등의 과정을 통하여 구현될 수 있다. 이 후, 최 외곽 층에는 솔더레지스트(62)를 도포하고(도 4의 (h) 참조), 랜드(64)를 형성한 다음(도 4의 (i) 참조), 솔더범프(66)를 형성할 수 있다(도 4의 (j) 참조).
이상 본 발명의 일 측면에 따른 전자소자 패키지 제조방법에 대해 설명하였으며, 이하에서는 본 발명의 다른 측면에 따른 전자소자 패키지에 대해 설명하도록 한다.
도 6은 본 발명의 다른 측면에 따른 전자소자 패키지를 나타내는 단면도이다. 도 6을 참조하면, 전자소자(10), 제1 절연층(20), 비아홀(22), 회로패턴(24), 도금층(26), 접착제(30), 방열판(40), 캐비티(42), 주입구(44), 흡입구(46), 제2 절연층(50), 솔더레지스트(62), 랜드(64), 솔더범프(66)가 도시되어 있다.
제1 절연층(20)의 일면에는 전자소자(10)가 실장된다. 전자소자(10)가 견고하게 실장될 수 있도록 하기 위하여, 제1 절연층(20)의 일면에는 접착층이 형성되어 있을 수도 있다. 제1 절연층(20)으로는, 수축력이 우수하고, 박형화에 유리한 폴리이미드 재질을 이용할 수 있다. 도 6에는 페이스 다운(face down) 방식으로 제1 절연층(20)에 실장된 전자소자(10)가 도시되어 있다.
방열판(40)은 전자소자(10)가 실장된 제1 절연층(20)의 일면에 본딩되며, 이러한 방열판(40)에는 전자소자(10)에 상응하여 캐비티(42)가 형성되어, 전자소자(10)를 커버할 수 있게 된다. 도 5 및 도 6에 도시된 바와 같이, 방열판(40)에는 캐비티(42)가 형성되어 있으므로, 전자소자(10)의 측면과 하면은 모두 방열판(40)에 의해 커버될 수 있게 된다. 이러한 구조를 통하여 방열판(40)의 면적을 증가시켜, 방열효율을 증대시킬 수 있게 된다.
방열판(40)은 전자소자(10)에서 발생하는 열을 흡수, 전달하는 기능을 수행하는 것으로서, 열전도성의 우수한 구리(Cu), 알루미늄(Al) 등으로 이루어질 수 있다. 상술한 기능을 고려하였을 때, 방열판(40)이 구리, 알루미늄을 제외한 다른 금속 재질로 이루어질 수 있음은 물론이다.
방열판(40)의 내벽과 전자소자(10) 사이의 공간, 즉 캐비티(42)의 여분의 공간에는 접착제(30)가 충전된다. 이러한 접착제(30)는 전자소자(10)가 방열판(40)의 캐비티(42)에 수용되도록 견고히 지지하는 기능을 수행할 수 있다.
뿐만 아니라, 전자소자(10)에서 발생하는 열을 방열판(40)으로 전달하는 기능을 수행할 수도 있는데, 이러한 열 전달 기능을 보다 효율적으로 수행할 수 있도록 하기 위하여, 접착제(30)로는 열매개물질(TIM)을 이용할 수 있다.
이러한 접착제(30)를 충전하는 방법은, 전술한 전자소자 패키지 제조방법을 통하여 제시한 바와 동일하므로, 이에 대한 구체적인 설명은 생략하도록 한다.
제1 절연층(20)의 타면에는 회로패턴(24)이 형성된다. 회로패턴(24)은 본 실시예에 따른 전자소자 패키지가 소정의 기능을 수행할 수 있도록 하는 수단이며, 제1 절연층(20)에 형성되는 비아를 통하여 전자소자(10)의 전극과 전기적으로 연결될 수 있게 된다.
한편, 다층의 전자소자 패키지를 구현하기 위하여, 제1 절연층(20)의 타면에는 레이업 층이 적층될 수 있다. 레이업 층을 적층하는 방법은 전술한 전자소자 패키지 제조방법을 통하여 제시한 바와 동일하므로, 이에 대한 구체적인 설명은 생략하도록 한다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 패턴 빌드업 이전에 캐비티가 형성된 방열층으로 전자소자를 커버하며, 캐비티의 일측을 통해 음압을 제공하면서, 캐비티의 타측을 통해 접착제를 주입함으로써, 접착제 사이의 공극의 발생을 방지하고, 핸들링을 안정화시킬 수 있으며, 소형화를 구현할 수 있다.

Claims (11)

  1. 제1 절연층의 일면에 전자소자를 실장하는 단계;
    상기 전자소자를 커버하도록, 상기 전자소자에 상응하여 캐비티가 형성된 방열판을 상기 제1 절연층의 일면에 본딩하는 단계;
    상기 캐비티에 접착제를 충전하는 단계; 및
    상기 제1 절연층의 타면에 회로패턴을 형성하는 단계를 포함하는 전자소자 패키지 제조방법.
  2. 제1항에 있어서,
    상기 방열판에는 상기 캐비티에 상기 접착제를 주입하기 위한 주입구와, 상기 캐비티에 음압을 제공하기 위한 흡입구가 형성되며,
    상기 접착제를 충전하는 단계는,
    상기 흡입구를 통하여 상기 캐비티에 음압을 제공하는 단계와;
    상기 주입구를 통하여 상기 캐비티에 상기 접착제를 주입하는 단계를 포함하는 것을 특징으로 하는 전자소자 패키지 제조방법.
  3. 제2항에 있어서,
    상기 주입구와 상기 흡입구는 서로 대향하는 면에 형성되는 것을 특징으로 하는 전자소자 패키지 제조방법.
  4. 제1항에 있어서,
    상기 접착제는 열매개물질(TIM)을 포함하는 재질로 이루어지는 것을 특징으로 하는 전자소자 패키지 제조방법.
  5. 제1항에 있어서,
    상기 제1 절연층은 폴리이미드(PI)를 포함하는 재질로 이루어지는 것을 특징으로 하는 전자소자 패키지 제조방법.
  6. 제1항에 있어서,
    상기 제1 절연층의 타면에 레이업 층을 적층하는 단계를 더 포함하는 전자소자 패키지 제조방법.
  7. 제1 절연층;
    상기 제1 절연층의 일면에 실장되는 전자소자;
    상기 전자소자의 상응하여 캐비티가 형성되고, 상기 전자소자를 커버하도록 상기 제1 절연층의 일면에 본딩되는 방열판;
    상기 캐비티에 충전되는 접착제; 및
    상기 제1 절연층의 타면에 형성되는 회로패턴을 포함하며,
    상기 방열판에는 상기 방열판을 관통하는 주입구와 흡입구가 각각 형성되는 것을 특징으로 하는 전자소자 패키지.
  8. 제7항에 있어서,
    상기 주입구와 상기 흡입구는 서로 대향하는 면에 형성되는 것을 특징으로 하는 전자소자 패키지.
  9. 제7항에 있어서,
    상기 접착제는 열매개물질(TIM)을 포함하는 재질로 이루어지는 것을 특징으로 하는 전자소자 패키지.
  10. 제7항에 있어서,
    상기 제1 절연층은 폴리이미드(PI)를 포함하는 재질로 이루어지는 것을 특징으로 하는 전자소자 패키지.
  11. 제7항에 있어서,
    상기 제1 절연층의 타면에 적층되는 레이업 층을 더 포함하는 전자소자 패키지.
KR1020070020940A 2007-03-02 2007-03-02 전자소자 패키지 및 그 제조방법 KR100810491B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070020940A KR100810491B1 (ko) 2007-03-02 2007-03-02 전자소자 패키지 및 그 제조방법
JP2008001872A JP4839471B2 (ja) 2007-03-02 2008-01-09 電子素子パッケージ及びその製造方法
US12/010,321 US8779580B2 (en) 2007-03-02 2008-01-23 Electronic component package and manufacturing method thereof
US14/321,214 US20140313676A1 (en) 2007-03-02 2014-07-01 Electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020940A KR100810491B1 (ko) 2007-03-02 2007-03-02 전자소자 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100810491B1 true KR100810491B1 (ko) 2008-03-07

Family

ID=39397760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020940A KR100810491B1 (ko) 2007-03-02 2007-03-02 전자소자 패키지 및 그 제조방법

Country Status (3)

Country Link
US (2) US8779580B2 (ko)
JP (1) JP4839471B2 (ko)
KR (1) KR100810491B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8518749B2 (en) * 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
US8497587B2 (en) * 2009-12-30 2013-07-30 Stmicroelectronics Pte Ltd. Thermally enhanced expanded wafer level package ball grid array structure and method of making the same
CN102738022B (zh) * 2011-04-15 2017-05-17 飞思卡尔半导体公司 组装包括绝缘衬底和热沉的半导体器件的方法
EP2812917A4 (en) * 2012-02-09 2016-01-20 Nokia Siemens Networks Oy METHOD AND DEVICE FOR REDUCING MECHANICAL LOAD IN ASSEMBLY OF HEAT PILLAR ASSEMBLIES
JP2014082233A (ja) * 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
US20200035614A1 (en) * 2018-07-30 2020-01-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980059759A (ko) * 1996-12-31 1998-10-07 문정환 에리어 어레이형 반도체 패키지 및 그 제조 방법
JP2001015650A (ja) 1999-06-29 2001-01-19 Nec Corp ボールグリッドアレイパッケージとその製造方法
KR20030043172A (ko) * 2001-11-27 2003-06-02 오리엔트 세미컨덕터 일렉트로닉스 리미티드 방열판 및 그를 구비한 반도체 칩 패키지
KR20040080955A (ko) * 2003-03-12 2004-09-20 삼성전자주식회사 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150353A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
JPH04124859A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
JPH07263618A (ja) * 1994-03-24 1995-10-13 Nippondenso Co Ltd 混成集積回路装置
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US6016006A (en) * 1996-06-24 2000-01-18 Intel Corporation Thermal grease insertion and retention
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
TW411037U (en) * 1999-06-11 2000-11-01 Ind Tech Res Inst Integrated circuit packaging structure with dual directions of thermal conduction path
JP4554789B2 (ja) * 1999-09-02 2010-09-29 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US6187613B1 (en) * 1999-11-04 2001-02-13 Industrial Technology Research Institute Process for underfill encapsulating flip chip driven by pressure
US6617682B1 (en) * 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
JP2002221801A (ja) * 2001-01-29 2002-08-09 Hitachi Ltd 配線基板の製造方法
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
TWI228806B (en) * 2003-05-16 2005-03-01 Advanced Semiconductor Eng Flip chip package
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
US6979600B2 (en) * 2004-01-06 2005-12-27 Intel Corporation Apparatus and methods for an underfilled integrated circuit package
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US8115301B2 (en) * 2006-11-17 2012-02-14 Stats Chippac, Inc. Methods for manufacturing thermally enhanced flip-chip ball grid arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980059759A (ko) * 1996-12-31 1998-10-07 문정환 에리어 어레이형 반도체 패키지 및 그 제조 방법
JP2001015650A (ja) 1999-06-29 2001-01-19 Nec Corp ボールグリッドアレイパッケージとその製造方法
KR20030043172A (ko) * 2001-11-27 2003-06-02 오리엔트 세미컨덕터 일렉트로닉스 리미티드 방열판 및 그를 구비한 반도체 칩 패키지
KR20040080955A (ko) * 2003-03-12 2004-09-20 삼성전자주식회사 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판

Also Published As

Publication number Publication date
JP4839471B2 (ja) 2011-12-21
US20080212288A1 (en) 2008-09-04
US8779580B2 (en) 2014-07-15
JP2008218980A (ja) 2008-09-18
US20140313676A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
KR100810491B1 (ko) 전자소자 패키지 및 그 제조방법
US6985362B2 (en) Printed circuit board and electronic package using same
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
US8772927B2 (en) Semiconductor package structures having liquid cooler integrated with first level chip package modules
US8166643B2 (en) Method of manufacturing the circuit apparatus, method of manufacturing the circuit board, and method of manufacturing the circuit device
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US20060145328A1 (en) Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
US20100096747A1 (en) Semiconductor device and method of manufacturing the same
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2007535156A (ja) 埋込み構成要素からの熱伝導
US20130210196A1 (en) Semiconductor package with integrated substrate thermal slug
JP2009105345A (ja) 板状部品内蔵配線基板
TWI694566B (zh) 半導體封裝載板及其製法與電子封裝件
US11101191B2 (en) Laminated circuitry cooling for inter-chip bridges
JP2012212786A (ja) 半導体装置の製造方法
US10896882B2 (en) Electronic package having heat dissipating element and method for fabricating the same
JP2012142536A (ja) 半導体装置及びその製造方法
US20230238302A1 (en) Semiconductor package having liquid-cooling lid
TWI391084B (zh) 具有散熱件之電路板結構
CN112071821B (zh) 半导体封装基板及其制法与电子封装件
KR100872125B1 (ko) 반도체 패키지 및 그 제조방법
CN113964093A (zh) 封装结构及其制备方法
JPH08130288A (ja) 半導体装置
KR20080080782A (ko) 전자소자 패키지 및 그 제조방법
TW201408148A (zh) 嵌埋電子元件之基板結構及其製法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee