TWI391084B - 具有散熱件之電路板結構 - Google Patents
具有散熱件之電路板結構 Download PDFInfo
- Publication number
- TWI391084B TWI391084B TW96100013A TW96100013A TWI391084B TW I391084 B TWI391084 B TW I391084B TW 96100013 A TW96100013 A TW 96100013A TW 96100013 A TW96100013 A TW 96100013A TW I391084 B TWI391084 B TW I391084B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- circuit
- heat
- circuit board
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 76
- 235000012431 wafers Nutrition 0.000 claims description 66
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 117
- 238000000034 method Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000036299 sexual function Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本發明係有關於一種電路板結構，尤指一種具有散熱件之電路板結構。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，其中球柵陣列式(Ball grid array,BGA)係為一種先進的半導體封裝技術，其特點在於採用一封裝基板來安置半導體晶片，並於該封裝基板背面形成複數柵狀陣列排列之錫球(Solder ball)，以於相同單位面積中可具有更多輸入/輸出連接端(I/O connection)，以符合高度集積化(Integration)之半導體晶片所需，並藉由該些錫球以電性連接至外部之電子裝置。
惟傳統半導體封裝結構是將半導體晶片黏貼於基板頂面，且該半導體晶片係以打線接合(wire bonding)或覆晶接合(Flip chip)電性連接該基板，再於基板之背面植以錫球以進行電性連接；雖可達到高腳數的目的，但是在更高頻使用時或高速操作時，其將因導線連接路徑過長而產生電氣特性之效能無法提昇，而有所限制，另外，因傳統封裝需要多次的連接介面，相對地增加生產製造成本。
此外，隨著電子產業的蓬勃發展，電子產品亦逐漸邁入多功能、高性能的研發方向。為滿足半導體封裝件高積集度(Integration)以及微型化(Miniaturization)的封裝需求，半導體晶片於運作時所產生之熱量將明顯增加，如不及時將半導體晶片產生之熱量有效逸散，將嚴重縮短半導體晶片之性能及壽命。
為能有效地提昇電性品質以符合下世代產品之應用，業界紛紛研究採用將晶片埋入承載板內，作直接的電性連接以縮短電性傳導路徑，並減少訊號損失、訊號失真及提昇在高速操作之能力。
如第1圖所示，係為美國專利第5,432,677號所示之將半導體元件埋入基板之封裝結構之剖面示意圖。如圖所示，該封裝結構係包括：一壓合層(laminate layer)10，該壓合層10係具有一第一表面10a及與該第一表面對應之第二表面10b，且於該壓合層10中形成有至少一貫穿該第一及第二表面10a,10b之開口100；於該壓合層10之第二表面10b以一黏著層12結合一散熱件(conductive layer)13；於該開口100中容置有一半導體晶片11，且該半導體晶片11係以黏著層12固定於該開口100中，又該半導體晶片11具有一主動面11a及與該主動面11a相對之非主動面11b，且於該主動面11a形成有複數電極墊111；於該壓合層10之第一表面10a及半導體晶片11之主動面11a形成有一線路增層結構14，該線路增層結構14係包括介電層140、疊置於該介電層140上之線路層141，以及形成於該介電層140中之導電結構142，且該些導電結構142係電性連接至該半導體晶片11之電極墊111；該壓合層10之第二表面10b及半導體晶片11之非主動面11b結合有該散熱件13，以藉由該散熱件13將半導體晶片11運作時產生的熱量傳遞至外界。
該晶片嵌埋式封裝結構雖可解決習知技術之種種缺失，惟必需額外製備該散熱件13，致使製程步驟繁雜，而增加製造成本。
另，業界雖有採用於嵌埋於基板中之半導體晶片之非主動面完全露出，以利於該半導體晶片散熱，而僅於基板之一表面形成有線路結構；如第2圖所示之美國專利第6,586,822號，係包括一核芯板(core)20，該核芯板20具有一第一表面20a及相對之第二表面20b，且具有一貫穿該第一表面20a及第二表面20b之開口200；一半導體晶片(microelectronic die)21係容置於該開口200中，而該半導體晶片21具有一主動面21a及相對之非主動面21b；封裝材料(encapsulation material)22係填入於該半導體晶片21與開口200之間隙中，以將該半導體晶片21固定於該開口200中；線路增層結構23係形成於該核芯板20之第一表面20a及該半導體晶片21之主動面21a，該線路增層結構23係包括介電層230、疊置於該介電層230上之線路層231，以及形成於該介電層230中之導電結構232，且該些導電結構232係電性連接至該半導體晶片21之電極墊211。
雖該核芯板20之第二表面20b及半導體晶片21之非主動面21b並無其它構件，可免除結合散熱件以降低成本，並可使該半導體晶片21之非主動面21b外露，以於運作時產生的熱量直接進行散熱；但該核芯板20之第二表面20b並無形成線路結構或接置其它電子元件，使得電性功能無法提昇，而無法滿足多功能電路設計的使用需求。
因此，如何提出一種同時嵌埋有半導體晶片及具有散熱件之電路板結構，以利於半導體晶片之散熱，並可避免上述習知技術之種種缺失，實已成為目前業界亟待克服之難題。
鑒於上述習知技術之缺點，本發明之主要目的在於提供一種具有散熱件之電路板結構，得於半導體晶片非主動面的介電層表面形成線路之同時，並形成有相對應該半導體晶片之非主動面的吸熱墊，俾供該半導體晶片散熱用。
本發明之再一目的在於提供一種具有散熱件之電路板結構，並於電路板之兩側均形成有線路結構而提昇電路板結構之電性功能。
本發明之再一目的在於提供一種具有散熱件之電路板結構，得簡化製程以降低成本。
為達上述及其他目的，本發明提供一種具有散熱件之電路板結構，係包括：承載板，係具有相對之第一表面及第二表面，與至少一貫穿該第一及第二表面之開口；第一介電層，係形成於該承載板之第一表面以封住該開口之一端；半導體晶片，係容置於該承載板之開口中，該半導體晶片係具有相對之主動面及非主動面，且該主動面具有複數電極墊，並以該非主動面接置於該第一介電層表面；第二介電層，係形成於該承載板之第二表面與半導體晶片之主動面，並填入該承載板之開口與半導體晶片之間的間隙中；以及第一線路層，係形成於該第一介電層表面，且該第一線路層具有至少一吸熱墊，該吸熱墊位置係對應該半導體晶片之非主動面。
該電路板結構復包括有一線路增層結構，係形成於該第一介電層、第一線路層及吸熱墊表面，該線路增層結構中具有導熱結構連接該吸熱墊，該線路增層結構之表面復包括有電性連接墊，且該導熱結構可連接至該電性連接墊。
再者，該電路板結構復包括有一第二線路層係形成於該第二介電層表面，該第二線路層可經由形成於該第二介電層中之導電結構以電性連接該半導體晶片之電極墊，且該第二線路層係可經由一形成於該承載板中之電鍍導通孔電性連接該第一線路層；又於該第二介電層及第二線路層表面形成有另一線路增層結構。
該些線路增層結構係包括介電層，疊置於該介電層上之線路層，以及形成於該介電層中之導電結構，該線路增層結構外表面覆蓋有一防焊層，且該防焊層中形成有複數開孔以露出該線路增層結構外表面之電性連接墊，於該防焊層開孔中之電性連接墊表面形成有係為錫球(Solder Ball)、接腳(Pin)或LGA(land grid array)之導電元件。
本發明之具有散熱件之電路板結構，係於對應該半導體晶片之非主動面表面的第二介電層上形成供半導體晶片散熱用之吸熱墊，使該吸熱墊間隔該介電層吸收該半導體晶片所產生的熱量，並經由線路增層結構中之導熱結構傳遞至位於外部的電性連接墊及導電元件，俾以進行散熱；因此，本發明僅於承載板及半導體晶片表面進行線路製程過程中一併形成該吸熱墊及導熱結構，而無須另外製備散熱件，因而可簡化製程以降低成本，並於承載板之第一及第二表面均形成有線路結構而提昇電路板結構之電性功能。
以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。
如第3A至3G圖所示者用以說明本發明之具有散熱件之電路板結構之製法之剖面示意圖。
如第3A圖所示，首先，提供一承載板30，該承載板30係選自電路板、絕緣板或金屬板，該承載板30係具有一第一表面30a及與該第一表面30a相對之第二表面30b，且於該承載板30中形成至少一貫穿之開口300。
如第3B圖所示，於該承載板30之第一表面30a形成有一第一介電層31以封住該承載板開口300之一端。
如第3C圖所示，於該開口300中容置一係為主動式晶片或被動式晶片之半導體晶片32，該半導體晶片32係具有一主動面32a及與該主動面32a相對之非主動面32b，且該主動面32a具有複數電極墊321，並以該非主動面32b接置於該第一介電層31表面。
如第3D圖所示，於該承載板30之第二表面30b及半導體晶片32之主動面32a形成一第二介電層33，並使該第一及第二介電層31,33填充於該開口300與半導體晶片32之間的間隙中，俾以將該半導體晶片32固定於該開口300中；該第一及第二介電層31,33係由FR－4樹脂、FR－5樹脂、環氧樹脂(Epoxy)、聚酯樹脂(Polyesters)、氰脂(Cyanate ester)、聚乙醯胺(Polyimide)、雙順丁烯二酸醯亞胺/三氮阱(BT,Bismaleimide triazine)或混合環氧樹脂玻、璃纖維(Glass fiber)等絕緣性材料製成。
如第3E圖所示，於該第一介電層31表面形成第一線路層34及吸熱墊341，該吸熱墊341位置係對應該半導體晶片32之非主動面32b；又於該第二介電層33表面形成第二線路層35，並使該第二線路層35經由形成於該第二介電層33中之導電結構351電性連接該半導體晶片32之電極墊321；且於該承載板30中形成有至少一電鍍導通孔(PTH)36電性連接該承載板30之第一表面30a及第二表面30b之第一及第二線路層34,35。
本發明主要係於該第一介電層31表面形成第一線路層34的同時一併形成該半導體晶片32散熱用之吸熱墊341，該吸熱墊341係如銅墊，藉由該吸熱墊341間隔該第一介電層31吸收半導體晶片32運作所產生的熱，因而無須預先製備散熱件及組裝該散熱件，以簡化製程步驟，且無須額外增加封裝結構之厚度，並於承載板30之第一及第二表面30a、30b形成有第一及第二線路層34,35之線路結構，以提昇電路板結構之電性功能。
如第3F圖所示，於該第一介電層31及第一線路層34表面進行線路增層製程以形成一線路增層結構37。該線路增層結構37係包括介電層370、疊置於該介電層370上的線路層371以及形成於該介電層中之導電結構372，且透過該導電結構372係可電性連接至該第一線路層34，又於該線路增層結構37外表面形成複數電性連接墊373。
另外於該介電層370中復形成有導熱結構374，而該導熱結構374係連接該第一線路層34之吸熱墊341及該線路增層結構37之電性連接墊373，以藉由該吸熱墊341、導熱結構374、電性連接墊373形成散熱路徑。
另，於該第二介電層33及第二線路層35上進行線路增層製程以形成另一線路增層結構37’，該線路增層結構37’係包括介電層370’、疊置於該介電層370’上的線路層371’以及形成於該介電層中之導電結構372’，且經由該導電結構372’電性連接至該第二線路層35，又於該線路增層結構37’外表面形成有複數電性連接墊373’。
如第3G圖所示，於該線路增層結構37、37’外表面分別覆蓋一防焊層38,38’，且該防焊層38,38’中形成開孔380,380’以露出該等電性連接墊373,373’，並於該電性連接墊373,373’上形成例如錫球(Solder Ball)、接腳(Pin)或LGA(land grid array)之導電元件39，俾供收納於該承載板30中之該半導體晶片32以其表面之電極墊321、線路層35、線路增層結構37,37’以及導電元件39電性導接至外部電子元件。
依上述製法，本發明復提出一種具有散熱件之電路板結構，係包括：承載板30，係具有第一表面30a及相對之第二表面30b，且具有至少一貫穿該第一及第二表面之開口300；第一介電層31，係形成於該承載板30之第一表面30a以封住該開口300之一端；至少一半導體晶片32，係容置於該開口300中，該半導體晶片32係具有一主動面32a及相對之非主動面32b，且於該主動面32a具有複數電極墊321，並以該非主動面32b接置於該第一介電層31表面；第二介電層33，係形成於該承載板30之第二表面30b與半導體晶片32之主動面32a，並填入該承載板30之開口300與半導體晶片32之間的間隙中；以及第一線路層34，係形成於該第一介電層31，且該第一線路層34具有至少一吸熱墊341，該吸熱墊341位置係對應該半導體晶片32之非主動面32b。
該電路板結構復包括有第二介電層33及第二線路層35，係形成於該承載板30之第二表面30b與半導體晶片32之主動面32a，且該第二線路層35經由形成於該第二介電層33中之導電結構351電性連接該半導體晶片32之電極墊321；又該承載板30中具有至少一電鍍導通孔(PTH)36以電性連接該第一及第二線路層34,35。
該電路板結構復可包括有線路增層結構37，係形成於該第一介電層31及第一線路層34表面，以及另一線路增層結構37’，係形成於該第二介電層33及第二線路層35表面；該線路增層結構37,37’係包括介電層370,370’、疊置於該介電層表面的線路層371,371’以及形成於該介電層中之導電結構372,372’，且經由該導電結構372,372’係可供該線路增層結構37,37’分別電性連接該第一線路層34及第二線路層35；又於該線路增層結構37,37’外表面形成有複數電性連接墊373,373’。
該線路增層結構37中復包括有導熱結構374，係用以連接該吸熱墊341及電性連接墊373，藉以形成一由吸熱墊341、導熱結構374及電性連接墊373構成的散熱路徑。
復於該線路增層結構37、37’外表面分別覆蓋有一防焊層38,38’，且該防焊層38,38’中具有複數開孔380,380’以露出該線路增層結構37、37’外表面之電性連接墊373、373’，於該些電性連接墊373、373’表面形成例如錫球(Soldef Ball)、接腳(Pin)或LGA(land grid array)之導電元件39，俾供收納於該承載板30中之該半導體晶片32以其表面之電極墊321、線路層35、線路增層結構37,37’以及導電元件39電性導接至外部電子元件。
綜上所述，本發明之具有散熱件之電路板結構，主要係於該半導體晶片之非主動面之第一介電層上對應形成散熱用之吸熱墊，使該吸熱墊間隔該第一介電層吸收該半導體晶片產生的熱量，並將該熱量經由形成於該線路增層結構中之導熱結構及線路增層結構外表面之電性連接墊及導電元件以作為散熱路徑傳遞，俾以進行散熱。因此，本發明僅需於承載板及半導體晶片表面進行線路製程過程中一併形成該吸熱墊及導熱結構，而無須額外製備散熱件，因而可簡化製程以降低成本；並於承載板之第一及第二表面均形成有線路結構而提昇電路板結構之電性功能。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．壓合層
10a、20a、30a．．．第一表面
10b、20b、30b．．．第二表面
100、200、300．．．開口
11、21、32．．．半導體晶片
111、211、321．．．電極墊
11a、21a、32a．．．主動面
11b、21b、32b．．．非主動面
12．．．黏著層
13．．．散熱件
14、23、37、37’．．．線路增層結構
140、230、370、370’．．．介電層
141、231、371、371’．．．線路層
142、232、351、372、372’、374．．．導電結構
20．．．核芯板
22．．．封裝材料
30．．．承載板
31．．．第一介電層
33．．．第二介電層
34．．．第一線路層
341．．．吸熱墊
35．．．第二線路層
36．．．電鍍導通孔
373、373’．．．電性連接墊
38、38’．．．防焊層
380、380’．．．開孔
39．．．導電元件
第1圖係為美國專利第5,432,677號之剖面示意圖；第2圖係為美國專利第6,586,822號之結構剖視圖；以及第3A至3G圖係為本發明具有散熱件之電路板結構的製法剖面示意圖。
30．．．承載板
30a．．．第一表面
30b．．．第二表面
300．．．開口
31．．．第一介電層
32．．．半導體晶片
321．．．電極墊
32a．．．主動面
32b．．．非主動面
33．．．第二介電層
34．．．第一線路層
341．．．吸熱墊
35．．．第二線路層
351．．．導電結構
36．．．電鍍導通孔
Claims (11)
- 一種具有散熱件之電路板結構，係包括：承載板，係具有相對之第一表面及第二表面，以及至少一貫穿該第一及第二表面之開口；第一介電層，係形成於該承載板之第一表面以封住該開口之一端；半導體晶片，係容置於該承載板之開口中，該半導體晶片係具有相對之主動面及非主動面，且該主動面具有複數電極墊，並以該非主動面接置於該第一介電層表面；第二介電層，係形成於該承載板之第二表面與半導體晶片之主動面，並填入該承載板之開口與半導體晶片之間的間隙中；以及第一線路層，係形成於該第一介電層表面，且該第一線路層具有至少一吸熱墊，該吸熱墊係等於或大於半導體晶片之非主動面，該吸熱墊位置係間隔該第一介電層地對應位於該半導體晶片之非主動面的下方。
- 如申請專利範圍第1項之具有散熱件之電路板結構，復包括有一線路增層結構，係形成於該第一介電層、第一線路層及吸熱墊表面，該線路增層結構中具有導熱結構連接該吸熱墊。
- 如申請專利範圍第2項之具有散熱件之電路板結構，其中，該線路增層結構之表面復包括有電性連接墊， 且該導熱結構連接至該電性連接墊。
- 如申請專利範圍第1項之具有散熱件之電路板結構，復包括有第二線路層，係形成於該第二介電層表面，該第二線路層係可透過形成於該第二介電層中之導電結構以電性連接該半導體晶片之電極墊，且該第二線路層係經由形成於該承載板中之電鍍導通孔電性連接該第一線路層。
- 如申請專利範圍第4項之具有散熱件之電路板結構，復包括有另一線路增層結構，係形成於該第二介電層及第二線路層表面。
- 如申請專利範圍第2或5項之具有散熱件之電路板結構，其中，該些線路增層結構係包括介電層，疊置於該介電層上之線路層，以及形成於該介電層中之導電結構。
- 如申請專利範圍第6項之具有散熱件之電路板結構，其中，該線路增層結構外表面形成有電性連接墊，並形成有一防焊層，該防焊層中形成有複數開孔以露出該線路增層結構外表面之電性連接墊。
- 如申請專利範圍第7項之具有散熱件之電路板結構，復包括有導電元件係形成於該防焊層開孔中之電性連接墊表面。
- 如申請專利範圍第8項之具有散熱件之電路板結構，其中，該導電元件係為錫球(Solder Ball)、接腳(Pin)及LGA(land grid array)之其中一者。
- 如申請專利範圍第1項之具有散熱件之電路板結構，其中，該承載板係為絕緣板、金屬板及具有線路之電路板之其中一者。
- 如申請專利範圍第1項之具有散熱件之電路板結構，其中，該半導體晶片係為主動式晶片及被動式晶片之其中一者。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96100013A TWI391084B (zh) | 2007-01-02 | 2007-01-02 | 具有散熱件之電路板結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96100013A TWI391084B (zh) | 2007-01-02 | 2007-01-02 | 具有散熱件之電路板結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200830975A TW200830975A (en) | 2008-07-16 |
| TWI391084B true TWI391084B (zh) | 2013-03-21 |
Family
ID=44818423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW96100013A TWI391084B (zh) | 2007-01-02 | 2007-01-02 | 具有散熱件之電路板結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI391084B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI420622B (zh) * | 2008-11-07 | 2013-12-21 | Unimicron Technology Corp | 嵌埋半導體元件之封裝結構及其製法 |
| TWI437930B (zh) * | 2011-05-03 | 2014-05-11 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
| US11626448B2 (en) * | 2019-03-29 | 2023-04-11 | Lumileds Llc | Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture |
| US11631594B2 (en) | 2019-11-19 | 2023-04-18 | Lumileds Llc | Fan out structure for light-emitting diode (LED) device and lighting system |
| US11777066B2 (en) | 2019-12-27 | 2023-10-03 | Lumileds Llc | Flipchip interconnected light-emitting diode package assembly |
| US11664347B2 (en) | 2020-01-07 | 2023-05-30 | Lumileds Llc | Ceramic carrier and build up carrier for light-emitting diode (LED) array |
| US11476217B2 (en) | 2020-03-10 | 2022-10-18 | Lumileds Llc | Method of manufacturing an augmented LED array assembly |
-
2007
- 2007-01-02 TW TW96100013A patent/TWI391084B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200830975A (en) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7656015B2 (en) | Packaging substrate having heat-dissipating structure | |
| TWI253701B (en) | Bump-less chip package | |
| US10566320B2 (en) | Method for fabricating electronic package | |
| US7361986B2 (en) | Heat stud for stacked chip package | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US20060145328A1 (en) | Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same | |
| US20060186531A1 (en) | Package structure with chip embedded in substrate | |
| TWI506743B (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
| JP5413971B2 (ja) | 電子部品実装装置及びその製造方法 | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| TW202029426A (zh) | 半導體封裝和印刷電路板 | |
| US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
| US7786571B2 (en) | Heat-conductive package structure | |
| TWI391084B (zh) | 具有散熱件之電路板結構 | |
| KR20150094135A (ko) | 반도체 패키지 및 이의 제조방법 | |
| TW200908268A (en) | Packaging substrate structure with capacitor embedded therein and method for fabricating the same | |
| CN113035786A (zh) | 半导体结构及其制造方法 | |
| JP2004031650A (ja) | リードレスパッケージおよび半導体装置 | |
| US11450597B2 (en) | Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same | |
| JP3944898B2 (ja) | 半導体装置 | |
| TWI733142B (zh) | 電子封裝件 | |
| CN113496966A (zh) | 电子封装件 | |
| TW202111890A (zh) | 電子封裝件 | |
| JP2006324646A (ja) | モジュール基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |