JPH07263618A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH07263618A JPH07263618A JP5341394A JP5341394A JPH07263618A JP H07263618 A JPH07263618 A JP H07263618A JP 5341394 A JP5341394 A JP 5341394A JP 5341394 A JP5341394 A JP 5341394A JP H07263618 A JPH07263618 A JP H07263618A
- Authority
- JP
- Japan
- Prior art keywords
- case
- substrate
- electrically connected
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 縦型構造の電力系半導体素子を含む混成集積
回路装置において、放熱性、電力能力を良好にするとと
もに、ケース内に収納した時の構造を簡素化するように
する。 【構成】 基板１上にパワーＭＯＳ等の縦型の電力系半
導体素子３を含む回路素子を形成し、電力系半導体素子
３の一方の電極を基板１にはんだバンプ６ａを介して基
板上の配線パターン８ｂに電気接続するとともに、他方
の電極を導電性接着剤５ａを介しケース２に電気接続す
る。ここで、ケース２は導電性のもので構成されてお
り、ケース２は導電性接着剤５ｂを介し基板１上に形成
された配線パターン８ａに電気接続される。従って、上
記構成により、ケース２を電力系半導体素子３の放熱板
として機能させるとともに電極の一部としても機能させ
ることができ、装置全体の小型化を図ることができる。
回路装置において、放熱性、電力能力を良好にするとと
もに、ケース内に収納した時の構造を簡素化するように
する。 【構成】 基板１上にパワーＭＯＳ等の縦型の電力系半
導体素子３を含む回路素子を形成し、電力系半導体素子
３の一方の電極を基板１にはんだバンプ６ａを介して基
板上の配線パターン８ｂに電気接続するとともに、他方
の電極を導電性接着剤５ａを介しケース２に電気接続す
る。ここで、ケース２は導電性のもので構成されてお
り、ケース２は導電性接着剤５ｂを介し基板１上に形成
された配線パターン８ａに電気接続される。従って、上
記構成により、ケース２を電力系半導体素子３の放熱板
として機能させるとともに電極の一部としても機能させ
ることができ、装置全体の小型化を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、電力系半導体素子（以
下、パワー素子という）を含む回路部が基板上に形成さ
れた混成集積回路装置に関する。
下、パワー素子という）を含む回路部が基板上に形成さ
れた混成集積回路装置に関する。
【０００２】
【従来の技術】従来、この種の装置においては、図１１
に示すように、基板１上にパワー素子３およびチップ部
品４を設置し、モールド樹脂２２により樹脂ケース２１
内にモールドして収納するようにしている。また、パワ
ー素子３から発する熱を放熱する目的で、パワー素子３
が実装されていない面に、金属性の放熱板２０を基板１
に張り付けて樹脂ケース２１に収めるようにしている。
に示すように、基板１上にパワー素子３およびチップ部
品４を設置し、モールド樹脂２２により樹脂ケース２１
内にモールドして収納するようにしている。また、パワ
ー素子３から発する熱を放熱する目的で、パワー素子３
が実装されていない面に、金属性の放熱板２０を基板１
に張り付けて樹脂ケース２１に収めるようにしている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記構
造のものでは、放熱板２０が樹脂ケース２１内に納めら
れており、さらにモールド樹脂２２で周りを覆われてい
ることから、放熱特性が良好ではなく、混成集積回路装
置に実装できるパワー素子としては消費電力の点で制約
されるという問題がある。また、放熱板２０もケース２
１内に納めることから、ケース２１の寸法が大きくな
り、さらに部品点数が多くなってしまうという問題があ
る。
造のものでは、放熱板２０が樹脂ケース２１内に納めら
れており、さらにモールド樹脂２２で周りを覆われてい
ることから、放熱特性が良好ではなく、混成集積回路装
置に実装できるパワー素子としては消費電力の点で制約
されるという問題がある。また、放熱板２０もケース２
１内に納めることから、ケース２１の寸法が大きくな
り、さらに部品点数が多くなってしまうという問題があ
る。
【０００４】これに対し、ケースを金属性のものにし、
そのケースを放熱板として使用するものも提案されてい
るが、このものは上記図１１で示したものに対し、単に
ケースを放熱板として使用しているにすぎないものであ
る。さらに、パワー素子として、両面に電極を有する縦
型構造のもの（パワーＭＯＳ、ＩＧＢＴ等）があるが、
これらのものに対し、どのようにして構造簡単にケース
内に収容するかについては、これまでの技術においては
何ら提案されてはいない。
そのケースを放熱板として使用するものも提案されてい
るが、このものは上記図１１で示したものに対し、単に
ケースを放熱板として使用しているにすぎないものであ
る。さらに、パワー素子として、両面に電極を有する縦
型構造のもの（パワーＭＯＳ、ＩＧＢＴ等）があるが、
これらのものに対し、どのようにして構造簡単にケース
内に収容するかについては、これまでの技術においては
何ら提案されてはいない。
【０００５】本発明は上記問題に鑑みてなされたもの
で、縦型構造のパワー素子を含む混成集積回路装置にお
いて、放熱性、電力能力を良好にするとともに、ケース
内に収納した時の構造を簡素化するようにすることを目
的とする。
で、縦型構造のパワー素子を含む混成集積回路装置にお
いて、放熱性、電力能力を良好にするとともに、ケース
内に収納した時の構造を簡素化するようにすることを目
的とする。
【０００６】
【課題を達成するための手段】本発明は上記課題を達成
するため、請求項１に記載の発明においては、基板と、
該基板上に設置された電力系半導体素子を含む回路素子
が形成された回路部と、前記基板を保持する導電性のケ
ースとを備えた混成集積回路装置において、前記電力系
半導体素子は、両面に電極が形成された縦構造の電力系
半導体素子であって、その一方の電極が前記基板に電気
接続されるとともに、他方の電極が前記ケースに電気接
続されており、前記ケースにて前記電力系半導体素子の
放熱を行うとともに、前記ケースを介して前記他方の電
極を前記ケース外に電気接続するようにしたことを特徴
としている。
するため、請求項１に記載の発明においては、基板と、
該基板上に設置された電力系半導体素子を含む回路素子
が形成された回路部と、前記基板を保持する導電性のケ
ースとを備えた混成集積回路装置において、前記電力系
半導体素子は、両面に電極が形成された縦構造の電力系
半導体素子であって、その一方の電極が前記基板に電気
接続されるとともに、他方の電極が前記ケースに電気接
続されており、前記ケースにて前記電力系半導体素子の
放熱を行うとともに、前記ケースを介して前記他方の電
極を前記ケース外に電気接続するようにしたことを特徴
としている。
【０００７】また、請求項２に記載の発明においては、
請求項１に記載の発明に対し、前記ケースの外周面を絶
縁性物質にて覆うようにしたことを特徴としている。さ
らに、請求項３に記載の発明においては、請求項１又は
２に記載の発明に対し、前記基板上に、前記ケースに電
気接続され前記ケース外に電気接続される第１の配線パ
ターンと、前記電力系半導体素子に電気接続され前記ケ
ース外に電気接続される第２の配線パターンとを形成し
たことを特徴としている。
請求項１に記載の発明に対し、前記ケースの外周面を絶
縁性物質にて覆うようにしたことを特徴としている。さ
らに、請求項３に記載の発明においては、請求項１又は
２に記載の発明に対し、前記基板上に、前記ケースに電
気接続され前記ケース外に電気接続される第１の配線パ
ターンと、前記電力系半導体素子に電気接続され前記ケ
ース外に電気接続される第２の配線パターンとを形成し
たことを特徴としている。
【０００８】さらに、請求項４に記載の発明において
は、請求項３に記載の発明に対し、前記電力系半導体素
子と前記ケースの間及び前記ケースと前記基板上の前記
第１の配線パターンの間が、導電性接合部材により接合
されるようにしたことを特徴としている。
は、請求項３に記載の発明に対し、前記電力系半導体素
子と前記ケースの間及び前記ケースと前記基板上の前記
第１の配線パターンの間が、導電性接合部材により接合
されるようにしたことを特徴としている。
【０００９】
【発明の作用効果】請求項１に記載の発明においては、
縦型構造の電力系半導体素子を用いた混成集積回路装置
において、ケースを放熱板および電力系半導体素子の電
極として使用するようにしているから、放熱特性を良好
にして大電力の電力系半導体素子を用いることができる
とともに、ケースの有効利用により装置の小型化を図る
ことができるという優れた効果を奏する。
縦型構造の電力系半導体素子を用いた混成集積回路装置
において、ケースを放熱板および電力系半導体素子の電
極として使用するようにしているから、放熱特性を良好
にして大電力の電力系半導体素子を用いることができる
とともに、ケースの有効利用により装置の小型化を図る
ことができるという優れた効果を奏する。
【００１０】請求項２に記載の発明においては、ケース
の外周面を絶縁性物質にて覆うようにしているから、ケ
ースを電力系半導体素子の電極の一部として使用しても
外部と短絡してしまうような不具合を防止することがで
きるという優れた効果を奏する。請求項３に記載の発明
においては、ケースに電気接続されケース外に電気接続
される第１の配線パターンと、電力系半導体素子に電気
接続されケース外に電気接続される第２の配線パターン
とを基板上に形成するようにしているから、基板上にお
ける配線にて混成集積回路の形成を行うことができると
いう優れた効果を奏する。
の外周面を絶縁性物質にて覆うようにしているから、ケ
ースを電力系半導体素子の電極の一部として使用しても
外部と短絡してしまうような不具合を防止することがで
きるという優れた効果を奏する。請求項３に記載の発明
においては、ケースに電気接続されケース外に電気接続
される第１の配線パターンと、電力系半導体素子に電気
接続されケース外に電気接続される第２の配線パターン
とを基板上に形成するようにしているから、基板上にお
ける配線にて混成集積回路の形成を行うことができると
いう優れた効果を奏する。
【００１１】請求項４に記載の発明においては、電力系
半導体素子とケースの間及びケースと基板上の第１の配
線パターンの間が、導電性接合部材により接合されてい
るから、基板をケースに接合保持しつつ、電力系半導体
素子とケース及び基板上の第１の配線パターンのそれぞ
れの電気的な接続を図ることができるという優れた効果
がある。
半導体素子とケースの間及びケースと基板上の第１の配
線パターンの間が、導電性接合部材により接合されてい
るから、基板をケースに接合保持しつつ、電力系半導体
素子とケース及び基板上の第１の配線パターンのそれぞ
れの電気的な接続を図ることができるという優れた効果
がある。
【００１２】
【実施例】以下、本発明を図に示す実施例について説明
する。図２は、シングルラインパッケージ形の混成集積
回路装置に本発明を適用した場合の外観構成を示すもの
で、（ａ）は正面図、（ｂ）は上面図、（ｃ）は側面
図、（ｄ）は底面図である。
する。図２は、シングルラインパッケージ形の混成集積
回路装置に本発明を適用した場合の外観構成を示すもの
で、（ａ）は正面図、（ｂ）は上面図、（ｃ）は側面
図、（ｄ）は底面図である。
【００１３】図１は図２（ａ）のＡＡ断面図である。こ
の図において、１はセラミック基板、２は基板１を保持
する金属性のケース、３は両面に電極を有する縦型構造
のパワー素子である。パワー素子３としてはパワーＭＯ
Ｓ、ＩＧＢＴ等のものを用いることができ、その一方の
面（図では下方の面）の電極がはんだバンプ６ａにより
基板１上に形成された配線パターンに電気接続され、他
方の面（図では上方の面）の電極が導電性の樹脂または
接着剤（導電性接合部材を意味するものであって、以
下、単に接着剤という）５ａにてケース２に電気接続さ
れている。ケース２は接着剤５ｂにより、基板１上に形
成された配線パターン８ａを介し基板１に接着固定され
ている。
の図において、１はセラミック基板、２は基板１を保持
する金属性のケース、３は両面に電極を有する縦型構造
のパワー素子である。パワー素子３としてはパワーＭＯ
Ｓ、ＩＧＢＴ等のものを用いることができ、その一方の
面（図では下方の面）の電極がはんだバンプ６ａにより
基板１上に形成された配線パターンに電気接続され、他
方の面（図では上方の面）の電極が導電性の樹脂または
接着剤（導電性接合部材を意味するものであって、以
下、単に接着剤という）５ａにてケース２に電気接続さ
れている。ケース２は接着剤５ｂにより、基板１上に形
成された配線パターン８ａを介し基板１に接着固定され
ている。
【００１４】４はチップ部品で、パワー素子３と同時に
基板１上にはんだで実装され、基板１上に形成されたパ
ワー素子、チップ部品４等の回路素子からなる回路部に
て混成集積回路が形成される。図３は図２（ｄ）のＢＢ
断面図である。ケース２より接着剤５ｂを介し基板上の
配線パターン８ａ（第１の配線パターン）に電気接続さ
れる。このことは、パワー素子３の他面側の電極が接着
剤５ａ、ケース２、接着剤５ｂを介し配線パターン８ａ
に電気接続されることを意味する。この配線パターン８
ａはクリップ９ａにより外部と電気接続される。また、
パワー素子３等は配線パターン８ｂ（パワー素子３、チ
ップ部品等と接続された全ての配線を意味する）と接続
され、これらの配線パターン８ｂはクリップ９ｂにより
外部と電気接続される。
基板１上にはんだで実装され、基板１上に形成されたパ
ワー素子、チップ部品４等の回路素子からなる回路部に
て混成集積回路が形成される。図３は図２（ｄ）のＢＢ
断面図である。ケース２より接着剤５ｂを介し基板上の
配線パターン８ａ（第１の配線パターン）に電気接続さ
れる。このことは、パワー素子３の他面側の電極が接着
剤５ａ、ケース２、接着剤５ｂを介し配線パターン８ａ
に電気接続されることを意味する。この配線パターン８
ａはクリップ９ａにより外部と電気接続される。また、
パワー素子３等は配線パターン８ｂ（パワー素子３、チ
ップ部品等と接続された全ての配線を意味する）と接続
され、これらの配線パターン８ｂはクリップ９ｂにより
外部と電気接続される。
【００１５】上記した構成において、ケース２がパワー
素子３の放熱板として機能し、直接大気へ放熱されるこ
とになり、放熱特性が向上される。また、ケース２はパ
ワー素子３の電極の一部として使用することができるた
め、従来のような樹脂ケースが不要になり、装置全体の
小型化（薄型化）を図ることができる。なお、ケース２
が電極の一部をなしていることから、ケース２が外部と
短絡するのを防ぐ必要がある。このため、本実施例で
は、ケース２の外周部（ケース２が外部に出る面全部）
を絶縁性物質、例えば絶縁性のフィルム１０にてコーテ
ィングするようにしている。
素子３の放熱板として機能し、直接大気へ放熱されるこ
とになり、放熱特性が向上される。また、ケース２はパ
ワー素子３の電極の一部として使用することができるた
め、従来のような樹脂ケースが不要になり、装置全体の
小型化（薄型化）を図ることができる。なお、ケース２
が電極の一部をなしていることから、ケース２が外部と
短絡するのを防ぐ必要がある。このため、本実施例で
は、ケース２の外周部（ケース２が外部に出る面全部）
を絶縁性物質、例えば絶縁性のフィルム１０にてコーテ
ィングするようにしている。
【００１６】また、放熱板をなすケース２と基板１との
接続及びパワー素子３との接続を、導電性の接着剤にて
行っていることから、組付け時の高さ方向のバラツキに
対し、それを接着剤にて調整することができ、組付け性
が向上される。なお、パワー素子３が基板１およびケー
ス２と安定して導通を得るためには、以下のような条件
に設定するのが好ましい。すなわち、図４に示すよう
に、パワー素子３、接着剤５ａ、はんだバンプ６ａの大
きさをＸ，Ｙ1 ，Ｚとし、ケース２の側面高さをＨ，接
着剤５ｂの大きさをＹ2 とした時、Ｙ1 ・αy ＋Ｘ・α
x＋Ｚ・αz ＜Ｈ・αh ＋Ｙ2 ・α yの関係を満たすよ
うにする。ここで、αx ，αy ，αz ，αh はそれぞれ
パワー素子３、接着剤５ａ，５ｂ、はんだ６ａ、ケース
２の熱膨張係数である。なお、基板１上の配線パターン
８ａ、８ｂは非常に薄いもので応力に関係しないため、
上記関係からは除かれている。さらに、接着剤として導
電性樹脂を用いた場合には、高温硬化型で、硬化温度が
使用温度より十分高いものを使用する。
接続及びパワー素子３との接続を、導電性の接着剤にて
行っていることから、組付け時の高さ方向のバラツキに
対し、それを接着剤にて調整することができ、組付け性
が向上される。なお、パワー素子３が基板１およびケー
ス２と安定して導通を得るためには、以下のような条件
に設定するのが好ましい。すなわち、図４に示すよう
に、パワー素子３、接着剤５ａ、はんだバンプ６ａの大
きさをＸ，Ｙ1 ，Ｚとし、ケース２の側面高さをＨ，接
着剤５ｂの大きさをＹ2 とした時、Ｙ1 ・αy ＋Ｘ・α
x＋Ｚ・αz ＜Ｈ・αh ＋Ｙ2 ・α yの関係を満たすよ
うにする。ここで、αx ，αy ，αz ，αh はそれぞれ
パワー素子３、接着剤５ａ，５ｂ、はんだ６ａ、ケース
２の熱膨張係数である。なお、基板１上の配線パターン
８ａ、８ｂは非常に薄いもので応力に関係しないため、
上記関係からは除かれている。さらに、接着剤として導
電性樹脂を用いた場合には、高温硬化型で、硬化温度が
使用温度より十分高いものを使用する。
【００１７】このような条件を満たすことにより、使用
温度範囲内において、パワー素子３は常に基板１とケー
ス３により押しつけられている状態となり、パワー素子
３と基板１、ケース２が安定して導通することになる。
なお、パワー素子３とケース２との接続としては、上記
した導電性樹脂等以外に、図５に示すように、導電性ボ
ール１１を含んだ接着剤もしくはシート（樹脂）状のも
の１２を用い、導電性ボール１１が接続し合うことによ
り、パワー素子３とケース２とが電気的に接続されるよ
うにしてもよい。この場合、接着剤１２は、導電性ボー
ル１１を接続する働きと、パワー素子３とケース２とを
接続する働きを有している。
温度範囲内において、パワー素子３は常に基板１とケー
ス３により押しつけられている状態となり、パワー素子
３と基板１、ケース２が安定して導通することになる。
なお、パワー素子３とケース２との接続としては、上記
した導電性樹脂等以外に、図５に示すように、導電性ボ
ール１１を含んだ接着剤もしくはシート（樹脂）状のも
の１２を用い、導電性ボール１１が接続し合うことによ
り、パワー素子３とケース２とが電気的に接続されるよ
うにしてもよい。この場合、接着剤１２は、導電性ボー
ル１１を接続する働きと、パワー素子３とケース２とを
接続する働きを有している。
【００１８】図６、図７に、パワー素子３よりチップ部
品４の方が高い場合の構造を示す。図６においては、チ
ップ部品４が実装される部分のケース２の厚さを変える
ことにより、両素子の実装を可能とした。図７において
は、図６に示すものとは逆にパワー素子３が接続される
部分のケース２の厚さを厚くすることにより、チップ部
品４の高さとの調整を図っている。なお、ケース２を図
６、図７のように変形させる場合は、パワー素子３の発
熱量、ケース２の強度、外形寸法、及び加工性などを考
慮して決める必要がある。
品４の方が高い場合の構造を示す。図６においては、チ
ップ部品４が実装される部分のケース２の厚さを変える
ことにより、両素子の実装を可能とした。図７において
は、図６に示すものとは逆にパワー素子３が接続される
部分のケース２の厚さを厚くすることにより、チップ部
品４の高さとの調整を図っている。なお、ケース２を図
６、図７のように変形させる場合は、パワー素子３の発
熱量、ケース２の強度、外形寸法、及び加工性などを考
慮して決める必要がある。
【００１９】また、ケース２は、その放熱特性を更に向
上させるため、図８に示すようにケース２の表面に凹凸
を設け表面面積を拡張するようにしてもよい。さらに、
基板１、ケース２、パワー素子３の熱応力がそれぞれ異
なることから、図９に示すようにパワー素子３の周囲を
エポキシ樹脂等の硬い物質で固め一体化するようにして
もよい。これにより、熱応力の違いによる影響（接続部
の剥がれ、パワー素子の特性変動、構造物の破壊など）
を防ぐことができる。
上させるため、図８に示すようにケース２の表面に凹凸
を設け表面面積を拡張するようにしてもよい。さらに、
基板１、ケース２、パワー素子３の熱応力がそれぞれ異
なることから、図９に示すようにパワー素子３の周囲を
エポキシ樹脂等の硬い物質で固め一体化するようにして
もよい。これにより、熱応力の違いによる影響（接続部
の剥がれ、パワー素子の特性変動、構造物の破壊など）
を防ぐことができる。
【００２０】さらに、図１０に示すように、基板１とケ
ース２の間にシリコーンゲルなどの柔らかい物質１４を
充填することにより、パワー素子３やチップ部品４及び
はんだ面を、外部からの汚染に対して防ぐことができ
る。
ース２の間にシリコーンゲルなどの柔らかい物質１４を
充填することにより、パワー素子３やチップ部品４及び
はんだ面を、外部からの汚染に対して防ぐことができ
る。
【図１】本発明に係る混成集積回路装置の断面構成図で
ある。
ある。
【図２】本発明に係る混成首席回路装置の外観構成図で
ある。
ある。
【図３】図２に示す底面図のＢＢ断面図である。
【図４】各部構成要素の寸法、熱膨張係数の関係を説明
するための説明図である。
するための説明図である。
【図５】接着剤の他の実施例を示す構成図である。
【図６】本発明の他の実施例を示す構成図である。
【図７】本発明の他の実施例を示す構成図である。
【図８】本発明の他の実施例を示す構成図である。
【図９】本発明の他の実施例を示す構成図である。
【図１０】本発明の他の実施例を示す構成図である。
【図１１】従来の混成集積回路装置の断面構成図であ
る。
る。
１ 基板 ２ ケース ３ パワー素子 ４ チップ部品 ５ａ、５ｂ 接着剤 ６ａ はんだバンプ ８ａ、８ｂ 配線パターン ９ クリップ １０ 絶縁性フィルム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 光弘 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (4)
- 【請求項１】 基板と、該基板上に設置された電力系半
導体素子を含む回路素子が形成された回路部と、前記基
板を保持する導電性のケースとを備えた混成集積回路装
置において、 前記電力系半導体素子は、両面に電極が形成された縦構
造の電力系半導体素子であって、その一方の電極が前記
基板に電気接続されるとともに、他方の電極が前記ケー
スに電気接続されており、 前記ケースにて前記電力系半導体素子の放熱を行うとと
もに、前記ケースを介して前記他方の電極を前記ケース
外に電気接続するようにしたことを特徴とする混成集積
回路装置。 - 【請求項２】 前記ケースの外周面が絶縁性物質にて覆
われていることを特徴とする請求項１に記載の混成集積
回路装置。 - 【請求項３】 前記基板上に、前記ケースに電気接続さ
れ前記ケース外に電気接続される第１の配線パターン
と、前記電力系半導体素子に電気接続され前記ケース外
に電気接続される第２の配線パターンとを形成したこと
を特徴とする請求項１又は２に記載の混成集積回路装
置。 - 【請求項４】 前記電力系半導体素子と前記ケースの間
及び前記ケースと前記基板上の前記第１の配線パターン
の間が、導電性接合部材により接合されていることを特
徴とする請求項３に記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341394A JPH07263618A (ja) | 1994-03-24 | 1994-03-24 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341394A JPH07263618A (ja) | 1994-03-24 | 1994-03-24 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263618A true JPH07263618A (ja) | 1995-10-13 |
Family
ID=12942153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5341394A Pending JPH07263618A (ja) | 1994-03-24 | 1994-03-24 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263618A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812015A1 (en) * | 1996-06-04 | 1997-12-10 | MAGNETI MARELLI S.p.A. | A heat dissipator for integrated circuits |
| WO2001008221A1 (fr) * | 1999-07-26 | 2001-02-01 | Tdk Corporation | Module haute frequence |
| US6313521B1 (en) | 1998-11-04 | 2001-11-06 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| EP1417709A1 (en) * | 2001-06-18 | 2004-05-12 | International Rectifier Corporation | High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing |
| JP2008218980A (ja) * | 2007-03-02 | 2008-09-18 | Samsung Electro-Mechanics Co Ltd | 電子素子パッケージ及びその製造方法 |
| JP2013105878A (ja) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | 電子部品及びその製造方法 |
-
1994
- 1994-03-24 JP JP5341394A patent/JPH07263618A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812015A1 (en) * | 1996-06-04 | 1997-12-10 | MAGNETI MARELLI S.p.A. | A heat dissipator for integrated circuits |
| US6313521B1 (en) | 1998-11-04 | 2001-11-06 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| WO2001008221A1 (fr) * | 1999-07-26 | 2001-02-01 | Tdk Corporation | Module haute frequence |
| EP1417709A1 (en) * | 2001-06-18 | 2004-05-12 | International Rectifier Corporation | High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing |
| EP1417709A4 (en) * | 2001-06-18 | 2008-07-16 | Int Rectifier Corp | HOUSING FOR HIGH VOLTAGE SEMICONDUCTOR ELEMENTS WITH ENLARGED DISTANCE BETWEEN HOUSING WALL AND CHIP FOR IMPROVED RIVER FLUSHING |
| US7476964B2 (en) | 2001-06-18 | 2009-01-13 | International Rectifier Corporation | High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing |
| JP2008218980A (ja) * | 2007-03-02 | 2008-09-18 | Samsung Electro-Mechanics Co Ltd | 電子素子パッケージ及びその製造方法 |
| JP2013105878A (ja) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | 電子部品及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3073644B2 (ja) | 半導体装置 | |
| JPH113957A (ja) | 薄型パワーテープボールグリッドアレイパッケージ | |
| JPS6376444A (ja) | チツプキヤリア | |
| JP2725448B2 (ja) | 半導体装置 | |
| JPH07263618A (ja) | 混成集積回路装置 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JP3462591B2 (ja) | 混成集積回路装置 | |
| JPH03200355A (ja) | 樹脂封止型半導体装置 | |
| JPH0831986A (ja) | 放熱板付半導体装置 | |
| JPH04320052A (ja) | 半導体装置 | |
| JPH035662B2 (ja) | ||
| JPH11126858A (ja) | 薄型半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPS6125222B2 (ja) | ||
| JPH05109940A (ja) | 混成集積回路 | |
| JPH0786497A (ja) | インテリジェントパワーモジュール | |
| JPH09162233A (ja) | 半導体装置 | |
| JP3110862B2 (ja) | 半導体装置 | |
| JPH0831547B2 (ja) | 混成集積回路装置 | |
| JP2845846B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001237366A (ja) | 半導体装置 | |
| JPH11340386A (ja) | 半導体装置 |