JP2008218980A - 電子素子パッケージ及びその製造方法 - Google Patents

電子素子パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2008218980A
JP2008218980A JP2008001872A JP2008001872A JP2008218980A JP 2008218980 A JP2008218980 A JP 2008218980A JP 2008001872 A JP2008001872 A JP 2008001872A JP 2008001872 A JP2008001872 A JP 2008001872A JP 2008218980 A JP2008218980 A JP 2008218980A
Authority
JP
Japan
Prior art keywords
electronic device
insulating layer
cavity
device package
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008001872A
Other languages
English (en)
Other versions
JP4839471B2 (ja
Inventor
Joon-Seok Kang
カン ジョーン−ソク
Sung Yi
イー サン
Jae-Cheon Doh
ドー ジェ−チェオン
Do-Jae Yoo
ヨー ド−ジェ
Sun-Kyong Kim
キム サン−キョン
Jong-Hwan Baek
ベク ジョン−ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008218980A publication Critical patent/JP2008218980A/ja
Application granted granted Critical
Publication of JP4839471B2 publication Critical patent/JP4839471B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パターンビルドアップの前に、キャビティが形成された放熱層で電子素子をカバーし、キャビティの一側を介して陰圧を提供しながら、キャビティの他側を介して接着剤を注入することにより、接着剤間の空隙の発生を防止し、ハンドリングの安定化及び小型化を具現することができる、電子素子パッケージ及びその製造方法を提供する。
【解決手段】本発明に係る電子素子パッケージの製造方法は、第１絶縁層の一面に電子素子を実装するステップと、電子素子をカバーするように、電子素子に対応してキャビティが形成された放熱板を第１絶縁層の一面にボンディングするステップと、キャビティに接着剤を充填するステップと、第１絶縁層の他面に回路パターンを形成するステップと、を含むことを特徴とする。
【選択図】図３

Description

本発明は、電子素子パッケージ及びその製造方法に関する。
最近、電子部品産業では、チップのＩ／Ｏ数が持続的に増加し、パッケージはより多機能化、複合化される傾向にある。ここで、フリップチップＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージにおけるソルダバンプを用いずに、チップ上のパッドをチップスケールそのままパッケージングするチップスケールパッケージが提示された。
図１Ａ〜 図１Ｋ は、従来技術に係る電子素子パッケージの製造方法を示す工程図であり、図２は、従来技術に係る電子素子パッケージを示す断面図である。 図１Ａ〜 図１Ｋ及び図２に示されているような従来技術に係る電子素子パッケージの製造方法は、チップ１をモルディンする過程で空隙（ｖｏｉｄ）が発生するおそれがあり、ダム部材３及び接着剤４を用いてフレキシブル基板２にチップ１をモルディングした後に、放熱板８の貼り合せ及びレイアップ工程などのような後工程を行うことにより、ハンドリングが不安定になるという問題があった。
また、図２に示すように、接着層７を用いて放熱板８をダム部材３と結合することにより、耐久性が弱くなる問題を引き起こすおそれがあり、電子素子１の一面だけが放熱板８に対向するように配置されている構成から放熱効率が低下するおそれもあるという問題もあった。
前記のような従来技術の問題点に鑑み、本発明は、気圧差を用いて、電子素子のモルディングの際に、空隙の発生を減らせる方法を提供することにその目的がある。
本発明の一実施形態によれば、第１絶縁層の一面に電子素子を実装するステップと、電子素子をカバーするように、電子素子に対応してキャビティが形成された放熱板を第１絶縁層の一面にボンディングするステップと、キャビティに接着剤を充填するステップと、第１絶縁層の他面に回路パターンを形成するステップと、を含む電子素子パッケージの製造方法が提供される。
放熱板には、キャビティに接着剤を注入するための注入口と、キャビティに陰圧を提供するための吸入口が形成され、接着剤を充填するステップは、吸入口を介してキャビティに陰圧を提供するステップと、注入口を介してキャビティに接着剤を注入するステップを含むことができる。ここで、注入口と吸入口とは、互いに対向する面に形成されてもよい。
接着剤は、熱媒介物質（ＴＩＭ）を含む材質からなることがよく、第１絶縁層は、ポリイミド（ＰＩ）を含む材質からなることがよい。一方、多層のパッケージを製造するために、第１絶縁層の他面にレイアップ層を積層することができる。
本発明の他の実施形態によれば、第１絶縁層と、第１絶縁層の一面に実装される電子素子と、電子素子に対応してキャビティが形成され、電子素子をカバーするように第１絶縁層の一面にボンディングされる放熱板と、キャビティに充填される接着剤と、第１絶縁層の他面に形成される回路パターンと、を含み、放熱板には、放熱板を貫通する注入口と吸入口が各々形成されることを特徴とする電子素子パッケージが提供される。
注入口と吸入口とは、互いに対向する面に形成され、接着剤は、熱媒介物質を含む材質からなることがよく、第１絶縁層は、ポリイミドを含む材質からなることがよい。一方、第１絶縁層の他面にはレイアップ層が積層されてもよい。
前述した以外の他の実施形態、特徴、利点が以下の図面、本発明の特許請求の範囲、及び発明の詳細な説明から明確になるだろう。
本発明の好ましい実施例によれば、パターンビルドアップの前にキャビティが形成された放熱層で電子素子をカバーし、キャビティの一側を介して陰圧を提供し、キャビティの他側を介して接着剤を注入することにより、接着剤間の空隙の発生を防止でき、ハンドリングを安定化させることができ、小型化を具現することができる。
以下、本発明に係る印刷回路基板の好ましい実施例を添付図面を参照して詳細に説明することにし、添付図面を参照して説明するに当たって、同一構成要素および対応構成要素には、同一の図面符号を付し、これに対する重複説明は省略する。
図３は、本発明の一実施形態に係る電子素子パッケージの製造方法を示すフローチャートであり、図４Ａ〜 図４Ｊ は、図３の電子素子パッケージの製造方法を示す工程図であり、図５Ａと図５Ｂ は、図４Ｊの放熱板を示す斜視図である。 図４Ａ〜 図４Ｊ及び 図５Ａと図５Ｂを参照すると、電子素子１０、第１絶縁層２０、ビアホール２２，５２、回路パターン２４，５４、メッキ層２６，５６、接着剤３０、放熱板４０、キャビティ４２、注入口４４、吸入口４６、第２絶縁層５０、ソルダレジスト６２、ランド６４、ソルダバンプ６６が示されている。
まず、ステップＳ１１０で、第１絶縁層２０の一面に電子素子１０を実装する。効率的な接着のためには、第１絶縁層２０の一面に接着材料（図示せず）を塗布してもよい。一方、第１絶縁層２０は収縮力に優れ、薄型化に有利なポリイミドを主な材質にして形成することができる。
次に、ステップＳ１２０で、キャビティ４２が形成された放熱板４０を第１絶縁層２０の一面にボンディングする。放熱板４０は、電子素子１０から発生される熱を吸収、伝達する機能をするものであり、熱伝導性に優れた銅（Ｃｕ）、アルミニウム（Ａｌ）などからなることがよい。上述した機能を考慮すると、放熱板４０が銅、アルミニウムを除いた他の金属材質からなってもよいことは勿論である。
図４Ｂと図５Ａと 図５Ｂに示すように、放熱板４０にはキャビティ４２が形成される。このような放熱板４０を第１絶縁層２０にボンディングすることにより、電子素子１０の側面と上面とは放熱板４０によりカバーできる。このような構造により、電子素子１０から発生する熱をより効率的に吸収、伝達することができるようになる。一方、図５Ａは放熱板を示す平面斜視図であり、図５Ｂは底面斜視図である。
次に、ステップＳ１３０で、キャビティ４２に接着剤３０を充填する。キャビティ４２に充填される接着剤３０の量は、キャビティ４２と電子素子１０との嵩などを考慮して、これに対応するように定めることがよい。すなわち、電子素子１０と放熱板４０の内壁との間に形成される空間の嵩だけ接着剤３０を充填することがよい。
ところで、キャビティ４２に接着剤３０を充填する場合、キャビティ４２に接着剤３０を行きわたるように供給しないと、空隙が生じるおそれがある。
これを考慮して、放熱板４０に注入口４４と吸入口４６とを形成した後、吸入口４６を介してキャビティ４２に陰圧を提供しながら、注入口４４を介してキャビティ４２に接着剤３０を注入する方法を用いることがよい。キャビティ４２に陰圧を提供する手段としては圧縮ポンプなどを用いればよい。図４Ｃに示した参照番号「３２」は接着剤を注入する注入手段を示し、参照番号「３４」はキャビティに陰圧を提供する吸入手段を示す。
注入口４４及び吸入口４６、また圧縮ポンプなどによりキャビティ４２の内部には気圧差が発生し、このような気圧差により接着剤３０がキャビティ４２の内部に行きわたらせて空隙の発生を抑制することができる。
より円滑な流れのために、注入口４４と吸入口４６は互いに対向する面に形成されることもよい。すなわち、図４Ａ〜 図４Ｊ及び図５Ａ示すように、放熱板４０の互いに対向する側面に形成されてもよい。このような配置の以外にも、放熱板４０の底面に注入口４４と吸入口４６が全て形成されてもよいことは勿論である。
一方、接着剤３０は、電子素子１０を強固に支持する機能だけでなく、電子素子１０から発生された熱を放熱板４０に効率的に伝達する機能もすることができる。これのために、接着剤３０として熱媒介物質（ｔｈｅｒｍａｌ ｉｎｔｅｒｆａｃｅ ｍａｔｅｒｉａｌ、ＴＩＭ）を用いることもよい。
次に、ステップＳ１４０で、第１絶縁層２０の他面に回路パターンを形成する。回路パターン２４を形成すると共に、回路パターン２４と電子素子１０が電気的に接続できるようにビアを形成することも可能である。すなわち、図４Ｄに示すように、第１絶縁層２０を貫通するビアホール２２を形成し、メッキ層２６を形成することによりビアを形成することができる。勿論、図４Ａ〜図４Ｊに提示した方法は、ビアを形成する方法中の一例に過ぎなく、その他の多様な方法で回路パターンと電子素子１０とを電気的に接続させることができる。
次に、ステップＳ１５０で、第１絶縁層２０の他面にレイアップ層を形成する。レイアップ層を形成することにより多層構造を有する電子素子パッケージが形成できる。レイアップ層の形成は、第２絶縁層５０の積層（図４Ｅ参照）、ビアホール５２の穿孔（図４Ｆ参照）、メッキ層５６及び回路パターン５４の形成（図４Ｇ参照）などの過程を通して具現できる。以後、最外郭層にはソルダレジスト６２を塗布し（図４Ｈ参照）、ランド６４を形成した後（図４Ｉ参照）、ソルダバンプ６６を形成することができる（図４Ｊ参照）。
以上、本発明の一実施形態に係る電子素子パッケージの製造方法について説明したが、以下では本発明の他の実施形態に係る電子素子パッケージについて説明する。
図６は、本発明の他の実施形態に係る電子素子パッケージを示す断面図である。図６を参照すると、電子素子１０、第１絶縁層２０、ビアホール２２、回路パターン２４、メッキ層２６、接着剤３０、放熱板４０、キャビティ４２、注入口４４、吸入口４６、第２絶縁層５０、ソルダレジスト６２、ランド６４、ソルダバンプ６６が示されている。
第１絶縁層２０の一面には電子素子１０が実装される。電子素子１０が強固に実装できるようにするために、第１絶縁層２０の一面には接着層を形成してもよい。第１絶縁層２０としては、収縮力に優れ、薄型化に有利なポリイミド材質を用いることがよい。図６には、フェースダウン（ｆａｃｅ ｄｏｗｎ）方式で第１絶縁層２０に実装された電子素子１０が示されている。
放熱板４０は、電子素子１０が実装された第１絶縁層２０の一面にボンディングされ、このような放熱板４０には電子素子１０に対応してキャビティ４２が形成されて、電子素子１０をカバーできるようになる。図５Ａと図５Ｂ及び図６に示すように、放熱板４０にはキャビティ４２が形成されているので、電子素子１０の側面と下面は全て放熱板４０によりカバーされる。このような構造から、放熱板４０の面積を増加させて放熱効率を増大させることができる。
放熱板４０は、電子素子１０から発生する熱を吸収、伝達する機能をするものであって、熱伝導性に優れた銅（Ｃｕ）、アルミニウム（Ａｌ）などからなりことがよい。上述した機能を考慮すると、放熱板４０が銅、アルミニウム以外の他の金属材質からなってもよいことは勿論である。
放熱板４０の内壁と電子素子１０との間の空間、すなわちキャビティ４２の余分の空間には接着剤３０が充填される。このような接着剤３０は電子素子１０が放熱板４０のキャビティ４２に収容されるように強固に支持する機能をすることができる。
それだけでなく、電子素子１０から発生する熱を放熱板４０に伝達する機能もして、このような熱伝達機能をより効率的に行なうために、接着剤３０として熱媒介物質（ＴＩＭ）を用いることもできる。
このような接着剤３０の充填方法は、前述した電子素子パッケージの製造方法から提示した方法と同様であるので、これに対する具体的な説明は省略する。
第１絶縁層２０の他面には回路パターン２４が形成される。回路パターン２４は本実施例に係る電子素子パッケージが所定の機能を行えるようにする手段であり、第１絶縁層２０に形成されるビアを通して電子素子１０の電極と電気的に接続することになる。
一方、多層の電子素子パッケージを具現するために、第１絶縁層２０の他面にはレイアップ層が積層されることができる。レイアップ層を積層する方法は前述した電子素子パッケージの製造方法から提示した方法と同様であるので、これに対する具体的な説明は省略する。
前述した実施例の以外の多くの実施例が本発明の特許請求の範囲内に存在する。
従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージの製造方法を示す工程図である。 従来技術に係る電子素子パッケージを示す断面図である。 本発明の一実施形態に係る電子素子パッケージの製造方法を示すフローチャートである。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図３の電子素子パッケージの製造方法を示す工程図である。 図４Ｊの放熱板を示す斜視図である。 図４Ｊの放熱板を示す斜視図である。 本発明の他の実施形態に係る電子素子パッケージを示す断面図である。
符号の説明
１０：電子素子
２０：第１絶縁層
２２，５２：ビアホール
２４、５４：回路パターン
２６，５６：メッキ層
３０：接着剤
４０：放熱板
４２：キャビティ
４４：注入口
４６：吸入口
５０：第２絶縁層
６２：ソルダレジスト
６４：ランド
６６：ソルダバンプ

Claims (11)

  1. 第１絶縁層の一面に電子素子を実装するステップと、
    前記電子素子をカバーするように、前記電子素子に対応してキャビティが形成された放熱板を前記第１絶縁層の一面にボンディングするステップと、
    前記キャビティに接着剤を充填するステップと、
    前記第１絶縁層の他面に回路パターンを形成するステップと、
    を含む電子素子パッケージの製造方法。
  2. 前記放熱板には、前記キャビティに前記接着剤を注入するための注入口と、前記キャビティに陰圧を提供するための吸入口が形成され、
    前記接着剤を充填するステップが、
    前記吸入口を介して前記キャビティに陰圧を提供するステップと、
    前記注入口を介して前記キャビティに前記接着剤を注入するステップと、
    を含むことを特徴とする請求項１に記載の電子素子パッケージの製造方法。
  3. 前記注入口と前記吸入口が、互いに対向する面に形成されることを特徴とする請求項２に記載の電子素子パッケージの製造方法。
  4. 前記接着剤が、熱媒介物質（ＴＩＭ）を含む材質からなることを特徴とする請求項１に記載の電子素子パッケージの製造方法。
  5. 前記第１絶縁層が、ポリイミド（ＰＩ）を含む材質からなることを特徴とする請求項１に記載の電子素子パッケージの製造方法。
  6. 前記第１絶縁層の他面にレイアップ層を積層するステップをさらに含む請求項１に記載の電子素子パッケージの製造方法。
  7. 第１絶縁層と、
    前記第１絶縁層の一面に実装される電子素子と、
    前記電子素子に対応してキャビティが形成され、前記電子素子をカバーするように前記第１絶縁層の一面にボンディングされる放熱板と、
    前記キャビティに充填される接着剤と、
    前記第１絶縁層の他面に形成される回路パターンと、
    を含み、
    前記放熱板には、前記放熱板を貫通する注入口と吸入口が各々形成されることを特徴とする電子素子パッケージ。
  8. 前記注入口と前記吸入口が、互いに対向する面に形成されることを特徴とする請求項７に記載の電子素子パッケージ。
  9. 前記接着剤が、熱媒介物質（ＴＩＭ）を含む材質からなることを特徴とする請求項７に記載の電子素子パッケージ。
  10. 前記第１絶縁層が、ポリイミド（ＰＩ）を含む材質からなることを特徴とする請求項７に記載の電子素子パッケージ。
  11. 前記第１絶縁層の他面に積層されるレイアップ層をさらに含む請求項７に記載の電子素子パッケージ。
JP2008001872A 2007-03-02 2008-01-09 電子素子パッケージ及びその製造方法 Expired - Fee Related JP4839471B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070020940A KR100810491B1 (ko) 2007-03-02 2007-03-02 전자소자 패키지 및 그 제조방법
KR10-2007-0020940 2007-03-02

Publications (2)

Publication Number Publication Date
JP2008218980A true JP2008218980A (ja) 2008-09-18
JP4839471B2 JP4839471B2 (ja) 2011-12-21

Family

ID=39397760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008001872A Expired - Fee Related JP4839471B2 (ja) 2007-03-02 2008-01-09 電子素子パッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US8779580B2 (ja)
JP (1) JP4839471B2 (ja)
KR (1) KR100810491B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082233A (ja) * 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8518749B2 (en) * 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
US8497587B2 (en) * 2009-12-30 2013-07-30 Stmicroelectronics Pte Ltd. Thermally enhanced expanded wafer level package ball grid array structure and method of making the same
CN102738022B (zh) * 2011-04-15 2017-05-17 飞思卡尔半导体公司 组装包括绝缘衬底和热沉的半导体器件的方法
CN104350592A (zh) * 2012-02-09 2015-02-11 诺基亚通信公司 用于在安装具有导热垫的组件时减少机械应力的方法和装置
US20200035614A1 (en) * 2018-07-30 2020-01-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124859A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置
JPH07254668A (ja) * 1994-01-11 1995-10-03 Samsung Electron Co Ltd 高熱放出用の半導体パッケージ
JPH07263618A (ja) * 1994-03-24 1995-10-13 Nippondenso Co Ltd 混成集積回路装置
JP2002100872A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150353A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US6016006A (en) * 1996-06-24 2000-01-18 Intel Corporation Thermal grease insertion and retention
KR100258854B1 (ko) * 1996-12-31 2000-06-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조 방법
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
TW411037U (en) * 1999-06-11 2000-11-01 Ind Tech Res Inst Integrated circuit packaging structure with dual directions of thermal conduction path
JP3277997B2 (ja) 1999-06-29 2002-04-22 日本電気株式会社 ボールグリッドアレイパッケージとその製造方法
US6187613B1 (en) * 1999-11-04 2001-02-13 Industrial Technology Research Institute Process for underfill encapsulating flip chip driven by pressure
US6617682B1 (en) * 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
JP2002221801A (ja) * 2001-01-29 2002-08-09 Hitachi Ltd 配線基板の製造方法
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
KR20030043172A (ko) * 2001-11-27 2003-06-02 오리엔트 세미컨덕터 일렉트로닉스 리미티드 방열판 및 그를 구비한 반도체 칩 패키지
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
TWI228806B (en) * 2003-05-16 2005-03-01 Advanced Semiconductor Eng Flip chip package
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
US6979600B2 (en) * 2004-01-06 2005-12-27 Intel Corporation Apparatus and methods for an underfilled integrated circuit package
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US8115301B2 (en) * 2006-11-17 2012-02-14 Stats Chippac, Inc. Methods for manufacturing thermally enhanced flip-chip ball grid arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124859A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置
JPH07254668A (ja) * 1994-01-11 1995-10-03 Samsung Electron Co Ltd 高熱放出用の半導体パッケージ
JPH07263618A (ja) * 1994-03-24 1995-10-13 Nippondenso Co Ltd 混成集積回路装置
JP2002100872A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082233A (ja) * 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20080212288A1 (en) 2008-09-04
KR100810491B1 (ko) 2008-03-07
US20140313676A1 (en) 2014-10-23
JP4839471B2 (ja) 2011-12-21
US8779580B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
JP4839471B2 (ja) 電子素子パッケージ及びその製造方法
JP5267604B2 (ja) 配線板及びその製造方法
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
US9456492B2 (en) Printed circuit board with warpage prevention layer
CN100463128C (zh) 半导体芯片埋入基板的三维构装结构及其制作方法
JP4730426B2 (ja) 実装基板及び半導体モジュール
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
TW200302685A (en) Circuit component built-in module and method of manufacturing the same
JP2009032918A (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
JP2007535156A (ja) 埋込み構成要素からの熱伝導
US8581421B2 (en) Semiconductor package manufacturing method and semiconductor package
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP2012212786A (ja) 半導体装置の製造方法
JP2008311520A (ja) 電子部品内蔵基板の製造方法
TWI391084B (zh) 具有散熱件之電路板結構
JP6228851B2 (ja) 配線基板、配線基板の製造方法
JP2010062199A (ja) 回路基板
JP4408090B2 (ja) 部品内蔵モジュールの製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2022145713A (ja) ベーパーチャンバー製造用金属部材
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
KR100872125B1 (ko) 반도체 패키지 및 그 제조방법
JP2017103426A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110914

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees