JP2014082233A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014082233A
JP2014082233A JP2012227206A JP2012227206A JP2014082233A JP 2014082233 A JP2014082233 A JP 2014082233A JP 2012227206 A JP2012227206 A JP 2012227206A JP 2012227206 A JP2012227206 A JP 2012227206A JP 2014082233 A JP2014082233 A JP 2014082233A
Authority
JP
Japan
Prior art keywords
case
substrate
semiconductor device
sealant
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012227206A
Other languages
English (en)
Inventor
Hiroshi Nozu
浩史 野津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012227206A priority Critical patent/JP2014082233A/ja
Priority to CN201380050803.1A priority patent/CN104685616A/zh
Priority to EP13845086.1A priority patent/EP2908334A4/en
Priority to US14/432,291 priority patent/US20150294919A1/en
Priority to PCT/JP2013/074712 priority patent/WO2014057765A1/ja
Publication of JP2014082233A publication Critical patent/JP2014082233A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】信頼性が向上され得る半導体装置及びその製造方法を提供する。
【解決手段】一実施形態に係る半導体装置１０は、半導体素子１２と、基板２０と、ケース４０と、封止剤注入路５０とを備える。基板２０には、半導体素子１２が搭載される。ケース４０は、基板２０を収容し、内側に半導体素子１２を封止する封止剤が注入される。封止剤注入路５０は、ケース４０に形成されており、封止剤をケース４０内側に注入するためのものである。封止剤注入路５０においてケース４０内側に位置する封止剤の注入口は、ケース４０内側の封止剤の注入領域４４において基板２０側に位置する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
半導体装置の例として、ケース型の半導体装置が知られている（非特許文献１参照）。このような半導体装置では、素子搭載基板に搭載されてケースに収容された半導体素子が、ワイヤを介して電極端子に接続される。半導体素子及びワイヤは、ケース内部に注入されるゲル状の封止剤で絶縁封止される。
「Ｃｕワイヤを中心としたワイヤボンディングの不良原因と信頼性向上・評価技術」株式会社技術情報協会出版、２０１１年７月２９日、ｐ．１６３
ケースに封止剤が注入される際に、封止剤からなる封止部の内部に気泡が発生することがある。気泡が封止部の内部に残存している場合には、半導体装置の動作時に、半導体素子において発生する熱が、封止部を構成する封止剤を介して気泡に伝わる。したがって、半導体素子のオン・オフ動作に応じて気泡における気体の温度が変動する。このため、気泡が熱膨張及び熱収縮することにより、電流漏れが生じる場合があり、半導体装置の信頼性が低減する可能性がある。
そこで、本発明は、信頼性を向上し得る半導体装置及びその製造方法を提供することを目的とする。
本発明の一側面に係る半導体装置は、半導体素子と、前記半導体素子が搭載される基板と、前記半導体素子が搭載された前記基板を収容するケースであって、内側に前記半導体素子を封止する封止剤が注入される前記ケースと、前記ケースに形成されており、前記封止剤を前記ケース内側に注入するための封止剤注入路と、を備え、前記封止剤注入路において前記ケース内側への前記封止剤の注入口が前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置する。
この構成では、ケース内側の封止剤の注入領域において基板側に位置する封止剤の注入口から封止剤が注入される。そのため、ケースの基板側から空気が基板と反対側に向かって押し出される。したがって、注入領域において注入された封止剤からなる封止部の内部に気泡が含まれることがなく、又はその影響が低減され、半導体装置の信頼性を向上させることができる。
一実施形態において、前記封止剤注入路への前記封止剤の投入口が前記ケースのうち、前記基板の厚み方向において前記基板と反対側に位置してもよい。
この場合、封止剤の投入口がケースにおいて基板と反対側に位置する。半導体装置の製造時は、一般的には、鉛直方向において基板側が下に位置する状態で封止剤が注入される。このため、封止剤の注入時には、封止剤の投入口が上に位置するので、投入口への封止剤の投入が容易である。
一実施形態において、前記投入口が、前記基板の厚み方向において、前記注入領域の外側に位置してもよい。
この場合、投入口が、基板の厚み方向において、注入領域の外側に位置する。このため、封止剤の注入時には、封止剤の投入口が注入領域よりも上側に位置し、投入口を塞がなくても、投入口から封止剤が流出しにくくなる。
一実施形態において、前記注入口が複数設けられてもよい。
この場合、注入口が複数設けられているため、短時間でケースに封止剤を注入することができる。
一実施形態において、前記ケースの平面視形状が四角形であり、前記注入口が前記ケースの４つの角部の少なくとも１つに位置してもよい。
この場合、角部から封止剤を注入できるため、封止剤からなる封止部において上記角部に気泡が含まれにくいと共に、その影響が低減される。
一実施形態において、前記注入口の形状が、一方向に延びるスリット状であってもよい。
この場合、スリット状に延びる注入口から封止剤を一様に注入することができるため、ケース内側において気泡が含まれないようにすること、又はその影響を低減することができる。
一実施形態において、半導体素子の材料が、ワイドバンドギャップ半導体を含んでいてもよい。
ワイドバンドギャップ半導体を用いた半導体素子においては、シリコン（Ｓｉ）を用いた半導体素子に比べて大きな電流を半導体素子に流すことができる。また、ワイドバンドギャップ半導体を用いた半導体素子は、シリコンを用いた半導体素子に比べて高温の環境の下で使用されることがある。このため、封止剤からなる封止部の内部において気泡が含まれていると、その影響は、シリコンを用いた半導体素子と比べて大きくなる傾向にある。このため、半導体素子の材料がワイドバンドギャップ半導体を含む場合には、ケース内側において気泡が含まれないようにすること、又はその影響を低減することができるという本発明の効果がより好適に発揮される。
本発明の一側面に係る半導体装置の製造方法は、半導体素子を基板に搭載する工程と、前記基板をケースに収容する工程と、前記半導体が搭載された前記基板を収容した前記ケース内側に封止剤を注入する工程と、を備え、前記ケースには、前記封止剤を前記ケース内側に注入する封止剤注入路が形成されており、前記封止剤注入路において前記ケース内側への前記封止剤の注入口が、前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置しており、前記封止剤を注入する工程では、前記封止剤注入路を通じて前記ケース内側の前記注入領域に前記封止剤を注入する。
この構成では、ケース内側において基板側に位置する封止剤の注入口から、封止剤が注入される。そのため、空気がケースの基板側からその反対側に向かって押し出される。したがって、ケース内側において気泡が含まれないようにすること、又はその影響を低減することができる。
一実施形態において、前記封止剤を注入する工程が、真空中において実行されてもよい。
この場合、封止剤を注入する工程において、半導体装置の周囲が真空であるため、ケース内側における気泡の発生をより確実に防止することができる。
本発明によれば、半導体装置の信頼性を向上し得る。
本実施形態に係る半導体装置を模式的に示す断面図である。 本実施形態に係る半導体装置のケースを模式的に示す平面図である。 本実施形態に係る半導体装置の製造方法を示すフローチャートである。 本実施形態に係る半導体装置の封止剤の注入工程を示す図である。 半導体装置のケースの第１の変形例を模式的に示す断面図である。 半導体装置のケースの第１の変形例を模式的に示す平面図である。 半導体装置のケースの第２の変形例を模式的に示す断面図である。 半導体装置のケースの第２の変形例を模式的に示す平面図である。
以下、図面を参照して本発明の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。説明中、「上」、「下」等の方向を示す語は、図面に示された状態に基づいた便宜的な語である。
図１は、本実施形態に係る半導体装置を模式的に示す断面図である。図２は、本実施形態に係る半導体装置が備えるケースの平面図である。図１及び図２に示される半導体装置１０は、ケース型の半導体装置である。半導体装置１０は、半導体素子１２と、基板２０と、ケース４０と、を備える。
基板２０は、絶縁性基板２０ａの上に配線層２０ｂが設けられた配線基板である。基板２０には、半導体素子１２が搭載されている。絶縁性基板２０ａの材料の例は、セラミックを含む。配線層２０ｂの材料の例は、銅及び銅合金等の金属を含む。配線層２０ｂは、所定の配線パターンを有し得る。半導体素子１２の例は、ＭＯＳ−ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタを含む。半導体素子１２の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドを含む。半導体素子１２の材料がＳｉＣである場合には、半導体装置１０は、半導体素子１２が高温（例えば２００℃以上）となる状態で使用される傾向にある。
基板２０の裏面（半導体素子１２が搭載される側と反対側の面）には、放熱層２２が設けられてもよい。放熱層２２の材料の例は、銅及び銅合金等の金属を含む。放熱層２２は、例えば半田等からなる接着層２４を介してヒートシンク２６に接着される。ヒートシンク２６の材料の例は、放熱層２２の材料と同様であり、銅及び銅合金等の金属を含む。
半導体素子１２は、上部電極として、電極パッドＰ１，Ｐ２を備える。半導体素子１２がＭＯＳ−ＦＥＴである場合、電極パッドＰ１はソース電極であり、電極パッドＰ２はゲート電極である。半導体素子１２がＩＧＢＴである場合、電極パッドＰ１はエミッタ電極であり、電極パッドＰ２はゲート電極である。電極パッドＰ１は、配線３２を介して、外部接続用の電極端子２８に接続される。電極パッドＰ２は、配線３４を介して、外部接続用の電極端子３０に接続される。半導体素子１２は、電極パッドＰ１，Ｐ２と逆の面に、下部電極を備える。半導体素子１２がＭＯＳ−ＦＥＴである場合、下部電極はドレイン電極である。半導体素子１２がＩＧＢＴである場合、下部電極はコレクタ電極である。半導体素子１２の下部電極は、接着層３６を介して配線層２０ｂの上面である素子実装面２０ｂａ上に実装される。接着層３６の材料の例は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂等を含む材料である。下部電極は、配線層２０ｂを介して、不図示の外部接続用の電極端子に接続される。
配線３２，３４は、ワイヤ又はリボンであってもよい。配線３２，３４の材料の例は、アルミニウム、金、銅等の金属を含む。配線３２，３４は、例えば超音波や加圧等を用いたワイヤボンディングにより電極端子２８，３０及び半導体素子１２に接続される。
半導体装置１０が備える電極端子２８，３０は、例えばケース４０の内壁に取り付けられる。電極端子２８，３０は、ケース４０の内壁に沿って上方に延びている。半導体素子１２がＭＯＳ−ＦＥＴである場合、電極端子２８はソース電極端子に対応し、電極端子３０はゲート電極端子に対応する。ドレイン電極端子に対応する電極端子は、図示を省略されている。半導体素子１２がＩＧＢＴである場合、電極端子２８はエミッタ電極端子に対応し、電極端子３０はゲート電極端子に対応する。コレクタ電極端子に対応する電極端子は、図示を省略されている。なお、図１では、半導体素子１２がＭＯＳ−ＦＥＴである場合を例示している。
半導体素子１２及び基板２０は、ケース４０に収容される。ケース４０は、例えば筒状である。ケース４０の平面視形状は、四角形である。なお、図２では、ケース４０の平面視形状が長方形である場合を示している。ケース４０の一方の開口は、ヒートシンク２６によって封止され得る。ケース４０の他方の開口は、蓋４２によって封止され得る。電極端子２８，３０は、例えば、蓋４２に形成された開口を通って外部に突出する。ケース４０の材料の例は、ポリブチレンテレフタレート（ＰＢＴ）やポリフェニレンサルファイド樹脂（ＰＰＳ）といったエンジニヤリングプラスチック等の樹脂を含む。蓋４２の材料の例は、熱可塑性樹脂を含む。ケース４０の内側には、応力緩和のため、例えばシリコーンゲル等のゲル（封止剤）が注入され得る。このゲルが注入されるべきケース４０内側の領域を注入領域４４と称する。ゲルが注入領域４４に注入されることにより、ゲルからなる封止部４６が構成される。
ケース４０には、封止剤注入路５０が形成されている。封止剤注入路５０は、ケース４０内側の注入領域４４にゲルを注入するための経路である。封止剤注入路５０は、投入口５２及び注入口５４を有する。投入口５２は、封止剤注入路５０にゲルを注入するために設けられた、封止剤注入路５０の一方の開口である。投入口５２は、封止剤注入路５０にゲルを注入できる位置に形成されていればよい。投入口５２は、ケース４０の外面に形成されている。一例として図１に示されるように、本実施形態では、投入口５２は、ケース４０の外面の一部である上端面に形成されている。ここで、ケース４０において、基板２０は、下側に配置されている。そのため、投入口５２は、ケース４０において基板２０と反対側に位置する。
注入口５４は、封止剤注入路５０の他方の開口である。注入口５４は、注入領域４４に面したケース４０の内面に形成されている。封止剤注入路５０は、投入口５２と注入口５４とを繋ぐように、ケース４０を構成する壁部内に延在している。一例として図１に示されるように、封止剤注入路５０は、投入口５２からケース４０を構成する壁部内を下方に向かって延び、ケース４０の底部側で、注入領域４４に向かうように水平方向に折れ曲がり、注入口５４に至る。封止剤注入路５０は、少なくとも１つ設けられていればよい。本実施形態では、封止剤注入路５０は、複数設けられている。封止剤注入路５０は、例えば、平面視においてケース４０の４つの角部にそれぞれ１本ずつ位置する。また、投入口５２は、注入領域４４よりも、鉛直方向（図１において基板２０の厚さ方向）において外側に位置する。言い換えれば、投入口５２は、ケース４０に注入されたゲルからなる封止部４６の表面よりも上側に位置する。
次に、図１に模式的に示した本実施形態の半導体装置１０の製造方法について、図３及び図４を参照して説明する。図３は、半導体装置１０の製造方法を示すフローチャートであり、図４は、半導体装置１０の製造方法を示す模式図である。
まず、ケース４０を用意する（ステップＳ１１）。ここで用意されるケース４０は、半導体素子１２が搭載された基板２０を収容するためのケースである。ケース４０には、半導体素子１２をケース４０内側に封止するゲルを注入する封止剤注入路５０が形成されている。ケース４０は、例えばモールド成形等によって製造されてもよい。
次に、半導体素子１２を基板２０に搭載する。そして、半導体素子１２が搭載された基板２０をケース４０に収容する（ステップＳ１３）。半導体装置１０がヒートシンク２６を備える場合には、基板２０をヒートシンク２６の上面に固定した後、ヒートシンク２６をケース４０に固定することにより、基板２０をケース４０に収容する。その後、ケース４０に電極端子２８，３０を取り付ける。ただし、電極端子２８，３０は、ステップＳ１１においてケース４０を用意した段階で、予めケース４０に取り付けられていてもよい。そして、半導体素子１２の電極パッドＰ１と電極端子２８との間を配線３２で接続し、基板２０の配線層２０ｂと電極端子３０との間を配線３４で接続する。なお、図４においては、半導体素子１２、基板２０、電極パッドＰ１、電極端子２８，３０、配線３２，３４を省略している。
次に、ケース４０にゲルを注入する（ステップＳ１５）。ゲルの注入方法の一例を説明する。例えば、図４に示すように、投入口５２に管５６を接続し、不図示のシリンジを用いて、ゲルを矢印Ａ１で示すように注入する。注入されたゲルは、封止剤注入路５０を通過して、矢印Ａ２で示すように注入口５４から注入領域４４に進入する。そして、ゲルの注入が進むにつれて、ゲルの液面は矢印Ａ３で示すように上昇する。ゲルの液面が所定の高さ、即ち注入領域４４の上面の位置に到達すると、ゲルの注入を終了する。ゲルの注入を終了した後、ケース４０に蓋４２を取り付ける。これにより、半導体装置１０が得られる。なお、ステップＳ１５は、真空中において実行されてもよい。ステップＳ１５が真空中において実行される場合には、半導体装置１０の周囲が真空であるため、ケース４０内側における気泡の発生をより確実に防止することができる。
なお、以上で説明した半導体装置の製造方法は、一つの例であり、半導体装置の構成に応じて適宜変更可能である。
以上説明したように、本実施形態の半導体装置１０では、ケース４０に封止剤注入路５０が形成されており、封止剤注入路５０の注入口５４が基板２０側に位置するため、ゲルをケース４０の基板２０側から注入することができる。そのため、ケース４０の基板２０側から空気が基板２０と反対側に向かって押し出される。したがって、ゲルからなる封止部４６の内側に気泡が含まれることがない。あるいは、仮に気泡が封止部４６内に残存しても、ケース４０の上部の開口からケース４０の内側に直接ゲルを注入する場合に比べて、気泡の影響が低減される。具体的には、気泡の数が低減され、又は残存する気泡の大きさがより小さくなる。その結果、例えば、半導体装置１０の駆動に伴う半導体素子１２の発熱によって気泡が熱収縮等をしても、気泡が残存している箇所での電流漏れや、ケース４０の内壁からのゲルのはがれ等が生じにくい。このように気泡が封止部４６内に残存しないため、あるいは、仮に残存していても気泡の影響が低減されるため、半導体装置１０の信頼性が向上する。
ゲルの投入口５２がケース４０において基板２０と反対側に位置する場合、半導体装置１０の製造時には、一般的には、鉛直方向において基板２０側が下に位置する状態でゲルが注入されるため、ゲルの注入時には、ゲルの投入口５２が注入口５４よりも上に位置する。したがって、投入口５２へのゲルの投入が容易であると共に、封止剤注入路５０を通してゲルを注入しやすい。
投入口５２が、基板２０の厚み方向において、注入領域４４の外側に位置する場合には、ゲルの注入時には、ゲルの投入口５２が注入領域４４よりも上側に位置し、例えばゲルを注入し終わった直後に管５６（図４参照）を投入口５２から取り外した際に、投入口５２を塞がなくても、投入口５２からゲルが流出しにくくなる。
注入口５４が複数設けられている場合には、短時間でケース４０にゲルを注入することができる。
ケース４０の平面視形状が四角形であり、注入口５４がケース４０の角部に位置している場合には、角部からゲルを注入できるため、気泡が含まれやすく、また気泡が残存しやすい角部にゲルが確実に注入され、角部に気泡が含まれにくいと共に、その影響が低減される。
半導体素子１２をワイドバンドギャップ半導体を用いた半導体素子とした場合、シリコン（Ｓｉ）を用いた半導体素子１２に比べて大きな電流を半導体素子１２に流し得る。そのため、半導体素子１２は、電力用の装置などに用いられる。ワイドバンドギャップ半導体を用いた半導体素子１２は、シリコンを用いた半導体素子１２に比べて高温の環境の下で使用されることがある。このため、ゲルからなる封止部４６の内部に気泡が存在すると、その影響が、シリコンを用いた半導体素子に比べて大きくなる傾向にある。例えば、気泡が移動しやすく、特に半導体素子１２と接続される部分などに気泡が移動した場合に電流漏れが生じる場合がある。このため、半導体素子１２の材料がワイドバンドギャップ半導体を含む場合には、ケース４０内側において気泡が含まれないようにすること、又はその影響を低減することができるという本実施形態の効果がより好適に発揮される。
以上で説明した実施形態において、ケース４０には種々の変更を行うことができる。図５は、第１の変形例のケース４０Ｂを示す断面図である。図６は、第１の変形例のケース４０Ｂを示す平面図である。
ケース４０Ｂは、半導体装置１０のケース４０とは、次の点で異なっている。半導体装置１０では、ケース４０が下側に開口を有しており、ヒートシンク２６がケース４０の下側の開口を塞いでいる。これに対し、ケース４０Ｂは、枠体４０Ｆと、枠体４０Ｆの下側の開口を塞ぐヒートシンク２６Ｂとを合わせることにより構成されている。
枠体４０Ｆでは、孔５０Ｖが鉛直方向に直線状に延びている。ヒートシンク２６Ｂにおいて、孔５０Ｖに対向する位置に凹部２６Ｂａが設けられている。この孔５０Ｖと、孔５０Ｖに連続する凹部２６Ｂａとが、封止剤注入路５０Ｂを形成している。封止剤注入路５０Ｂの上部に投入口５２Ｂが設けられ、凹部２６Ｂａのうち枠体４０Ｆの内側に面した位置に注入口５４Ｂが設けられている。
次に、ケース４０Ｂを備えた半導体装置１０の製造方法の一例について説明する。ケースを用意する工程では、枠体４０Ｆと、ヒートシンク２６Ｂとを、それぞれ別々に用意すればよい。ケースに基板を収容する工程では、例えば、ヒートシンク２６Ｂの上面に基板２０を固定した後、ヒートシンク２６Ｂの上面に枠体４０Ｆを固定する。このように、基板２０が固定されたヒートシンク２６Ｂに枠体４０Ｆを固定することにより、ケース４０Ｂが形成されるとともに、基板２０がケース４０Ｂ内側に収容される。基板２０がケース４０Ｂ内側に収容された後の工程は、ケース４０を備えた半導体装置１０の場合と同様である。
ケース４０Ｂを用いた半導体装置によれば、少なくとも半導体装置１０と同様の作用効果が得られる。加えて、ケース４０Ｂを用いた場合には、封止剤注入路５０Ｂのうち枠体４０Ｆに形成される孔５０Ｖを、鉛直方向に直線状に延びる形状とすることができるため、封止剤注入路５０Ｂの形成を一層容易に行い得る。
図７は、第２の変形例のケース４０Ｃを示す断面図である。図８は、第２の変形例のケース４０Ｃを示す平面図である。
ケース４０Ｃは、図１に例示したケース４０とは、封止剤注入路５０の形状が異なっている。図１に示したケース４０では、封止剤注入路５０Ｃは、平面視においてケース４０の４つの角部に配置されており、その断面形状は円形である。これに対し、ケース４０Ｃでは、投入口５２Ｃが、ケース４０Ｃの底部の周縁の短辺に沿って一方向に延びるスリット状となっており、封止剤注入路５０Ｃが投入口５２Ｃからケース４０Ｃを構成する壁部内を下方に延びている。そして、封止剤注入路５０Ｃは、ケース４０Ｃの底部側で、注入領域４４に向かうように水平方向に折れ曲がり、注入口５４Ｃに至る。注入口５４Ｃの形状は、ケース４０Ｃの底部の周縁の短辺に沿って延びるスリット状となっている。
ケース４０Ｃを用いた半導体装置によれば、少なくとも半導体装置１０と同様の作用効果が得られる。加えて、ケース４０Ｃを用いた半導体装置によれば、スリット状に延びる注入口５４Ｃからゲルを一様に注入することができるため、封止部４６内において気泡が含まれないようにすること、又はその影響を低減することができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
例えば、半導体装置１０は、１つの半導体素子１２を備えているが、２つ以上の半導体素子を備えてもよい。半導体素子として、トランジスタに代えてダイオード等を使用してもよい。半導体装置が複数の半導体素子を備える場合には、複数の半導体素子が、トランジスタやダイオードなどの複数の種類の半導体素子の組み合わせであってもよい。半導体装置１０が備える半導体素子の電気的な接続構成も、半導体素子の種類に応じて、適宜定めることができる。
また、投入口５２と注入口５４の形状が異なっていてもよい。例えば、投入口５２の形状を、上側が広くなった漏斗のような形状とした場合には、漏斗状の投入口５２にゲルを流し込むことにより、ケース４０内へのゲルの注入を行うことができるため、より早く、かつ容易にゲルの注入を行うことができる。注入口５４を複数形成する形態では、封止剤注入路を複数形成しなくてもよい。例えば、一つの封止剤注入路が、一つの投入口と複数の注入口を有し、封止剤注入路が投入口から注入口への経路内で分岐して、複数の注入口のそれぞれに向かっていてもよい。
ケース４０の形状が筒状であるとして説明したが、例えば、ケース４０が、第１の変形例のケース４０Ｂと同様に、筒状の枠体と、底板としてのヒートシンクとから構成されていてもよい。第２の変形例のケース４０Ｃについても同様である。また、半導体装置１０が、蓋４２を備えていなくてもよい。
また、封止剤として、シリコーンゲル等のゲルを例示したが、封止剤はゲルに限られず、熱硬化性材料であればよい。
１０…半導体装置、１２…半導体素子、２０…基板、４０，４０Ｂ，４０Ｃ…ケース、４４…注入領域、５０…封止剤注入路、５２，５２Ｂ，５２Ｃ…投入口、５４，５４Ｂ，５４Ｃ…注入口。

Claims (9)

  1. 半導体素子と、
    前記半導体素子が搭載される基板と、
    前記半導体素子が搭載された前記基板を収容するケースであって、内側に前記半導体素子を封止する封止剤が注入される前記ケースと、
    前記ケースに形成されており、前記封止剤を前記ケース内側に注入するための封止剤注入路と、
    を備え、
    前記封止剤注入路において前記ケース内側への前記封止剤の注入口が前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置する、
    半導体装置。
  2. 前記封止剤注入路への前記封止剤の投入口が、前記ケースのうち、前記基板の厚み方向において前記基板と反対側に位置する、
    請求項１記載の半導体装置。
  3. 前記投入口が、前記基板の厚み方向において、前記注入領域の外側に位置する、請求項２記載の半導体装置。
  4. 前記注入口が複数設けられている、
    請求項１〜３の何れか一項記載の半導体装置。
  5. 前記ケースの平面視形状が四角形であり、前記注入口が前記ケースの４つの角部の少なくとも１つに位置する、
    請求項１〜４の何れか一項記載の半導体装置。
  6. 前記注入口の形状が、一方向に延びるスリット状である、
    請求項１〜４の何れか一項記載の半導体装置。
  7. 前記半導体素子の材料が、ワイドバンドギャップ半導体を含む、
    請求項１〜６の何れか一項記載の半導体装置。
  8. 半導体素子を基板に搭載する工程と、
    前記基板をケースに収容する工程と、
    前記半導体素子が搭載された前記基板を収容した前記ケース内側に封止剤を注入する工程と、を備え、
    前記ケースには、前記封止剤を前記ケース内側に注入する封止剤注入路が形成されており、
    前記封止剤注入路において前記ケース内側への前記封止剤の注入口が、前記ケース内側の前記封止剤の注入領域のうち前記基板側に位置しており、
    前記封止剤を注入する工程では、前記封止剤注入路を通じて前記ケース内側の前記注入領域に前記封止剤を注入する、
    半導体装置の製造方法。
  9. 前記封止剤を注入する工程が、真空中において実行される、
    請求項８記載の半導体装置の製造方法。
JP2012227206A 2012-10-12 2012-10-12 半導体装置及びその製造方法 Pending JP2014082233A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012227206A JP2014082233A (ja) 2012-10-12 2012-10-12 半導体装置及びその製造方法
CN201380050803.1A CN104685616A (zh) 2012-10-12 2013-09-12 半导体器件及其制造方法
EP13845086.1A EP2908334A4 (en) 2012-10-12 2013-09-12 SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US14/432,291 US20150294919A1 (en) 2012-10-12 2013-09-12 Semiconductor device and method for manufacturing same
PCT/JP2013/074712 WO2014057765A1 (ja) 2012-10-12 2013-09-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012227206A JP2014082233A (ja) 2012-10-12 2012-10-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014082233A true JP2014082233A (ja) 2014-05-08

Family

ID=50477236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012227206A Pending JP2014082233A (ja) 2012-10-12 2012-10-12 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20150294919A1 (ja)
EP (1) EP2908334A4 (ja)
JP (1) JP2014082233A (ja)
CN (1) CN104685616A (ja)
WO (1) WO2014057765A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021800A (ja) * 2018-07-31 2020-02-06 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2020092215A (ja) * 2018-12-07 2020-06-11 富士電機株式会社 半導体装置の製造方法及び半導体装置
US11217512B2 (en) 2017-10-30 2022-01-04 Sumitomo Electric Industries, Ltd. Semiconductor module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331787B (zh) * 2017-06-26 2019-06-21 京东方科技集团股份有限公司 封装盖板、有机发光显示器及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149582A (en) * 1978-05-17 1979-11-22 Hitachi Ltd Manufacture of resin-sealed semiconductor device
JPS56167337A (en) * 1980-05-26 1981-12-23 Toshiba Corp Manufacture of resin-sealed type module
JPH0340440A (ja) * 1989-07-07 1991-02-21 Oki Electric Ind Co Ltd 樹脂封止型混成集積回路及びその製造方法
JPH08236738A (ja) * 1995-02-28 1996-09-13 Nippon Chemicon Corp Ｃｃｄモジュールの樹脂封止方法
JPH1174496A (ja) * 1997-08-28 1999-03-16 Sharp Corp 固体撮像装置
JP2004214294A (ja) * 2002-12-27 2004-07-29 Mitsubishi Electric Corp 電力用半導体モジュール
JP2008218980A (ja) * 2007-03-02 2008-09-18 Samsung Electro-Mechanics Co Ltd 電子素子パッケージ及びその製造方法
JP2009289831A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 電力変換装置の収納構造

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559581A (en) * 1968-12-05 1971-02-02 Blanicke Strojirny Np Method of manufacture of thin-walled plastic shell casings
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
NO911774D0 (no) * 1991-05-06 1991-05-06 Sensonor As Anordning ved innkapsling av et funksjonsorgan, samt fremgangsmaate for fremstilling av samme.
JP2883526B2 (ja) * 1993-11-11 1999-04-19 三洋電機株式会社 混成集積回路装置
US6232667B1 (en) * 1999-06-29 2001-05-15 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
JP2001168400A (ja) * 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
AU2003262050B2 (en) * 2002-11-14 2009-07-02 Toray Industries, Inc. Reinforcing fiber substrate, composite material and method for producing the same
JP4991467B2 (ja) * 2007-09-27 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 回路モジュールおよびそれを用いた室外機
TW200915970A (en) * 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
JP5180722B2 (ja) * 2008-07-30 2013-04-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US8210841B2 (en) * 2008-08-13 2012-07-03 University Of Delaware Apparatus and method for preform relaxation and flow control in liquid composite molding processes
JP5263895B2 (ja) * 2010-01-12 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149582A (en) * 1978-05-17 1979-11-22 Hitachi Ltd Manufacture of resin-sealed semiconductor device
JPS56167337A (en) * 1980-05-26 1981-12-23 Toshiba Corp Manufacture of resin-sealed type module
JPH0340440A (ja) * 1989-07-07 1991-02-21 Oki Electric Ind Co Ltd 樹脂封止型混成集積回路及びその製造方法
JPH08236738A (ja) * 1995-02-28 1996-09-13 Nippon Chemicon Corp Ｃｃｄモジュールの樹脂封止方法
JPH1174496A (ja) * 1997-08-28 1999-03-16 Sharp Corp 固体撮像装置
JP2004214294A (ja) * 2002-12-27 2004-07-29 Mitsubishi Electric Corp 電力用半導体モジュール
JP2008218980A (ja) * 2007-03-02 2008-09-18 Samsung Electro-Mechanics Co Ltd 電子素子パッケージ及びその製造方法
JP2009289831A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 電力変換装置の収納構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217512B2 (en) 2017-10-30 2022-01-04 Sumitomo Electric Industries, Ltd. Semiconductor module
JP2020021800A (ja) * 2018-07-31 2020-02-06 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP7065722B2 (ja) 2018-07-31 2022-05-12 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2020092215A (ja) * 2018-12-07 2020-06-11 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP7225746B2 (ja) 2018-12-07 2023-02-21 富士電機株式会社 半導体装置の製造方法及び半導体装置
US11640926B2 (en) 2018-12-07 2023-05-02 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
CN104685616A (zh) 2015-06-03
US20150294919A1 (en) 2015-10-15
EP2908334A4 (en) 2015-11-18
WO2014057765A1 (ja) 2014-04-17
EP2908334A1 (en) 2015-08-19

Similar Documents

Publication Publication Date Title
US20140167241A1 (en) Semiconductor device
US10163752B2 (en) Semiconductor device
JP2019040971A (ja) 半導体装置
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
WO2014057765A1 (ja) 半導体装置及びその製造方法
KR20150108683A (ko) 반도체모듈 패키지 및 그 제조 방법
JP2008124176A (ja) 電力用半導体装置
US20130249008A1 (en) Semiconductor device
TW201513288A (zh) 半導體裝置
JP2018056369A (ja) 半導体装置の製造方法
JP6607077B2 (ja) 半導体装置
US8896114B2 (en) Semiconductor device
WO2013150890A1 (ja) 半導体デバイス
US9397033B2 (en) Semiconductor device
JP2014170801A (ja) 半導体装置
US10468328B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP5273265B2 (ja) 電力用半導体装置
EP2545584B1 (en) Package having spaced apart heat sink
US10347593B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2020145307A (ja) 半導体装置及びその製造方法
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP2015076488A (ja) 半導体装置及びその製造方法
WO2019021507A1 (ja) 半導体装置及び半導体モジュール
JP6866913B2 (ja) 半導体装置
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404