KR100801529B1 - 반도체 장치의 시험용 회로와 시험 방법 및 반도체 칩 - Google Patents
반도체 장치의 시험용 회로와 시험 방법 및 반도체 칩 Download PDFInfo
- Publication number
- KR100801529B1 KR100801529B1 KR1020060058959A KR20060058959A KR100801529B1 KR 100801529 B1 KR100801529 B1 KR 100801529B1 KR 1020060058959 A KR1020060058959 A KR 1020060058959A KR 20060058959 A KR20060058959 A KR 20060058959A KR 100801529 B1 KR100801529 B1 KR 100801529B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- pad
- test mode
- signal
- mode
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 112
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000010998 test method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
Claims (10)
- 반도체 웨이퍼의 절단 영역에 형성된 패드와,상기 반도체 웨이퍼의 절단 영역에 형성되고, 시험 모드 이행용 프로그램을 기억하는 기억 수단과,상기 반도체 웨이퍼의 칩 영역에 형성되며, 상기 패드로부터 입력하는 논리 신호를 디코드하고, 상기 기억 수단에 기억된 프로그램에 의해 시험 모드의 설정을 행하는 제어 회로를 포함하는 것을 특징으로 하는 반도체 장치의 시험용 회로.
- 제1항에 있어서, 상기 반도체 웨이퍼의 칩 영역에 형성되고, 상기 기억 수단에 기억된 프로그램에 기초하여 기준 클록에 대한 분주 처리를 행하며, 분주 클록을 생성하는 분주 클록 생성 회로를 포함하고,상기 논리 신호는 상기 분주 클록에 동기하여 디코드되는 것을 특징으로 하는 반도체 장치의 시험용 회로.
- 제1항 또는 제2항에 있어서, 상기 논리 신호는 맨체스터 부호화 신호인 것을 특징으로 하는 반도체 장치의 시험용 회로.
- 제1항 또는 제2항에 있어서, 상기 제어 회로는 상기 시험 모드가 설정되는 모드 레지스터와, 상기 논리 신호를 디코드하는 테스트 패드 제어 회로와, 상기 기 억 수단에 액세스를 전환하는 어드레스 및 데이터 선택기를 포함하는 것을 특징으로 하는 반도체 장치의 시험용 회로.
- 제4항에 있어서, 상기 칩으로의 전원 투입에 의해 상기 모드 레지스터에 초기 설정 신호가 공급되는 것을 특징으로 하는 반도체 장치의 시험용 회로.
- 반도체 웨이퍼의 절단 영역에 형성된 패드에 공급되는 모드 전환 신호에 기초하여 상기 반도체 웨이퍼의 절단 영역에 형성된 기억 수단에 기억된 프로그램을 기동하는 처리와,상기 프로그램의 기동에 기초하여 기준 클록에 대한 분주 처리를 행하고, 분주 클록을 생성하는 클록 신호 생성 처리와,상기 패드에 공급되는 논리 신호를 상기 분주 클록에 동기하여 디코드하며, 상기 칩 영역 내에 형성된 제어 회로의 모드 레지스터에 시험 모드를 설정하는 시험 모드 설정 처리를 행하는 것을 특징으로 하는 반도체 장치의 시험용 모드 설정 방법.
- 제6항에 있어서, 상기 시험 모드 설정 후, 상기 패드로부터 외부 리셋 신호를 공급하고, 상기 칩의 시험을 행하는 것을 특징으로 하는 반도체 장치의 시험용 모드 설정 방법.
- 반도체 웨이퍼의 절단 영역에 형성된 패드에 공급되는 모드 전환 신호에 기초하여 상기 반도체 웨이퍼의 절단 영역에 형성된 기억 수단에 기억된 프로그램을 기동하는 처리와,상기 패드에 공급되는 논리 신호를 디코드하고, 상기 칩 영역 내에 형성된 제어 회로의 모드 레지스터에 시험 모드를 설정하는 시험 모드 설정 처리를 행하는 것을 특징으로 하는 시험용 모드 설계 방법.
- 시험 모드로 이행하기 위한 디코드 대상이 되는 논리 신호의 칩 외부로부터의 입력 경로가 되는 제1 신호선으로서, 단부가 칩 주위의 절단면에서 절단되어 있는 제1 신호선과,상기 논리 신호를 디코드함으로써 칩 외부로부터 입력되는 시험 모드의 설정 신호의 입력 경로가 되는 제2 신호선으로서, 단부가 칩 주위의 절단면에서 절단되어 있는 제2 신호선을 포함하는 것을 특징으로 하는 반도체 칩.
- 제9항에 있어서, 상기 반도체 칩 내에는 상기 제1 신호선에 접속되어야 할 패드가 제거되어 있고, 상기 제2 신호선에 접속되어야 할 시험 모드 이행용 프로그램을 기억한 기억 수단이 제거되어 있는 것을 특징으로 하는 반도체 칩.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054033A JP4861022B2 (ja) | 2006-02-28 | 2006-02-28 | 半導体装置の試験用回路および試験方法、半導体ウエハ、並びに半導体チップの製造方法 |
JPJP-P-2006-00054033 | 2006-02-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070089561A KR20070089561A (ko) | 2007-08-31 |
KR100801529B1 true KR100801529B1 (ko) | 2008-02-12 |
Family
ID=38191341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060058959A KR100801529B1 (ko) | 2006-02-28 | 2006-06-28 | 반도체 장치의 시험용 회로와 시험 방법 및 반도체 칩 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7603248B2 (ko) |
EP (1) | EP1826580B1 (ko) |
JP (1) | JP4861022B2 (ko) |
KR (1) | KR100801529B1 (ko) |
CN (1) | CN100585827C (ko) |
DE (1) | DE602006012797D1 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245063A (ja) * | 2005-02-28 | 2006-09-14 | Nec Electronics Corp | 半導体チップおよび半導体チップを搭載する半導体装置 |
KR100951572B1 (ko) * | 2007-12-26 | 2010-04-09 | 주식회사 하이닉스반도체 | 테스트 진입 회로와 테스트 진입 신호 생성 방법 |
JP2009265024A (ja) * | 2008-04-28 | 2009-11-12 | Nec Electronics Corp | 半導体装置 |
US7885129B2 (en) * | 2008-05-28 | 2011-02-08 | Macronix International Co., Ltd | Memory chip and method for operating the same |
JP5565767B2 (ja) * | 2009-07-28 | 2014-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR101218606B1 (ko) * | 2011-02-28 | 2013-01-04 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
FR2973562A1 (fr) * | 2011-04-01 | 2012-10-05 | St Microelectronics Rousset | Communication sans contact avec une plaquette de circuits electroniques |
FR2973564A1 (fr) | 2011-04-01 | 2012-10-05 | St Microelectronics Rousset | Securisation d'une plaquette de circuits electroniques |
US8627158B2 (en) | 2011-12-08 | 2014-01-07 | International Business Machines Corporation | Flash array built in self test engine with trace array and flash metric reporting |
CN102543960A (zh) * | 2012-02-10 | 2012-07-04 | 上海宏力半导体制造有限公司 | 一种测试用集成电路 |
CN102946329B (zh) * | 2012-11-08 | 2015-07-08 | 成都华太航空科技有限公司 | 曼切斯特编码收发机测试台 |
US9607191B1 (en) * | 2014-06-12 | 2017-03-28 | Impinj, Inc. | RFID tag memory check using wireless margin read commands |
KR20170016636A (ko) * | 2015-08-04 | 2017-02-14 | 에스케이하이닉스 주식회사 | 파라미터 설정 회로, 반도체 장치 및 이를 이용한 반도체 시스템 |
US10345338B2 (en) * | 2015-09-21 | 2019-07-09 | Biosense Webster (Israel ) LTD. | Test cap for a cable |
CN106847726A (zh) * | 2017-02-08 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 晶圆测试方法 |
CN108494389A (zh) * | 2018-05-03 | 2018-09-04 | 杭州百隆电子有限公司 | 一种编码修调电路及修调方法 |
KR102553267B1 (ko) * | 2018-05-17 | 2023-07-07 | 삼성전자 주식회사 | 멀티-채널 패키지, 및 그 패키지를 테스트하는 테스트 장치 및 테스트 방법 |
CN110457172B (zh) * | 2019-08-12 | 2023-09-29 | 兆讯恒达科技股份有限公司 | 一种用于流片过程中的检测方法 |
CN113224034B (zh) * | 2020-01-21 | 2022-05-17 | 厦门凌阳华芯科技有限公司 | 一种晶圆及光掩膜版 |
KR20220111577A (ko) * | 2021-02-02 | 2022-08-09 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206181A (en) * | 1991-06-03 | 1993-04-27 | Motorola, Inc. | Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing |
JPH05299484A (ja) * | 1992-04-20 | 1993-11-12 | Sumitomo Electric Ind Ltd | 半導体ウェハ |
JPH10256324A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Microelectron Corp | 半導体ウェーハ、半導体装置の製造方法及びicカード |
JP2001135597A (ja) * | 1999-08-26 | 2001-05-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002176140A (ja) * | 2000-12-06 | 2002-06-21 | Seiko Epson Corp | 半導体集積回路ウェハ |
JP2004111539A (ja) * | 2002-09-17 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置、及びその検査方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4446475A (en) | 1981-07-10 | 1984-05-01 | Motorola, Inc. | Means and method for disabling access to a memory |
US4845351A (en) | 1985-09-30 | 1989-07-04 | Casio Computer Co., Ltd. | IC card |
JPS6428863A (en) * | 1987-07-23 | 1989-01-31 | Mitsubishi Electric Corp | Semiconductor wafer |
US5059899A (en) | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
JP2716399B2 (ja) | 1995-04-27 | 1998-02-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
JP3734853B2 (ja) * | 1995-06-27 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5899703A (en) | 1997-03-28 | 1999-05-04 | International Business Machines Corporation | Method for chip testing |
JP3383551B2 (ja) * | 1997-07-03 | 2003-03-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2001291751A (ja) * | 2000-04-06 | 2001-10-19 | Sony Corp | 半導体装置 |
DE10146177C2 (de) | 2001-09-19 | 2003-12-11 | Infineon Technologies Ag | Wafer mit zusätzlichen Schaltungsteilen im Kerfbereich zum Testen von integrierten Schaltungen auf dem Wafer |
JP2003124275A (ja) | 2001-10-12 | 2003-04-25 | Toshiba Corp | 半導体ウェーハ |
US7035753B2 (en) * | 2002-03-20 | 2006-04-25 | Infineon Technologies Ag | Method and apparatus for placing an integrated circuit into a default mode of operation |
US6815973B1 (en) * | 2003-06-13 | 2004-11-09 | Xilinx, Inc. | Optical testing port and wafer level testing without probe cards |
DE102004014644A1 (de) | 2004-03-25 | 2005-10-13 | Atmel Germany Gmbh | Integrierter Schaltkreis |
-
2006
- 2006-02-28 JP JP2006054033A patent/JP4861022B2/ja not_active Expired - Fee Related
- 2006-06-26 US US11/474,393 patent/US7603248B2/en not_active Expired - Fee Related
- 2006-06-28 KR KR1020060058959A patent/KR100801529B1/ko active IP Right Grant
- 2006-06-29 EP EP06253423A patent/EP1826580B1/en not_active Expired - Fee Related
- 2006-06-29 DE DE602006012797T patent/DE602006012797D1/de active Active
- 2006-07-07 CN CN200610098455A patent/CN100585827C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206181A (en) * | 1991-06-03 | 1993-04-27 | Motorola, Inc. | Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing |
JPH05299484A (ja) * | 1992-04-20 | 1993-11-12 | Sumitomo Electric Ind Ltd | 半導体ウェハ |
JPH10256324A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Microelectron Corp | 半導体ウェーハ、半導体装置の製造方法及びicカード |
JP2001135597A (ja) * | 1999-08-26 | 2001-05-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002176140A (ja) * | 2000-12-06 | 2002-06-21 | Seiko Epson Corp | 半導体集積回路ウェハ |
JP2004111539A (ja) * | 2002-09-17 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置、及びその検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007234833A (ja) | 2007-09-13 |
CN100585827C (zh) | 2010-01-27 |
US7603248B2 (en) | 2009-10-13 |
KR20070089561A (ko) | 2007-08-31 |
EP1826580B1 (en) | 2010-03-10 |
JP4861022B2 (ja) | 2012-01-25 |
US20070203662A1 (en) | 2007-08-30 |
DE602006012797D1 (de) | 2010-04-22 |
EP1826580A3 (en) | 2008-03-19 |
CN101030547A (zh) | 2007-09-05 |
EP1826580A2 (en) | 2007-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100801529B1 (ko) | 반도체 장치의 시험용 회로와 시험 방법 및 반도체 칩 | |
US8065512B2 (en) | Embedded memory protection | |
US7117352B1 (en) | Debug port disable mechanism | |
JP2000122931A (ja) | デジタル集積回路 | |
US8176281B2 (en) | Controlling access to an embedded memory of a microcontroller | |
US7058856B2 (en) | Semiconductor circuit with flash ROM and improved security for the contents thereof | |
US20070201259A1 (en) | Method and Apparatus for Programming and Reading Codes on an Array of Fuses | |
US20110002186A1 (en) | Secure electrically programmable fuse and method of operating the same | |
JP2004185536A (ja) | マイクロコンピュータとその試験方法 | |
US7254720B1 (en) | Precise exit logic for removal of security overlay of instruction space | |
CN107871528A (zh) | 启动控制电路及包括其的半导体装置 | |
JP3943890B2 (ja) | 半導体装置 | |
JP5397320B2 (ja) | Icチップ、icカード、及びicチップの動作方法 | |
KR100800132B1 (ko) | 반도체 메모리 장치의 테스트 모드 엔트리 방법 및 이를 이용한 테스트 모드 신호선이 배치된 반도체 메모리 장치 | |
KR100396791B1 (ko) | 프로그램 메모리의 액세스장치 | |
JP2004061114A (ja) | 自己診断試験回路および方法 | |
JP2000172573A (ja) | デジタル集積回路 | |
JP5742910B2 (ja) | Icチップ、icカード、及びicチップの動作方法 | |
JP2005316734A (ja) | 集積回路のモード設定方法及び装置 | |
JP2004185134A (ja) | 記憶装置 | |
JP2017224131A (ja) | 組み込み機器および検査装置 | |
KR20040002130A (ko) | 테스트 모드 제어 회로 | |
JP2004281001A (ja) | 半導体記憶装置 | |
JP2005340722A (ja) | セキュリティ回路及び半導体集積回路 | |
JP2006072843A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140107 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 13 |