CN107871528A - 启动控制电路及包括其的半导体装置 - Google Patents

启动控制电路及包括其的半导体装置 Download PDF

Info

Publication number
CN107871528A
CN107871528A CN201710244029.8A CN201710244029A CN107871528A CN 107871528 A CN107871528 A CN 107871528A CN 201710244029 A CN201710244029 A CN 201710244029A CN 107871528 A CN107871528 A CN 107871528A
Authority
CN
China
Prior art keywords
signal
fuse
data
clock signal
fuses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710244029.8A
Other languages
English (en)
Inventor
金容善
辛泰均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107871528A publication Critical patent/CN107871528A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

可以提供一种启动控制电路。启动控制电路可以包括熔丝阵列，该熔丝阵列包括一个或更多个正常熔丝和一个或更多个虚设熔丝。启动控制电路可以包括：熔丝阵列控制器，其被配置为根据通过测试启动操作从一个或更多个虚设熔丝输出的测试熔丝数据与预期数据之间的比较结果来判断是否开始针对一个或更多个正常熔丝的正常启动操作。

Description

启动控制电路及包括其的半导体装置
相关申请的交叉引用
本申请要求2016年9月26日在韩国知识产权局提交的申请号为10-2016-0123126的韩国申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例一般而言可以涉及一种半导体电路，更具体地，涉及一种启动控制电路及包括其的半导体装置。
背景技术
在半导体装置中出现缺陷的存储单元(在下文中，称为缺陷单元)可以通过测试来检测。
在半导体装置的操作中，当从外部提供的地址是用于访问缺陷单元的地址时，可以访问被分配给缺陷单元的冗余存储单元(在下文中，被称为冗余单元)而非缺陷单元，并且该操作可以被称为修复操作。
用于访问缺陷单元的地址信息可以指缺陷地址信息。
近年来，可以使用即使在包装之后也能够通过断裂来重新编码信息的电熔丝。
半导体装置可以包括熔丝阵列，其中缺陷地址信息通过与存储单元访问方法类似的方法来访问多个电熔丝而被编程(例如，通过断裂操作来储存)，以及然后读取预先储存的缺陷地址信息以在下面的启动操作中使用。
发明内容
在本公开的实施例中，可以提供一种启动控制电路。启动控制电路可以包括熔丝阵列，该熔丝阵列包括至少一个正常熔丝和至少一个虚设熔丝。启动控制电路可以包括：熔丝阵列控制器，其被配置为根据通过测试启动操作从至少一个虚设熔丝输出的测试熔丝数据与预期数据之间的比较结果来判断是否开始针对至少一个正常熔丝的正常启动操作。
在本公开的实施例中，可以提供一种半导体装置。半导体装置可以包括熔丝阵列，该熔丝阵列包括多个正常熔丝和多个虚设熔丝。半导体装置可以包括启动控制电路，其被配置为：根据通过测试启动操作从多个虚设熔丝输出的熔丝数据与预期数据之间的比较结果来产生表示是否开始正常启动操作的启动使能信号以及产生熔丝时钟信号。半导体装置可以包括存储单元阵列，其被配置为基于被激活的启动使能信号来执行根据熔丝时钟信号储存从多个正常熔丝输出的熔丝数据的正常启动操作。
附图说明
图1是图示根据本公开的实施例的半导体装置的配置的代表的示例的示图。
图2是图示图1的熔丝阵列控制器的内部配置的代表的示例的示图。
图3是图示图2的启动确定电路的内部配置的代表的示例的示图。
图4是图示图3的预期数据发生单元的内部配置的代表的示例的示图。
图5是图示图3的启动准备就绪信号发生单元的内部配置的代表的示例的示图。
图6是图示图3的比较单元的内部配置的代表的示例的示图。
图7是图示图3的外部控制信号发生单元的内部配置的代表的示例的示图。
图8是图示图3的计数复位脉冲发生单元的内部配置的代表的示例的示图。
图9和图10是用于说明根据本公开的实施例的启动控制操作的时序图的示例。
图11图示采用根据上面关于图1到图10讨论的各种实施例的半导体装置和/或启动控制电路的***的代表的示例的框图。
具体实施方式
将参照附图描述各种实施例。附图是各种实施例(和中间结构)的示意图。因此，可以预期来自因例如制造技术和/或公差而带来的图示的配置和形状的变化。因此，所描述的实施例不应被解释为局限于本文所示的特定配置和形状，而是可以包括不脱离如所附权利要求中限定的本公开的精神和范围的配置和形状的偏差。
本文中参考本公开的理想化实施例的截面图和/或平面图来描述本公开。然而，本公开的实施例不应被解释为限制。尽管将图示和描述一些实施例，但是本领域普通技术人员将理解的是，在不脱离本公开的原理和精神的情况下，可以在这些实施例中进行改变。
可以提供各种实施例，其涉及能够提高启动操作的可靠性的启动控制电路及包括其的半导体装置。
参考图1，根据实施例的半导体装置100可以包括存储单元阵列101、熔丝阵列103、功率检测电路106以及熔丝阵列控制器107。半导体装置100可以包括启动控制电路110。在实施例中，启动控制电路110可以包括熔丝阵列103和熔丝阵列控制器107。
存储单元阵列101可以包括多个存储单元(未示出)和熔丝数据储存电路102。
当启动使能信号BOOTUPEN_EXT被激活时，熔丝数据储存电路102可以根据熔丝时钟信号FZCLK_EXT来储存熔丝数据FZDATA<0:7>。
在对存储单元阵列101的访问操作中，储存的熔丝数据FZDATA<0:7>可以用于修复缺陷地址的操作。
熔丝阵列103可以包括多个正常熔丝104和多个虚设熔丝105。
熔丝阵列103可以根据第一解码信号DECOUT1和第二解码信号DECOUT2将储存在多个正常熔丝104和多个虚设熔丝105中的信息输出为熔丝数据FZDATA<0:7>。
熔丝阵列103可以根据第一解码信号DECOUT1将储存在多个虚设熔丝105中的信息输出为熔丝数据FZDATA<0:7>。
熔丝阵列103可以根据第二解码信号DECOUT2将储存在多个正常熔丝104中的信息输出为熔丝数据FZDATA<0:7>。
存储单元阵列101的缺陷地址信息可以被储存在多个正常熔丝104中。
多个虚设熔丝105可以被配置为用于在正常启动操作之前执行测试启动操作，并且其值先前已知的测试数据(而非大量的缺陷地址信息)可以被储存在多个虚设熔丝105中。
多个虚设熔丝105可以以熔丝组为单位来划分，并且具有不同组合的测试数据(例如，“10101010”、“01010101”、“00000000”以及“11111111”)可以被储存在熔丝组中以提高测试精确度。
在熔丝阵列103的熔丝之中除了用作多个正常熔丝104的部分熔丝之外，剩余熔丝可以被分配给多个虚设熔丝105。
熔丝阵列103的熔丝可以具有相同配置，并且可以通过相同工艺来制造，因此多个正常熔丝104和多个虚设熔丝105可以具有相同操作特性。
由于多个虚设熔丝105具有与多个正常熔丝104相同操作特性，所以多个正常熔丝104的操作状态可以通过以下过程来预先测试，该过程通过熔丝编程操作来将其值先前已知的测试数据储存在多个虚设熔丝105中，然后通过测试启动操作来读取储存在多个虚设熔丝105中的熔丝数据FZDATA<0:7>。
后面将描述的图3的预期数据EXPDATA<0:7>可以与测试数据具有相同的值。因此，当熔丝数据FZGATA<0:7>与预期数据EXTDATA<0:7>相同时，多个虚设熔丝105可以被确定为正常操作。因此，与多个虚设熔丝105具有相同操作特性的多个正常熔丝104也可以被确定为正常操作。
与半导体装置的正常操作相关的正常数据可以被储存在存储单元阵列101的多个存储单元中。
功率检测电路106可以产生表示电源电压(诸如VDD或VPP)是否达到固定电平的上电信号PWRUP。
熔丝阵列控制器107可以根据通过测试启动操作从多个虚设熔丝105输出的测试熔丝数据TEST_FZDATA<0:7>与预期数据EXPDATA<0:7>之间的比较结果来判断是否开始针对多个正常熔丝104的正常启动操作，来产生启动使能信号BOOTUPEX_EXT和熔丝时钟信号FZCLK_EXT。
为了清楚起见，在测试启动操作中从多个虚设熔丝105输出并提供给熔丝阵列控制器107的熔丝数据FZDATA<0:7>可以指测试熔丝数据TEST_FZDATA<0:7>。
熔丝阵列控制器107可以根据上电信号PWRUP来执行测试启动操作。
熔丝阵列控制器107可以产生解码信号DECOUT，该解码信号DECOUT允许通过在测试启动操作中顺序选择多个虚设熔丝105的熔丝数据以及在正常启动操作中顺序选择多个正常熔丝104的熔丝数据来输出对应的测试熔丝数据TEST_FZDATA<0:7>。
参考图2，熔丝阵列控制器107可以包括复位电路111、计数器112、控制信号发生电路113、启动确定电路114、第一解码器115以及第二解码器116。
熔丝阵列控制器107可以在固定时序之后根据上电信号PWRUP来激活初始启动使能信号BOOTUPEN。
复位电路111可以根据初始启动使能信号BOOTUPEN和计数器复位脉冲CNTRSTP来产生复位信号RST。
当初始启动使能信号BOOTUPEN和计数器复位脉冲CNTRSTP中的任意一个被激活时，复位电路111可以激活复位信号RST。
复位电路111可以包括逻辑门，该逻辑门通过关于初始启动使能信号BOOTUPEN和计数器复位脉冲CNTRSTP的“或”运算来输出复位信号RST。
计数器112可以根据振荡使能信号RDOSCEN来改变(例如，顺序增大)启动计数信号CNT<0:N>的值。
计数器112可以根据复位信号RST来初始化启动计数信号CNT<0:N>。
控制信号发生电路113可以根据初始启动使能信号BOOTUPEN来产生振荡使能信号RDOSCEN、锁存使能信号LATEN以及初始熔丝时钟信号FZCLK。
当初始启动使能信号BOOTUPEN被激活时，控制信号发生电路113可以激活振荡使能信号RDOSCEN、锁存使能信号LATEN以及初始熔丝时钟信号FZCLK。
控制信号发生电路113可以包括脉冲发生器，该脉冲发生器根据初始启动使能信号BOOTUPEN的激活来以预定次序激活振荡使能信号RDOSCEN、锁存使能信号LATEN以及初始熔丝时钟信号FZCLK。
启动确定电路114可以根据锁存使能信号LATEN、初始熔丝时钟信号FZCLK、测试熔丝数据TEST_FZDATA<0:7>、上电信号PWRUP以及测试计数信号CNT<0:1>来产生启动使能信号BOOTUPEN_EXT和熔丝时钟信号FZCLK_EXT。
一部分启动计数信号CNT<0:N>可以用作测试计数信号CNT<0:1>。
在启动使能信号BOOTUPEN_EXT的去激活时段中，第一解码器115可以通过解码启动计数信号CNT<0:N>来产生第一解码信号DECOUT1，该第一解码信号DECOUT1允许从多个虚设熔丝105输出测试熔丝数据TEST_FZDATA<0:7>。
在启动使能信号BOOTUPEN_EXT的激活时段中，第二解码器116可以通过解码启动计数信号CNT<0:N>来产生第二解码信号DECOUT2，该第二解码信号DECOUT2允许从多个正常熔丝104输出测试熔丝数据TEST_FZDATA<0:7>。
参考图3，启动确定电路114可以包括预期数据发生单元120、启动准备就绪信号发生单元130、比较单元140、外部控制信号发生单元150以及计数复位脉冲发生单元160。
预期数据发生单元120可以根据锁存使能信号LATEN和测试计数信号CNT<0:1>来产生预期数据EXPDATA<0:7>。
启动准备就绪信号发生单元130可以根据上电信号PWRUP、匹配时钟信号MATCHCLK以及不匹配时钟信号UNMATCHCLK来产生启动准备就绪信号MATCH4。
比较单元140可以根据测试熔丝数据TEST_FZDATA<0:7>和预期数据EXPDATA<0:7>之间的比较结果，使用启动准备就绪信号MATCH4和初始熔丝时钟信号FZCLK来产生匹配时钟信号MATCHCLK和不匹配时钟信号UNMATCHCLK。
当测试熔丝数据TEST_FZDATA<0:7>与预期数据EXPDATA<0:7>相同时，比较单元140可以从匹配时钟信号MATCHCLK和不匹配时钟信号UNMATCHCLK中仅激活匹配时钟信号MATCHCLK。
甚至在测试熔丝数据TEST_FZDATA<0:7>的任意一个比特位与预期数据EXPDATA<0:7>不相同时，比较单元140可以从匹配时钟信号MATCHCLK和不匹配时钟信号UNMATCHCLK中仅激活不匹配时钟信号UNMATCHCLK。
外部控制信号发生单元150可以根据启动准备就绪信号MATCH4，使用初始熔丝时钟信号FZCLK和初始启动使能信号BOOTUPEN来产生熔丝时钟信号FZCLK_EXT和启动使能信号BOOTUPEN_EXT。
当启动准备就绪信号MATCH4被激活时，外部控制信号发生单元150可以将初始熔丝时钟信号FZCLK和初始启动使能信号BOOTUPEN输出为熔丝时钟信号FZCLK_EXT和启动使能信号BOOTUPEN_EXT。
当启动准备就绪信号MATCH4被去激活时，外部控制信号发生单元150可以将熔丝时钟信号FZCLK_EXT和启动使能信号BOOTUPEN_EXT维持在去激活电平(例如，低电平)。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
计数复位脉冲发生单元160可以根据启动准备就绪信号MATCH4和不匹配时钟信号UNMATCHCLK来产生计数复位脉冲CNTRSTP。
当启动准备就绪信号MATCH4和不匹配时钟信号UNMATCHCLK中的任意一个被激活时，计数复位脉冲发生单元160可以产生计数复位脉冲CNTRSTP。
参考图4，图3的预期数据发生单元120可以包括计数器121、解码器122、多路复用器123以及寄存器124。
寄存器124可以储存多条数据。储存在寄存器124中的多条数据可以与储存在如图1所述的多个虚设熔丝中的多条数据具有相同的值。
储存在寄存器124中的多条数据可以具有，例如但不限于，“10101010”、“01010101”和“00000000”、“11111111”的组合。
计数器121可以通过根据锁存使能信号LATEN对测试计数信号CNT<0:1>进行计数来产生初始选择信号CNT_LAT<0:1>。
解码器122可以通过解码初始选择信号CNT_LAT<0:1>来产生选择信号SEL<0:3>。
多路复用器123可以根据选择信号SEL<0:3>来顺序选择储存在寄存器124中的多条数据“10101010”、“01010101”、“00000000”以及“11111111”，并且将选中的数据输出为预期数据EXTDATA<0:7>。
参考图5，启动准备就绪信号发生单元130可以包括第一逻辑门131到第三逻辑门133以及多个触发器134。
第一逻辑门131可以反相不匹配时钟信号UNMATCHCLK并且输出反相的不匹配时钟信号。
第二逻辑门132和第三逻辑门133可以对第一逻辑门131的输出和上电信号PWRUP执行逻辑与运算，并且输出逻辑与运算结果。
多个触发器134可以根据匹配时钟信号MATCHCLK通过顺序移位第三逻辑门133的输出来产生多个初始信号MATCH1至MATCH3，并且将多个初始信号MATCH1至MATCH3的最终输出输出为启动准备就绪信号MATCH4。
例如，当不匹配时钟信号UNMATCHCLK不产生而匹配时钟信号MATCHCLK产生四次时，启动准备就绪信号发生单元130可以激活启动准备就绪信号MATCH4。
参考图6，比较单元140可以包括异或(XOR)门阵列141、或门(OR)阵列142、同或(XNOR)门阵列143、与门(AND)阵列144以及第一逻辑门145到第五逻辑门149。
异或门阵列141可以对测试熔丝数据TEST_FZDATA<0:7>和预期数据EXTDATA<0:7>执行逻辑异或运算，并且输出逻辑异或运算结果。
或门阵列142可以通过对异或门阵列141的输出执行逻辑或运算来产生不匹配和信号UNMATCHSUM。
同或门阵列143可以对测试熔丝数据TEST_FZDATA<0:7>和预期数据EXTDATA<0:7>执行逻辑同或运算，并且输出逻辑同或运算结果。
与门阵列144可以通过对同或门阵列143的输出执行逻辑与运算来产生匹配和信号MATCHSUM。
第一逻辑门145可以反相启动准备就绪信号MATCH4并且输出反相的启动准备就绪信号。
第二逻辑门146和第三逻辑门147可以对不匹配和信号UNMATCHSUM、第一逻辑门145的输出以及初始熔丝时钟信号FZCLK执行与逻辑运算，并且将逻辑与运算结果输出为不匹配时钟信号UNMATCHCLK。
第四逻辑门148和第五逻辑门149可以对匹配和信号MATCHSUM、第一逻辑门145的输出以及初始熔丝时钟信号FZCLK执行逻辑与运算，并且将逻辑与运算结果输出为匹配时钟信号MATCHCLK。
当测试熔丝数据TEST_FZDATA<0:7>与预期数据EXTDATA<0:7>相同时，比较单元140可以将初始熔丝时钟信号FZCLK输出为匹配时钟信号MATCHCLK。
当测试熔丝数据TEST_FZDATA<0:7>中的任意一个比特位与预期数据EXTDATA<0:7>不相同时，比较单元140可以将初始熔丝时钟信号FZCLK输出为不匹配时钟信号UNMATCHCLK。
当启动准备就绪信号MATCH4被激活时，比较单元140可以去激活匹配时钟信号MATCHCLK和不匹配时钟信号UNMATCHCLK两者。
参考图7，外部控制信号发生单元150可以包括第一逻辑门151到第四逻辑门154。
第一逻辑门151和第二逻辑门152可以通过对初始启动使能信号BOOTUPEN和启动准备就绪信号MATCH4执行逻辑与运算来产生启动使能信号BOOTUPEN_EXT。
第三逻辑门153和第四逻辑门154可以通过对初始熔丝时钟信号FZCLK和启动准备就绪信号MATCH4执行逻辑与运算来产生熔丝时钟信号FZCLK_EXT。
当启动准备就绪信号MATCH4被激活时，外部控制信号发生单元150可以将初始启动使能信号BOOTUPEN输出为启动使能信号BOOTUPEN_EXT，并且将初始熔丝时钟信号FZCLK输出为熔丝时钟信号FZCLK_EXT。
参考图8，计数复位脉冲发生单元160可以包括脉冲发生器(PG)161以及第一逻辑门162和第二逻辑门163。
脉冲发生器161可以根据启动准备就绪信号MATCH4来产生脉冲信号。
第一逻辑门162和第二逻辑门163可以通过对脉冲发生器161的输出和不匹配时钟信号UNMATCHCLK执行逻辑或运算来产生计数复位脉冲CNTRSTP。
将参考图9基于图1到图8的配置来描述根据实施例的半导体装置100的启动控制操作。
图9图示了测试熔丝数据TEST_FZDATA<0:7>与预期数据EXTDATA<0:7>相同的启动控制操作的示例。
首先，可以优先执行在图1的多个虚设熔丝105的熔丝组中储存测试数据的熔丝编程过程。
初始启动使能信号BOOTUPEN可以在固定时序之后根据上电信号PWRUP来激活，并且可以执行测试启动操作。
振荡使能信号RDOSCEN、锁存使能信号LATEN以及初始熔丝时钟信号FZCLK可以在初始启动使能信号BOOTUPEN的激活时段期间产生。
启动计数信号CNT<0:N>可以根据振荡使能信号RDOSCEN来产生。
图1的多个虚设熔丝105的熔丝组可以根据启动计数信号CNT<0:N>而被顺序选中，并且因此可以输出测试熔丝数据TEST_FZDATA<0:7>。
例如，耦接到一个字线(为了清楚起见，虚设字线：DWL＝0)的一部分熔丝可以用作多个虚设熔丝105。在一个实施例中，例如，除了熔丝阵列103中用作多个正常熔丝104的一部分熔丝之外，熔丝阵列103的剩余部分熔丝被分配给多个虚设熔丝105。
对应的熔丝组可以通过相对于DWL＝0顺序增加位线BL(诸如0、1、2和3)而被顺序选中，并且因此测试熔丝数据TEST_FZDATA<0:7>可以被输出为“10101010”、“01010101”、“00000000”和“11111111”。
同时，储存在寄存器124中的多条数据“10101010”、“01010101”、“00000000”、“11111111”可以被顺序输出为预期数据EXTDATA<0:7>。
由于测试熔丝数据TEST_FZDATA<0:7>与预期数据EXPDATA<0:7>相同，因此匹配和信号MATCHSUM可以被激活，并且匹配时钟信号MATCHCLK可以在匹配和信号MATCHSUM的激活时段期间产生。
由于测试熔丝数据TEST_FZDATA<0:7>与预期数据EXPDATA<0:7>相同，所以不匹配时钟信号UNMATCHCLK和不匹配和信号UNMATCHSUM可以维持在去激活状态。
初始信号MATCH1到MATCH3可以根据匹配时钟信号MATCHCLK来顺序激活，并且最终，启动准备就绪信号MATCH4可以被激活。
当启动准备就绪信号MATCH4被激活时，测试启动操作可以完成。
当启动准备就绪信号MATCH4被激活时，启动使能信号BOOTUPEN_EXT可以被激活，并且可以在启动使能信号BOOTUPEN_EXT的激活时段期间产生熔丝时钟信号FZCLK_EXT。因此，可以开始正常启动操作。
当启动准备就绪信号MATCH4被激活时，可以产生计数复位脉冲CNTRSTP，并且启动计数信号CNT<0:N>可以根据计数复位脉冲CNTRSTP来初始化。
当启动计数信号CNT<0:N>被初始化以及然后启动计数信号CNT<0:N>的值再次增加时，可以顺序选择图1的多个正常熔丝104的熔丝组，并且因此可以输出熔丝数据FZDATA<0:7>。
例如，多个正常熔丝104的熔丝组可以根据启动计数信号CNT<0:N>通过顺序增加字线WL<0:N>和位线BL<0:N>而被顺序选中，并且因此可以输出熔丝数据FZDATA<0:7>。
在启动使能信号BOOTUPEN_EXT的激活时段期间，图1的存储单元阵列101的熔丝数据储存电路102可以根据熔丝时钟信号FZCLK_EXT来储存熔丝数据FZDATA<0:7>。
将参考图10基于图1到图8的配置来描述根据实施例的半导体装置100的启动控制操作。
图10图示了测试熔丝数据TEST_FZDATA<0:7>与预期数据EXTDATA<0:7>不相同的启动控制操作的示例。
首先，可以优先执行在图1的多个虚设熔丝105的熔丝组中储存测试数据的熔丝编程过程。
初始启动使能信号BOOTUPEN可以在固定时序之后根据上电信号PWRUP来激活，并且可以执行测试启动操作。
振荡使能信号RDOSCEN、锁存使能信号LATEN以及初始熔丝时钟信号FZCLK可以在初始启动使能信号BOOTUPEN的激活时段期间产生。
启动计数信号CNT<0:N>可以根据振荡使能信号RDOSCEN来产生。
图1的多个虚设熔丝105的熔丝组可以根据启动计数信号CNT<0:N>而被顺序选中，并且可以顺序输出测试熔丝数据TEST_FZDATA<0:7>。同时，可以顺序输出预期数据EXTDATA。
由于作为第一测试熔丝数据TEST_FZDATA<0:7>的“10101010”与作为第一预期数据EXPDATA<0:7>的“10101010”相同，因此匹配和信号MATCHSUM可以被激活，并且匹配时钟信号MATCHCLK可以在匹配和信号MATCHSUM的激活时段期间产生。
由于第二测试熔丝数据TEST_FZDATA<0:7>为“01010111”而第二预期数据EXPDATA<0:7>为“01010101”，因此第二测试熔丝数据TEST_FZDATA<0:7>与第二预期数据EXPDATA<0:7>不同。
由于第二测试熔丝数据TEST_FZDATA<0:7>与第二预期数据EXPDATA<0:7>不同，因此匹配和信号MATCHSUM和匹配时钟信号MATCHCLK可以被去激活，并且不匹配时钟信号UNMATCHCLK可以在不匹配和信号UNMATCHSUM的激活时段期间产生。
由于在测试熔丝数据TEST_FZDATA<0:7>与预期数据EXPDATA<0:7>之间的识别不重复，因此在初始信号MATCH1到MATCH3之中仅MATCH1可以被激活，以及然后可以被再次去激活。因此，启动准备就绪信号MATCH4可以维持在去激活状态。
计数复位脉冲CNTRSTP可以根据不匹配时钟信号UNMATCHCLK来产生，并且启动计数信号CNT<0:N>可以根据计数复位脉冲CNTRSTP来初始化。
可以重复执行与虚设字线DWL＝0和位线BL＝0相对应的虚设熔丝105被再次选中以输出测试熔丝数据TEST_FZDATA<0:7>的操作，并且该操作可以指熔丝阵列103的异常操作。
如上所述，当检测到熔丝阵列103的异常操作时，启动准备就绪信号MATCH4可以维持在去激活状态。因此，启动使能信号BOOTUPEN_EXT和熔丝时钟信号FZCLK_EXT可以维持在去激活状态，以中断正常启动操作的开始。
如上所讨论的半导体装置和/或启动控制电路(见图1到图10)在其它存储器件、处理器以及计算***的设计中特别有用。例如，参考图11，图示了采用根据各种实施例的半导体装置和/或启动控制电路的***的框图，并且总体上由附图标记1000来表示。该***1000可以包括一个或更多个处理器(即，处理器)或者，例如但不限于，中央处理单元(“CPU”)1100。处理器(即，CPU)1100可以单独使用或与其它处理器(即，CPU)组合使用。虽然处理器(即，CPU)1100将主要以单数方式被提及，但是本领域技术人员将理解的是，可以实现具有任何数量的物理处理器或逻辑处理器(即，CPU)的***1000。
芯片组1150可以可操作地耦接到处理器(即，CPU)1100。芯片组1150是用于在处理器(即，CPU)1100和***1000的其它组件之间的信号的通信路径。***1000的其它组件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250以及磁盘驱动器控制器1300。根据***1000的配置，多种不同信号中的任意一种可以通过芯片组1150来传输，并且本领域技术人员将理解，在不改变***1000的基本特性的情况下，可以很容易地调整遍及***1000的信号的路线。
如上所述，存储器控制器1200可以可操作地耦接到芯片组1150。存储器控制器1200可以包括如上参照图1到图10所讨论的至少一个半导体装置和/或启动控制电路。因此，存储器控制器1200可以通过芯片组1150接收从处理器(即，CPU)1100提供的请求。在替代实施例中，存储器控制器1200可以被集成到芯片组1150中。存储器控制器1200可以可操作地耦接到一个或更多个存储器件1350。在一个实施例中，存储器件1350可以包括如上关于图1到图10所讨论的至少一个半导体装置和/或启动控制电路，存储器件1350可以包括用于限定多个存储单元的多个字线和多个位线。存储器件1350可以是多种工业标准存储器类型中的任意一种，包括但不限于，单列直插存储器模块(“SIMM”)和双列直插存储器模块(“DIMM”)。此外，存储器件1350可以通过储存指令和数据两者来促进外部数据储存设备的安全移除。
芯片组1150也可以耦接到I/O总线1250。I/O总线1250可以用作从芯片组1150到I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可以包括，例如但不限于，鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用多种通信协议中的任意一种以与I/O设备1410、1420和1430通信。在一个实施例中，I/O总线1250可以被集成到芯片组1150中。
磁盘驱动器控制器1300可以可操作地耦接到芯片组1150。磁盘驱动器控制器1300可以用作芯片组1150和一个内部磁盘驱动器1450或一个以上的内部磁盘驱动器1450之间的通信路径。内部磁盘驱动器1450可以通过储存指令和数据两者来促进外部数据储存设备的断开。磁盘驱动器控制器1300和内部磁盘驱动器1450可以使用几乎任何类型的通信协议(包括，例如但不限于，上面关于I/O总线1250提到的所有通信协议)来彼此通信或与芯片组1150通信。
重要的是注意到，上面关于图11所述的***1000仅仅是上面关于图1到图10讨论的半导体装置和/或启动控制电路的一个示例。在替代实施例中，诸如，例如但不限于，移动电话或数字照相机，这些组件可以不同于在图11所示的实施例。
上述实施例意在说明而非限制本公开。各种替代物和等同物是可能的。本公开不受本文中所述的实施例的限制。本公开也不限于任何特定类型的半导体器件。鉴于本公开，其它添加、删减或变型是显而易见的，并且意在落入所附权利要求的范围内。

Claims (19)

1.一种启动控制电路，包括：
熔丝阵列，其包括多个正常熔丝和多个虚设熔丝；以及
熔丝阵列控制器，其被配置为：根据通过测试启动操作从所述多个虚设熔丝输出的测试熔丝数据与预期数据之间的比较结果来判断是否开始针对所述多个正常熔丝的正常启动操作。
2.如权利要求1所述的启动控制电路，其中，除了熔丝阵列中用作所述多个正常熔丝的一部分熔丝之外，所述熔丝阵列的剩余部分熔丝被分配给所述多个虚设熔丝。
3.如权利要求1所述的启动控制电路，其中，熔丝阵列控制器包括：
计数器，其被配置为：根据振荡使能信号来改变启动计数信号的值；
控制信号发生电路，其被配置为：根据初始启动使能信号来产生振荡使能信号和初始熔丝时钟信号；
启动确定电路，其被配置为：根据初始熔丝时钟信号、测试熔丝数据以及启动计数信号来产生启动使能信号和熔丝时钟信号；以及
第一解码器，其被配置为：在启动使能信号的去激活时段期间，通过解码启动计数信号而允许从所述多个虚设熔丝输出测试熔丝数据。
4.如权利要求3所述的启动控制电路，还包括复位电路，所述复位电路被配置为：根据计数器复位脉冲和初始启动使能信号来初始化启动计数信号的值。
5.如权利要求3所述的启动控制电路，还包括第二解码器，所述第二解码器被配置为：在启动使能信号的激活时段期间，通过解码启动计数信号而允许从所述多个正常熔丝输出熔丝数据。
6.如权利要求3所述的启动控制电路，其中，启动确定电路包括：
预期数据发生单元，其被配置为：根据启动计数信号来产生预期数据；
启动准备就绪信号发生单元，其被配置为：根据匹配时钟信号和不匹配时钟信号来产生启动准备就绪信号；以及
比较单元，其被配置为：根据测试熔丝数据和预期数据之间的比较结果，使用初始熔丝时钟信号和启动准备就绪信号来产生匹配时钟信号和不匹配时钟信号。
7.如权利要求6所述的启动控制电路，还包括外部控制信号发生单元，所述外部控制信号发生单元被配置为：根据启动准备就绪信号，使用初始熔丝时钟信号和初始启动使能信号来产生熔丝时钟信号和启动使能信号。
8.如权利要求6所述的启动控制电路，还包括计数复位脉冲发生单元，所述计数复位脉冲发生单元被配置为：根据启动准备就绪信号和不匹配时钟信号来产生用于初始化启动计数信号的值的计数复位脉冲。
9.如权利要求6所述的启动控制电路，其中，预期数据发生单元包括：
寄存器，其被配置为：储存与储存在所述多个虚设熔丝中的多条数据具有相同值的多条数据；
计数器，其被配置为：通过对启动计数信号的一部分进行计数来产生初始选择信号；
解码器，其被配置为：通过解码初始选择信号来产生选择信号；以及
多路复用器，其被配置为：根据选择信号来顺序选择储存在寄存器中的所述多条数据，并且将选中的数据输出为预期数据。
10.一种半导体装置，包括：
熔丝阵列，其包括多个正常熔丝和多个虚设熔丝；
启动控制电路，其被配置为：根据通过测试启动操作从所述多个虚设熔丝输出的熔丝数据与预期数据之间的比较结果来产生表示是否开始正常启动操作的启动使能信号以及产生熔丝时钟信号；以及
存储单元阵列，其被配置为：基于被激活的启动使能信号，执行根据熔丝时钟信号来储存从所述多个正常熔丝输出的熔丝数据的正常启动操作。
11.如权利要求10所述的半导体装置，其中，除了熔丝阵列中用作所述多个正常熔丝的一部分熔丝之外，所述熔丝阵列的剩余部分熔丝被分配给所述多个虚设熔丝。
12.如权利要求10所述的半导体装置，其中，启动控制电路被配置为：通过基于被激活的上电信号来产生初始启动使能信号和初始熔丝时钟信号以执行测试启动操作。
13.如权利要求10所述的半导体装置，其中，启动控制电路包括：
计数器，其被配置为：根据振荡使能信号来改变启动计数信号的值；
控制信号发生电路，其被配置为：根据初始启动使能信号来产生振荡使能信号和初始熔丝时钟信号；
启动确定电路，其被配置为：根据初始熔丝时钟信号、熔丝数据以及启动计数信号来产生启动使能信号和熔丝时钟信号；
第一解码器，其被配置为：在启动使能信号的去激活时段期间，通过解码启动计数信号而允许从所述多个虚设熔丝输出熔丝数据；以及
第二解码器，其被配置为：在启动使能信号的激活时段期间，通过解码启动计数信号而允许从所述多个正常熔丝输出熔丝数据。
14.如权利要求13所述的半导体装置，还包括复位电路，所述复位电路被配置为：根据计数器复位脉冲和初始启动使能信号来初始化启动计数信号的值。
15.如权利要求13所述的半导体装置，其中，启动确定电路包括：
预期数据发生单元，其被配置为：根据启动计数信号来产生预期数据；
启动准备就绪信号发生单元，其被配置为：根据匹配时钟信号和不匹配时钟信号来产生启动准备就绪信号；以及
比较单元，其被配置为：根据测试熔丝数据和预期数据之间的比较结果，使用初始熔丝时钟信号和启动准备就绪信号来产生匹配时钟信号和不匹配时钟信号。
16.如权利要求15所述的半导体装置，还包括外部控制信号发生单元，所述外部控制信号发生单元被配置为：根据启动准备就绪信号，使用初始熔丝时钟信号和初始启动使能信号来产生熔丝时钟信号和启动使能信号。
17.如权利要求15所述的半导体装置，还包括计数复位脉冲发生单元，所述计数复位脉冲发生单元被配置为：根据启动准备就绪信号和不匹配时钟信号来产生用于初始化启动计数信号的值的计数复位脉冲。
18.如权利要求15所述的半导体装置，其中，预期数据发生单元包括：
寄存器，其被配置为：储存与储存在所述多个虚设熔丝中的多条数据具有相同值的多条数据；
计数器，其被配置为：通过对启动计数信号的一部分进行计数来产生初始选择信号；
解码器，其被配置为：通过解码初始选择信号来产生选择信号；以及
多路复用器，其被配置为：根据选择信号来顺序选择储存在寄存器中的所述多条数据，以及将选中的数据输出为预期数据。
19.如权利要求10所述的半导体装置，其中，存储单元阵列包括：
多个存储单元，其中储存与半导体存储器的正常操作相关的正常数据；以及
熔丝数据储存电路，其被配置为：根据熔丝时钟信号来储存熔丝数据。
CN201710244029.8A 2016-09-26 2017-04-14 启动控制电路及包括其的半导体装置 Pending CN107871528A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0123126 2016-09-26
KR1020160123126A KR20180033767A (ko) 2016-09-26 2016-09-26 붓업 제어 회로 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
CN107871528A true CN107871528A (zh) 2018-04-03

Family

ID=61685657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710244029.8A Pending CN107871528A (zh) 2016-09-26 2017-04-14 启动控制电路及包括其的半导体装置

Country Status (3)

Country Link
US (1) US20180090221A1 (zh)
KR (1) KR20180033767A (zh)
CN (1) CN107871528A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164649B1 (en) * 2020-04-20 2021-11-02 Winbond Electronics Corp. Test method for memory device
KR20220095576A (ko) * 2020-12-30 2022-07-07 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124628A1 (en) * 2005-11-30 2007-05-31 Lsi Logic Corporation Methods of memory bitmap verification for finished product
US20130162263A1 (en) * 2011-12-21 2013-06-27 Kwi-dong Kim Fuse circuit and testing method of the same
EP2632008A2 (en) * 2012-02-23 2013-08-28 Renesas Electronics Corporation Power device
CN103366820A (zh) * 2012-04-05 2013-10-23 爱思开海力士有限公司 反熔丝电路
CN103377711A (zh) * 2012-04-30 2013-10-30 爱思开海力士有限公司 具有阵列电熔丝的半导体集成电路及其驱动方法
US8830779B1 (en) * 2013-06-24 2014-09-09 Qualcomm Incorporated Low voltage fuse-based memory with high voltage sense amplifier
CN205406097U (zh) * 2016-02-23 2016-07-27 中国科学院半导体研究所 可编程控制多晶熔丝电路及包含该电路的集成电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124628A1 (en) * 2005-11-30 2007-05-31 Lsi Logic Corporation Methods of memory bitmap verification for finished product
US20130162263A1 (en) * 2011-12-21 2013-06-27 Kwi-dong Kim Fuse circuit and testing method of the same
EP2632008A2 (en) * 2012-02-23 2013-08-28 Renesas Electronics Corporation Power device
CN103366820A (zh) * 2012-04-05 2013-10-23 爱思开海力士有限公司 反熔丝电路
CN103377711A (zh) * 2012-04-30 2013-10-30 爱思开海力士有限公司 具有阵列电熔丝的半导体集成电路及其驱动方法
US8830779B1 (en) * 2013-06-24 2014-09-09 Qualcomm Incorporated Low voltage fuse-based memory with high voltage sense amplifier
CN205406097U (zh) * 2016-02-23 2016-07-27 中国科学院半导体研究所 可编程控制多晶熔丝电路及包含该电路的集成电路

Also Published As

Publication number Publication date
US20180090221A1 (en) 2018-03-29
KR20180033767A (ko) 2018-04-04

Similar Documents

Publication Publication Date Title
US9922729B2 (en) Soft post package repair of memory devices
US9202595B2 (en) Post package repair of memory devices
US10403390B1 (en) Post-packaging repair of redundant rows
KR101131557B1 (ko) 반도체 메모리 장치의 리페어 회로 및 리페어 방법
JP3708726B2 (ja) 欠陥救済回路
CN112420116A (zh) 用于熔丝错误检测的设备及方法
US20090302913A1 (en) Circuit and method for initializing an internal logic unit in a semiconductor memory device
JPH01169800A (ja) ランダムアクセス・メモリ・ユニット及びそれを具備するコンピュータ
US9336839B2 (en) Integrated circuit and memory device
CN111033629B (zh) 在存储器处锁存冗余修复地址的装置和方法
WO2008131347A1 (en) Jtag controlled self-repair after packaging
US9373379B2 (en) Active control device and semiconductor device including the same
KR20070023876A (ko) 반도체 메모리 장치 및 그 셀프 테스트 방법
CN111833957A (zh) 用于存储器装置的可配置相关联修复地址以及电路
EP1328944B1 (en) Area efficient method for programming electrical fuses
US7859933B2 (en) Semiconductor memory device and operating method thereof
US20070201259A1 (en) Method and Apparatus for Programming and Reading Codes on an Array of Fuses
CN110136768A (zh) 一种使用存储器的模式寄存器命令编程反熔丝的方法
CN107871528A (zh) 启动控制电路及包括其的半导体装置
US10825544B2 (en) Configurable post-package repair
US10068662B2 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
KR20160122484A (ko) 반도체 장치
US20240087625A1 (en) Test mode security circuit
KR102152690B1 (ko) 래치 회로 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180403

WD01 Invention patent application deemed withdrawn after publication