FR2973564A1 - Securisation d'une plaquette de circuits electroniques - Google Patents
Securisation d'une plaquette de circuits electroniques Download PDFInfo
- Publication number
- FR2973564A1 FR2973564A1 FR1152798A FR1152798A FR2973564A1 FR 2973564 A1 FR2973564 A1 FR 2973564A1 FR 1152798 A FR1152798 A FR 1152798A FR 1152798 A FR1152798 A FR 1152798A FR 2973564 A1 FR2973564 A1 FR 2973564A1
- Authority
- FR
- France
- Prior art keywords
- wafer
- chip
- manufacturing
- chips
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
- H04W12/04—Key management, e.g. using generic bootstrapping architecture [GBA]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
- H04W12/08—Access security
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
Abstract
Procédé de fabrication d'une plaquette (1) comprenant une multitude de puces (2) séparées par des lignes de découpe (3), caractérisé en ce qu'il comprend une étape de verrouillage d'au moins une puce (2) de la plaquette (1) à l'aide d'une clé secrète, et en ce qu'il comprend une étape d'écriture de cette clé secrète dans au moins une mémoire présente sur la plaquette (1).
Description
Le présent document concerne un procédé de fabrication d'un circuit intégré et un procédé de fabrication d'une plaquette, comprenant notamment un procédé de test particulier. Il concerne aussi une plaquette en tant que telle obtenue par le procédé de fabrication. Enfin, il concerne un dispositif de fabrication de plaquette et un dispositif de fabrication de circuits intégrés, mettant en oeuvre les procédés précédents, ainsi qu'un système comprenant ces dispositifs.
Selon l'état de la technique, la fabrication des circuits intégrés comprend d'abord une première phase de fabrication collective d'éléments électroniques sur une plaquette de silicium, souvent appelée par sa dénomination anglo-saxonne de "wafer", que nous appellerons simplement « plaquette » par la suite. Ces éléments élémentaires sont appelés « die » ou simplement puces, ils formeront les circuits intégrés après leur découpe et intégration dans un boîtier. Cette première phase comprend généralement une étape de test des différentes puces de la plaquette. Une première entité se charge en général de ces opérations de fabrication de plaquettes et de test et une seconde entité, souvent distincte, s'occupe de finaliser la fabrication des circuits intégrés par l'assemblage des puces en découpant les plaquettes et en intégrant les puces dans un boîtier.
Lors de l'étape de test d'une plaquette, une première solution de l'état de la technique consiste à déposer une marque sur les puces défectueuses avec une encre, afin de les identifier visuellement lors de leur découpe ultérieure.
Cette solution nécessite la gestion de l'encre utilisée, comprenant son approvisionnement et son stockage. Elle exige de plus une machine particulière pour déposer l'encre avec précision, puis une machine de détection de l'encre pour le tri des puces défectueuses lors de leur découpe. En remarque, cette technique ne convient pas pour les puces trop petites.
Enfin, comme l'encre est par nature toxique, il est nécessaire de prendre des précautions pour la protection ainsi que le respect des personnes et de
2 l'environnement. Finalement, cette solution est coûteuse et présente de nombreux inconvénients.
Une seconde solution de l'état de la technique consiste à mémoriser les données du test sur un fichier indépendant, stocké sur un support quelconque. Un tel fichier doit d'abord permettre d'identifier la plaquette concernée puis peut par exemple identifier chaque puce défaillante de la plaquette par ses coordonnées x, y. L'inconvénient de cette solution est qu'elle nécessite la gestion séparée d'un fichier, qui doit être transmis de la première vers la seconde entité, laquelle utilise alors un outil spécifique pour le déchiffrer et faire le lien avec la plaquette correspondante pour finalement pouvoir écarter les puces défectueuses lors de la découpe de la plaquette. Il existe un risque d'association d'un fichier avec la mauvaise plaquette, voire un risque de perte du fichier. En remarque complémentaire, il n'existe pas de standard pour un tel fichier, ce qui ne facilite pas son utilisation. La seconde entité doit ainsi gérer des procédés différents pour différents fabricants de plaquettes.
En fin de fabrication, la seconde entité qui a reçu les plaquettes, procède au découpage des différentes puces, qui peuvent être de plusieurs dizaines jusqu'à plusieurs milliers par plaquette, et élimine les puces défectueuses. Toutes les puces non défectueuses sont alors encapsulées dans des boîtiers identiques pour une utilisation future identique.
Les procédés existants de fabrication de circuits intégrés présentent donc les inconvénients mentionnés ci-dessus et il existe un besoin d'une solution améliorée.
Pour cela, un objet recherché consiste en une solution de fabrication d'un circuit intégré, peu coûteuse, simple, sécurisée.
A cet effet, l'invention repose sur un procédé de fabrication d'une plaquette comprenant une multitude de puces séparées par des lignes de découpe, caractérisé en ce qu'il comprend une étape de verrouillage d'au moins une puce de la plaquette à l'aide d'une clé secrète, et en ce qu'il comprend une étape d'écriture de cette clé secrète dans au moins une mémoire présente sur la plaquette. L'étape d'écriture peut comprendre l'écriture d'au moins deux clés secrètes de verrouillage de deux puces distinctes dans une même mémoire présente 10 sur la plaquette.
Le procédé de fabrication d'une plaquette peut comprendre une étape d'écriture d'au moins une clé secrète dans une mémoire d'une puce de la plaquette. En variante, il peut comprendre une étape d'écriture d'au moins 15 une clé secrète dans une mémoire positionnée sur une ligne de découpe de la plaquette. Le procédé de fabrication d'une plaquette peut comprendre une étape d'écriture d'au moins une clé secrète sur une mémoire de la plaquette par 20 une communication sans contact entre un lecteur et un dispositif de communication sans contact disposé au moins partiellement sur une ligne de découpe de la plaquette et lié à la mémoire. Le procédé de fabrication d'une plaquette peut comprendre une étape de 25 connexion de contacts d'une sonde sur une puce de la plaquette, puis une étape d'écriture d'au moins une clé secrète sur une mémoire d'une puce de traitement par l'intermédiaire d'une liaison de cette puce avec la puce de traitement. 30 Le procédé de fabrication d'une plaquette peut comprendre une étape de verrouillage de toutes les puces de la plaquette à partir d'une clé secrète par puce, puis une étape d'écriture de toutes les clés secrètes de données sur une ou plusieurs mémoire(s) de la plaquette. Les clés secrètes de verrouillage de chaque puce de la plaquette peuvent être distinctes. Le procédé de fabrication d'une plaquette peut comprendre une puce disposée sur la plaquette qui met en oeuvre tout ou partie d'un programme de test ou de sécurité de la plaquette par une communication avec au moins une autre puce de la plaquette. L'invention porte aussi sur un procédé de fabrication de circuits intégrés à partir d'une plaquette obtenue par le procédé de fabrication décrit précédemment, caractérisé en ce qu'il comprend une étape de déverrouillage d'au moins une puce de la plaquette.
Le procédé de fabrication de circuits intégrés peut comprendre une étape de lecture dans une mémoire de la plaquette d'au moins une clé secrète et l'étape de déverrouillage peut comprendre le déverrouillage d'une puce à partir de cette clé secrète. L'étape de lecture d'au moins une clé secrète dans une mémoire de la plaquette peut être réalisée par une communication sans contact à partir d'un dispositif de communication sans contact au moins partiellement disposé sur une ligne de découpe de la plaquette. La communication sans contact peut être de type inductif ou capacitif.
Le procédé de fabrication de circuits intégrés peut comprendre une étape de 30 déverrouillage d'au moins une puce de la plaquette par une puce de traitement de la plaquette liée par un bus de communication à ladite puce.
Le procédé de fabrication de circuits intégrés peut comprendre une étape de déverrouillage de toutes les puces de la plaquette, puis une étape de découpe des puces de la plaquette.
L'invention porte aussi sur un dispositif de fabrication d'une plaquette, caractérisé en ce qu'il comprend un lecteur qui met en oeuvre le procédé de fabrication d'une plaquette tel que décrit précédemment. L'invention porte aussi sur un dispositif de fabrication de circuits intégrés, caractérisé en ce qu'il comprend un lecteur qui met en oeuvre le procédé de fabrication de circuits intégrés tel que décrit précédemment. L'invention porte aussi sur un système de fabrication de circuits intégrés, caractérisé en ce qu'il comprend un dispositif de fabrication d'une plaquette tel que décrit ci-dessus et un dispositif de fabrication de circuits intégrés tel que décrit ci-dessus. L'invention porte aussi sur une plaquette comprenant une multitude de puces séparées par des lignes de découpe, caractérisée en ce qu'elle comprend une mémoire sur laquelle sont mémorisées des clés secrètes pour le verrouillage/déverrouillage d'au moins deux puces distinctes de la plaquette.
La plaquette peut comprendre une puce de la plaquette ou une puce de traitement disposée dans les lignes de découpe de la plaquette, liée à au moins une puce distincte de la plaquette par une liaison de communication, et qui comprend un programme de test ou de sécurité apte à tester ou verrouiller/déverrouiller la au moins une puce distincte de la plaquette.
Ces objets, caractéristiques et avantages de la présente invention seront exposés en détail dans la description suivante d'un mode d'exécution particulier fait à titre non-limitatif en relation avec les figures jointes parmi lesquelles :
La figure 1 représente schématiquement une vue de dessus d'une plaquette selon un mode de réalisation de l'invention.
La figure 2 représente schématiquement une partie de la plaquette selon le mode de réalisation de l'invention.
La figure 3 représente schématiquement une partie agrandie de la plaquette selon le mode de réalisation de l'invention.
La figure 4 représente schématiquement un organigramme du procédé de fabrication d'un circuit intégré selon un mode de réalisation de l'invention. 15 La figure 1 représente une plaquette 1 comprenant une multitude de puces 2 réparties régulièrement sur des lignes et colonnes, séparées par des lignes de découpe 3 destinées à permettre leur séparation future lors d'une découpe de la plaquette 1. Cette dernière comprend la répétition de sous- 20 ensembles identiques, appelés champs photo-répétés 4, obtenus par les réticules d'un masque.
Chaque champ photo-répété 4, plus particulièrement visible sur la figure 2, comprend plusieurs puces 2 destinées à former les futurs circuits intégrés, 25 ainsi qu'une puce de traitement 12 particulière, disposée sur une ligne de découpe 13. Pour cela, la puce de traitement 12 présente, selon la réalisation illustrée, une forme très allongée, et occupe sensiblement une surface de 25 mm par 80 qm. Un champ photo-répété 4 comprend de plus une antenne 11, de forme carrée ou rectangulaire, disposée sur des lignes 30 de découpe 3 et liée par une liaison 14, parcourant de même une ligne de découpe, à la puce de traitement 12, pour lui permettre une communication sans contact avec un lecteur distant équipé d'une antenne correspondante. Dans la réalisation illustrée, l'antenne 11 occupe une forme rectangulaire d'environ 30 X 25 mm, et de 80 qm de large, ce qui correspond à la largeur disponible dans une ligne de découpe 3. Naturellement, l'antenne 11 peut présenter une autre forme et un autre parcours le long de lignes de découpe 3, lui permettant d'atteindre des dimensions plus importantes si nécessaire.
Selon ce mode de réalisation, la puce de traitement 12 est de type « dual », c'est-à-dire adaptée pour une communication avec contact par l'intermédiaire d'un contact électrique avec un élément extérieur, et adaptée pour une communication sans contact par l'intermédiaire de l'antenne 11. D'autre part, la puce de traitement 12 est une puce simplifiée, comprenant notamment une interface de communication permettant la mise en oeuvre des deux types de communication mentionnés ci-dessus et une mémoire.
Selon le mode de réalisation, la puce de traitement 12 est liée à une puce adjacente 2' par une liaison filaire 5, comme cela est représenté sur la figure 3. Cette liaison filaire 5, de type série, permet une communication selon le protocole standardisé 12C entre les deux puces 2', 12, et comprend quatre connexions entre les contacts normalisés des deux puces. Par exemple, la puce 2' peut relier ses quatre contacts normalisés SCL, E0, El et gnd sur respectivement les quatre contacts normalisés SCL, Vdd, SDA, gnd, non représentés, de la puce de traitement 12. Naturellement, la communication entre les deux puces peut utiliser tout autre protocole de communication et tout autre type de connexion. Cette puce 2' du champ photo-répété 4 remplit donc une fonction particulière ; elle est impliquée dans la phase de test, notamment en servant d'intermédiaire pour la communication de la puce de traitement avec un lecteur externe, comme cela sera détaillé par la suite. En remarque, la puce 2' est de préférence non alimentée lors d'une telle communication pour éviter les interférences. De plus, elle comprend un bloc de contrôle 6 qui limite les communications vers la puce de traitement 12 à un mode de test bien prédéfini, pour éviter notamment les risques de court-circuit lors de la phase de découpe de la plaquette.
La plaquette 1 décrite ci-dessus permet la mise en oeuvre d'un procédé de test avantageux, et plus généralement d'un procédé de fabrication de circuits intégrés. Le procédé de test comprend une étape E2 d'écriture de données représentant les résultats du test dans une mémoire présente sur la plaquette elle-même, ce qui évite le marquage par une encre ou la gestion d'un fichier externe indépendant de la plaquette. Cette mémoire peut être une mémoire non volatile, de type E2PROM.
Le procédé de fabrication de la plaquette, illustré par la figure 4, comprend ainsi les étapes suivantes : - El - Test de chaque puce 2 de la plaquette, par le déplacement d'une sonde de test sur la plaquette, dont les contacts viennent se poser successivement sur les contacts des différentes puces 2 pour communiquer avec ces puces et mettre en oeuvre des procédures de test, de manière connue ; - E2 - écriture des données du résultat des tests dans au moins une mémoire de la plaquette.
Naturellement, ce procédé de test succède à l'étape EO de fabrication d'une plaquette, qui comprend notamment le positionnement d'un élément de communication sans contact comme une antenne, au moins partiellement sur les lignes de découpe 3 de la plaquette.
L'étape de test El comprend notamment le test de plaquette standardisé, connu par sa dénomination anglo-saxonne EWS pour « Electrical Wafer Sort ». Naturellement, tout autre test peut être mis en oeuvre.30 Plus précisément, la seconde étape E2 d'écriture des données comprend les sous-étapes suivantes : - E21 - connexion de contacts de la sonde de test avec les contacts de la puce adjacente 2' liée à la puce de traitement 12 ; - E22 - transmission de données de résultat de test depuis la sonde de test vers une mémoire de la puce de traitement 12 par l'intermédiaire de la liaison 5 entre la puce adjacente 2' et la puce de traitement 12.
Les données mémorisées sur la plaquette 1 comprennent notamment : le numéro de la plaquette, ou tout identifiant ; - le nombre de puces 2 considérées comme bonnes après le test ; - la position des puces 2 défaillantes, par exemple par leurs coordonnées x-y dans le plan de la plaquette. Une telle solution garantit ainsi que les résultats du test seront toujours présents sur la plaquette jusqu'à son découpage, ne peuvent être ni perdus, ni confondus avec ceux d'autres plaquettes.
20 Pour réaliser ce test, la première entité dispose naturellement d'un dispositif de test comprenant une sonde de test associée à un lecteur particulier, qui est apte à l'écriture d'une donnée dans la mémoire sur la plaquette.
Selon une variante de réalisation, une puce de traitement 12 est reliée à 25 toutes les puces 2 du champ photo-répété 4 par des bus de communication, selon un principe par exemple similaire à celui décrit dans le document EP0606805, et une puce de traitement met directement en oeuvre les procédures de test des différentes puces, et génèrent les données de ces tests qui restent stockées sur sa mémoire, avec une intervention réduite, 30 voire supprimée, d'un lecteur de test externe. Pour cela, la puce de traitement comprend un programme qu'elle exécute pour réaliser les tests.15 Avec cette approche, les étapes El et E2 du procédé de fabrication de plaquette sont réalisées de manière automatique et transparente pour un opérateur externe.
Selon une variante de réalisation, le test des puces réalise un tri des puces 2 en plus de deux catégories, selon leur score atteint lors de ces tests, permettant d'écarter les puces les plus défaillantes mais aussi de prévoir des applications différentes pour les puces d'une même plaquette en fonction de l'exigence de qualité requise pour chaque application.
De plus, selon une réalisation avantageuse, lorsqu'une première entité a finalisé la fabrication d'une plaquette, incluant un test, tel que décrit ci-dessus, alors la plaquette est transmise à une seconde entité qui va réaliser l'assemblage des puces pour finaliser la fabrication de circuits intégrés à partir de la plaquette.
Cette seconde entité comprend ainsi un dispositif de fabrication de circuits intégrés qui comprend notamment un lecteur pour lire les données des résultats de test dans la mémoire des puces de traitement 12 de la plaquette 1. Ce dispositif met ensuite en oeuvre la découpe des différentes puces et écarte les puces défaillantes, connues par les données lues à l'étape précédente.
Le dispositif finalise donc la fabrication de circuits intégrés et met en oeuvre les étapes suivantes du procédé de fabrication : - E3 - lecture des données des résultats de test sur la plaquette ; - E4 - découpe de la plaquette, en écartant les puces défaillantes ; - E5 - encapsulation dans un boîtier des autres puces.
Selon un mode de réalisation avantageux, l'étape E3 de lecture des données comprend une communication sans contact entre le lecteur du dispositif de fabrication de circuits intégrés et les puces de traitement 12, de sorte à transmettre les données des résultats de test par les antennes 11 de la plaquette 1. Pour cela, le lecteur comprend un circuit résonant comprenant une antenne, dimensionnée pour correspondre avec une antenne 11 positionnée sur la plaquette, pour mettre en oeuvre une communication à distance de type électromagnétique, le circuit résonant du lecteur induisant la résonance électromagnétique de l'antenne 11 de la plaquette, permettant ainsi la communication. Une telle communication sans contact, de type inductif, peut reprendre les normes connues et habituelles comme celles basées sur une fréquence de 13,56 Mhz pour une portée de courte distance, inférieure à 10 cm.
Cette communication sans contact permet d'obtenir très rapidement et simplement les informations relatives aux données de test mémorisées sur une puce de traitement, ce qui est avantageux et permet une exploitation automatique performante de la plaquette et un procédé de fabrication de circuits intégrés rapide et fiable.
Selon une variante de réalisation, cette communication sans contact comprend une étape de sécurité, pour éviter l'accès mal intentionné aux données stockées sur la plaquette, en cas de vol de cette dernière par exemple. Pour cela, il peut y avoir une phase initiale d'authentification entre le lecteur et une puce de traitement de la plaquette, sur la base par exemple d'une clé secrète connue du lecteur uniquement, qui peut lui être transmise par une communication distincte de celle avec la plaquette, par tout autre système de communication.
Ensuite, l'étape E4 de découpe des puces entraîne en même temps la destruction physique des composants disposés sur les lignes de découpe 3, ce qui évite par exemple la récupération d'informations confidentielles qui se
12 trouveraient dans une mémoire des puces de traitement 12 par un tiers après la découpe de la plaquette.
Enfin, les puces considérées comme non défaillantes sont finalement intégrées dans un boîtier, dans une dernière étape E5, pour former finalement les circuits intégrés.
Selon une variante de réalisation, les différentes puces de la plaquette ont été triées en différentes catégories lors de l'étape de test El de la plaquette, selon des critères de qualité prédéfinis, comme cela a été mentionné précédemment. Dans un tel cas, l'étape de découpe E4 de la plaquette comprend une destination différente des puces de différentes catégories puis une étape finale comprenant l'intégration des différentes puces dans un boîtier en tenant compte de leur catégorie. Ainsi, des puces de catégorie différentes sont orientées vers des applications différentes, les puces de plus grande qualité étant orientées vers les applications les plus exigeantes, et ainsi de suite. Cette approche permet d'obtenir une orientation finale d'au moins deux puces de la même plaquette vers des utilisations finales différentes, et leur intégration dans deux boîtiers différents.
La description précédente s'applique naturellement pour tous les types de plaquettes, quel que soit le type de puce fabriqué, qui peut être par exemple une puce complexe de type à microprocesseur ou une simple mémoire. En remarque, dans le cas où la puce de la plaquette est de type « dual », c'est- à-dire adaptée pour les deux types de communication, sans contact et avec contact, une d'entre elle peut remplacer une puce de traitement 12 et être directement reliée à une antenne 11 sur la plaquette. Dans ce cas, en reprenant le mode de réalisation décrit, une variante consisterait à relier directement liaison 14 d'une antenne 11 avec la puce 2' sur chaque champ photo-répété, en supprimant la puce de traitement 12 sur les lignes de découpe, la puce 2' devenant alors la puce de traitement du champ photo- répété 4. Selon une autre variante, une puce de traitement intégrant les deux dispositifs de communication, sans contact et avec contact, peut être utilisée, de sorte à pouvoir intervenir de manière indépendante, sans nécessiter une liaison 5 avec une puce 2' intermédiaire.
Selon une variante de réalisation, la plaquette peut comprendre tout dispositif de communication sans contact. Ainsi, l'antenne 11 prévue pour une résonance électromagnétique peut ne parcourir qu'une partie de sa longueur dans une ligne de découpe 3 de la plaquette 1, le reste de sa longueur se trouvant par exemple sur une surface supérieure de la plaquette, au-dessus des puces. En variante, le dispositif de communication sans contact peut être de nature différente, mettant en oeuvre une communication sans contact par un autre phénomène que le rayonnement électromagnétique ou inductif explicité précédemment. Par exemple, un tel dispositif de communication peut comprendre différentes lignes conductrices parallèles, intégrées dans des lignes de découpe de la plaquette, permettant une communication sans contact par un phénomène capacitif, avec un lecteur comprenant une borne correspondante par exemple à base d'une plaque métallique qui viendrait se superposer aux lignes conductrices de la plaquette.
D'autre part, le mode de réalisation précédent a été illustré sur la base d'une puce de traitement et un dispositif de communication sans contact par champ photo-répété, ce qui permet d'optimiser le volume disponible sur la plaquette et le temps de traitement des procédés décrits précédemment. Toutefois, tout autre nombre de puces de traitement et/ou de dispositifs de communication est envisageable, comme un seul pour l'ensemble de la plaquette ou pour plusieurs champs photo-répétés, ou selon une variante extrême inverse, plusieurs par champ photo-répété. De plus, les données mémorisées sur ces puces de traitement peuvent être réparties en fonction de critères de proximité. Dans l'exemple illustré, la puce de traitement 12 d'un certain champ photo-répété 4 intègre les données correspondant aux puces 2, 2' de ce champ photo-répété. En variante, toute autre répartition de la mémorisation des données peut être envisagée, à partir du moment où une mémoire reçoit des données concernant au moins deux puces distinctes de la plaquette. Notamment, il est possible de dupliquer les mêmes données sur plusieurs puces, pour réduire le risque de perdre des données en cas de défaillance d'une puce de traitement par exemple. De plus, les données mémorisées peuvent être de toutes sortes et occuper tout espace mémoire, la solution décrite n'est pas limitée à un certain type de données.
Selon une variante de réalisation, il est prévu d'accroître la sécurité d'une plaquette 1 par le verrouillage d'une ou plusieurs des puces 2 qui la composent, et avantageusement toutes les puces. Ce verrouillage est obtenu par l'intermédiaire d'une clé secrète, dont l'utilisation par un algorithme de cryptage permet de déverrouiller l'accès à au moins une puce 2. La clé secrète est donc indispensable pour une exploitation future de la puce. Dans la réalisation choisie, chaque puce de la plaquette est verrouillée par sa propre clé secrète unique. Les différentes clés secrètes sont donc différentes et sont avantageusement mémorisées dans une mémoire disposée sur la plaquette elle-même, par exemple la mémoire d'au moins une puce de traitement 12 décrite précédemment, ou toute autre mémoire disposée sur la plaquette, que nous appellerons plus simplement mémoire de sécurité. Ainsi, cette mémoire peut être une mémoire d'une des puces de la plaquette La communication avec cette mémoire de sécurité se fait de manière similaire à la communication avec une puce de traitement explicitée précédemment.
Selon une réalisation avantageuse, plusieurs mémoires de sécurité sont prévues pour atteindre une capacité de stockage sur la plaquette globalement importante, et/ou pour permettre de conserver une copie des informations mémorisées, utile au cas où une mémoire deviendrait inaccessible pour une raison quelconque. Toutefois, ce concept sera mis en oeuvre dans une version minimale dès lors qu'une mémoire de la plaquette comprend au moins une clé de verrouillage/déverrouillage pour au moins deux puces distinctes de la plaquette.
Cette mémoire de sécurité de la plaquette qui contient les clés secrètes obligatoires pour l'exploitation des puces est naturellement très sécurisée, elle-même accessible par des algorithmes de sécurité performants. Elle forme un coffre-fort pour les clés secrètes qu'elle contient, qui ne sortent pas de ce coffre-fort, sauf par un accès limité et un échange très sécurisé. Ainsi, en cas de vol de la plaquette, les puces la composant sont inexploitables. De plus, dans le cas où la mémoire de sécurité est positionnée sur les lignes de découpe, l'information concernant les clés secrètes sera physiquement détruite lors de la découpe de la plaquette, empêchant le fraudeur de pouvoir tenter de les récupérer en se rendant compte a posteriori du verrouillage des puces de la plaquette.
Une seconde entité qui veut exploiter les puces devra lire les clés secrètes dans la mémoire de la plaquette, de la manière explicitée précédemment avec les données de test, puis exploiter ces clés pour déverrouiller les puces avant leur exploitation finale. Ce déverrouillage peut être effectué lors du traitement de la plaquette, avant sa découpe, ou juste avant la commercialisation finale du circuit intégré finalisé, pour conserver le plus longtemps possible un haut niveau de sécurité dans le procédé de fabrication du circuit intégré.
Les phases de verrouillage et déverrouillage nécessitent une communication avec chaque puce à verrouiller/déverrouiller ainsi qu'une communication avec la mémoire de sécurité correspondante de la plaquette pour écrire/lire la clé secrète de verrouillage/déverrouillage. Selon une réalisation avantageuse, un dispositif lecteur communique directement avec une mémoire de sécurité de la plaquette, cette dernière étant reliée à plusieurs puces 2 de la plaquette pour le pilotage du verrouillage/déverrouillage automatique de ces différentes puces 2. Cette liaison entre la mémoire de sécurité et les puces 2 de la plaquette peut par exemple consister en différents bus de communication selon une solution telle que décrite dans le document EP0606805, par l'intermédiaire d'une puce de traitement telle que décrite précédemment positionnée dans des lignes de découpe de la plaquette ou par l'intermédiaire d'une des puces présente sur la plaquette, qui met en oeuvre automatiquement tout ou partie des procédures de sécurité, et notamment des opérations de verrouillage/déverrouillage des puces par l'intermédiaire d'un programme. 20
Claims (20)
- REVENDICATIONS: 1. Procédé de fabrication d'une plaquette (1) comprenant une multitude de puces (2) séparées par des lignes de découpe (3), caractérisé en ce qu'il comprend une étape de verrouillage d'au moins une puce (2) de la plaquette (1) à l'aide d'une clé secrète, et en ce qu'il comprend une étape d'écriture de cette clé secrète dans au moins une mémoire présente sur la plaquette (1).
- 2. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce que l'étape d'écriture comprend l'écriture d'au moins deux clés secrètes de verrouillage de deux puces (2) distinctes dans une même mémoire présente sur la plaquette (1).
- 3. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce qu'il comprend une étape d'écriture d'au moins une clé secrète dans une mémoire d'une puce (2) de la plaquette.
- 4. Procédé de fabrication d'une plaquette (1) selon l'une des revendications 1 à 2, caractérisé en ce qu'il comprend une étape d'écriture d'au moins une clé secrète dans une mémoire positionnée sur une ligne de découpe (3) de la plaquette (1). 25
- 5. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce qu'il comprend une étape d'écriture d'au moins une clé secrète sur une mémoire de la plaquette (1) par une communication sans contact entre un lecteur et un dispositif de 30 communication sans contact disposé au moins partiellement sur une ligne de découpe (3) de la plaquette (1) et lié à la mémoire.20
- 6. Procédé de fabrication d'une plaquette (1) selon l'une des revendications 1 à 4, caractérisé en ce qu'il comprend une étape de connexion de contacts d'une sonde sur une puce (2') de la plaquette, puis une étape d'écriture d'au moins une clé secrète sur une mémoire d'une puce de traitement (12) par l'intermédiaire d'une liaison (5) de cette puce (2') avec la puce de traitement (12).
- 7. Procédé de fabrication d'une plaquette (1) selon l'une des revendications précédentes, caractérisé en ce qu'il comprend une étape de verrouillage de toutes les puces (2) de la plaquette (1) à partir d'une clé secrète par puce (2), puis une étape d'écriture de toutes les clés secrètes de données sur une ou plusieurs mémoire(s) de la plaquette (1).
- 8. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce que les clés secrètes de verrouillage de chaque puce (2) de la plaquette (1) sont distinctes.
- 9. Procédé de fabrication d'une plaquette selon l'une des revendications précédentes, caractérisé en ce qu'il comprend une puce disposée sur la plaquette qui met en oeuvre tout ou partie d'un programme de test ou de sécurité de la plaquette par une communication avec au moins une autre puce de la plaquette.
- 10. Procédé de fabrication de circuits intégrés à partir d'une plaquette (1) obtenue par l'une des revendications 1 à 9, caractérisé en ce qu'il comprend une étape de déverrouillage d'au moins une puce (2) de la plaquette (1).
- 11. Procédé de fabrication de circuits intégrés selon la revendication précédente, caractérisé en ce qu'il comprend une étape de lecture dans une mémoire de la plaquette (1) d'au moins une clé secrète eten ce que l'étape de déverrouillage comprend le déverrouillage d'une puce (2) à partir de cette clé secrète.
- 12. Procédé de fabrication de circuits intégrés selon la revendication précédente, caractérisé en ce que l'étape de lecture d'au moins une clé secrète dans une mémoire de la plaquette (1) est réalisée par une communication sans contact à partir d'un dispositif de communication sans contact au moins partiellement disposé sur une ligne de découpe (3) de la plaquette.
- 13. Procédé de fabrication de circuits intégrés selon la revendication précédente, caractérisé en ce que la communication sans contact est de type inductif ou capacitif.
- 14. Procédé de fabrication de circuits intégrés selon l'une des revendications 10 à 13, caractérisé en ce qu'il comprend une étape de déverrouillage d'au moins une puce (2) de la plaquette par une puce de traitement (12) de la plaquette liée par un bus de communication à ladite puce (2).
- 15. Procédé de fabrication de circuits intégrés selon l'une des revendications 10 à 14, caractérisé en ce qu'il comprend une étape de déverrouillage de toutes les puces (2) de la plaquette (1), puis une étape de découpe des puces (2) de la plaquette.
- 16. Dispositif de fabrication d'une plaquette, caractérisé en ce qu'il comprend un lecteur qui met en oeuvre le procédé de fabrication d'une plaquette (1) selon l'une des revendications 1 à 9. 30
- 17. Dispositif de fabrication de circuits intégrés, caractérisé en ce qu'il comprend un lecteur qui met en oeuvre le procédé de fabrication de circuits intégrés selon l'une des revendications 10 à 15.25
- 18.Système de fabrication de circuits intégrés, caractérisé en ce qu'il comprend un dispositif de fabrication d'une plaquette (1) selon la revendication 16 et un dispositif de fabrication de circuits intégrés selon la revendication 17.
- 19.plaquette (1) comprenant une multitude de puces (2) séparées par des lignes de découpe (3), caractérisée en ce qu'elle comprend une mémoire sur laquelle sont mémorisées des clés secrètes pour le verrouillage/déverrouillage d'au moins deux puces (2) distinctes de la plaquette (1).
- 20. Plaquette selon la revendication précédente, caractérisée en ce qu'elle comprend une puce (2) de la plaquette ou une puce de traitement (12) disposée dans les lignes de découpe (3) de la plaquette, liée à au moins une puce distincte de la plaquette par une liaison de communication, et qui comprend un programme de test ou de sécurité apte à tester ou verrouiller/déverrouiller la au moins une puce distincte de la plaquette.20
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1152798A FR2973564A1 (fr) | 2011-04-01 | 2011-04-01 | Securisation d'une plaquette de circuits electroniques |
US13/435,201 US8802455B2 (en) | 2011-04-01 | 2012-03-30 | Security-protection of a wafer of electronic circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1152798A FR2973564A1 (fr) | 2011-04-01 | 2011-04-01 | Securisation d'une plaquette de circuits electroniques |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2973564A1 true FR2973564A1 (fr) | 2012-10-05 |
Family
ID=44584219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1152798A Withdrawn FR2973564A1 (fr) | 2011-04-01 | 2011-04-01 | Securisation d'une plaquette de circuits electroniques |
Country Status (2)
Country | Link |
---|---|
US (1) | US8802455B2 (fr) |
FR (1) | FR2973564A1 (fr) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8674356B2 (en) * | 2011-08-31 | 2014-03-18 | M/A-Com Technology Solutions Holdings, Inc. | Electrically measurable on-chip IC serial identifier and methods for producing the same |
US9544551B2 (en) * | 2014-09-29 | 2017-01-10 | Tyco Fire & Security Gmbh | Store intelligence platform using proximity sensing |
US10643006B2 (en) * | 2017-06-14 | 2020-05-05 | International Business Machines Corporation | Semiconductor chip including integrated security circuit |
US11416639B2 (en) | 2020-06-29 | 2022-08-16 | Nuvoton Technology Corporation | PQA unlock |
US11574079B2 (en) * | 2021-05-27 | 2023-02-07 | Nuvoton Technology Corporation | Multi-stage provisioning of secret data |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4766516A (en) * | 1987-09-24 | 1988-08-23 | Hughes Aircraft Company | Method and apparatus for securing integrated circuits from unauthorized copying and use |
WO1992015074A1 (fr) * | 1991-02-19 | 1992-09-03 | Gemplus Card International | Procede de protection d'un circuit integre contre les utilisations frauduleuses |
DE10123362A1 (de) * | 2001-05-14 | 2002-11-28 | Infineon Technologies Ag | Wafer sowie Verfahren zum Herstellen eines Wafers |
US20050138499A1 (en) * | 2003-11-26 | 2005-06-23 | Lawrence Pileggi | System and method to test integrated circuits on a wafer |
EP1826580A2 (fr) * | 2006-02-28 | 2007-08-29 | Fujitsu Limited | Circuit de tests et procédé de tests pour dispositif semi-conducteur et puce semi-conductrice |
US20100284539A1 (en) * | 2009-03-09 | 2010-11-11 | The Regents Of The University Of Michigan | Methods for Protecting Against Piracy of Integrated Circuits |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7220990B2 (en) * | 2003-08-25 | 2007-05-22 | Tau-Metrix, Inc. | Technique for evaluating a fabrication of a die and wafer |
KR101102684B1 (ko) * | 2009-11-27 | 2012-01-05 | 주식회사 하이닉스반도체 | 웨이퍼 및 그 형성 방법 |
-
2011
- 2011-04-01 FR FR1152798A patent/FR2973564A1/fr not_active Withdrawn
-
2012
- 2012-03-30 US US13/435,201 patent/US8802455B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4766516A (en) * | 1987-09-24 | 1988-08-23 | Hughes Aircraft Company | Method and apparatus for securing integrated circuits from unauthorized copying and use |
WO1992015074A1 (fr) * | 1991-02-19 | 1992-09-03 | Gemplus Card International | Procede de protection d'un circuit integre contre les utilisations frauduleuses |
DE10123362A1 (de) * | 2001-05-14 | 2002-11-28 | Infineon Technologies Ag | Wafer sowie Verfahren zum Herstellen eines Wafers |
US20050138499A1 (en) * | 2003-11-26 | 2005-06-23 | Lawrence Pileggi | System and method to test integrated circuits on a wafer |
EP1826580A2 (fr) * | 2006-02-28 | 2007-08-29 | Fujitsu Limited | Circuit de tests et procédé de tests pour dispositif semi-conducteur et puce semi-conductrice |
US20100284539A1 (en) * | 2009-03-09 | 2010-11-11 | The Regents Of The University Of Michigan | Methods for Protecting Against Piracy of Integrated Circuits |
Also Published As
Publication number | Publication date |
---|---|
US20120250429A1 (en) | 2012-10-04 |
US8802455B2 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2232412B1 (fr) | Dispositif semi-conducteur inviolable et ses procédés de fabrication | |
FR2973564A1 (fr) | Securisation d'une plaquette de circuits electroniques | |
EP2866259B1 (fr) | Puce électronique comprenant des moyens de protection de sa face arrière | |
US8584961B2 (en) | Marking verification system | |
CN106685909B (zh) | 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法 | |
EP0800209B1 (fr) | Dipositif de sécurité d'une pastille semi-conductrice | |
CN102265395A (zh) | 用于物理不可复制功能的物理结构 | |
EP2313844B1 (fr) | Dispositif et procede de protection d'un systeme electronique contre un acces non autorise | |
EP0572515A1 (fr) | Procede de protection d'un circuit integre contre les utilisations frauduleuses | |
EP1902405A1 (fr) | Procede de fabrication d'un objet electronique comportant une etape de transfert de donnees et objet obtenu | |
EP2388948B1 (fr) | Procédé et système d'accès à un circuit intégré comprenant une clé personnelle d'authentification | |
FR2973563A1 (fr) | Memorisation de donnees sur une plaquette de circuits electroniques | |
FR2927441A1 (fr) | Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif | |
EP3391228B1 (fr) | Procédé d'écriture dans une mémoire non-volatile d'une entité électronique et entité électronique associée | |
FR2973562A1 (fr) | Communication sans contact avec une plaquette de circuits electroniques | |
FR2973561A1 (fr) | Gestion autonome et automatique de test et/ou procedure de securite sur une plaquette de circuits electroniques | |
FR2973560A1 (fr) | Tri de puces d'une plaquette de circuits électroniques | |
EP1508901B1 (fr) | Circuit mémoire à mémoire non volatile d'identification et procédé associé | |
EP4060355B1 (fr) | Protection du contenu d'une mémoire fusible | |
EP3340098A1 (fr) | Procédé pour la sécurité d'une opération électronique avec une carte à puce | |
WO2002101641A1 (fr) | Carte à puce détachable sur support avec prédécoupe | |
FR2848025A1 (fr) | Protection d'un composant par nappe conductrice a contact aleatoire | |
EP1760614B1 (fr) | Mise à jour synchronisée de fichiers de données | |
EP1129430B2 (fr) | Procede et dispositif de controle du cycle de vie d'un objet portatif, notamment d'une carte a puce | |
FR3099272A1 (fr) | Procédé de sécurisation, et dispositif électronique associé |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |
Effective date: 20141231 |