CN101030547A - 用于半导体器件的测试电路和测试方法及半导体芯片 - Google Patents

用于半导体器件的测试电路和测试方法及半导体芯片 Download PDF

Info

Publication number
CN101030547A
CN101030547A CNA2006100984557A CN200610098455A CN101030547A CN 101030547 A CN101030547 A CN 101030547A CN A2006100984557 A CNA2006100984557 A CN A2006100984557A CN 200610098455 A CN200610098455 A CN 200610098455A CN 101030547 A CN101030547 A CN 101030547A
Authority
CN
China
Prior art keywords
chip
pad
test
circuit
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100984557A
Other languages
English (en)
Other versions
CN100585827C (zh
Inventor
杉山秀俊
中岛雅夫
毛利阳幸
铃木英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Memory Solution Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101030547A publication Critical patent/CN101030547A/zh
Application granted granted Critical
Publication of CN100585827C publication Critical patent/CN100585827C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种用于半导体器件的测试电路，所述半导体器件具有测试模式并且切割形成于划片区域中的焊盘，其中，在对半导体器件进行测试之后关于内置存储器的信息不可读。划片PAD和划片ROM形成于晶片的切割区域中。在芯片(a)通电时，通电复位电路将复位信号传送到模式寄存器。在设定初始寄存器值为“00”之后，从模式切换端子输入模式切换信号，激活划片ROM，并且设定测试模式。在该处理中，曼彻斯特编码信号从划片PAD提供，通过从时钟分频电路提供的分频时钟译码，设定测试模式下模式寄存器中寄存器的值，并且外部复位被确立或取消。

Description

用于半导体器件的测试电路和测试方法及半导体芯片
技术领域
本发明涉及用于半导体器件的测试电路，更具体而言涉及难以解密或者伪造芯片中数据的测试电路、测试方法和半导体芯片。
背景技术
半导体器件使用于各种工业领域并且起工业基础的作用。确保半导体器件的可靠性是非常重要的。因此，当对半导体器件进行测试时，不仅应该包括逻辑电路的操作测试，还应该包括可重写的非易失性存储器的测试，这些存储器例如是内置EEPROM、闪存、FeRAM(铁电随机存取存储器)等。在这种情况下，专用的存储器测试模式比使用BIST(内部自测试)电路来测试对于重写数据需要特别顺序的存储器更加合适。
因此，迄今为止，在芯片中形成测试焊盘，在芯片中形成具有用于设定测试模式的应用程序的ROM，并且从测试焊盘对ROM进行存取，从而在芯片中测试存储器和逻辑电路。
日本公开的专利申请No.2001-135597(日本专利申请公开)中的发明揭示了用于在划片区域(scribe area)(切割区域)准备焊盘并且在芯片的存储区域写入数据之后切割晶片的技术，在该划片区域中，切割半导体晶片。这样从而将焊盘和芯片分开并且防止数据的解密。
然而，在传统的在芯片中存储测试焊盘和具有用于设定测试模式的应用程序的ROM的测试方法中，第三方可以通过从测试焊盘存取ROM来解密芯片中的存储器和逻辑，从而可能引起被称为安全漏洞(securityhole)的问题。
在日本公开的专利申请No.2001-135597中描述的半导体器件中，划片焊盘被切割，但是ROM保留在芯片中，从而未能解决上述的问题。
发明内容
本发明提供一种半导体器件测试电路，该半导体器件测试电路在对半导体器件进行测试之后不仅切割测试焊盘，还切割用于设定测试模式的ROM，与预定的分频时钟同步地使用曼彻斯特编码信号并设定测试模式，从而使得难以解密或伪造芯片中的数据。
为了解决上述的传统问题，本发明提供一种用于半导体器件的测试电路，其包括：形成于半导体晶片的切割区域中的焊盘；形成于该半导体晶片的切割区域中并存储测试模式转换程序的存储器件；形成于该半导体晶片的芯片区域中的控制电路，该控制电路对从所述焊盘输入的逻辑信号进行译码，并通过存储在所述存储器件中的程序设定测试模式。
通过上述的配置，形成于半导体晶片的切割区域中的焊盘和ROM通过切分(dice)半导体晶片而被销毁，并且在装运(ship)半导体集成电路(芯片)之后，到测试模式的转换被禁止，从而防止数据的解密和伪造。该配置还允许使用曼彻斯特编码信号等的逻辑信号以及使用基于存储在存储器件中的程序而生成的分频时钟来执行的译码处理，并且在装运之后禁止测试模式，从而使得难以解密或者伪造数据。
此外，例如，控制电路包括在其中设定测试模式的模式寄存器；用于将逻辑信号译码的测试焊盘控制电路；以及用于切换对存储器件的存取的地址和数据选择器。初始化信号通过对上述芯片的供电而被供应到上述模式寄存器。之后供应模式切换信号，开始记忆在存储器件中的程序，并且设定测试模式到模式寄存器中。
附图说明
图1示出了芯片区域中的实际的电路配置；
图2A示出了半导体晶片的整个配置；
图2B是图2A的放大视图；
图3A是图2B的放大视图；
图3B示出了将半导体晶片切分成芯片并且分成芯片区域和划片区域的配置；
图4是说明本发明的实施例的处理的流程图；以及
图5是说明本发明的实施例的处理的时序图。
具体实施方式
根据本发明的实施例通过参照附图在下面进行说明。
图2A和2B是本实施例的说明性视图。图2A示出了整个半导体晶片的配置。图2B是图2A中的A部分的放大视图。如图2A和2B所示，半导体晶片由包括数据存储区域的主芯片区域(下文中称为芯片区域)“a”和在测试半导体晶片后将芯片分开的划片区域“b”组成。
图3A是图2B的一部分的放大视图。例如图3A是图2B中的B部分的放大视图。在划片区域b中，形成划片焊盘(下文中称为划片PAD)1和划片ROM 2。划片PAD 1由八个地址和数据端口、四个控制端口、模式切换端子和外部复位端子等组成。
为上述八个地址和数据端口以及四个控制端口提供曼彻斯特(Manchester)编码信号。为模式切换端子提供模式切换信号。外部复位端子依赖于稍后描述的顺序而确立(asserted)或取消(negated)。曼彻斯特编码信号是逻辑变化信号，并且包括从“1”变到“0”或者从“0”变到“1”的沿。例如，如果“01”用来识别“0”并且“10”用来识别“1”，那么当数据“0010”从划片PAD 1输入时，曼彻斯特编码信号是“01011001”。
写信号、读信号、16位地址输入选择信号和同步信号输入到四个控制端口。
划片ROM 2存储用于将半导体芯片转换到测试模式的程序。该程序还包括用于生成在上述曼彻斯特编码信号被译码的时候使用的分频时钟的程序。此外，图3用浅点网状线示出了当半导体晶片被分成芯片时的切分线。即如图3B所示的显示为浅点网状的线是切割线，并且划片PAD 1和划片ROM 2在切分之后被销毁。
图1示出了芯片区域“a”实际的电路配置，并且示出了包括划片PAD 1和划片ROM 2的配置。如图1所示，芯片区域包括测试电路3、通电复位电路4、控制器5、ROM 6、非易失性存储器7和时钟分频电路8。ROM 6和非易失性存储器7由根据本实施例的测试电路测试，并且检查存储的数据等。通电复位电路4确认供应给芯片的电源并且当电源供应开始时为测试电路3提供复位信号。
测试电路3由模式寄存器10、模式译码器11、测试焊盘控制器12及地址和数据选择器13组成。在测试电路3中的上述的每个电路都通过地址总线和数据总线连接到控制器5、ROM 6、非易失性存储器7和时钟分频电路8。
接下来，在下面说明使用上述配置的处理操作。当根据本实施例的处理被执行的时候，一个必需的样本从附图中没有示出的器件连接到图1预先示出的划片PAD 1。
图4是说明根据本实施例的处理的流程图。图5是一系列操作的时序图。在图1中，首先，接通对芯片“a”的电源供应(S1)。
然后，划片PAD 1的模式切换端子设定为“1”(S2)。当模式切换端子的输入没有切换时，根据本实施例到测试模式的转换不能执行。
接下来，当S1中的电源被供应时，并且通电复位电路的复位被释放(S3)时，测试电路的模式寄存器10被初始化，并且例如初始寄存器的值被设定为“00”(S4)。
接下来，当模式切换端子的“1”的设定、模式寄存器10的初始化状态和外部复位端子被取消并且提供了时钟时，激活控制器5(S6)。然后，执行复位向量获取，并且地址和数据选择器13通过模式译码器11来选择划片区域b的划片ROM 2(S7)，并且激活划片ROM 2的程序(S8)。
当划片ROM 2被激活时，执行下列项目。首先，程序的分频设定的变化指令通过内部总线传送到时钟分频电路8，并且时钟分频电路8生成由划片ROM 2的程序设定周期的分频时钟。
接下来，执行准备测试设定模式的处理(S9)。在分频设定之后，初始化测试焊盘控制器12，并且变换到通用输入/输出模式。这时，为划片PAD 1的测试指示端子设置的信号输入曼彻斯特编码数据。输入数据由测试焊盘控制器12进行译码，并且模式寄存器10的寄存器值可以通过芯片的内部总线进行重写。当模式寄存器10的寄存器值完全重写时，划片ROM 2的程序把无限循环操作通知控制器5，并且控制器5执行无限循环操作。
接下来，确立划片PAD 1的外部复位端子(S10)。通过复位端子的确立，地址和数据选择器13根据模式寄存器10的寄存器值经由模式译码器11，从划片区域b中的划片ROM 2的程序激活中选择测试模式设定激活。
此外，当划片PAD 1的外部复位端子被取消(S11)时，通过写入到模式寄存器10的设定来执行激活，测试模式设定信号通过模式译码器11传送到测试焊盘控制器12，测试焊盘控制器12从通用输入/输出模式切换到测试输入/输出模式(S12)，并且可以进行来自划片PAD 1的测试指示端子的测试(S13)。
来自划片PAD 1的测试指示端子的信号是曼彻斯特编码信号。该信号由测试焊盘控制器12进行译码。在测试结果的比较中，来自芯片的电路的输出信号由测试焊盘控制器12编码成曼彻斯特编码信号，并且被输出到划片PAD 1的测试指示端子。
如上所述，根据本实施例，由于曼彻斯特编码信号被译码，因此需要同步于由时钟分频电路8生成的分频时钟执行处理。同步甚至不能通过例如第三方外部输入相似的信号而实现，从而防止数据被解密或者伪造。
此外，当切分半导体晶片时，不仅切割划片PAD 1，还切割划片ROM 2。因此，在装运半导体集成电路(芯片)之后，到测试模式的转换几乎不可能，从而难以解密或者伪造数据。
在本实施例中，虽然将曼彻斯特编码信号说明为输出到划片PAD 1的测试指示端子的信号，但其不局限于信号的这种使用。
根据本发明的半导体器件的测试电路不仅可以通过ROM 6和非易失性存储器7的测试，而且可以通过实现安全专用测试模式来进行在除了存储器之外的芯片中的电路的测试。
如上所述，根据本发明，当半导体晶片被切分时，用于转换到测试模式的ROM也被销毁。因此，在装运半导体集成电路(芯片)之后，到测试模式的转换变得不可能，从而防止数据被解密或者伪造。
此外，通过使用曼彻斯特编码信号等的逻辑信号，并且使用基于存储在存储器件中的程序而生成的分频时钟译码逻辑信号，在产品装运后，到测试模式的转换是不可能的，从而防止数据被解密或者伪造。

Claims (15)

1.一种用于半导体器件的测试电路，包括：
焊盘，形成于半导体晶片的切割区域中；
存储器件，形成于所述半导体晶片的切割区域中并且存储测试模式转换程序；以及
控制电路，形成于所述半导体晶片的芯片区域中，对从所述焊盘输入的逻辑信号进行译码，并且通过存储在所述存储器件中的所述程序设定测试模式。
2.根据权利要求1所述的半导体器件的测试电路，还包括：
分频时钟生成电路，形成于所述半导体晶片的芯片区域中，其通过在基于存储在所述存储器件中的所述程序对参考时钟执行分频处理而生成分频时钟，其中
所述逻辑信号同步于所述分频时钟被译码。
3.根据权利要求1或2所述的半导体器件的测试电路，其中
所述逻辑信号是曼彻斯特编码信号。
4.根据权利要求3所述的半导体器件的测试电路，其中
所述控制电路包括：
模式寄存器，在其中设定所述测试模式；
测试焊盘控制电路，对所述逻辑信号进行译码；以及
地址和数据选择器，切换对所述存储器件的存取。
5.根据权利要求4所述的半导体器件的测试电路，其中
当所述芯片通电时为所述模式寄存器提供初始化信号。
6.根据权利要求1或2所述的半导体器件的测试电路，其中
所述控制电路的控制处理通过在所述芯片中形成的控制器来执行。
7.根据权利要求4所述的半导体器件的测试电路，其中
所述地址和数据选择器在所述存储器件和芯片中的存储器件之间执行切换处理。
8.根据权利要求1所述的半导体器件的测试电路，其中
所述焊盘和所述存储器件通过切分所述半导体晶片而被销毁。
9.根据权利要求1所述的半导体器件的测试电路，其中
设定所述测试模式之后，从所述焊盘提供外部复位信号，并且测试所述芯片。
10.一种用于设定半导体器件的测试模式的方法，包括：
根据在焊盘中提供的模式切换信号激活存储在存储器件中的程序的处理，所述存储器件形成于半导体晶片的切割区域中，所述焊盘形成于所述半导体晶片的切割区域中；
生成分频时钟的处理，用于通过在所述程序激活时对参考时钟执行分频处理来生成分频时钟；以及
测试模式设定处理，通过与所述分频时钟同步地对为所述焊盘提供的逻辑信号进行译码，在形成于所述芯片区域中的控制电路的模式寄存器中设定测试模式。
11.根据权利要求10所述的设定测试模式的方法，其中
在芯片通电时对所述芯片中的电路进行初始化之后，提供所述模式切换信号。
12.根据权利要求10或11所述的用于设定半导体器件的测试模式的方法，其中
在设定所述测试模式之后，从所述焊盘提供复位信号并且测试所述芯片。
13.一种用于设定测试模式的方法，包括：
根据在焊盘中提供的模式切换信号激活存储在存储器件中的程序的处理，所述存储器件形成于半导体晶片的切割区域中，所述焊盘形成于所述半导体晶片的切割区域中；以及
测试模式设定处理，通过对为所述焊盘提供的逻辑信号进行译码，在形成于所述芯片区域中的控制电路的模式寄存器中设定测试模式。
14.一种半导体芯片，包括：
第一信号线，作为要被译码的用于转换到测试模式的逻辑信号从芯片外部的输入路径，并且其末端部分在所述芯片外周的切割表面处被切割；
以及
第二信号线，作为通过将所述逻辑信号译码而从所述芯片外部输入的测试模式设定信号的输入路径，并且其末端部分在所述芯片外周的切割表面处被切割。
15.根据权利要求14所述的半导体芯片，其中
在所述半导体芯片中，没有连接到所述第一信号线的焊盘，并且没有连接到所述第二信号线的存储用于转换到所述测试模式的程序的存储器件。
CN200610098455A 2006-02-28 2006-07-07 用于半导体器件的测试电路和测试方法及半导体芯片 Expired - Fee Related CN100585827C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006054033A JP4861022B2 (ja) 2006-02-28 2006-02-28 半導体装置の試験用回路および試験方法、半導体ウエハ、並びに半導体チップの製造方法
JP2006054033 2006-02-28

Publications (2)

Publication Number Publication Date
CN101030547A true CN101030547A (zh) 2007-09-05
CN100585827C CN100585827C (zh) 2010-01-27

Family

ID=38191341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610098455A Expired - Fee Related CN100585827C (zh) 2006-02-28 2006-07-07 用于半导体器件的测试电路和测试方法及半导体芯片

Country Status (6)

Country Link
US (1) US7603248B2 (zh)
EP (1) EP1826580B1 (zh)
JP (1) JP4861022B2 (zh)
KR (1) KR100801529B1 (zh)
CN (1) CN100585827C (zh)
DE (1) DE602006012797D1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986426A (zh) * 2009-07-28 2011-03-16 瑞萨电子株式会社 半导体器件制造方法
CN102543960A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 一种测试用集成电路
CN102945684B (zh) * 2008-05-28 2015-08-12 旺宏电子股份有限公司 存储器芯片及其操作方法
CN106448743A (zh) * 2015-08-04 2017-02-22 爱思开海力士有限公司 参数设置电路和使用其的半导体装置
CN107015076A (zh) * 2015-09-21 2017-08-04 韦伯斯特生物官能(以色列)有限公司 用于缆线的测试帽
CN110501628A (zh) * 2018-05-17 2019-11-26 三星电子株式会社 多通道封装及其测试装置和测试方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245063A (ja) * 2005-02-28 2006-09-14 Nec Electronics Corp 半導体チップおよび半導体チップを搭載する半導体装置
KR100951572B1 (ko) * 2007-12-26 2010-04-09 주식회사 하이닉스반도체 테스트 진입 회로와 테스트 진입 신호 생성 방법
JP2009265024A (ja) * 2008-04-28 2009-11-12 Nec Electronics Corp 半導体装置
KR101218606B1 (ko) * 2011-02-28 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
FR2973562A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Rousset Communication sans contact avec une plaquette de circuits electroniques
FR2973564A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Rousset Securisation d'une plaquette de circuits electroniques
US8627158B2 (en) 2011-12-08 2014-01-07 International Business Machines Corporation Flash array built in self test engine with trace array and flash metric reporting
CN102946329B (zh) * 2012-11-08 2015-07-08 成都华太航空科技有限公司 曼切斯特编码收发机测试台
US9607191B1 (en) * 2014-06-12 2017-03-28 Impinj, Inc. RFID tag memory check using wireless margin read commands
CN106847726A (zh) * 2017-02-08 2017-06-13 上海华虹宏力半导体制造有限公司 晶圆测试方法
CN108494389A (zh) * 2018-05-03 2018-09-04 杭州百隆电子有限公司 一种编码修调电路及修调方法
CN110457172B (zh) * 2019-08-12 2023-09-29 兆讯恒达科技股份有限公司 一种用于流片过程中的检测方法
CN113224034B (zh) * 2020-01-21 2022-05-17 厦门凌阳华芯科技有限公司 一种晶圆及光掩膜版
KR20220111577A (ko) * 2021-02-02 2022-08-09 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446475A (en) * 1981-07-10 1984-05-01 Motorola, Inc. Means and method for disabling access to a memory
US4845351A (en) * 1985-09-30 1989-07-04 Casio Computer Co., Ltd. IC card
JPS6428863A (en) * 1987-07-23 1989-01-31 Mitsubishi Electric Corp Semiconductor wafer
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing
JPH05299484A (ja) * 1992-04-20 1993-11-12 Sumitomo Electric Ind Ltd 半導体ウェハ
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JP2716399B2 (ja) 1995-04-27 1998-02-18 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JP3734853B2 (ja) * 1995-06-27 2006-01-11 株式会社ルネサステクノロジ 半導体記憶装置
JP3529581B2 (ja) * 1997-03-14 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体ウェーハ及びｉｃカード
US5899703A (en) * 1997-03-28 1999-05-04 International Business Machines Corporation Method for chip testing
JP3383551B2 (ja) * 1997-07-03 2003-03-04 株式会社東芝 半導体装置及びその製造方法
JP2001135597A (ja) * 1999-08-26 2001-05-18 Fujitsu Ltd 半導体装置の製造方法
JP2001291751A (ja) * 2000-04-06 2001-10-19 Sony Corp 半導体装置
JP2002176140A (ja) * 2000-12-06 2002-06-21 Seiko Epson Corp 半導体集積回路ウェハ
DE10146177C2 (de) * 2001-09-19 2003-12-11 Infineon Technologies Ag Wafer mit zusätzlichen Schaltungsteilen im Kerfbereich zum Testen von integrierten Schaltungen auf dem Wafer
JP2003124275A (ja) 2001-10-12 2003-04-25 Toshiba Corp 半導体ウェーハ
US7035753B2 (en) * 2002-03-20 2006-04-25 Infineon Technologies Ag Method and apparatus for placing an integrated circuit into a default mode of operation
JP2004111539A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 半導体装置、及びその検査方法
US6815973B1 (en) * 2003-06-13 2004-11-09 Xilinx, Inc. Optical testing port and wafer level testing without probe cards
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945684B (zh) * 2008-05-28 2015-08-12 旺宏电子股份有限公司 存储器芯片及其操作方法
CN101986426A (zh) * 2009-07-28 2011-03-16 瑞萨电子株式会社 半导体器件制造方法
CN101986426B (zh) * 2009-07-28 2015-10-21 瑞萨电子株式会社 半导体器件制造方法
CN102543960A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 一种测试用集成电路
CN106448743A (zh) * 2015-08-04 2017-02-22 爱思开海力士有限公司 参数设置电路和使用其的半导体装置
CN106448743B (zh) * 2015-08-04 2020-10-30 爱思开海力士有限公司 参数设置电路和使用其的半导体装置
CN107015076A (zh) * 2015-09-21 2017-08-04 韦伯斯特生物官能(以色列)有限公司 用于缆线的测试帽
CN107015076B (zh) * 2015-09-21 2021-07-13 韦伯斯特生物官能(以色列)有限公司 用于缆线的测试帽
CN110501628A (zh) * 2018-05-17 2019-11-26 三星电子株式会社 多通道封装及其测试装置和测试方法
CN110501628B (zh) * 2018-05-17 2024-06-21 三星电子株式会社 多通道封装及其测试装置和测试方法

Also Published As

Publication number Publication date
US20070203662A1 (en) 2007-08-30
KR100801529B1 (ko) 2008-02-12
US7603248B2 (en) 2009-10-13
EP1826580A2 (en) 2007-08-29
EP1826580B1 (en) 2010-03-10
JP4861022B2 (ja) 2012-01-25
JP2007234833A (ja) 2007-09-13
KR20070089561A (ko) 2007-08-31
EP1826580A3 (en) 2008-03-19
DE602006012797D1 (de) 2010-04-22
CN100585827C (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
CN101030547A (zh) 用于半导体器件的测试电路和测试方法及半导体芯片
KR101131557B1 (ko) 반도체 메모리 장치의 리페어 회로 및 리페어 방법
US20050047260A1 (en) Semiconductor integrated circuit
KR100502133B1 (ko) 반도체 기억 장치 및 그 테스트 방법
US20060140027A1 (en) Semiconductor memory device and method of operating the same
US7433219B2 (en) Method and apparatus for address allotting and verification in a semiconductor device
JP2007504599A (ja) 汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ｍｂｉｓｔ）システムおよび方法
US20060155882A1 (en) Integrity control for data stored in a non-volatile memory
CN103187095A (zh) efuse模块的控制方法及带efuse模块的芯片
WO2002086907A1 (en) Integrated circuit with self-test device for an embedded non-volatile memory and related test method
KR20070117395A (ko) 반도체 메모리 장치의 병렬 비트 테스트 회로 및 그 방법
JP2008511941A (ja) ヒューズのアレーにコードをプログラムし、読み出す方法および装置
US9576680B1 (en) Semiconductor devices
US6842386B2 (en) Semiconductor integrated circuit, and a data storing method thereof
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
KR100429444B1 (ko) 반도체 메모리 시험 장치
CN104282343A (zh) 半导体***及其修复方法
US7191254B2 (en) Microcomputer and evaluation device, evaluation method thereof
US20080294912A1 (en) Semiconductor memory device
JP2003085511A (ja) Ｉｃカード及びｉｃカードへのデータ書き込み方法
US9613667B2 (en) Data storage device and operating method thereof
JP2009032313A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法
JPH04256145A (ja) 集積回路装置
JP2001167597A (ja) 半導体メモリ試験装置
CN1540525A (zh) 在集成电路卡中的安全保护装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200803

Address after: Kanagawa Prefecture, Japan

Patentee after: Fujitsu semiconductor storage solutions Co., Ltd

Address before: Kanagawa Prefecture, Japan

Patentee before: Fujitsu Semiconductor Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100127

Termination date: 20210707