KR820000205B1 - 플레이닝형 다이리스터의 제조방법 - Google Patents

Abstract

내용 없음.

Description

플레이닝형 다이리스터의 제조방법

제 1 도 내지 제 7 도는 플레이너형 다이리스터의 종래 제법의 공정을 도시한 반도체 기판의 단면도.

제 8 도 내지 제 14 도는 본 발명방법의 한 실시예의 공정을 도시한 반도체 기판의 단면도.

* 도면의 주요부분에 대한 부호의 설명

(1) : 일도전형(N형)반도체기판

(2) : 산화피막

(3) : 펠릿(pllet)으로 분할할 때의 경계에 대응된 산화피막의 창개방부

(4) : 각 펠릿의 경계부의 표리면을 관통하는 반대도전형(P형)영역

(10) : 게이트층이 형성되는 영역의 주연부에 대응되는 산화피막의 창개방부

(11) : 그래프트 베이스로 되는 반대도전형(P형)영역

본 발명은 고내압의 플레이너형 다이리스터의 제조방법에 관한 것이다.

일반적으로 플레이너형 다이리스터는 순방향 내압 VDR이 역방향 내압 VRR보다 낮고, 이 순방향 내압 VDR에 의하여 종합적인 내압이 제한되어 있었다.

그러므로, 본 발명에서는 순방향내압을 향상시키므로서 플레이너형 다이리스터의 고내압화를 도모한 것으로서 종래 재법의 에칭 패턴의 일부만을 변경하므로서 고내압품을 얻을 수 있도록 한 것이다.

이하 본 발명을 설명하기에 앞서 본 발명의 전제가 되는 종래의 플레이너형 다이리스터의 제조방법에 대하여 설명하면 다음과 같다.

먼저, 제 1 도에 나타낸 바와 같이 N형 반도체 기판(1)의 표리면을 산화하여 산화피막(2)을 형성한다.

다음 산화피막(2)위에 포토레지스트를 도포한 다음 다이리스터의 펠릿으로 분할할 때의 경계에 대응된 부분(3)만을 선택적으로 노광하여 제거하고 또 에칭처리에 의하여 제 2 도에 나타낸 바와 같이 산화피막(2)의 창개방을 한다. 이 창개방은 표리면에서 겹쳐지도록 되어있다.

다음 이 반도체 기판(1)에 p형 불순물을 확산하고 이것을 가열로중에 넣고 소정온도 조건하에 소정시간 p형 불순물을 압입한다. 이때 각 표리면에서 형성된 p형 불순물의 영역은 중간위치에서 연결되며, 표리면을 관통하여 그물형으로 형성되게 된다. 또한 이 공정시 반도체 기판의 표면은 산화되어 이 창개방 후에 형성된 p형 영역(4)표면은 제 3 도에 표시된 바와 같이 산화피막(2)에 의하여 완전히 피복한다. 계속하여 양극 및 게이트층을 형성하기 위하여 양극측 전면의 산화피막(2') 및 음극측의 게이트가 형성될 부분(2")의 산화피막을 전기와 같이 포토레지스트를 사용하여 선택적으로 보호막을 형성한 후 에칭 처리하여 제거하면 제 4 도에 표시하는 바와 같은 것이 얻어진다. 그리고 p형 불순물을 전면으로 확산하여 제 5 도에 표시하는 바와 같이 양극층(5) 및 게이트층(6)을 형성한다. 이 공정에 의하여 반도체 기판(1)은 PNP의 3층이 되고 먼저 분리해야할 주변에 따라서 형성한 P형 영역(4)와 양극층(5)와는 일체가 된다. 다음 이 반도체기판(1)을 산화하여 표리면 전면에 산화피막(7)을 형성한다. 그리고 포토레지스트를 사용하여 선택적으로 보호막을 형성하여 게이트층 위의 일부의 산화피막의 창개방을 하고, 계속하여 N형 불순물을 확산하여, 제 6 도에 표시한 바와 같이 게이트층(6)위에 N형의 음극층(8)을 형성한다. 그리고 재차산화피막을 전면에 형성한 후 양극측 전면의 산화피막(7')와 음극층(8) 및 게이트층(6)위의 일부 산화피막을 에칭에 의하여 제거하고 양극층(5)에는 오믹금속에 의하여 전극층(9)를 형성하고 게이트층(6) 및 음극층(8)에는 명반(Alum)을 증착하여 각 전극층(6')(8')를 형성하여 제 7 도에 표시하는 것을 얻는다.

그 후에는 도시한 일점쇠선 X－X의 위치에 따라 선을 그어서 플레이너형 다이리스터의 하나의 펠릿으로 분할하는 것이다.

그런데 이 종래의 제법에 의하여 제조된 플레이너형 다이리스터의 순방향내압 VDR이 역방향내압 VRR 보다 낮은 것은 다음과 같은 이유 때문이다. 즉 하나의 PN접합을 생각하면, 역방향 바이어스를 인가한 경우, P형 영역내의 정공 및 N형 영역내의 전자는 각각 접합부에 서로 떨어지는 방향으로 끌리어, 정공이나 전자가 없는 영역, 즉 공간전하 영역이 형성되고, 이 폭이 내압을 결정한다.

또 공간전한 영역의 폭은, 불순물의 농도구배(句配)에 의하여 변화하고, 농도구배가 가파르고 험준하면 폭은 좁아지고 내압은 작게 된다.

그런데 이 다이리스터는 양극측(5) 및 측면부의 P형 영역(4)와 기판(1)의 사이의 PN접합과, 기판(1)과 게이트층(6)사이의 PN접합과를 포함하는데, 이 다이리스터에 순방향 바이어스를 인가하면 측면부의 P형 영역(4)과 기판(1)사이의 PN접합은 순바이어스가 되고 전압강하는 작고, 기판(1)과 게이트층(6)사이의 PN접합은 역바이어스가 되어, 대개의 전압이 인가된다. 똑같이 하여 이 다이리스터에 역방향 바이어스를 인가하면, 측면부의 P형 영역(4)와 기판(1)사이의 PN접합이 역방향으로 바이어스된다. 따라서, 순반향의 내압을 결정하는 것은 게이트층(6)에서 양극층(5)와 일체화된 P형 영역(4)로 향하여 형성되는 공간 전하영역의 연장되는 범위의 크기이며 역방향 내압을 결합하는 것은 양극과 일체화된 측면부의 P형 영역(4)에서 게이트층(6)으로 향하여 형성하는 공간 전하영역의 연장되는 범위의 크기이다. 즉, 공간 전하영역의 대향하는 도전층으로의 거리의 크기가 내압을 결정하는 것이다. 그리고, 게이트층(6)의 확산깊이는 측면부의 P형 영역(4)의 확산깊이에 비하여 얕고, 또한 PN접합부에서의 불순물 농도 구배보다 가파르고 험준하다. 같은 전압을 인가하여도 게이트층(6)에서의 공간 전하영역의 연장도가 측면부의 P형 영역(4)에서의 연장도에 비하여 짧아진다. 그래서 순방향 내압 VDR이 역방향 내압 VRR보다 낮아지는 것이다. 또 게이트층(6)의 주연부가 각도를 가지고 있으므로 측면부의 P형 영역(4)의 경계면의 경사가 적은 것과 비교하면 이 각부(6")에서는 같은 전압을 인가하여도, 전위 경도로 특히 커진다. 그리고 이 부분에서 절연 파경이 일어나므로 이 사실에서도, 순방향내압이 역방향내압에 비하여 낮아지고 있었다.

그러므로, 본 발명은 상기사정을 고려하여 이것을 개량하고 게이트층의 주연부에 다이리스터 측면부의 형영역과 같은 불순물 농도로 그리고, 그 경계면이 경사가 적어진 P형 영역(이하 그래프트 베이스라고 칭함)을 형성하므로서 순방향내압을 역방향내압과 같이 높이한 것이다. 이하 본 발명을 한 실시예에 따라 설명하면 다음과 같다.

먼저 전술한 종래예와 같이 제 8 도에 나타낸 바와 같이 N형 반도체기판(1)의 표리면에 산화피막(2)를 형성한다. 다음 이 표리면에 포토레지스트에 의한 보호막을 형성하여 선택적으로 산화피막을 제거하는데 본 발명의 경우는, 제 9 도에 표시하는 바와같이 각 펠릿의 경계(3)에 따라서 표리면에 창개방하는 동시에, 게이트층이 형성될 영역의 주연부(10)에도 동시에 창개방을 한다. 그리고 여기에 P형 불순물을 확산하고 가열에 의한 압입을 하면 제 10 도에 나타낸 바와같이 각 다이리스터의 경계가 되는 영역에 N형 반도체기판(1)의 표리면을 관통하여 P형 영역(4)가 형성되고 또 동시에 게이트층의 주연부가 되는 영역에 P형의 그래프트 베이스(11)이 N형 반도체기판(1)의 약 중간의 길이까지 형성된다. 이 그래프트 베이스(11)은 다이리스터 측면부의 P형 영역(4)와 같은 조건으로 형성되므로, 그 불순물 농도가 동일하게 되어있고 또 그 경계는 경사가 적은 극면으로 되어있다. 계속하여 양극측 전면의 산화피막(2') 및 게이트층을 형성하는 영역의 산화피막(2")를 에칭 처리하여 제 11 도에 나타낸 바와같이 제거한다. 그리고 P형 불순물을 확산하면 P형의 양극층(5) 및 게이트층(6)이 형성되어 제 12 도에 표시된 것을 얻을 수 있다. 이 확산에 의하여 얻어진 P형의 양극층(5)는 측면부의 P형 영역(4)와 일체화되고, 게이트층(6)은 그래프트 베이스(11)가 일체화되어 각각 동일 도전형 영역을 형성한다.

이후는 전술한 종래예와 동일한 공정으로 N형 불순물을 선택적으로 확산하여 제 13 도에 표시하는 바와 같이 N형 음극층(8)을 형성한다. 그리고 P형 양극층(5)에 오믹 금속층(9)를 피착 형성하고 명반의 증착에 의하여 게이트 전극층(6') 및 음극층(8')을 형성하여 제 14 도에 나타낸 것을 얻는다. 그 후 도면중의 일점쇠선 X－X의 위치에 따라서 선을 그으면 각 다이리스터가 펠릿으로 분할된다.

이와 같은 공정으로 제조된 플레이너형 다이리스터는 순방향내압을 결정하는 게이트층 주연부가 디이리스터의 측면부의 P형 영역과 동시에 동일한 조건으로 형성되어 있으므로 순방향 및 역방향의 내압이 대략 같아진다. 그리고 총합적인 내압을 종래의 플레이너형 다이리스터에 비하여 향상시킬 수 있다.

또 본 발명 방법과 병용하여 제 14 도에 점선으로 나타낸 것과 같이 N+형층의 가드링(12)를 형성하여 표층부의 리프전류의 발생을 방지하고 더욱 내압을 높일수도 있다. 이 가드링(12)는 다이리스터의 측면의 P형 영역(4)와 게이트층(6)간의 N형 영역의 표리부에 N형 불순물을 링상으로 확산하여 형성하는 것으로 제 13 도에 나타낸 N형 음극층(8)을 형성하는 확산시에, 동시에 형성할 수가 있다. 이 가드링(12)의 형성은 N형 음극층(8)을 형성하기 위한 보호막의 패턴의 일부를 변경하면 되므로 공수를 증가시키지는 않는다.

또 상기 실시예에서는 N형 반도체기판(1)에 확산을 하여 제조하는 다이리스터에 대하여 설명하였으나 P형 반도체기판을 사용한 것에 대하여도 같이 실시할 수 있음은 물론이다.

이상 설명한 바와같이 본 발명은 산화피막이 형성된 일도전형 반도체기판에 대하여 펠릿으로 분할할 때의 경계에 대응된 표리면의 부분과 게이트층이 형성되는 영역의 주연부에 대응되는 부분의 산화피막에 에칭처리에 의하여 동시에 창개방을 하고 반대도전형 불순물을 확산하여 각 펠릿의 경계부에 표리면을 관통하는 반대도전형 영역을 형성하는 동시에 게이트층의 주연부에 게이트층보다 길게 그래프트 베이스가 되는 반대도전형 영역을 형성하여 플레이너형 다이리스터를 제조하도록 하였으므로 에칭 패턴의 일부만을 형성하므로서 종래 제법을 그대로 사용하여 플레이너형 다이리스터를 고내압화할 수 있다.

Claims (1)

1. 산화피막의 형성된 일도전형 반도체기판에 있어서, 펠릿으로 분할할 때는 경계의 대응된 표리면의 부분과, 게이트층이 형성되는 영역의 주연부에 대응되는 부분의 산화피막에 에칭처리에 의하여 동시에 창개방을 하고 반대도전형 불순물을 화산하여 각 펠릿의 경계부에 표리면을 관통하는 반대도전형 영역을 형성하는 동시에 게이층의 주연부에 게이트층보다 깊게 그래프트 베이스가 되는 반대도전형 영역을 형성함을 특징으로 하는 플레이너형 다이리스터의 제조방법.

Images