KR100809708B1 - 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로 - Google Patents

레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로 Download PDF

Info

Publication number
KR100809708B1
KR100809708B1 KR1020060101025A KR20060101025A KR100809708B1 KR 100809708 B1 KR100809708 B1 KR 100809708B1 KR 1020060101025 A KR1020060101025 A KR 1020060101025A KR 20060101025 A KR20060101025 A KR 20060101025A KR 100809708 B1 KR100809708 B1 KR 100809708B1
Authority
KR
South Korea
Prior art keywords
fuse
pattern
monitoring
width
fuse pattern
Prior art date
Application number
KR1020060101025A
Other languages
English (en)
Inventor
김재영
박주성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060101025A priority Critical patent/KR100809708B1/ko
Priority to US11/890,658 priority patent/US20080089151A1/en
Application granted granted Critical
Publication of KR100809708B1 publication Critical patent/KR100809708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

퓨즈박스 외부에 배열되어 레이저 얼라인먼트 모니터링을 위한 모니터링 퓨즈 구조 및 이를 구비한 반도체 소자 및 레이저 얼라인먼트 모니터링회로에 관한 것이다.
반도체 소자의 레이저 얼라인먼트 모니터링을 위한 모니터링 퓨즈구조를 제공한다. 모니터링 퓨즈는 제1폭과 제1길이를 갖으며, 레이저의 조사에 의해 컷팅되는 퓨즈 패턴; 및 상기 퓨즈 패턴으로부터 이격되어 배열되되, 상기 퓨즈 패턴의 길이방향에서의 상기 레이저의 얼라인먼트 또는 상기 퓨즈 패턴의 폭방향에서의 얼라인먼트중 적어도 하나를 모니터링하기 위한 모니터링 패턴을 구비한다. 상기 퓨즈 패턴은 전기적으로 플로팅되어 있으며, 상기 모니터링 퓨즈에는 일정레벨의 신호가 제공된다.

Description

레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한 반도체 소자 및 레이저 얼라인먼트 모니터링회로{Laser alignment monitoring fuse structure and semiconductor device having the same and laser alignment monitoring circuit}
도 1은 종래의 반도체 소자의 퓨즈박스의 평면도이다.
도 2는 종래의 반도체 소자의 퓨즈박스에서 레이저 절단시 브리지가 발생되는 것을 보여주는 도면이다.
도 3a는 본 발명의 일 실시예에 따른 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈의 평면도이다.
도 3b는 본 발명의 다른 실시예에 따른 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈의 평면도이다.
도 3c는 본 발명의 다른 실시예에 따른 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈의 평면도이다.
도 4a는 본 발명의 다른 실시예에 따른 반도체 소자의 레이저 얼라인먼트 모니터링 회로의 구성도이다.
도 4b는 본 발명의 다른 실시예에 따른 반도체 소자의 레이저 얼라인먼트 모니터링 회로의 구성도이다.
도 4c는 본 발명의 다른 실시예에 따른 반도체 소자의 레이저 얼라인먼트 모니터링 회로의 구성도이다.
도 5는 본 발명의 다른 실시예에 따른 레이저 얼라인먼트 모니터링 퓨즈를 구비한 반도체 메모리장치의 블록도이다.
도 6은 도 5의 반도체 메모리장치에서의 시그너쳐 퓨즈박스의 평면도이다.
본 발명은 반도체 소자의 퓨즈구조에 관한 것으로서, 보다 구체적으로는 레이저 얼라인먼트 모니터링을 위한 모니터링 퓨즈구조 및 이를 구비한 반도체 소자와 레이저 얼라인먼트 모니터링회로에 관한 것이다.
DRAM 등과 같은 반도체 소자가 점점 고집적화됨에 따라 제조공정중에 메모리셀의 결함발생 가능성이 증가하고, 생산수율이 저하된다. 반도체 메모리소자의 고집적화에 따른 수율저하를 방지하기 위하여, 리던던시회로를 사용하는 리페어 방법이 제안되었다. 이 방법은 테스트공정을 통해 메모리셀 어레이내에 배열된 메모리셀중 결함이 발생된 메모리셀이 검출되면, 반도체 소자의 주변회로영역에 배열되어 있는 퓨즈박스내의 퓨즈를 절단하여 상기 결함이 발생된 메모리셀을 리던던시 메모리셀과 대체시켜 준다. 반도체 소자는, 결함이 발생된 메모리셀이 리던던시 메모리셀에 대체되므로, 메모리셀에 불량이 발생하더라도 정상적인 동작을 수행하게 된다.
도 1은 종래의 반도체 소자에 발생된 불량을 리페어하는 데 사용되는 퓨즈박스의 평면도를 도시한 것이다. 퓨즈박스(10)는 일정 피치(P)를 두고 배열되는 다수의 퓨즈(15)를 구비한다. 상기 퓨즈(15)는 레이저에 의한 컷팅이 용이하도록 퓨즈 개구영역(13)을 통해 노출되어진다. 상기 퓨즈 개구영역(13)은 메탈 배선(17)에 의해 둘러싸여 한정된다. 메탈 배선(17)은 도면상에는 도시되지 않았으나, 보호막으로서 감광성 폴리이미드막(PSPI)에 의해 덮혀져 있다.
상기 퓨즈(15)는 일정 폭(W)을 갖고, 일정 피치(P)를 가지고 배열된다. 퓨즈(15)는 도전상태를 유지하다가, 컷팅에 의해 단선되어 비도전상태로 된다. 상기 퓨즈(15)는 일정한 스폿 사이즈(spot size, S)를 갖는 레이저 빔(19)을 조사하여 컷팅시켜 준다. 퓨즈의 폭(W)은 레이저 빔(19)을 커버할 수 있을 정도로 충분히 커서 레이저 에너지를 흡수하는 것이 바람직하다. 또한, 퓨즈 피치(P)는 레이저의 위치 정도(position accuracy)의 오차범위보다 큰 것이 바람직하다.
반도체 소자의 집적도가 증가함에 따라 리페어에 사용되는 퓨즈의 수가 증가하게 되고, 퓨즈의 피치(P)와 퓨즈의 폭(W)도 감소하게 된다. 일정 스폿 사이즈(S)를 갖는 레이저 빔으로 퓨즈를 컷팅할 때, 레이저 빔이 미스얼라인되면, 컷팅불량이 발생하게 된다. 퓨즈의 폭방향으로는, 다수의 퓨즈(15)중 해당하는 퓨즈(15a)를 컷팅할 때, 레이저 빔(19)이 미스 얼라인되면 상기 컷팅된 퓨즈(15a)에 인접하게 배열되는 컷팅되지 않을 퓨즈(15b)가 컷팅되는 불량이 발생한다. 한편, 퓨즈의 길이방향으로는, 도 2를 참조하면, 레이저 빔(19)이 미스얼라인되면, 퓨즈(15a)의 컷팅부위(15d)가 메탈 배선(17)에 인접하게 된다. 이때, 메탈 배선(17) 상부에 배열 된 감광성 폴리이미드(20)도 제거되어 메탈 배선(17)이 노출되고, 퓨즈컷팅물질(15c)에 의해 상기 노출된 메탈 배선(17)과 상기 퓨즈(15a)간에 브리지와 같은 불량이 발생한다.
레이저 리페어시 레이저의 미스얼라인에 의한 컷팅 불량을 육안으로 검사하였기 때문에 퓨즈의 컷팅불량에 대한 정확한 판별이 어려웠으며, 컷팅여부를 판별하는데 상당시간이 소요되었다. 또한, 리페어공정 완료후에 퓨즈의 컷팅여부를 판별하였기 때문에 퓨즈의 컷팅불량이 발생하면 정상적으로 리페어가 이루어질 수 없었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 레이저 얼라인먼트를 모니터링하기 위한 모니터링 퓨즈구조 및 이를 구비한 반도체 소자와 레이저 얼라인먼트 모니터링회로를 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 일 견지에 따르면 반도체 소자의 레이저 얼라인먼트 모니터링을 위한 모니터링 퓨즈구조를 제공한다. 모니터링 퓨즈는 제1폭과 제1길이를 갖으며, 레이저의 조사에 의해 컷팅되는 퓨즈 패턴; 및 상기 퓨즈 패턴으로부터 이격되어 배열되되, 상기 퓨즈 패턴의 길이방향에서의 상기 레이저의 얼라인먼트 또는 상기 퓨즈 패턴의 폭방향에서의 얼라인먼트중 적어도 하나를 모니터링하기 위한 모니터링 패턴을 구비한다.
상기 퓨즈 패턴은 전기적으로 플로팅되어 있으며, 상기 모니터링 퓨즈에는 일정레벨의 신호가 제공된다. 상기 모니터링 패턴은 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 길이방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 길이방향의 얼라인먼트를 모니터링하기 위한 1쌍의 패턴을 구비한다.
상기 모니터링 패턴은 상기 퓨즈 패턴의 일단으로부터 제1간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제2폭과 제2길이를 갖는 제1바디부 및 상기 제1바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 제1쌍의 레그부를 구비하는 제1패턴; 및 상기 퓨즈 패턴의 타단으로부터 제2간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제3폭과 제3길이를 갖는 제2바디부 및 상기 제2바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 제2쌍의 레그부를 구비하는 제2패턴을 구비한다. 상기 제1패턴의 상기 제2폭과 상기 제2패턴의 상기 제3폭은 상기 퓨즈 패턴의 상기 제1폭과 동일하며, 상기 제1패턴의 상기 제2길이 및 상기 제2패턴의 상기 제3길이는 동일하고 상기 제2길이 및 상기 제3길이는 상기 퓨즈 패턴의 상기 제1폭보다 크며, 상기 제1간격은 상기 제2간격과 동일하다. 상기 모니터링 퓨즈의 제1쌍의 레그부 및 상기 제2쌍의 레그부에는 각각 반대 레벨의 신호가 제공된다.
상기 모니터링 패턴은 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 폭방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 폭방향의 얼라인먼트를 모니터링하기 위한 1쌍의 패턴을 구비한다. 상기 모니터링 패턴은 상기 퓨즈 패턴의 상기 폭방향으로 상기 퓨즈 패턴과 제 3간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제4폭과 제4길이를 갖는 제1패턴; 및 상기 퓨즈 패턴의 상기 폭방향으로 상기 퓨즈 패턴과 제4간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제5폭과 제5길이를 갖는 제2패턴을 구비한다. 상기 제1패턴의 상기 제4폭과 상기 제2패턴의 상기 제5폭은 상기 퓨즈 패턴의 상기 제1폭과 동일하며, 상기 제1패턴의 상기 제4길이 및 상기 제2패턴의 상기 제5길이는 동일하고 상기 제4길이 및 상기 제5길이는 상기 퓨즈 패턴의 상기 제1길이보다 크며, 상기 제3간격은 상기 제4간격과 동일하다. 상기 모니터링 퓨즈의 제1패턴과 상기 제2패턴의 양단에는 각각 반대 레벨의 신호가 제공된다.
상기 모니터링 패턴은 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 길이방향으로 각각 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 길이방향의 얼라인먼트를 모니터링하기 위한 제1쌍의 패턴; 및 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 폭방향으로 각각 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 폭방향의 얼라인먼트를 모니터링하기 위한 제2쌍의 패턴을 구비한다. 상기 모니터링 패턴은 상기 퓨즈 패턴의 일단 및 타단으로부터 각각 제1간격을 두고 배열되되, 각각 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제2폭과 제2길이를 갖는 바디부 및 상기 바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 1쌍의 레그부를 구비하는 제1쌍의 패턴; 및 상기 퓨즈 패턴의 상기 폭방향으로 상기 퓨즈 패턴과 제2간격을 두고 배열되되, 각각 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제3폭과 제3길이를 갖는 제2쌍의 패턴을 구비한다. 상기 제1쌍의 패턴의 상기 제2폭과 상기 제2쌍의 패턴의 상기 제3폭은 상기 퓨즈 패턴의 상기 제1폭과 동일하며, 상기 제1쌍의 패턴의 상기 제2길이는 상기 퓨즈 패턴의 상기 제1폭보다 크고, 상기 제2쌍의 제3길이는 상기 퓨즈 패턴의 상기 제1길이보다 크다. 상기 제1쌍의 패턴의 각 쌍의 레그부에는 각각 반대 레벨의 신호가 제공되고, 상기 제2쌍의 패턴 각각의 양단에는 각각 반대레벨의 신호가 제공된다.
본 발명의 다른 견지에 따르면, 레이저의 얼라인먼트를 모니터링할 수 있는 모니터링 퓨즈를 구비한 반도체 소자를 제공한다. 상기 반도체 소자는 다수의 메모리 셀이 배열되는 메모리 셀 블록; 다수의 메모리셀이 배열된 리던던시 메모리 셀 블록; 상기 메모리 셀 블록 및 상기 리던던시 셀 블록에 어드레스 신호 및 커멘드 신호를 제공하기 위한 다수의 입력 패드; 상기 메모리 셀 블록의 상기 다수의 메모리 셀중 불량이 발생된 메모리셀을 상기 리던던시 메모리 셀 블록의 상기 메모리 셀로 리페어하기 위한, 제1폭을 가지며 레이저 조사에 의해 컷팅되는 다수의 제1퓨즈가 배열된 퓨즈 박스; 및 다수의 제2퓨즈가 배열되되, 상기 제2퓨즈의 컷팅유무에 따라 반도체 소자의 정보를 저장하는 시스너쳐 퓨즈 박스를 구비한다. 상기 시그너쳐 퓨즈 박스에 상기 퓨즈 박스의 상기 제1퓨즈를 컷팅하기 위한 상기 레이저의 얼라인먼트를 모니터링하기 위한 모니터링 퓨즈가 배열된다.
상기 모니터링 퓨즈는 제2폭과 제2길이를 갖으며, 전기적으로 플로팅되어 있으며, 상기 레이저의 조사에 의해 컷팅되는 제2폭과 제1길이를 갖는 퓨즈 패턴; 및 상기 퓨즈 패턴으로부터 이격되어 배열되어 일정레벨의 신호가 제공되고, 상기 퓨 즈 패턴의 길이방향에서의 상기 레이저의 얼라인먼트 또는 상기 퓨즈 패턴의 폭방향에서의 얼라인먼트중 적어도 하나를 모니터링하기 위한 모니터링 패턴을 구비한다.
상기 모니터링 패턴은 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 길이방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 길이방향의 얼라인먼트를 모니터링하기 위한 1쌍의 패턴을 구비한다. 각 패턴은 상기 퓨즈 패턴의 일단으로부터 일정간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제3폭과 제2길이를 갖는 바디부 및 상기 바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 1쌍의 레그부를 구비한다. 상기 1쌍의 레그부에는 상기 입력패드로부터 서로 반대레벨을 갖는 신호가 각각 제공된다. 상기 퓨즈 패턴의 상기 제2폭은 상기 제1퓨즈의 상기 제1폭과 동일하며, 상기 모니터링 패턴의 상기 제3폭은 상기 퓨즈 패턴의 상기 제2폭과 동일하다.
상기 모니터링 패턴은 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 폭방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 폭방향의 얼라인먼트를 모니터링하기 위한 1쌍의 패턴을 구비한다. 각 패턴은 상기 퓨즈 패턴의 일단으로부터 일정간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제4폭과 제3길이를 갖는다. 상기 각 패턴의 양단에는 상기 입력패드로부터 서로 반대레벨을 갖는 신호가 각각 제공된다. 상기 퓨즈 패턴의 상기 제2폭은 상기 제1퓨즈의 상기 제1폭과 동일하며, 상기 모니터링 패턴의 상기 제4폭은 상기 퓨즈 패턴의 상기 제2폭과 동일하다.
상기 모니터링 패턴은 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 길이방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 길이방향의 얼라인먼트를 모니터링하기 위한 제1쌍의 패턴; 및 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 폭방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 폭방향의 얼라인먼트를 모니터링하기 위한 제2쌍의 패턴을 구비한다. 상기 제1쌍의 패턴은 각각 상기 퓨즈 패턴의 일단으로부터 일정간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제3폭과 제2길이를 갖는 바디부 및 상기 바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 1쌍의 레그부를 구비하며, 상기 1쌍의 레그부에는 상기 입력패드로부터 서로 반대레벨을 갖는 신호가 각각 제공된다. 상기 제2쌍의 패턴은 각각 상기 퓨즈 패턴으로부터 일정간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제4폭과 제3길이를 가지며, 상기 각 패턴의 양단에는 상기 입력패드로부터 서로 반대레벨을 갖는 신호가 각각 제공된다. 상기 제1쌍의 패턴의 상기 제3폭과 상기 제2쌍의 패턴의 상기 제4폭은 상기 퓨즈 패턴의 상기 제1폭과 동일하며, 상기 제1쌍의 패턴의 상기 제2길이는 상기 퓨즈 패턴의 상기 제1폭보다 크고, 상기 제2쌍의 제3길이는 상기 퓨즈 패턴의 상기 제1길이보다 크다.
또한, 본 발명은 레이저의 조사에 의해 컷팅되는 퓨즈 패턴; 및 상기 퓨즈 패턴으로부터 이격되어 배열되어, 상기 퓨즈 패턴의 길이방향에서의 상기 레이저의 얼라인먼트 또는 상기 퓨즈 패턴의 폭방향에서의 얼라인먼트중 적어도 하나를 모니터링하기 위한 모니터링 패턴을 구비하되, 상기 모니터링 패턴의 제1노드 및 제2노드에 각각 제1신호 및 제2신호가 제공되는 반도체 소자의 레이저 얼라인먼트 모니터링 회로를 제공한다. 레이저 얼라인먼트 모니터링회로는 제어신호 및 반전 제어신호에 상기 제1노드에 제공되는 상기 제1신호를 전달하기 위한 제1전달 게이트; 제어신호 및 반전 제어신호에 상기 제2노드에 제공되는 상기 제2신호를 전달하기 위한 제2전달 게이트; 상기 제1전달 게이트 및 상기 제2전달 게이트를 통해 전달되는 상기 제1신호 및 상기 제2신호가 각각 양단에 제공되는 저항; 상기 저항을 통해 흐르는 전류의 변화량을 측정하여 상기 레이저의 얼라인먼트를 모니터링하기 위한 테스터; 및 상기 테스터로부터 제공되는 신호를 입력하여 상기 제어신호 및 상기 반전 제어신호를 제공하는 논리게이트를 구비한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3a는 본 발명의 일 실시예에 따른 반도체 소자의 퓨즈 컷팅용 레이저의 얼라인먼트를 모니터링하기 위한 모니터링 퓨즈의 평면도를 도시한 것이다. 도 3a 를 참조하면, 모니터링 퓨즈(30a)는 퓨즈의 길이방향에서의 레이저의 얼라인먼트를 모니터링하기 위한 퓨즈이다. 상기 모니터링 퓨즈(30a)는 레이저에 의해 컷팅될 퓨즈 패턴(31)과 1쌍의 모니터링 패턴(32, 33)을 구비한다. 상기 퓨즈 패턴(31)은 제1폭(W3)과 제1길이(L3)를 갖으며, 전기적으로 플로팅되어 있다. 상기 퓨즈 패턴(31)의 제1폭(W3)과 제1거리(L3)는 레이저의 스폿 사이즈에 따라 결정된다. 상기 모니터링 패턴(32, 33)은 상기 퓨즈 패턴(31)에 조사되는 레이저의 얼라인먼트를 모니터링하기 위한 패턴으로서, 상기 퓨즈 패턴(31)과는 분리되어 배열된다. 상기 퓨즈 패턴(31)과 제1모니터링 패턴(32)간은 제1간격(d1)을 두고 배열되고, 상기 퓨즈 패턴(31)과 제2모니터링 패턴(33)간은 제2간격(d2)을 두고 배열된다. 상기 제1간격(d1)과 상기 제2간격(d2)은 동일한 것이 바람직하다. 상기 제1간격(d1)과 상기 제2간격(d2)은 레이저의 얼라인먼트 오차를 고려하여 결정한다. 상기 모니터링 퓨즈(30a)는 알루미늄으로 만들어질 수 있다.
상기 모니터링 패턴(32, 33)은 상기 퓨즈 패턴(31)의 길이 방향으로 상기 퓨즈 패턴(31)에 대하여 대칭적으로 배열된다. 제1모니터링 패턴(32)은 상기 퓨즈 패턴(31)의 폭방향으로 연장되는 제1바디부(32a)와, 상기 제1바디부(32a)의 양단으로부터 상기 퓨즈 패턴(31)의 길이방향으로부터 연장되되, 나란하게 배열되는 제1쌍의 레그부(32b)을 구비한다. 상기 제2모니터링 패턴(33)은 상기 퓨즈 패턴(31)의 폭방향으로 연장되되, 상기 제1바디부(32a)와 나란하게 배열되는 제2바디부(33a)와, 상기 제2바디부(33a)의 양단으로부터 상기 퓨즈 패턴(31)의 길이방향으로부터 연장되되, 나란하게 배열되는 제2쌍의 레그부(32b)를 구비한다. 상기 제1 및 제2모 니터링 패턴(32, 33)의 제1 및 제2바디부(32a, 33a)는 서로 동일한 제2폭(W4)과 동일한 제2길이(L4)를 가질 수 있다. 상기 제1 및 제2바디부(32a, 33a)의 제2폭(W4)은 상기 퓨즈 패턴(31)의 제1폭(W3)과 동일할 수 있으며, 상기 제2길이(L4)는 상기 제1폭(W3)보다 큰 것이 바람직하다.
상기 제1모니터링 퓨즈 패턴(32)의 제1쌍의 레그부(32b)는 각각 제1 및 제2노드(Na, Nb)에 연결되어 전기적인 신호가 제공된다. 제1노드(Na) 및 제2노드(Nb)에 인가되는 전기적인 신호는 서로 다른 레벨을 가질 수 있다. 상기 제2모니터링 퓨즈 패턴(33)의 제2쌍의 레그부(33b)는 각각 제3 및 제4노드(Nc, Nd)에 연결되어 전기적인 신호가 제공된다. 제3노드(Nc) 및 제4노드(Nd)에 인가되는 전기적인 신호는 서로 다른 레벨을 가질 수 있다. 상기 퓨즈 패턴(31)에 레이저를 조사하여 컷팅할 때, 레이저가 미스얼라인되지 않으면 상기 퓨즈 패턴(31)만 컷팅되어 상기 제1모니터링 패턴(32)과 제2모니터링 패턴(33)에는 아무런 영향을 미치지 않게 된다. 한편, 상기 퓨즈 패턴(31)의 길이방향으로 레이저가 미스얼라인되면, 상기 퓨즈 패턴(31)이 컷팅될 뿐만 아니라 상기 제1모니터링 패턴(32)과 제2모니터링 패턴(33)에도 레이저가 조사되게 된다.
도 3b는 본 발명의 다른 실시예에 따른 반도체 소자의 퓨즈 컷팅용 레이저의 얼라인먼트를 모니터링하기 위한 모니터링 퓨즈의 평면도를 도시한 것이다. 도 3b를 참조하면, 모니터링 퓨즈(30b)는 퓨즈의 폭방향에서의 레이저의 얼라인먼트를 모니터링하기 위한 것이다. 상기 모니터링 퓨즈(30b)는 레이저에 의해 컷팅될 퓨즈 패턴(31)과 1쌍의 모니터링 패턴(35, 36)을 구비한다. 상기 퓨즈 패턴(31)은 제1폭(W3)과 제1길이(L3)를 갖으며, 전기적으로 플로팅되어 있다. 상기 제3 및 제4모니터링 패턴(35, 36)은 상기 퓨즈 패턴(31)에 조사되는 레이저의 얼라인먼트를 모니터링하기 위한 패턴으로서, 상기 퓨즈 패턴(31)의 폭방향으로부터 각각 제3간격(d3) 및 제4간격(d4)을 두고 각각 배열된다. 상기 제3간격(d3)과 상기 제4간격(d4)은 동일할 수 있으며, 레이저의 얼라인먼트 오차를 고려하여 결정할 수 있다.
상기 제3모니터링 패턴(35)과 제4모니터링 패턴(36)은 상기 퓨즈 패턴(31)을 사이에 두고 상기 퓨즈 패턴(31)의 폭방향으로 대칭되도록 배열되되, 각각 상기 제3폭(W5)과 제3길이(L5)를 가지고 상기 퓨즈 패턴(31)과 나란하게 상기 퓨즈 패턴(31)의 길이방향으로 배열된다. 상기 제3 및 제4모니터링 패턴(35, 36)의 제3폭(W5)은 상기 퓨즈 패턴(31)의 제1폭(W3)과 동일할 수 있으며, 제3길이(L5)는 상기 퓨즈 패턴(31)의 제1길이(L3)보다 큰 것이 바람직하다. 상기 제3모니터링 퓨즈 패턴(35)의 양단은 각각 제5 및 제6노드(Ne, Nf)에 연결되어 전기적인 신호가 제공된다. 제5노드(Ne) 및 제6노드(Nf)에 인가되는 전기적인 신호는 서로 다른 레벨을 가질 수 있다. 상기 제4모니터링 퓨즈 패턴(36)의 양단은 각각 제7 및 제8노드(Ng, Nh)에 연결되어 전기적인 신호가 제공된다. 제7노드(Ng) 및 제8노드(Nh)에 인가되는 전기적인 신호는 서로 다른 레벨을 가질 수 있다.
상기 퓨즈 패턴(31)에 레이저를 조사하여 컷팅할 때, 레이저가 미스얼라인되지 않으면 상기 퓨즈 패턴(31)만 컷팅되어 상기 제3모니터링 패턴(35)과 제4모니터링 패턴(36)에는 아무런 영향을 미치지 않게 된다. 한편, 상기 퓨즈 패턴(31)의 폭 방향으로 레이저가 미스얼라인되면, 상기 퓨즈 패턴(31)이 컷팅될 뿐만 아니라 상기 제3모니터링 패턴(35)과 제4모니터링 패턴(36)에도 레이저가 조사되게 된다.
도 3c는 본 발명의 다른 실시예에 따른 반도체 소자의 퓨즈 컷팅용 레이저의 얼라인먼트를 모니터링하기 위한 모니터링 퓨즈의 평면도를 도시한 것이다. 도 3c를 참조하면, 모니터링 퓨즈(30c)는 퓨즈의 길이방향 및 폭방향에서의 레이저의 미스얼라인 정도를 모니터링하기 위한 퓨즈이다. 상기 모니터링 퓨즈(30c)는 레이저에 의해 컷팅될 퓨즈 패턴(31)과 2쌍의 모니터링 패턴(32, 33), (35, 36)을 구비한다. 상기 퓨즈 패턴(31)은 제1폭(W3)과 제1길이(L3)를 갖으며, 전기적으로 플로팅되어 있다. 상기 퓨즈 패턴(31)의 제1폭(W3)과 제1거리(L3)는 레이저의 스폿 사이즈에 따라 결정된다. 제1쌍의 상기 모니터링 패턴(32, 33)은 도 3a의 상기 퓨즈 패턴(31)의 길이방향에서의 레이저의 얼라인먼트를 모니터링하기 위한 제1 및 제2모니터링 패턴(32, 33)이다. 제2쌍의 상기 모니터링 패턴(35, 36)은 도 3b의 상기 퓨즈 패턴(31)의 폭방향에서의 레이저의 얼라인먼트를 모니터링하기 위한 제3 및 제4모니터링 패턴(35, 36)이다.
상기 퓨즈 패턴(31)에 레이저를 조사하여 컷팅할 때, 레이저가 미스얼라인되지 않으면 상기 퓨즈 패턴(31)만 컷팅되어 상기 제1 및 제2모니터링 패턴(32, 33)과 제3 및 제4모니터링 패턴(35, 36)에는 아무런 영향을 미치지 않게 된다. 한편, 상기 퓨즈 패턴(31)의 길이방향으로 레이저가 미스얼라인되면 상기 퓨즈 패턴(31)이 컷팅될 뿐만 아니라 상기 제1 및 제2모니터링 패턴(32, 33)에도 레이저가 조사되게 되고, 상기 퓨즈 패턴(31)의 폭방향으로 레이저가 미스얼라인되면 상기 퓨즈 패턴(31)이 컷팅될 뿐만 아니라 상기 제3 및 제4모니터링 패턴(35, 36)에도 레이저가 조사되게 된다. 또한, 레이저가 상기 퓨즈 패턴(31)의 폭방향 및 길이방향으로 미스얼라인되면, 제1 및 제2모니터링 패턴(32, 33)과 제3 및 제4모니터링 패턴(35, 36)에도 영향을 미치게 된다.
도 4a는 본 발명의 모니터링 퓨즈를 이용하여 레이저의 얼라인먼트를 모니터링하기 위한 모니터링 회로를 도시한 것이다. 도 4a는 레이저 얼라인먼트 모니터링 회로(50a)는 도 3a의 모니터링 퓨즈(32a) 또는 도 3b의 모니터링 퓨즈(32b)를 이용하여 레이저의 얼라인먼트를 모니터링하기 위한 회로이다. 도 4a를 참조하면, 상기 레이저 얼라인먼트 모니터링회로(50a)는 상기 제1 및 제2모니터링 퓨즈(32, 33) 또는 제3 및 제4모니터링 휴즈(35, 36)중 하나의 모니터링 퓨즈에 대한 얼라인먼트를 측정한 다음 나머지 모니터링 퓨즈에 대한 얼라인먼트 정도를 측정할 수 있다. 도 4a에는 도 3a의 모니터링 퓨즈(30a)를 이용하는 경우를 예시하였다.
도 4a를 참조하면, 모니터링회로(50a)는 제어신호 발생부, 전달부 및 얼라인먼트 측정부를 구비한다. 상기 제어신호 발생부는 테스터(51)로부터 발생되는 테스트 모드신호(TS)를 입력하여 제1콘트롤 신호(cs)를 발생하는 제1인버터(52)와, 상기 테스트 모드신호(TS)를 입력하여 상기 제1콘트롤 신호(cs)와 반대위상을 갖는 제2콘트롤 신호(/cs)를 발생하는 제2 및 제3인버터(53, 54)를 구비한다. 상기 전달부는 상기 제1 및 제2콘트롤 신호(cs, /cs)에 의해 상기 모니터링 퓨즈(30a)의 제1노드(Na) 또는 제3노드(Nc)에 인가되는 제1측정신호(S_Na) 또는 제3측정신호(S_Nc)를 상기 얼라인먼트 측정부의 일단으로 제공하는 전달게이트(55)와, 상기 제1 및 제2콘트롤 신호(cs, /cs)에 의해 상기 모니터링 퓨즈(30a)의 제2노드(Nb) 또는 제4노드(Nd)에 인가되는 제2측정신호(S_Nb) 또는 제4측정신호(S_Nd)를 상기 얼라인먼트 측정부의 타단으로 제공하는 전달게이트(56)를 구비한다. 상기 얼라인먼트 측정부는 상기 제1 또는 제3측정신호(S_Na, S_Nc)와 상기 제2 또는 제4측정신호(S_Nb, S_Nd)가 양단에 제공되는 저항(57)을 구비한다. 상기 제1 및 제2 측정신호(S_Na, S_Nb)는 서로 반대레벨을 갖는 전기적 신호로서, 제1측정신호(S_Na)가 하이레벨의 신호이고 제2측정신호(S_Nb)가 로우레벨의 신호이거나, 이와 반대일 수도 있다. 상기 제3 및 제4 측정신호(S_Nc, S_Nd)는 서로 반대레벨을 갖는 전기적 신호로서, 제3측정신호(S_Nc)가 하이레벨의 신호이고 제4측정신호(S_Nd)가 로우레벨의 신호이거나, 이와 반대일 수도 있다.
상기 테스터(51)로부터 테스트 모드신호(TS)가 제공된다. 상기 테스트 모드신호(TS)는 예를 들어, 웨이퍼상태에서 메모리셀의 불량여부를 테스트하는 EDS(electric die sorting) 테스트공정에서 MRS(mode register set) 모드에서 발생되는 신호일 수 있다. 하이레벨의 상기 테스트 모드신호(TS)가 제공되면 제1인버터(52)를 통해 로우레벨의 제1콘트롤 신호(cs)가 발생되고 제2 및 제3인버터(53, 54)를 통해 하이레벨의 제2콘트롤 신호(/cs)가 발생된다. 따라서, 제1전달 게이트(55) 및 제2전달 게이트(56)가 턴온되어 상기 모니터링 퓨즈(32a)의 제1노드(Na) 및 제2노드(Nb)에 제공되는 제1측정신호(S_Na) 및 제2측정신호(S_Nb)가 상기 저항(57)의 양단에 제공된다.
따라서, 도 3a의 모니터링 퓨즈(32a)의 퓨즈 패턴(31)에 레이저를 조사할 때, 레이저가 얼라인먼트 오차 범위내에서 상기 퓨즈 패턴(31)에 조사된 경우에는 상기 퓨즈 패턴(31)은 컷팅되고, 상기 모니터링 패턴(32, 33)은 영향받지 않게 된다. 따라서, 상기 모니터링 퓨즈(32)의 제1 및 제2노드(Na, Nb) 또는 제3 및 제4노드(Nc, Nd)가 상기 저항(57)의 양단에 연결된다. 이때, 제1노드(Na) 또는 제3노드(Nc)에 하이레벨의 측정신호(S_Na 또는 S_Nc)가 인가되고, 제2노드(Nb) 또는 제4노드(Nd)에 로우레벨의 측정신호(S_Nb 또는 S_Nd)가 인가된다면, 저항(57)을 통해 전류(I)가 흐르게 된다. 테스터(51)는 상기 저항(57)을 통해 흐르는 전류(I)를 감지하고, 전류량에 따라 미스 얼라인정도를 판단하는데, 상기 저항(57)을 통해 흐르는 전류(I)가 변화되지 않으므로, 상기 테스터(51)는 레이저의 얼라인먼트 정도가 오차 범위를 벗어나지 않았음을 판단하게 된다.
한편, 레이저가 얼라인먼트 오차 범위를 벗어나 상기 퓨즈 패턴(31)의 길이방향으로 미스얼라인되어 상기 퓨즈 패턴(31)에 조사되는 경우에는, 상기 퓨즈 패턴(31) 뿐만 아니라 상기 제1 및 제2모니터링 패턴(32, 33)에도 광이 조사된다. 따라서, 상기 제1 및 제2모니터링 패턴(32, 33)을 통해 흐르는 전류(I)가 변화되고, 상기 테스터(51)는 전류 변화량에 따라 레이저의 미스얼라인 정도를 판단하게 된다. 이와 마찬가지로 도 3b의 모니터링 퓨즈(30b)를 적용하는 경우에도, 레이저가 얼라인먼트 오차 범위를 벗어나 상기 퓨즈 패턴(31)의 폭방향으로 미스얼라인되어 상기 퓨즈 패턴(31)에 조사되는 경우에는, 상기 퓨즈 패턴(31) 뿐만 아니라 제3 및 제4모니터링 패턴(35, 36)에도 광이 조사된다. 상기 제3 및 제4모니터링 패턴(35, 36)을 통해 흐르는 전류(I)가 변화되고, 상기 테스터(51)는 전류 변화량에 따라 레 이저의 미스얼라인 정도를 판단하게 된다. 상기 제1 및 제2모니터링 패턴(32, 33) 또는 제3 및 제4모니터링 패턴(35, 36)은 레이저의 미스얼라인정도가 심한 경우 절단될 수도 있으며, 이 경우 제1 및 제2모니터링 패턴(32, 33) 또는 제3 및 제4모니터링 패턴(35, 36)은 단선되어진다.
도 4b는 본 발명의 모니터링 퓨즈를 이용하여 레이저의 얼라인먼트를 모니터링하기 위한 모니터링 회로를 도시한 것이다. 도 4b는 레이저 얼라인먼트 모니터링 회로(50b)는 도 3a의 모니터링 퓨즈(32a) 또는 도 3b의 모니터링 퓨즈(32b)를 이용하여 레이저의 얼라인먼트를 모니터링하기 위한 회로이다. 도 4b를 참조하면, 상기 레이저 얼라인먼트 모니터링회로(50b)는 상기 제1 및 제2모니터링 퓨즈(32, 33) 또는 제3 및 제4모니터링 퓨즈(35, 36)에 대한 얼라인먼트를 동시에 측정할 수 있다. 도 4b에는 도 3a의 모니터링 퓨즈(30a)를 이용하는 경우를 예시하였다.
상기 모니터링회로(50b)는 제1 또는 제3모니터링 퓨즈(32, 35)의 얼라인먼트를 측정하기 위한 전달게이트(55a, 56a) 및 저항(57a)와 제2 또는 제4모니터링 퓨즈(33, 36)의 얼라인먼트를 측정하기 위한 전달게이트(55b, 56b) 및 저항(57b)가 각각 구성되어 각각의 저항(57a, 57b)을 통해 흐르는 전류(Ia, Ib)를 측정하여 얼라인먼트를 측정하는 것만이 도 4a의 모니터링회로(50a)와 상이하며, 나머지는 도 4a의 모니터링회로(50a)와 동일하다.
도 4c는 도 3c에 도시된 모니터링 퓨즈(32c)를 이용하여 레이저의 얼라인먼트를 모니터링하기 위한 모니터링 회로를 도시한 것이다. 도 4c를 참조하면, 상기 레이저 얼라인먼트 모니터링회로(50c)는 상기 제1 및 제2모니터링 퓨즈(32, 33)와 제3 및 제4모니터링 퓨즈(35, 36)에 대한 얼라인먼트를 동시에 측정할 수 있다. 도 4c에는 도 3c의 모니터링 퓨즈(30c)를 이용하는 경우를 예시하였다. 상기 모니터링회로(50c)는 제1 내지 제4모니터링 퓨즈(32, 33, 35, 36)의 얼라인먼트를 측정하기 위한 전달게이트 및 저항(55a, 56a, 57a) ~ (55d, 56d, 57d)를 각각 구성하여 각각의 저항(57a ~ 57d)을 통해 흐르는 전류(Ia ~ Id)를 각각 측정하여 얼라인먼트를 측정하는 것만이 도 4a의 모니터링회로(50a)와 상이하며, 나머지는 도 4a의 모니터링회로(50a)와 동일하다.
도 5는 본 발명의 다른 실시예에 따른 반도체 메모리소자의 블록구성도이다. 도 5를 참조하면, 반도체 메모리소자(60)는 다수의 메모리 셀이 배열되는 메모리 셀 블록(61), 다수의 메모리셀이 배열된 리던던시 메모리 셀 블록(62) 및 상기 메모리 셀 블록 및 상기 리던던시 셀 블록에 어드레스 신호를 제공하기 위한 다수의 제1입력패드(A1-An) 및 커멘드 신호를 제공하기 위한 다수의 제2입력 패드(COM)를 구비한다. 상기 제2입력패드(COM)에는 상기 반도체 소자(60)를 구동하는 데 요구되는 각종 커맨트가 제공되는 패드로서, 다수개가 구비된다. 또한, 반도체 메모리소자(60)는 상기 메모리 셀 블록의 상기 다수의 메모리 셀중 불량이 발생된 메모리셀을 상기 리던던시 메모리 셀 블록의 상기 메모리 셀로 리페어하기 위한 퓨즈 박스(63) 및 퓨즈의 컷팅유무에 따라 반도체 소자의 정보를 저장하는 시스너쳐 퓨즈 박스(64)를 구비한다.
상기 시그너쳐 박스(64)에는 상기 제1입력패드(A1-An) 중 해당하는 입력패드(Ai-Ap)를 통해 상기 모니터링 퓨즈(30a, 30b, 30c)의 제1 내지 제8노드(Na ~ Ng)에 측정신호를 제공하도록 한다. 그러므로, 상기 모니터링 유프(30a, 30b, 30c)에 측정신호를 제공하기 위한 별도의 입력패드가 요구되지 않는다. 상기 제2입력패드(CCOM)를 이용하여 상기 모니터링 퓨즈(30a, 30b, 30c)에 측정신호를 제공할 수도 있다.
상기 퓨즈 박스(63)는 도 1에 도시된 바와 같은 구성을 가질 수 있다. 도 4를 참조하면, 상기 시그너쳐 퓨즈박스(64)는 반도체 소자 또는 반도체 소자를 내장하는 반도체 패키지에 대한 정보를 신호퓨즈(641)의 컷팅유무에 따라 저장한다. 상기 시그너쳐 퓨즈박스(64)는 퓨즈 박스(63)와 동일한 형태로 배열되어 반도체 소자에 대한 정보를 저장하기 위한 신호퓨즈(641)와 모니터링 퓨즈(642)를 구비한다. 상기 모니터링 휴즈(642)는 도 3a 내지 도 3c의 모니터링 퓨즈(30a - 30c)중 하나로 구성할 수 있다. 도 6에서, 643은 퓨즈 개구부이고, 644는 메탈 배선이다.
본 발명의 실시예에서는 모니터링 퓨즈가 시그너쳐 뮤즈박스(64)내에 배열되어 메모리셀블럭(61)에 어드레스 신호 및 커맨드신호가 제공되는 입력패드를 이용하여 모니터링 퓨즈에 전기적신호를 제공하므로, 소자의 구성을 단순화할 수 있으며, 상기 퓨즈박스(63)내의 퓨즈의 퓨즈피치를 감소시키지 않을 수 있다. 또한, 모니터링 퓨즈가 시그너쳐 뮤즈박스(64)내에 배열되는 것을 예시하였으나, 메모리소자내에서 다양한 위치에 배열될 수 있다.
상기한 바와같은 본 발명의 실시예에 따르면, 퓨즈 박스내에 배열된 퓨즈에 조사되는 레이저의 얼라인먼트 정도를 모니터링할 수 있는 모니터링 퓨즈를 구비하 여, 상기 퓨즈 박스내의 퓨즈를 커팅하는 장비의 레이저 얼라인먼트 정도를 미리 모니터링할 수 있다. 따라서 모니터링된 얼라인먼트 정도를 이용하여 상기 퓨즈 박스내의 퓨즈를 컷팅하여 줌으로써 퓨즈 컷팅불량을 방지할 수 있다. 또한, 모니터링 퓨즈가 시그너쳐 퓨즈 박스내에 배치하므로써 모니터링 퓨즈에 의한 퓨즈 박스내에 배열된 퓨즈의 피치감소를 방지할 수 있다. 또한, 본 발명은 레이저 컷팅장비의 레이저 얼라인먼트 모니터링 퓨즈를 이용하여 레이저 얼라인먼트를 미리 측정하고, 이를 이용하여 얼라인먼트를 보정한 다음 리페어를 위해 퓨즈박스내의 퓨즈를 컷팅하여 줌으로써 컷팅불량을 방지하여 반도체 소자의 수율을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (25)

  1. 제1폭과 제1길이를 갖으며, 레이저의 조사에 의해 컷팅되는 퓨즈 패턴; 및
    상기 퓨즈 패턴으로부터 이격되어 배열되고, 상기 퓨즈 패턴의 길이방향에서의 상기 레이저의 얼라인먼트 또는 상기 퓨즈 패턴의 폭방향에서의 얼라인먼트중 적어도 하나를 모니터링하기 위한 모니터링 패턴을 구비하되,
    상기 퓨즈 패턴은 전기적으로 플로팅되어 있으며, 상기 모니터링 패턴에는 일정레벨의 신호가 제공되는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  2. 삭제
  3. 제1항에 있어서, 상기 모니터링 패턴은 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 길이방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 길이방향의 얼라인먼트를 모니터링하기 위한 1쌍의 패턴을 구비하는 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  4. 제1항에 있어서, 상기 모니터링 패턴은
    상기 퓨즈 패턴의 일단으로부터 제1간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제2폭과 제2길이를 갖는 제1바디부 및 상기 제1바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 제1쌍의 레그부를 구비하는 제1패턴; 및
    상기 퓨즈 패턴의 타단으로부터 제2간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제3폭과 제3길이를 갖는 제2바디부 및 상기 제2바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 제2쌍의 레그부를 구비하는 제2패턴을 구비하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  5. 제4항에 있어서, 상기 제1패턴의 상기 제2폭과 상기 제2패턴의 상기 제3폭은 상기 퓨즈 패턴의 상기 제1폭과 동일하며, 상기 제1패턴의 상기 제2길이 및 상기 제2패턴의 상기 제3길이는 동일하고 상기 제2길이 및 상기 제3길이는 상기 퓨즈 패턴의 상기 제1폭보다 크며, 상기 제1간격은 상기 제2간격과 동일한 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  6. 제4항에 있어서, 상기 모니터링 패턴의 상기 제1쌍의 레그부 및 상기 제2쌍의 레그부에는 각각 반대 레벨의 신호가 제공되는 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  7. 제1항에 있어서, 상기 모니터링 패턴은 상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 폭방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 폭방향의 얼라인먼트를 모니터링하기 위한 1쌍의 패턴을 구비하는 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  8. 제1항에 있어서, 상기 모니터링 패턴은
    상기 퓨즈 패턴의 상기 폭방향으로 상기 퓨즈 패턴과 제3간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제4폭과 제4길이를 갖는 제1패턴; 및
    상기 퓨즈 패턴의 상기 폭방향으로 상기 퓨즈 패턴과 제4간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제5폭과 제5길이를 갖는 제2패턴을 구비하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  9. 제8항에 있어서, 상기 제1패턴의 상기 제4폭과 상기 제2패턴의 상기 제5폭은 상기 퓨즈 패턴의 상기 제1폭과 동일하며, 상기 제1패턴의 상기 제4길이 및 상기 제2패턴의 상기 제5길이는 동일하고 상기 제4길이 및 상기 제5길이는 상기 퓨즈 패턴의 상기 제1길이보다 크며, 상기 제3간격은 상기 제4간격과 동일한 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  10. 제8항에 있어서, 상기 모니터링 패턴의 제1패턴과 상기 제2패턴의 양단에는 각각 반대 레벨의 신호가 제공되는 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  11. 제1항에 있어서, 상기 모니터링 패턴은
    상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 길이방향으로 각각 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 길이방향의 얼라인먼트를 모니터링하기 위한 제1쌍의 패턴; 및
    상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 폭방향으로 각각 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 폭방향의 얼라인먼트를 모니터링하기 위한 제2쌍의 패턴을 구비하는 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  12. 제1항에 있어서, 상기 모니터링 패턴은
    상기 퓨즈 패턴의 일단 및 타단으로부터 각각 제1간격을 두고 배열되되, 각각 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제2폭과 제2길이를 갖는 바디부 및 상기 바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 1쌍의 레그부를 구비하는 제1쌍의 패턴; 및
    상기 퓨즈 패턴의 상기 폭방향으로 상기 퓨즈 패턴과 제2간격을 두고 배열되되, 각각 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제3폭과 제3길이를 갖는 제2쌍의 패턴을 구비하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  13. 제12항에 있어서, 상기 제1쌍의 패턴의 상기 제2폭과 상기 제2쌍의 패턴의 상기 제3폭은 상기 퓨즈 패턴의 상기 제1폭과 동일하며, 상기 제1쌍의 패턴의 상기 제2길이는 상기 퓨즈 패턴의 상기 제1폭보다 크고, 상기 제2쌍의 제3길이는 상기 퓨즈 패턴의 상기 제1길이보다 큰 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  14. 제12항에 있어서, 제1쌍의 패턴의 각 1쌍의 레그부에는 각각 반대 레벨의 신호가 제공되고, 상기 제2쌍의 패턴 각각의 양단에는 각각 반대레벨의 신호가 제공되는 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링 퓨즈구조.
  15. 다수의 메모리 셀이 배열되는 메모리 셀 블록;
    다수의 메모리셀이 배열된 리던던시 메모리 셀 블럭;
    상기 메모리 셀 블록 및 상기 리던던시 메모리 셀 블록에 어드레스 신호 및 커멘드 신호를 제공하기 위한 다수의 입력 패드;
    상기 메모리 셀 블록의 상기 다수의 메모리 셀중 불량이 발생된 메모리셀을 상기 리던던시 메모리 셀 블록의 상기 메모리 셀로 리페어하기 위한, 제1폭을 가지며 레이저에 의해 컷팅되는 다수의 제1퓨즈가 배열된 퓨즈 박스; 및
    다수의 제2퓨즈가 배열되되, 상기 제2퓨즈의 컷팅유무에 따라 반도체 소자의 정보를 저장하는 시스너쳐 퓨즈 박스를 구비하되,
    상기 시그너쳐 퓨즈 박스에 상기 퓨즈 박스의 상기 제1퓨즈를 컷팅하기 위한 상기 레이저의 얼라인먼트를 모니터링하기 위한 모니터링 퓨즈가 배열되는 반도체 소자.
  16. 제15항에 있어서, 상기 모니터링 퓨즈는
    전기적으로 플로팅되어 있으며, 상기 레이저의 조사에 의해 컷팅되는 제2폭과 제1길이를 갖는 퓨즈 패턴; 및
    상기 퓨즈 패턴으로부터 이격되어 배열되어 일정레벨의 신호가 제공되고, 상기 퓨즈 패턴의 길이방향에서의 상기 레이저의 얼라인먼트 또는 상기 퓨즈 패턴의 폭방향에서의 얼라인먼트중 적어도 하나를 모니터링하기 위한 모니터링 패턴을 구비하는 것을 특징으로 하는 반도체 소자.
  17. 제16항에 있어서, 상기 모니터링 패턴은
    상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 길이방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 길이방향의 얼라인먼트를 모니터링하기 위한 1쌍의 패턴을 구비하되,
    각 패턴은 상기 퓨즈 패턴의 일단으로부터 일정간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제3폭과 제2길이를 갖는 바디부 및 상기 바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 1쌍의 레그부 를 구비하며,
    상기 1쌍의 레그부에는 상기 입력패드로부터 서로 반대레벨을 갖는 신호가 각각 제공되는 것을 특징으로 하는 반도체 소자.
  18. 제17항에 있어서, 상기 퓨즈 패턴의 상기 제2폭은 상기 제1퓨즈의 상기 제1폭과 동일하며, 상기 모니터링 패턴의 상기 제3폭은 상기 퓨즈 패턴의 상기 제2폭과 동일한 것을 특징으로 하는 반도체 소자.
  19. 제16항에 있어서, 상기 모니터링 패턴은
    상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 폭방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 폭방향의 얼라인먼트를 모니터링하기 위한 1쌍의 패턴을 구비하되,
    각 패턴은 상기 퓨즈 패턴의 일단으로부터 일정간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제4폭과 제3길이를 가지며,
    상기 각 패턴의 양단에는 상기 입력패드로부터 서로 반대레벨을 갖는 신호가 각각 제공되는 것을 특징으로 하는 반도체 소자.
  20. 제19항에 있어서, 상기 퓨즈 패턴의 상기 제2폭은 상기 제1퓨즈의 상기 제1폭과 동일하며, 상기 모니터링 패턴의 상기 제4폭은 상기 퓨즈 패턴의 상기 제2폭과 동일한 것을 특징으로 하는 반도체 소자.
  21. 제16항에 있어서, 상기 모니터링 패턴은
    상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 길이방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 길이방향의 얼라인먼트를 모니터링하기 위한 제1쌍의 패턴; 및
    상기 퓨즈 패턴을 사이에 두고 상기 퓨즈 패턴의 상기 폭방향으로 대칭적으로 배열되어, 상기 퓨즈 패턴에 조사되는 상기 레이저의 상기 퓨즈 패턴의 상기 폭방향의 얼라인먼트를 모니터링하기 위한 제2쌍의 패턴을 구비하되,
    상기 제1쌍의 패턴은 각각 상기 퓨즈 패턴의 일단으로부터 일정간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 폭방향으로 연장되어 제3폭과 제2길이를 갖는 바디부 및 상기 바디부의 양단으로부터 상기 퓨즈 패턴의 상기 길이방향으로 연장되는 1쌍의 레그부를 구비하며, 상기 1쌍의 레그부에는 상기 입력패드로부터 서로 반대레벨을 갖는 신호가 각각 제공되고,
    상기 제2쌍의 패턴은 각각 상기 퓨즈 패턴으로부터 일정간격을 두고 배열되되, 상기 퓨즈 패턴의 상기 길이방향으로 연장되어 제4폭과 제3길이를 가지며, 상기 각 패턴의 양단에는 상기 입력패드로부터 서로 반대레벨을 갖는 신호가 각각 제공되는 것을 특징으로 하는 반도체 소자.
  22. 제21항에 있어서, 상기 제1쌍의 패턴의 상기 제3폭과 상기 제2쌍의 패턴의 상기 제4폭은 상기 퓨즈 패턴의 상기 제1폭과 동일하며, 상기 제1쌍의 패턴의 상기 제2길이는 상기 퓨즈 패턴의 상기 제1폭보다 크고, 상기 제2쌍의 제3길이는 상기 퓨즈 패턴의 상기 제1길이보다 큰 것을 특징으로 하는 반도체 소자.
  23. 레이저의 조사에 의해 컷팅되는 퓨즈 패턴; 및 상기 퓨즈 패턴으로부터 이격되어 배열되어, 상기 퓨즈 패턴의 길이방향에서의 상기 레이저의 얼라인먼트 또는 상기 퓨즈 패턴의 폭방향에서의 얼라인먼트중 적어도 하나를 모니터링하기 위한 모니터링 패턴을 구비하되, 상기 모니터링 패턴의 제1노드 및 제2노드에 각각 제1신호 및 제2신호가 제공되는 반도체 소자의 레이저 얼라인먼트 모니터링 회로에 있어서,
    제어신호 및 반전 제어신호에 상기 제1노드 및 상기 제2노드에 제공되는 상기 제2신호를 전달하기 위한 전달부;
    상기 전달부를 통해 전달되는 상기 제1신호 및 상기 제2신호가 각각 양단에 제공되는 측정부;
    상기 측정부의 출력신호를 입력하여 상기 레이저의 얼라인먼트를 모니터링하기 위한 테스터; 및
    상기 테스터로부터 제공되는 신호를 입력하여 상기 제어신호 및 상기 반전 제어신호를 제공하는 제어신호 발생부를 구비하는 반도체 소자의 레이저 얼라인먼트 모니터링회로.
  24. 제23항에 있어서, 상기 전달부는
    상기 제어신호 및 상기 반전 제어신호에 상기 제1노드에 제공되는 상기 제1신호를 전달하기 위한 제1전달 게이트; 및
    상기 제어신호 및 상기 반전 제어신호에 상기 제2노드에 제공되는 상기 제2신호를 전달하기 위한 제2전달 게이트를 구비하는 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링회로.
  25. 제24항에 있어서, 상기 측정부는 상기 제1전달 게이트 및 상기 제2전달 게이트를 통해 전달되는 상기 제1신호 및 상기 제2신호가 각각 양단에 제공되어, 상기 모니터링 패턴의 전류량 변화에 의해 상기 레이저의 얼라인먼트를 측정하는 저항을 구비하는 것을 특징으로 하는 반도체 소자의 레이저 얼라인먼트 모니터링회로.
KR1020060101025A 2006-10-17 2006-10-17 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로 KR100809708B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060101025A KR100809708B1 (ko) 2006-10-17 2006-10-17 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로
US11/890,658 US20080089151A1 (en) 2006-10-17 2007-08-07 Methods of determining laser alignment and related structures, devices, and circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101025A KR100809708B1 (ko) 2006-10-17 2006-10-17 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로

Publications (1)

Publication Number Publication Date
KR100809708B1 true KR100809708B1 (ko) 2008-03-06

Family

ID=39302950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101025A KR100809708B1 (ko) 2006-10-17 2006-10-17 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로

Country Status (2)

Country Link
US (1) US20080089151A1 (ko)
KR (1) KR100809708B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7152150B2 (ja) * 2017-12-26 2022-10-12 シャープ株式会社 位置ずれ検出方法、位置ずれ検出装置、および表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222460A (ja) * 1990-01-29 1991-10-01 Nec Corp 半導体集積回路装置
JPH10135340A (ja) 1996-10-31 1998-05-22 Miyazaki Oki Electric Co Ltd 半導体集積回路の冗長回路および冗長回路ヒューズの切断検査方法
JP2001230325A (ja) 2000-02-16 2001-08-24 Oki Electric Ind Co Ltd メタルヒューズ、その製造方法及びマスク
KR20030068826A (ko) * 2002-02-18 2003-08-25 주식회사 하이닉스반도체 리페어용 퓨즈를 갖는 반도체 소자 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0446857B1 (en) * 1990-03-12 1996-07-24 Fujitsu Limited Alignment mark, in particular for semiconductor device
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US5844296A (en) * 1996-09-20 1998-12-01 Mosel Vitelic Corporation Space saving laser programmable fuse layout
JPH11345880A (ja) * 1998-06-01 1999-12-14 Fujitsu Ltd 半導体装置及びその製造方法
JP3630999B2 (ja) * 1998-08-19 2005-03-23 富士通株式会社 半導体装置及びその製造方法
US6486526B1 (en) * 1999-01-04 2002-11-26 International Business Machines Corporation Crack stop between neighboring fuses for protection from fuse blow damage
KR100480614B1 (ko) * 2002-08-27 2005-03-31 삼성전자주식회사 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크
KR100448909B1 (ko) * 2002-09-27 2004-09-16 삼성전자주식회사 퓨즈 구조 및 그것을 이용한 집적 회로 장치
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US7202550B2 (en) * 2004-06-01 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated stress relief pattern and registration structure
US20070052114A1 (en) * 2005-09-07 2007-03-08 Shih-Chieh Huang Alignment checking structure and process using thereof
KR100752662B1 (ko) * 2006-06-12 2007-08-29 삼성전자주식회사 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222460A (ja) * 1990-01-29 1991-10-01 Nec Corp 半導体集積回路装置
JPH10135340A (ja) 1996-10-31 1998-05-22 Miyazaki Oki Electric Co Ltd 半導体集積回路の冗長回路および冗長回路ヒューズの切断検査方法
JP2001230325A (ja) 2000-02-16 2001-08-24 Oki Electric Ind Co Ltd メタルヒューズ、その製造方法及びマスク
KR20030068826A (ko) * 2002-02-18 2003-08-25 주식회사 하이닉스반도체 리페어용 퓨즈를 갖는 반도체 소자 제조 방법

Also Published As

Publication number Publication date
US20080089151A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
US7573273B2 (en) Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit
US20080160656A1 (en) Addressable hierarchical metal wire test methodology
US7551506B2 (en) Semiconductor apparatus, semiconductor storage apparatus, control signal generation method, and replacing method
US8028211B1 (en) Look-ahead built-in self tests with temperature elevation of functional elements
KR100809708B1 (ko) 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로
JP2002176140A (ja) 半導体集積回路ウェハ
US20090039909A1 (en) Semiconductor device having contact failure detector
KR100510995B1 (ko) 반도체장치의 리페어회로
JP2006209946A (ja) Ｒａｍ冗長集積回路をテストするための方法およびシステム
JPS5967645A (ja) 半導体装置の欠陥救済装置
CN104282659B (zh) 测试结构及测试方法、对应的晶圆、熔丝的激光切割方法
JP2015225990A (ja) 半導体装置及びその評価方法
JP2020128881A (ja) 短絡検査システム、及び短絡検査方法
JP3346707B2 (ja) 半導体集積回路装置の検査方法
US6715114B2 (en) Test method and apparatus for semiconductor device
KR100546955B1 (ko) 반도체 기억 장치와 그 시험 방법 및 시험 장치
KR20100086846A (ko) 반도체 소자의 테스트 패턴 및 이를 이용한 퓨즈 두께 측정방법
KR20100099516A (ko) 검사용 구조물
KR101051181B1 (ko) 반도체 소자의 퓨즈
JPS6249641A (ja) 半導体装置
KR100470989B1 (ko) 검증용프로우브카드
JP2003132695A (ja) 半導体装置、並びに、それを用いた半導体検査装置および／または方法の検証方法
JPS61190955A (ja) 配線パタ−ンの検査方法及びその検査装置
JPH03295099A (ja) 半導体集積回路
KR100203930B1 (ko) 패드가 형성된 금속 배선을 갖는 반도체 칩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee