JP2001250867A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001250867A JP2001250867A JP2000062041A JP2000062041A JP2001250867A JP 2001250867 A JP2001250867 A JP 2001250867A JP 2000062041 A JP2000062041 A JP 2000062041A JP 2000062041 A JP2000062041 A JP 2000062041A JP 2001250867 A JP2001250867 A JP 2001250867A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- wiring
- groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 abstract description 34
- 239000010410 layer Substances 0.000 abstract description 33
- 230000001678 irradiating effect Effects 0.000 abstract description 4
- 230000009545 invasion Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009172 bursting Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ヒューズを完全に切断して電気的導通を確実
に絶つことにより歩留りを向上させるとともに、ヒュー
ズの近傍から水分が侵入することを抑止する。 【解決手段】 半導体基板1の上層において層間絶縁膜
3上に形成された複数のヒューズ用配線2を備えた半導
体装置であって、層間絶縁膜3には、隣接するヒューズ
用配線2間において溝7が形成されており、ヒューズ用
配線2の側面から上面にかけてを覆うように所定の膜厚
のシリコン窒化膜8が形成されている。ヒューズ用配線
2の側面及び上面を均一な膜厚のシリコン窒化膜8で覆
うようにしたため、ヒューズ用配線2を覆う膜の強度が
局部的に低下することが抑止され、レーザを照射して切
断する際に温度上昇が不十分の状態で溶融したヒューズ
用配線2が流れ出してしまうことを抑止できる。
に絶つことにより歩留りを向上させるとともに、ヒュー
ズの近傍から水分が侵入することを抑止する。 【解決手段】 半導体基板1の上層において層間絶縁膜
3上に形成された複数のヒューズ用配線2を備えた半導
体装置であって、層間絶縁膜3には、隣接するヒューズ
用配線2間において溝7が形成されており、ヒューズ用
配線2の側面から上面にかけてを覆うように所定の膜厚
のシリコン窒化膜8が形成されている。ヒューズ用配線
2の側面及び上面を均一な膜厚のシリコン窒化膜8で覆
うようにしたため、ヒューズ用配線2を覆う膜の強度が
局部的に低下することが抑止され、レーザを照射して切
断する際に温度上昇が不十分の状態で溶融したヒューズ
用配線2が流れ出してしまうことを抑止できる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にヒューズ素子を搭載した半導体
装置に適用して好適なものである。
の製造方法に関し、特にヒューズ素子を搭載した半導体
装置に適用して好適なものである。
【0002】
【従来の技術】近時の半導体装置、特にダイナミック・
ランダム・アクセス・メモリ(DRAM)等のメモリに
おいては、不良メモリセルを冗長セルへ切り替えるスイ
ッチとして、また、内部レベル調整のための切り替えス
イッチとして、レーザヒューズ(以下、ヒューズと称す
る)が搭載されている。
ランダム・アクセス・メモリ(DRAM)等のメモリに
おいては、不良メモリセルを冗長セルへ切り替えるスイ
ッチとして、また、内部レベル調整のための切り替えス
イッチとして、レーザヒューズ(以下、ヒューズと称す
る)が搭載されている。
【0003】このヒューズの構造は多岐に渡るものであ
るが、通常の金属配線をヒューズとして半導体基板上の
最上層に形成し、レーザの照射によって切断するものが
一般的である。
るが、通常の金属配線をヒューズとして半導体基板上の
最上層に形成し、レーザの照射によって切断するものが
一般的である。
【0004】図4は、従来の一般的なヒューズの構造を
示す模式図であり、図4(a)は、半導体基板101上
の最上層に形成されたヒューズの配置を示す平面図であ
る。そして、図4(b)は、図4(a)に示す一点鎖線
IV−IV’に沿った断面を示す概略断面図である。ま
た、図4(c)、図4(d)は図4(a)に示す一点鎖
線III−III’に沿った断面を示す概略断面図であ
る。ここで、図4(c)は、レーザによるヒューズの切
断前の状態を、図4(d)は、レーザによるヒューズの
切断後の状態を示している。
示す模式図であり、図4(a)は、半導体基板101上
の最上層に形成されたヒューズの配置を示す平面図であ
る。そして、図4(b)は、図4(a)に示す一点鎖線
IV−IV’に沿った断面を示す概略断面図である。ま
た、図4(c)、図4(d)は図4(a)に示す一点鎖
線III−III’に沿った断面を示す概略断面図であ
る。ここで、図4(c)は、レーザによるヒューズの切
断前の状態を、図4(d)は、レーザによるヒューズの
切断後の状態を示している。
【0005】図4を参照しながら、従来の一般的なヒュ
ーズの構造について説明する。図4(a)及び図4
(b)に示すように、ヒューズ用配線102は、半導体
基板101上の最上層部において複数個が並行して配置
されており、それぞれがスルーホール108を介して配
線層106,107を電気的に接続している。ヒューズ
用配線102は、層間絶縁膜109によって側面及び上
面が覆われており、層間絶縁膜109上には最上層の膜
としてシリコン窒化膜110が形成されている。
ーズの構造について説明する。図4(a)及び図4
(b)に示すように、ヒューズ用配線102は、半導体
基板101上の最上層部において複数個が並行して配置
されており、それぞれがスルーホール108を介して配
線層106,107を電気的に接続している。ヒューズ
用配線102は、層間絶縁膜109によって側面及び上
面が覆われており、層間絶縁膜109上には最上層の膜
としてシリコン窒化膜110が形成されている。
【0006】ヒューズ用配線102を切断する際は、レ
ーザを半導体基板101の上方から照射してヒューズ用
配線102の温度を上昇させる。ヒューズ用配線102
は熱を吸収するに従い、固相から液相、液相から気相へ
と変化し、これに伴う圧力上昇がヒューズ用配線102
の周辺部の機械強度を超えたときに爆発し、切断が成さ
れる。切断後には、図4(d)に示すように、ヒューズ
用配線102の側面及び上面を覆っていた層間絶縁膜1
09及びシリコン窒化膜110が吹き飛ばされて、凹部
112(クレータ)が形成される。
ーザを半導体基板101の上方から照射してヒューズ用
配線102の温度を上昇させる。ヒューズ用配線102
は熱を吸収するに従い、固相から液相、液相から気相へ
と変化し、これに伴う圧力上昇がヒューズ用配線102
の周辺部の機械強度を超えたときに爆発し、切断が成さ
れる。切断後には、図4(d)に示すように、ヒューズ
用配線102の側面及び上面を覆っていた層間絶縁膜1
09及びシリコン窒化膜110が吹き飛ばされて、凹部
112(クレータ)が形成される。
【0007】このような従来のヒューズの構成において
は、ヒューズ用配線102の周囲を囲むように耐湿リン
グ103が形成されている。耐湿リング103は、半導
体基板101上から最上層にかけての複数の層において
リング状に形成された配線層104の集合からなるリン
グであり、最も下層においては半導体基板101と接続
されている。そして、各配線層104はスルーホール1
05を介して電気的に接続されている。図4(d)に示
すように、レーザを照射してヒューズ用配線102を切
断すると、切断位置近傍の層間絶縁膜109にクラック
111が生じてしまう。耐湿リング103は、クラック
111から侵入した水分がヒューズ用配線102の周辺
に拡散しないように浸透を抑える役割を果たしている。
は、ヒューズ用配線102の周囲を囲むように耐湿リン
グ103が形成されている。耐湿リング103は、半導
体基板101上から最上層にかけての複数の層において
リング状に形成された配線層104の集合からなるリン
グであり、最も下層においては半導体基板101と接続
されている。そして、各配線層104はスルーホール1
05を介して電気的に接続されている。図4(d)に示
すように、レーザを照射してヒューズ用配線102を切
断すると、切断位置近傍の層間絶縁膜109にクラック
111が生じてしまう。耐湿リング103は、クラック
111から侵入した水分がヒューズ用配線102の周辺
に拡散しないように浸透を抑える役割を果たしている。
【0008】
【発明が解決しようとする課題】しかしながら、図4に
示すような従来のヒューズの構造では、ヒューズ用配線
102を切断したときに飛び散った破片が凹部112の
底面あるいは側壁に付着することにより、ヒューズ用配
線102の一部102’が残存するという問題が生じて
いた。これにより、切断が完全に成されない場合が生
じ、切断の歩留りを低下させる要因となっていた。
示すような従来のヒューズの構造では、ヒューズ用配線
102を切断したときに飛び散った破片が凹部112の
底面あるいは側壁に付着することにより、ヒューズ用配
線102の一部102’が残存するという問題が生じて
いた。これにより、切断が完全に成されない場合が生
じ、切断の歩留りを低下させる要因となっていた。
【0009】また、近年の半導体装置の微細化に伴いヒ
ューズ間隔も縮小化が要求されてきているが、ヒューズ
間隔を小さくしていった場合、凹部112が隣接するヒ
ューズ用配線102の近傍にまで達してしまう。そのた
め、次に隣接するヒューズ用配線102を切断しようと
した場合に機械的強度が安定せず、レーザ照射による温
度上昇が十分に成されないため切断不良が生じて歩留り
が低下していた。
ューズ間隔も縮小化が要求されてきているが、ヒューズ
間隔を小さくしていった場合、凹部112が隣接するヒ
ューズ用配線102の近傍にまで達してしまう。そのた
め、次に隣接するヒューズ用配線102を切断しようと
した場合に機械的強度が安定せず、レーザ照射による温
度上昇が十分に成されないため切断不良が生じて歩留り
が低下していた。
【0010】更に、ヒューズ用配線102の一部10
2’が水分、酸、アルカリ等と反応して水性酸化物が形
成されると、切断直後においては導通が絶たれていたと
しても、切断箇所の両側の配線層106,107に高電
圧が印加されることによってこれらの化合物が移動して
切断抵抗の経時劣化が生じ、切断した位置に電気的なパ
スが形成されてしまうという問題が生じていた。
2’が水分、酸、アルカリ等と反応して水性酸化物が形
成されると、切断直後においては導通が絶たれていたと
しても、切断箇所の両側の配線層106,107に高電
圧が印加されることによってこれらの化合物が移動して
切断抵抗の経時劣化が生じ、切断した位置に電気的なパ
スが形成されてしまうという問題が生じていた。
【0011】また、凹部112の底面から発生するクラ
ック111にヒューズ用配線102の素材であるアルミ
ニウム等の金属の高圧蒸気がしみ込み、隣接するヒュー
ズ用配線102や他の配線層とショートしてしまうとい
った問題も生じていた。このクラック111は、隣接ヒ
ューズ間のリークや断線を引き起こすだけでなく、ヒュ
ーズ周辺の回路配線部への直接ダメージや水分侵入によ
る腐食を引き起こす可能性もある。
ック111にヒューズ用配線102の素材であるアルミ
ニウム等の金属の高圧蒸気がしみ込み、隣接するヒュー
ズ用配線102や他の配線層とショートしてしまうとい
った問題も生じていた。このクラック111は、隣接ヒ
ューズ間のリークや断線を引き起こすだけでなく、ヒュ
ーズ周辺の回路配線部への直接ダメージや水分侵入によ
る腐食を引き起こす可能性もある。
【0012】一方、特開平7−307387号公報に
は、隣接するヒューズ用配線102間に溝を形成した構
成が開示されている。図5は、同公報に開示の構成を、
上述の図4と同様に、平面図、断面図で示したものであ
る。図5(a)は、半導体基板上の最上層に形成された
ヒューズの配置を示す平面図である。そして、図5
(b)は、図5(a)に示す一点鎖線VI−VI’に沿
った断面を示す概略断面図である。また、図5(c)、
図5(d)は図5(a)に示す一点鎖線V−V’に沿っ
た断面を示す概略断面図である。ここで、図5(c)
は、レーザによるヒューズの切断前の状態を、図5
(d)は、レーザによるヒューズの切断後の状態を示し
ている。
は、隣接するヒューズ用配線102間に溝を形成した構
成が開示されている。図5は、同公報に開示の構成を、
上述の図4と同様に、平面図、断面図で示したものであ
る。図5(a)は、半導体基板上の最上層に形成された
ヒューズの配置を示す平面図である。そして、図5
(b)は、図5(a)に示す一点鎖線VI−VI’に沿
った断面を示す概略断面図である。また、図5(c)、
図5(d)は図5(a)に示す一点鎖線V−V’に沿っ
た断面を示す概略断面図である。ここで、図5(c)
は、レーザによるヒューズの切断前の状態を、図5
(d)は、レーザによるヒューズの切断後の状態を示し
ている。
【0013】図5に示す構成では、図5(c)及び図5
(d)に示すように、並行して配置されたヒューズ用配
線102の間に溝113が形成されている。その他の構
成部材については、図4に示したものと同一であり、図
5においては、図4と同一の機能を有する構成部材につ
いては、同一の符号を記している。
(d)に示すように、並行して配置されたヒューズ用配
線102の間に溝113が形成されている。その他の構
成部材については、図4に示したものと同一であり、図
5においては、図4と同一の機能を有する構成部材につ
いては、同一の符号を記している。
【0014】同公報に開示の構成によれば、レーザによ
りヒューズ用配線102を切断した場合には、図5
(d)に示すように、ヒューズ用配線102間に存在す
る溝113によって切断開口部が大きくなるため、切断
によって飛び散ったヒューズ用配線102の金属が切断
箇所に付着することを抑制することができる。また、図
4に示す構成とは異なり、凹部112が形成されること
はないため、ここからのクラック111の発生も抑制す
ることができる。
りヒューズ用配線102を切断した場合には、図5
(d)に示すように、ヒューズ用配線102間に存在す
る溝113によって切断開口部が大きくなるため、切断
によって飛び散ったヒューズ用配線102の金属が切断
箇所に付着することを抑制することができる。また、図
4に示す構成とは異なり、凹部112が形成されること
はないため、ここからのクラック111の発生も抑制す
ることができる。
【0015】このような溝113を有するヒューズ構造
は、ヒューズ間に溝113を形成するためのマスクを用
いてレジストをパターニングした後、異方性エッチング
を用いて層間絶縁膜109に対してヒューズ用配線10
2の底面深さよりも深い溝113を形成することによっ
て作られる。
は、ヒューズ間に溝113を形成するためのマスクを用
いてレジストをパターニングした後、異方性エッチング
を用いて層間絶縁膜109に対してヒューズ用配線10
2の底面深さよりも深い溝113を形成することによっ
て作られる。
【0016】しかしながら、同公報に記載の方法では、
ヒューズ用配線102の位置と溝113の位置合わせを
厳密に行わないと、ヒューズ用配線102の両側面を覆
う層間絶縁膜109の厚さが異なることとなる。
ヒューズ用配線102の位置と溝113の位置合わせを
厳密に行わないと、ヒューズ用配線102の両側面を覆
う層間絶縁膜109の厚さが異なることとなる。
【0017】前述したように、ヒューズ用配線102の
切断は、レーザ照射によりヒューズ用配線102を構成
する金属材の温度を上昇させ、気化させて破裂させるこ
とにより行う。この際、ヒューズ用配線102は層間絶
縁膜109によって側面及び上面を覆われているため、
温度上昇により内部の圧力が徐々に高まり、層間絶縁膜
109の強度を超えた時に、気化した金属材が破裂して
層間絶縁膜109が吹き飛ばされて切断が成される。
切断は、レーザ照射によりヒューズ用配線102を構成
する金属材の温度を上昇させ、気化させて破裂させるこ
とにより行う。この際、ヒューズ用配線102は層間絶
縁膜109によって側面及び上面を覆われているため、
温度上昇により内部の圧力が徐々に高まり、層間絶縁膜
109の強度を超えた時に、気化した金属材が破裂して
層間絶縁膜109が吹き飛ばされて切断が成される。
【0018】ヒューズ用配線102の両側面における層
間絶縁膜109の膜厚が異なると、両側面における機械
的強度が不均一となるため、破裂に必要な圧力に到達す
る前に薄い側の側壁が破れてしまい、温度上昇が十分で
ないヒューズ用配線102の金属材が溝113に向かっ
て排出されるという現象が発生する。この場合、ヒュー
ズ用配線102は完全に気化しておらず、液体の状態の
まま排出されるため、ヒューズ用配線102の切断が完
全に成されないという問題が生じていた。
間絶縁膜109の膜厚が異なると、両側面における機械
的強度が不均一となるため、破裂に必要な圧力に到達す
る前に薄い側の側壁が破れてしまい、温度上昇が十分で
ないヒューズ用配線102の金属材が溝113に向かっ
て排出されるという現象が発生する。この場合、ヒュー
ズ用配線102は完全に気化しておらず、液体の状態の
まま排出されるため、ヒューズ用配線102の切断が完
全に成されないという問題が生じていた。
【0019】そして、ヒューズ用配線102の両側面に
おける層間絶縁膜109の膜厚を均一にするためには、
ヒューズ用配線102の位置に合わせて溝113を形成
する必要があり、溝113を形成するためのレジストの
フォトマスクの位置合わせが非常に煩雑なものとなって
いた。
おける層間絶縁膜109の膜厚を均一にするためには、
ヒューズ用配線102の位置に合わせて溝113を形成
する必要があり、溝113を形成するためのレジストの
フォトマスクの位置合わせが非常に煩雑なものとなって
いた。
【0020】また、同公報に記載の方法では、ヒューズ
用配線102の両側に溝113を形成したことにより、
この溝113において層間絶縁膜109の側面が露出し
てしまう。シリコン酸化膜等から成る層間絶縁膜109
は一般に耐湿性が良好でないため、この露出部位から水
分が侵入してしまうという問題も生じていた。
用配線102の両側に溝113を形成したことにより、
この溝113において層間絶縁膜109の側面が露出し
てしまう。シリコン酸化膜等から成る層間絶縁膜109
は一般に耐湿性が良好でないため、この露出部位から水
分が侵入してしまうという問題も生じていた。
【0021】このため、ヒューズ部の外周に幅太の積層
配線から成る耐湿リング103を設けておく必要が生
じ、ヒューズ領域を縮小する上での障害となっていた。
特に、信号配線の配線材として銅などの耐湿性が劣る材
料を用いた場合には、耐湿リング103自体が腐食する
可能性があり、信頼性が低下するという問題も生じてい
た。
配線から成る耐湿リング103を設けておく必要が生
じ、ヒューズ領域を縮小する上での障害となっていた。
特に、信号配線の配線材として銅などの耐湿性が劣る材
料を用いた場合には、耐湿リング103自体が腐食する
可能性があり、信頼性が低下するという問題も生じてい
た。
【0022】また、微細化の要請によりヒューズ間隔を
狭める場合には、ヒューズ用配線102の底面近傍まで
の深さを有する溝113をエッチングすることが極めて
困難になるという問題もあった。
狭める場合には、ヒューズ用配線102の底面近傍まで
の深さを有する溝113をエッチングすることが極めて
困難になるという問題もあった。
【0023】本発明は、このような問題を解決するため
に成されたものであり、ヒューズ用配線を完全に切断し
て電気的導通を確実に絶つことができるようにすること
により切断の歩留りを向上させるとともに、大面積を要
する耐湿リングを設けることなく、ヒューズ用配線の近
傍から水分が侵入することを抑止できるようにし、且
つ、簡素な工程でヒューズ用配線間に確実に溝を形成し
て微細化を達成することを目的とする。
に成されたものであり、ヒューズ用配線を完全に切断し
て電気的導通を確実に絶つことができるようにすること
により切断の歩留りを向上させるとともに、大面積を要
する耐湿リングを設けることなく、ヒューズ用配線の近
傍から水分が侵入することを抑止できるようにし、且
つ、簡素な工程でヒューズ用配線間に確実に溝を形成し
て微細化を達成することを目的とする。
【0024】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の上層において第1の絶縁膜上に形成された
複数のヒューズ用配線を備えた半導体装置であって、前
記第1の絶縁膜には、少なくとも隣接する前記ヒューズ
用配線間において前記ヒューズ配線同士の間隔と同一幅
の溝が形成されており、前記ヒューズ用配線の側面から
上面にかけてを覆うとともに前記溝の内面を覆うように
略均一な膜厚の第2の絶縁膜が形成されている。
半導体基板の上層において第1の絶縁膜上に形成された
複数のヒューズ用配線を備えた半導体装置であって、前
記第1の絶縁膜には、少なくとも隣接する前記ヒューズ
用配線間において前記ヒューズ配線同士の間隔と同一幅
の溝が形成されており、前記ヒューズ用配線の側面から
上面にかけてを覆うとともに前記溝の内面を覆うように
略均一な膜厚の第2の絶縁膜が形成されている。
【0025】本発明の半導体装置の一態様例において
は、前記第2の絶縁膜がシリコン窒化膜等の耐湿性を有
する絶縁膜である。
は、前記第2の絶縁膜がシリコン窒化膜等の耐湿性を有
する絶縁膜である。
【0026】本発明の半導体装置の一態様例において
は、前記ヒューズ用配線の全周が前記溝により囲まれて
いる。
は、前記ヒューズ用配線の全周が前記溝により囲まれて
いる。
【0027】本発明の半導体装置の製造方法は、半導体
基板の上層に形成された第1の絶縁膜上に所定形状の複
数のヒューズ用配線を形成する第1の工程と、前記ヒュ
ーズ用配線をマスクとして、隣接する前記ヒューズ用配
線の間における前記第1の絶縁膜を所定量除去して溝を
形成する第2の工程と、前記ヒューズ用配線の側面及び
上面にかけてを覆うとともに前記溝の内面を覆う所定の
膜厚の第2の絶縁膜を形成する第3の工程とを有する。
基板の上層に形成された第1の絶縁膜上に所定形状の複
数のヒューズ用配線を形成する第1の工程と、前記ヒュ
ーズ用配線をマスクとして、隣接する前記ヒューズ用配
線の間における前記第1の絶縁膜を所定量除去して溝を
形成する第2の工程と、前記ヒューズ用配線の側面及び
上面にかけてを覆うとともに前記溝の内面を覆う所定の
膜厚の第2の絶縁膜を形成する第3の工程とを有する。
【0028】本発明の半導体装置の製造方法の一態様例
においては、前記第2の絶縁膜をシリコン窒化膜等の耐
湿性を有する絶縁膜としている。
においては、前記第2の絶縁膜をシリコン窒化膜等の耐
湿性を有する絶縁膜としている。
【0029】
【作用】本発明は上記技術手段より成るので、ヒューズ
用配線の両側面における絶縁膜の膜厚が均一に形成され
るため、両側面における絶縁膜の強度が均一に形成され
る。従って、レーザの照射によりヒューズ用配線を切断
する際に、一方の側面における絶縁膜が先に破れて温度
上昇が不十分のままヒューズ用配線が液体の状態で当該
側面から流出することを抑止することができ、ヒューズ
用配線の確実な切断が可能となる。
用配線の両側面における絶縁膜の膜厚が均一に形成され
るため、両側面における絶縁膜の強度が均一に形成され
る。従って、レーザの照射によりヒューズ用配線を切断
する際に、一方の側面における絶縁膜が先に破れて温度
上昇が不十分のままヒューズ用配線が液体の状態で当該
側面から流出することを抑止することができ、ヒューズ
用配線の確実な切断が可能となる。
【0030】また、本発明の他の特徴によれば、ヒュー
ズ用配線の両側面に耐湿性を有する絶縁膜を形成するこ
とにより、上層から水が侵入することが抑止されるとと
もに、耐湿リングを設ける必要がなくなるため、省スペ
ース化を達成することができる。
ズ用配線の両側面に耐湿性を有する絶縁膜を形成するこ
とにより、上層から水が侵入することが抑止されるとと
もに、耐湿リングを設ける必要がなくなるため、省スペ
ース化を達成することができる。
【0031】また、本発明の他の特徴によれば、ヒュー
ズ用配線をマスクとして隣接するヒューズ用配線間に溝
を形成するため、溝を形成するための高精度位置合わせ
工程の必要がなくなるとともに、幅狭の溝を容易に形成
することができ、装置の微細化を達成することが可能と
なる。
ズ用配線をマスクとして隣接するヒューズ用配線間に溝
を形成するため、溝を形成するための高精度位置合わせ
工程の必要がなくなるとともに、幅狭の溝を容易に形成
することができ、装置の微細化を達成することが可能と
なる。
【0032】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照しながら説明する。図1は、本発明の一実施形態
に係る半導体装置の構成を示す模式図である。図1
(a)は、半導体基板上の最上層に形成されたヒューズ
の配置を示す平面図である。そして、図1(b)は、図
1(a)に示す一点鎖線I−I’に沿った断面を示す概
略断面図である。また、図1(c)、図1(d)は図1
(a)に示す一点鎖線II−II’に沿った断面を示す
概略断面図である。ここで、図1(c)は、ヒューズを
切断する前の状態を、図1(d)は、レーザ照射により
ヒューズを切断した後の状態を示している。また、図1
(a)においては、シリコン窒化膜8を省略した状態の
平面図を示している。
を参照しながら説明する。図1は、本発明の一実施形態
に係る半導体装置の構成を示す模式図である。図1
(a)は、半導体基板上の最上層に形成されたヒューズ
の配置を示す平面図である。そして、図1(b)は、図
1(a)に示す一点鎖線I−I’に沿った断面を示す概
略断面図である。また、図1(c)、図1(d)は図1
(a)に示す一点鎖線II−II’に沿った断面を示す
概略断面図である。ここで、図1(c)は、ヒューズを
切断する前の状態を、図1(d)は、レーザ照射により
ヒューズを切断した後の状態を示している。また、図1
(a)においては、シリコン窒化膜8を省略した状態の
平面図を示している。
【0033】図1(a)〜図1(c)に示すように、ヒ
ューズ用配線2は、半導体基板1上の最上層部におい
て、層間絶縁膜3上に複数個が並行して形成されてい
る。ヒューズ用配線2は、通常の配線材料であるアルミ
ニウム、銅等の材料から成るものであり、上層及び下層
にはチタン膜、窒化チタン膜等のバリアメタル膜が形成
されたものである。また、層間絶縁膜3としては、埋め
込み性に優れ、低誘電率のHDP−USG(High-Densi
ty Plasma-Undoped Silicate Glass)膜、BPSG(bo
ro-phospho silicate glass)膜等を用いる。図1
(a)及び図1(b)に示すように、ヒューズ用配線2
によって、スルーホール6に充填された配線材を介して
ヒューズ用配線2よりも下層に形成された配線層4及び
配線層5が電気的に接続されている。
ューズ用配線2は、半導体基板1上の最上層部におい
て、層間絶縁膜3上に複数個が並行して形成されてい
る。ヒューズ用配線2は、通常の配線材料であるアルミ
ニウム、銅等の材料から成るものであり、上層及び下層
にはチタン膜、窒化チタン膜等のバリアメタル膜が形成
されたものである。また、層間絶縁膜3としては、埋め
込み性に優れ、低誘電率のHDP−USG(High-Densi
ty Plasma-Undoped Silicate Glass)膜、BPSG(bo
ro-phospho silicate glass)膜等を用いる。図1
(a)及び図1(b)に示すように、ヒューズ用配線2
によって、スルーホール6に充填された配線材を介して
ヒューズ用配線2よりも下層に形成された配線層4及び
配線層5が電気的に接続されている。
【0034】層間絶縁膜3には、隣接するヒューズ用配
線2間において溝7が形成されている。溝7は、底面の
位置がヒューズ用配線2と層間絶縁膜3との界面よりも
下に位置するようにその深さが設定されるとともに、側
面の位置が各ヒューズ用配線2の側面の位置と同じにな
るようにその幅が設定されている。一方、図1(b)に
示すように、ヒューズ用配線2の延在する方向におい
て、ヒューズ用配線2の端部には溝7’が形成されてい
る。溝7と溝7’は底面が同一であり両者は互いに接続
されている。
線2間において溝7が形成されている。溝7は、底面の
位置がヒューズ用配線2と層間絶縁膜3との界面よりも
下に位置するようにその深さが設定されるとともに、側
面の位置が各ヒューズ用配線2の側面の位置と同じにな
るようにその幅が設定されている。一方、図1(b)に
示すように、ヒューズ用配線2の延在する方向におい
て、ヒューズ用配線2の端部には溝7’が形成されてい
る。溝7と溝7’は底面が同一であり両者は互いに接続
されている。
【0035】そして、ヒューズ用配線2の側面及び上面
を覆うように、シリコン窒化膜8が形成されている。シ
リコン窒化膜8は隣接するヒューズ用配線2間において
は溝7の側面及び底面を覆うように形成されている。ま
た、図1(b)に示すように、シリコン窒化膜8は溝
7’の側面及び底面も覆うように形成されている。
を覆うように、シリコン窒化膜8が形成されている。シ
リコン窒化膜8は隣接するヒューズ用配線2間において
は溝7の側面及び底面を覆うように形成されている。ま
た、図1(b)に示すように、シリコン窒化膜8は溝
7’の側面及び底面も覆うように形成されている。
【0036】上述のように溝7の底面をヒューズ用配線
2と層間絶縁膜3の界面よりも深い位置に設定するとと
もに、溝7の側面を各ヒューズ用配線2の側面と同じ位
置に設定することにより、ヒューズ用配線2の側面は全
てシリコン窒化膜8によって覆われることとなる。この
ように、耐湿性に優れたシリコン窒化膜8によってヒュ
ーズ用配線2を完全に覆うことにより、耐湿リングを設
けることなく水分の侵入を抑止することができる。ま
た、各ヒューズ用配線2の間を全て溝7として形成する
ことにより、ヒューズ用配線2と溝7との厳密な位置合
わせは不要となり、ヒューズ用配線2の両側面における
シリコン窒化膜8の付着量は同等となる。そして、ヒュ
ーズ用配線2の両側面におけるシリコン窒化膜8の膜厚
を略同一とすることにより、両側面におけるシリコン窒
化膜8の強度を均一に保つことができる。
2と層間絶縁膜3の界面よりも深い位置に設定するとと
もに、溝7の側面を各ヒューズ用配線2の側面と同じ位
置に設定することにより、ヒューズ用配線2の側面は全
てシリコン窒化膜8によって覆われることとなる。この
ように、耐湿性に優れたシリコン窒化膜8によってヒュ
ーズ用配線2を完全に覆うことにより、耐湿リングを設
けることなく水分の侵入を抑止することができる。ま
た、各ヒューズ用配線2の間を全て溝7として形成する
ことにより、ヒューズ用配線2と溝7との厳密な位置合
わせは不要となり、ヒューズ用配線2の両側面における
シリコン窒化膜8の付着量は同等となる。そして、ヒュ
ーズ用配線2の両側面におけるシリコン窒化膜8の膜厚
を略同一とすることにより、両側面におけるシリコン窒
化膜8の強度を均一に保つことができる。
【0037】このように、ヒューズ用配線2の両側面に
シリコン窒化膜8を均一に形成することにより、ヒュー
ズ用配線2にレーザを照射した際に、温度上昇が十分で
ない状態でシリコン窒化膜8が破れてしまうことを抑止
することができる。従って、シリコン窒化膜8が破れて
液状のヒューズ用配線2が流れ出してしまうことを抑止
でき、レーザ照射によってヒューズ用配線2を加熱して
圧力を十分に高めた後、確実に破裂させてヒューズ用配
線2の切断を確実に行うことができる。
シリコン窒化膜8を均一に形成することにより、ヒュー
ズ用配線2にレーザを照射した際に、温度上昇が十分で
ない状態でシリコン窒化膜8が破れてしまうことを抑止
することができる。従って、シリコン窒化膜8が破れて
液状のヒューズ用配線2が流れ出してしまうことを抑止
でき、レーザ照射によってヒューズ用配線2を加熱して
圧力を十分に高めた後、確実に破裂させてヒューズ用配
線2の切断を確実に行うことができる。
【0038】図1(d)は、レーザ照射による切断後の
ヒューズ用配線2の状態を示す断面図である。ここで
は、図1(c)に示す3本のヒューズ用配線2のうち、
真ん中の1本を切断した状態を示している。レーザ照射
によってヒューズ用配線2の温度が上昇すると、シリコ
ン窒化膜8の内部の圧力が高まり、圧力がシリコン窒化
膜8の機械的強度を超えた時点で、破裂によりシリコン
窒化膜8が飛ばされてヒューズ用配線2が切断される。
ヒューズ用配線2の両側面におけるシリコン窒化膜8の
膜厚は均一であるため、圧力が低い状態でシリコン窒化
膜8が破れないようにすることができ、ヒューズ用配線
2の温度を十分高めて確実に切断することができる。
ヒューズ用配線2の状態を示す断面図である。ここで
は、図1(c)に示す3本のヒューズ用配線2のうち、
真ん中の1本を切断した状態を示している。レーザ照射
によってヒューズ用配線2の温度が上昇すると、シリコ
ン窒化膜8の内部の圧力が高まり、圧力がシリコン窒化
膜8の機械的強度を超えた時点で、破裂によりシリコン
窒化膜8が飛ばされてヒューズ用配線2が切断される。
ヒューズ用配線2の両側面におけるシリコン窒化膜8の
膜厚は均一であるため、圧力が低い状態でシリコン窒化
膜8が破れないようにすることができ、ヒューズ用配線
2の温度を十分高めて確実に切断することができる。
【0039】また、ヒューズ用配線2の両側における層
間絶縁膜3に溝7を、ヒューズ用配線2の長手方向の端
部における層間絶縁膜3に溝7’を形成しているため、
破裂後においては図4(d)で説明したような凹部11
2が形成されることはない(図1(d)参照)。従っ
て、切断後においてヒューズ用配線2の一部が残存して
しまうことを抑止でき、配線層4と配線層5の間に電気
的なパスが形成されてしまうことを抑止することができ
る。また、切断後において層間絶縁膜3にクラックが形
成されてしまうことを抑止することもできる。
間絶縁膜3に溝7を、ヒューズ用配線2の長手方向の端
部における層間絶縁膜3に溝7’を形成しているため、
破裂後においては図4(d)で説明したような凹部11
2が形成されることはない(図1(d)参照)。従っ
て、切断後においてヒューズ用配線2の一部が残存して
しまうことを抑止でき、配線層4と配線層5の間に電気
的なパスが形成されてしまうことを抑止することができ
る。また、切断後において層間絶縁膜3にクラックが形
成されてしまうことを抑止することもできる。
【0040】次に、図2を参照しながら、図1に示した
ヒューズを製造するための製造方法について説明する。
図2は、ヒューズの製造方法を工程順に示す概略断面図
である。
ヒューズを製造するための製造方法について説明する。
図2は、ヒューズの製造方法を工程順に示す概略断面図
である。
【0041】図2(a)に示すように、先ず、半導体基
板1上の上層に層間絶縁膜3を形成し、ヒューズ用配線
2を含む各種配線層を形成した後、再び層間絶縁膜3を
形成して配線層を覆う。
板1上の上層に層間絶縁膜3を形成し、ヒューズ用配線
2を含む各種配線層を形成した後、再び層間絶縁膜3を
形成して配線層を覆う。
【0042】次に、図2(b)に示すように、ヒューズ
用配線2が形成された所定の領域に開口9aを有するフ
ォトレジスト9をフォトリソグラフィーにより形成す
る。その後、この形成したフォトレジスト9を用いてエ
ッチングレートを層間絶縁膜3に合わせて異方性エッチ
ングを行い、ヒューズ用配線2の間に溝7を形成する。
この場合、開口9aの内部においては、ヒューズ用配線
2自体がエッチングマスクとなり、配線がない場所のみ
が溝7として深くエッチングされる。この際、溝7の底
面がヒューズ用配線2の下面よりも下層に位置するよう
にエッチングの量を制御する。
用配線2が形成された所定の領域に開口9aを有するフ
ォトレジスト9をフォトリソグラフィーにより形成す
る。その後、この形成したフォトレジスト9を用いてエ
ッチングレートを層間絶縁膜3に合わせて異方性エッチ
ングを行い、ヒューズ用配線2の間に溝7を形成する。
この場合、開口9aの内部においては、ヒューズ用配線
2自体がエッチングマスクとなり、配線がない場所のみ
が溝7として深くエッチングされる。この際、溝7の底
面がヒューズ用配線2の下面よりも下層に位置するよう
にエッチングの量を制御する。
【0043】溝7が形成されるのと同時に、図1(b)
に示すように、ヒューズ用配線2の長手方向の端部にお
いても層間絶縁膜3に溝7’が形成される。このよう
に、ヒューズ用配線2の長手方向の端部にも溝7’を形
成することによって、切断の際に溝7’の近傍からクラ
ックが生じることも抑止することができる。
に示すように、ヒューズ用配線2の長手方向の端部にお
いても層間絶縁膜3に溝7’が形成される。このよう
に、ヒューズ用配線2の長手方向の端部にも溝7’を形
成することによって、切断の際に溝7’の近傍からクラ
ックが生じることも抑止することができる。
【0044】次に、図2(c)に示すように、灰化処理
(アッシング)等により、層間絶縁膜3上のフォトレジ
スト9を除去する。
(アッシング)等により、層間絶縁膜3上のフォトレジ
スト9を除去する。
【0045】次に、図2(d)に示すように、半導体基
板1上の全面にシリコン窒化膜8を形成してヒューズ用
配線2の側面及び上面を覆う。これにより、溝7,7’
もシリコン窒化膜8によって埋め込まれ、図1に示すよ
うなヒューズ構造が完成する。ヒューズ用配線2を覆う
シリコン窒化膜8の機械的強度はシリコン窒化膜8の膜
厚を可変することにより自由に設定可能である。従っ
て、ヒューズ用配線2を気化して破裂させるために必要
な強度を任意に設定することができる。
板1上の全面にシリコン窒化膜8を形成してヒューズ用
配線2の側面及び上面を覆う。これにより、溝7,7’
もシリコン窒化膜8によって埋め込まれ、図1に示すよ
うなヒューズ構造が完成する。ヒューズ用配線2を覆う
シリコン窒化膜8の機械的強度はシリコン窒化膜8の膜
厚を可変することにより自由に設定可能である。従っ
て、ヒューズ用配線2を気化して破裂させるために必要
な強度を任意に設定することができる。
【0046】以上説明したように、本発明の実施形態に
よれば、ヒューズ用配線2が存在しない部分をエッチン
グして溝7を形成し、その後ヒューズ用配線2の側面及
び上面にシリコン窒化膜8を成長させてヒューズを形成
するようにしたので、ヒューズ用配線2の側面及び上面
を均一な膜厚のシリコン窒化膜8で覆うことができ、ヒ
ューズ用配線2を覆う膜の強度が局部的に低下すること
を抑止できる。これにより、レーザを照射してヒューズ
用配線2を切断する際に、温度上昇が不十分な状態でシ
リコン窒化膜8が破れて溶融状態のヒューズ用配線2が
流出してしまうことを抑止できる。
よれば、ヒューズ用配線2が存在しない部分をエッチン
グして溝7を形成し、その後ヒューズ用配線2の側面及
び上面にシリコン窒化膜8を成長させてヒューズを形成
するようにしたので、ヒューズ用配線2の側面及び上面
を均一な膜厚のシリコン窒化膜8で覆うことができ、ヒ
ューズ用配線2を覆う膜の強度が局部的に低下すること
を抑止できる。これにより、レーザを照射してヒューズ
用配線2を切断する際に、温度上昇が不十分な状態でシ
リコン窒化膜8が破れて溶融状態のヒューズ用配線2が
流出してしまうことを抑止できる。
【0047】また、ヒューズ用配線2の両側における層
間絶縁膜3に溝7を形成することにより、層間絶縁膜3
に凹部(クレータ)が形成されることがなく、切断後に
ヒューズ用配線2の一部が残存して配線層4と配線層5
の間に電気的パスが形成されてしまうことを抑止するこ
とができる。また、層間絶縁膜3に凹部が形成されるこ
とがないため、下層に向かってクラックが発生すること
を抑止することができる。
間絶縁膜3に溝7を形成することにより、層間絶縁膜3
に凹部(クレータ)が形成されることがなく、切断後に
ヒューズ用配線2の一部が残存して配線層4と配線層5
の間に電気的パスが形成されてしまうことを抑止するこ
とができる。また、層間絶縁膜3に凹部が形成されるこ
とがないため、下層に向かってクラックが発生すること
を抑止することができる。
【0048】従って、レーザを照射することにより、確
実にヒューズ用配線2を切断することができ、安定した
切断歩留りを得ることができる。
実にヒューズ用配線2を切断することができ、安定した
切断歩留りを得ることができる。
【0049】更に、ヒューズ用配線2及び下層の層間絶
縁膜3が、耐湿性に優れたシリコン窒化膜8に完全に覆
われる構造となるため、層間絶縁膜3に水分が侵入する
ことを抑止することができる。従って、従来のようにヒ
ューズ用配線2を囲むように耐湿リングを形成する必要
がなくなり、ヒューズ領域の縮小化及び製造工程の簡略
化を実現することができるとともに、コストを低減させ
ることが可能となる。また、図5に示した溝113に比
べて本実施形態の溝7を幅広にできるため、ヒューズ用
配線2の底面より深い溝7の形成を容易に行うことがで
きる。
縁膜3が、耐湿性に優れたシリコン窒化膜8に完全に覆
われる構造となるため、層間絶縁膜3に水分が侵入する
ことを抑止することができる。従って、従来のようにヒ
ューズ用配線2を囲むように耐湿リングを形成する必要
がなくなり、ヒューズ領域の縮小化及び製造工程の簡略
化を実現することができるとともに、コストを低減させ
ることが可能となる。また、図5に示した溝113に比
べて本実施形態の溝7を幅広にできるため、ヒューズ用
配線2の底面より深い溝7の形成を容易に行うことがで
きる。
【0050】(変形例)次に、上述の実施形態の変形例
について図3を参照しながら説明する。図3は、図1
(c)に相当する断面を示す概略断面図であり、この変
形例においては、ヒューズ用配線2を覆う積層膜以外の
構成要素については図1に示したものと同一である。
について図3を参照しながら説明する。図3は、図1
(c)に相当する断面を示す概略断面図であり、この変
形例においては、ヒューズ用配線2を覆う積層膜以外の
構成要素については図1に示したものと同一である。
【0051】図3に示すように、この変形例において
は、ヒューズ用配線2の側面及び上面は、シリコン窒化
膜8の代わりに2層構造の積層膜10によって覆われて
いる。積層膜10は、例えばシリコン酸化膜10aとシ
リコン窒化膜10bの積層から成る膜であって、ここで
はシリコン酸化膜10aが直接ヒューズ用配線2を覆
い、更にその外側をシリコン窒化膜10bが覆う構成と
されている。積層膜10として3層以上から構成される
膜を用いても良い。
は、ヒューズ用配線2の側面及び上面は、シリコン窒化
膜8の代わりに2層構造の積層膜10によって覆われて
いる。積層膜10は、例えばシリコン酸化膜10aとシ
リコン窒化膜10bの積層から成る膜であって、ここで
はシリコン酸化膜10aが直接ヒューズ用配線2を覆
い、更にその外側をシリコン窒化膜10bが覆う構成と
されている。積層膜10として3層以上から構成される
膜を用いても良い。
【0052】このように、ヒューズ用配線2をシリコン
窒化膜10bで直接覆わず、間にシリコン酸化膜10a
を介在させることによって、ヒューズ用配線2とシリコ
ン窒化膜10bとの間にストレスが生じることを抑止す
ることができる。また、積層膜10を構成する膜を適宜
選択することによって、ヒューズ用配線2の両側の機械
的強度を所望の値に設定することも可能である。
窒化膜10bで直接覆わず、間にシリコン酸化膜10a
を介在させることによって、ヒューズ用配線2とシリコ
ン窒化膜10bとの間にストレスが生じることを抑止す
ることができる。また、積層膜10を構成する膜を適宜
選択することによって、ヒューズ用配線2の両側の機械
的強度を所望の値に設定することも可能である。
【0053】なお、本発明の特徴をまとめると以下に記
載の通りとなる。
載の通りとなる。
【0054】(1)半導体基板の上層において第1の絶
縁膜上に形成された複数のヒューズ用配線を備えた半導
体装置であって、前記第1の絶縁膜には、少なくとも隣
接する前記ヒューズ用配線間において前記ヒューズ配線
同士の間隔と同一幅の溝が形成されており、前記ヒュー
ズ用配線の側面から上面にかけてを覆うとともに前記溝
の内面を覆うように略均一な膜厚の第2の絶縁膜が形成
されていることを特徴とする半導体装置。
縁膜上に形成された複数のヒューズ用配線を備えた半導
体装置であって、前記第1の絶縁膜には、少なくとも隣
接する前記ヒューズ用配線間において前記ヒューズ配線
同士の間隔と同一幅の溝が形成されており、前記ヒュー
ズ用配線の側面から上面にかけてを覆うとともに前記溝
の内面を覆うように略均一な膜厚の第2の絶縁膜が形成
されていることを特徴とする半導体装置。
【0055】(2)前記第2の絶縁膜がシリコン窒化膜
等の耐湿性を有する絶縁膜であることを特徴とする
(1)に記載の半導体装置。
等の耐湿性を有する絶縁膜であることを特徴とする
(1)に記載の半導体装置。
【0056】(3)前記第2の絶縁膜は複数の膜が積層
されて構成された膜であることを特徴とする(1)に記
載の半導体装置。
されて構成された膜であることを特徴とする(1)に記
載の半導体装置。
【0057】(4)前記溝の底面が前記ヒューズ用配線
の下面よりも下層に位置することを特徴とする(1)に
記載の半導体装置。
の下面よりも下層に位置することを特徴とする(1)に
記載の半導体装置。
【0058】(5)前記ヒューズ用配線の全周が前記溝
により囲まれていることを特徴とする(1)に記載の半
導体装置。
により囲まれていることを特徴とする(1)に記載の半
導体装置。
【0059】(6)半導体基板の上層に形成された第1
の絶縁膜上に所定形状の複数のヒューズ用配線を形成す
る第1の工程と、前記ヒューズ用配線をマスクとして、
隣接する前記ヒューズ用配線の間における前記第1の絶
縁膜を所定量除去して溝を形成する第2の工程と、前記
ヒューズ用配線の側面及び上面にかけてを覆うとともに
前記溝の内面を覆う所定の膜厚の第2の絶縁膜を形成す
る第3の工程とを有することを特徴とする半導体装置の
製造方法。
の絶縁膜上に所定形状の複数のヒューズ用配線を形成す
る第1の工程と、前記ヒューズ用配線をマスクとして、
隣接する前記ヒューズ用配線の間における前記第1の絶
縁膜を所定量除去して溝を形成する第2の工程と、前記
ヒューズ用配線の側面及び上面にかけてを覆うとともに
前記溝の内面を覆う所定の膜厚の第2の絶縁膜を形成す
る第3の工程とを有することを特徴とする半導体装置の
製造方法。
【0060】(7)前記第2の絶縁膜をシリコン窒化膜
等の耐湿性を有する絶縁膜としたことを特徴とする
(6)に記載の半導体装置の製造方法。
等の耐湿性を有する絶縁膜としたことを特徴とする
(6)に記載の半導体装置の製造方法。
【0061】(8)前記第3の工程において、前記第2
の絶縁膜を複数の膜から成る積層膜として形成すること
を特徴とする(6)に記載の半導体装置の製造方法。
の絶縁膜を複数の膜から成る積層膜として形成すること
を特徴とする(6)に記載の半導体装置の製造方法。
【0062】(9)前記第2の工程において、前記溝の
底面が前記ヒューズ用配線の下面よりも下に位置するよ
うに前記溝を形成することを特徴とする(6)に記載の
半導体装置の製造方法。
底面が前記ヒューズ用配線の下面よりも下に位置するよ
うに前記溝を形成することを特徴とする(6)に記載の
半導体装置の製造方法。
【0063】(10)前記第2の工程において、隣接す
る前記ヒューズ用配線の間とともに前記ヒューズ用配線
の長手方向の端部における前記第1の絶縁膜を所定量除
去して前記溝を形成することにより、前記ヒューズ用配
線の全周に前記溝を形成するようにしたことを特徴とす
る(6)に記載の半導体装置の製造方法。
る前記ヒューズ用配線の間とともに前記ヒューズ用配線
の長手方向の端部における前記第1の絶縁膜を所定量除
去して前記溝を形成することにより、前記ヒューズ用配
線の全周に前記溝を形成するようにしたことを特徴とす
る(6)に記載の半導体装置の製造方法。
【0064】
【発明の効果】本発明によれば、ヒューズ用配線の切断
を安定的かつ確実に行うことができ、切断の歩留りを向
上させることができる。従って、半導体装置の信頼性を
向上させることが可能となる。
を安定的かつ確実に行うことができ、切断の歩留りを向
上させることができる。従って、半導体装置の信頼性を
向上させることが可能となる。
【0065】また、本発明の他の特徴によれば、大面積
を要する耐湿リングを設けることなく水分の侵入を抑止
することができ、ヒューズ部における面積の更なる縮小
化を実現することができる。
を要する耐湿リングを設けることなく水分の侵入を抑止
することができ、ヒューズ部における面積の更なる縮小
化を実現することができる。
【0066】また、本発明の他の特徴によれば、マスク
の位置合わせを行うことなく、ヒューズ用配線間に溝を
形成することができるため、簡素な工程で確実に溝を形
成するとともに微細化を達成することが可能となる。
の位置合わせを行うことなく、ヒューズ用配線間に溝を
形成することができるため、簡素な工程で確実に溝を形
成するとともに微細化を達成することが可能となる。
【図1】本発明の一実施形態に係る半導体装置のヒュー
ズの構成を示す模式図である。
ズの構成を示す模式図である。
【図2】本発明の一実施形態に係るヒューズの製造方法
を工程順に示す模式図である。
を工程順に示す模式図である。
【図3】本発明の一実施形態の変形例に係るヒューズの
構成を示す模式図である。
構成を示す模式図である。
【図4】従来の半導体装置のヒューズの構成を示す模式
図である。
図である。
【図5】従来の半導体装置のヒューズの構成を示す模式
図である。
図である。
1 半導体基板 2 ヒューズ用配線 3 層間絶縁膜 4,5 配線層 6 スルーホール 7,7’ 溝 8 シリコン窒化膜 9 フォトレジスト 9a 開口 10 積層膜 10a シリコン酸化膜 10b シリコン窒化膜
Claims (5)
- 【請求項1】 半導体基板の上層において第1の絶縁膜
上に形成された複数のヒューズ用配線を備えた半導体装
置であって、 前記第1の絶縁膜には、少なくとも隣接する前記ヒュー
ズ用配線間において前記ヒューズ配線同士の間隔と同一
幅の溝が形成されており、 前記ヒューズ用配線の側面から上面にかけてを覆うとと
もに前記溝の内面を覆うように略均一な膜厚の第2の絶
縁膜が形成されていることを特徴とする半導体装置。 - 【請求項2】 前記第2の絶縁膜がシリコン窒化膜等の
耐湿性を有する絶縁膜であることを特徴とする請求項1
に記載の半導体装置。 - 【請求項3】 前記ヒューズ用配線の全周が前記溝によ
り囲まれていることを特徴とする請求項1に記載の半導
体装置。 - 【請求項4】 半導体基板の上層に形成された第1の絶
縁膜上に所定形状の複数のヒューズ用配線を形成する第
1の工程と、 前記ヒューズ用配線をマスクとして、隣接する前記ヒュ
ーズ用配線の間における前記第1の絶縁膜を所定量除去
して溝を形成する第2の工程と、 前記ヒューズ用配線の側面及び上面にかけてを覆うとと
もに前記溝の内面を覆う所定の膜厚の第2の絶縁膜を形
成する第3の工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項5】 前記第2の絶縁膜をシリコン窒化膜等の
耐湿性を有する絶縁膜としたことを特徴とする請求項4
に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062041A JP2001250867A (ja) | 2000-03-07 | 2000-03-07 | 半導体装置及びその製造方法 |
US09/695,967 US6433406B1 (en) | 2000-03-07 | 2000-10-26 | Semiconductor device and manufacturing method of the same |
US10/186,748 US6638845B2 (en) | 2000-03-07 | 2002-07-02 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062041A JP2001250867A (ja) | 2000-03-07 | 2000-03-07 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001250867A true JP2001250867A (ja) | 2001-09-14 |
Family
ID=18582102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000062041A Withdrawn JP2001250867A (ja) | 2000-03-07 | 2000-03-07 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6433406B1 (ja) |
JP (1) | JP2001250867A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203688A (ja) * | 2004-01-19 | 2005-07-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8044490B2 (en) | 2009-02-04 | 2011-10-25 | Samsung Electronics Co., Ltd. | Semiconductor device including fuse |
KR20160105385A (ko) * | 2013-12-27 | 2016-09-06 | 인텔 코포레이션 | 토폴로지에 의한 금속 퓨즈 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037164A (ja) * | 2001-07-25 | 2003-02-07 | Seiko Epson Corp | 半導体装置 |
JP3485110B2 (ja) * | 2001-07-25 | 2004-01-13 | セイコーエプソン株式会社 | 半導体装置 |
JP2003086687A (ja) * | 2001-09-13 | 2003-03-20 | Seiko Epson Corp | 半導体装置 |
KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
US6548401B1 (en) * | 2002-01-23 | 2003-04-15 | Micron Technology, Inc. | Semiconductor processing methods, and semiconductor constructions |
US7146596B2 (en) * | 2003-08-29 | 2006-12-05 | International Business Machines Corporation | Integrated circuit chip having a ringed wiring layer interposed between a contact layer and a wiring grid |
KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
JP2005209903A (ja) * | 2004-01-23 | 2005-08-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US20050205965A1 (en) * | 2004-03-18 | 2005-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having a fuse including an aluminum layer |
KR100519799B1 (ko) * | 2004-03-25 | 2005-10-10 | 삼성전자주식회사 | 반도체 소자의 퓨즈영역 및 그 제조방법 |
KR100534102B1 (ko) * | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
KR100752662B1 (ko) * | 2006-06-12 | 2007-08-29 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법 |
KR100770696B1 (ko) * | 2006-06-20 | 2007-10-29 | 삼성전자주식회사 | 퓨즈 구조물 및 그 형성 방법 |
KR100833424B1 (ko) * | 2006-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 금속배선 제조방법 |
US7491585B2 (en) | 2006-10-19 | 2009-02-17 | International Business Machines Corporation | Electrical fuse and method of making |
KR101068571B1 (ko) * | 2009-07-03 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US9331211B2 (en) * | 2009-08-28 | 2016-05-03 | X-Fab Semiconductor Foundries Ag | PN junctions and methods |
GB0915501D0 (en) * | 2009-09-04 | 2009-10-07 | Univ Warwick | Organic photosensitive optoelectronic devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0509631A1 (en) * | 1991-04-18 | 1992-10-21 | Actel Corporation | Antifuses having minimum areas |
US5729042A (en) * | 1995-08-14 | 1998-03-17 | Vanguard International Semiconductor Corporation | Raised fuse structure for laser repair |
US6004834A (en) * | 1995-11-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a fuse |
JPH11154706A (ja) * | 1997-11-20 | 1999-06-08 | Mitsubishi Electric Corp | 半導体装置 |
KR100294346B1 (ko) * | 1998-11-07 | 2001-07-12 | 허인구 | 제거가능한 토목용 앵커 |
US6518140B2 (en) * | 1998-11-07 | 2003-02-11 | Samsung Electronics Co., Ltd. | Manufacturing methods for defect removable semiconductor devices |
JP3275875B2 (ja) * | 1999-04-16 | 2002-04-22 | 日本電気株式会社 | 半導体装置 |
-
2000
- 2000-03-07 JP JP2000062041A patent/JP2001250867A/ja not_active Withdrawn
- 2000-10-26 US US09/695,967 patent/US6433406B1/en not_active Expired - Fee Related
-
2002
- 2002-07-02 US US10/186,748 patent/US6638845B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203688A (ja) * | 2004-01-19 | 2005-07-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP4673557B2 (ja) * | 2004-01-19 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8044490B2 (en) | 2009-02-04 | 2011-10-25 | Samsung Electronics Co., Ltd. | Semiconductor device including fuse |
KR20160105385A (ko) * | 2013-12-27 | 2016-09-06 | 인텔 코포레이션 | 토폴로지에 의한 금속 퓨즈 |
KR102355266B1 (ko) | 2013-12-27 | 2022-01-26 | 인텔 코포레이션 | 토폴로지에 의한 금속 퓨즈 |
Also Published As
Publication number | Publication date |
---|---|
US6638845B2 (en) | 2003-10-28 |
US20030011042A1 (en) | 2003-01-16 |
US6433406B1 (en) | 2002-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001250867A (ja) | 半導体装置及びその製造方法 | |
US6054340A (en) | Method for forming a cavity capable of accessing deep fuse structures and device containing the same | |
JP2005311372A (ja) | 半導体記憶素子のヒューズ領域及びその製造方法 | |
KR19980071134A (ko) | 퓨즈 절단을 위한 개구부를 가지는 반도체 장치 | |
KR100491232B1 (ko) | 반도체 장치 | |
JPH0770600B2 (ja) | 集積回路を変更する方法 | |
JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
KR100204853B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3239843B2 (ja) | 半導体装置の製造方法 | |
EP0999592B1 (en) | Fuse layout for improved fuse blow process window | |
JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
US7804153B2 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
JP4921949B2 (ja) | 半導体装置 | |
JP4097303B2 (ja) | 半導体装置及びその製造方法 | |
KR101025738B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
KR100594219B1 (ko) | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 | |
US6734525B2 (en) | Low stress integrated circuit fusible link | |
JPH09172087A (ja) | 半導体装置 | |
JP2002076129A (ja) | 半導体装置及びその製造方法 | |
JP2023149347A (ja) | 半導体装置 | |
KR101145798B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
JP2008198939A (ja) | 半導体装置およびその製造方法 | |
KR20020055928A (ko) | 반도체 소자의 금속 퓨즈 제조 방법 | |
JPH11284074A (ja) | 半導体デバイス用フューズ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |