JP3194917B2 - 樹脂封止方法 - Google Patents

樹脂封止方法

Info

Publication number
JP3194917B2
JP3194917B2 JP22587399A JP22587399A JP3194917B2 JP 3194917 B2 JP3194917 B2 JP 3194917B2 JP 22587399 A JP22587399 A JP 22587399A JP 22587399 A JP22587399 A JP 22587399A JP 3194917 B2 JP3194917 B2 JP 3194917B2
Authority
JP
Japan
Prior art keywords
resin
substrate
semiconductor chip
sealing method
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22587399A
Other languages
English (en)
Other versions
JP2001053094A (ja
Inventor
克尚 竹原
Original Assignee
トーワ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トーワ株式会社 filed Critical トーワ株式会社
Priority to JP22587399A priority Critical patent/JP3194917B2/ja
Priority to US09/633,071 priority patent/US6476507B1/en
Publication of JP2001053094A publication Critical patent/JP2001053094A/ja
Application granted granted Critical
Publication of JP3194917B2 publication Critical patent/JP3194917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板とその基板に
固定した半導体チップとが各々有する電極同士を電気的
に接続した後に、半導体チップと基板とを樹脂封止する
樹脂封止方法であって、特に、作業効率に優れた樹脂封
止方法に関するものである。
【０００２】
【従来の技術】近年、半導体チップを有するパッケージ
に対して、小型化が強く要求されている。このため、い
わゆるＣＳＰ( chip size package ) が、広く使用され
るようになってきた。更に、電子機器の高速化に対する
要求に応じて、パッケージ内の配線長を極力短くする目
的で、ＢＯＣ（ Board On Chip）型ＣＳＰが採用されて
いる。ＢＯＣ型ＣＳＰは、開口を有する基板を半導体チ
ップ上に載置して、基板上面のパッドと半導体チップ上
面のパッドとを、開口においてワイヤ又は金属細条を使
用して接続する構造を有している。ＢＯＣ型ＣＳＰに使
用される従来の樹脂封止について、図１２を参照して説
明する。図１２は、従来の樹脂封止方法及び装置によっ
て樹脂封止された完成品、すなわちパッケージを示す断
面図である。図１２に示されているように、半導体チッ
プ１００は、接着テープ１０１により基板１０２に固定
されている。基板１０２に設けられた開口において、半
導体チップ１００のパッド（図示なし）は、ワイヤ１０
３によって基板１０２のパッド（図示なし）に電気的に
接続されている。基板１０２において、パッドは外部端
子１０４に電気的に接続され、外部端子１０４上には外
部機器との間で信号を授受するための半田バンプ１０
５、つまり突起状電極が設けられている。更に、半導体
チップ１００と基板１０２とがそれぞれ有するパッド
と、それらのパッド同士を接続するワイヤ１０３とは、
ポッティングされた後に硬化した封止樹脂１０６によっ
て覆われている。図１２に示されたパッケージは、従来
においては次のようにして製造される。まず、基板１０
２に接着テープ１０１を位置合わせして貼付する。次
に、基板１０２と半導体チップ１００とを、位置合わせ
した後に接着テープ１０１を使用して固定する。次に、
基板１０２の開口において、基板１０２のパッドと半導
体チップ１００のパッドとを、ワイヤボンディングによ
って、すなわちワイヤ１０３を使用して、電気的に接続
する。次に、ディスペンサを使用して、基板１０２の開
口において、基板１０２のパッド及び半導体チップ１０
０のパッドとワイヤ１０３とからなる接続部を覆うよう
に溶融樹脂をポッティングし、その後に硬化させ封止樹
脂１０６を形成して樹脂封止する。最後に、基板１０２
の外部端子１０４上に半田バンプ１０５を形成する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の樹脂封止方法及び装置によれば、１個の半導体チッ
プ１００に対して溶融樹脂をポッティングするので、樹
脂封止の効率化が困難である。一方、複数のディスペン
サを同時に使用すれば、樹脂封止の効率化を図ることは
できるが、装置が大幅に複雑になる。また、接続部をポ
ッティングするためには、溶融樹脂の粘度がある程度低
くなければならない。したがって、溶融樹脂の広がりに
より、樹脂封止の寸法精度が低下する。更に、樹脂封止
に必要となる面積が大きくなるので、パッケージの小型
化が阻害される。
【０００４】本発明は、上述の課題を解決するためにな
されたものであり、半導体チップと基板とのパッド同士
を電気的に接続する接続部周辺において型締めによりキ
ャビティを形成し、該キャビティに溶融樹脂を注入して
硬化させることによって、効率よく樹脂封止して、小型
のパッケージを精度よく製造できる樹脂封止方法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上述の技術的課題を解決
するために、本発明に係る樹脂封止方法は、複数の半導
体チップ領域を有するウエーハに対して、１又は複数の
半導体チップ領域に対応する部分ごとに開口を有する基
板を固定する工程と、開口の各々において半導 体チップ
領域と基板とが有する電極同士を金属細線又は基板に予
め設けられた金属細条により電気的に接続する工程と、
上型に設けられた凹部に電極同士と金属細線又は金属細
条とからなる接続部が収容されるように、下型にウエー
ハを載置する工程と、上型と下型とを型締めする工程
と、少なくとも上型の凹部に溶融樹脂を注入して硬化さ
せる工程と、上型と下型とを型開きする工程と、少なく
とも開口の部分において接続部が樹脂封止された状態で
ウエーハを取り出す工程とを備えたことを特徴とするも
のである。
【０００６】また、本発明に係る樹脂封止方法は、上述
の樹脂封止方法において、載置する工程では、下型に設
けられた凹部にウエーハを収容するとともに、注入して
硬化させる工程では、下型の凹部に溶融樹脂を注入して
硬化させることを特徴とするものである。
【０００７】また、本発明に係る樹脂封止方法は、上述
の樹脂封止方法において、注入して硬化させる工程で
は、上型と下型とがそれぞれ有する凹部に、上型と下型
とにそれぞれ設けられた樹脂流動部を経由して溶融樹脂
を注入することを特徴とするものである。
【０００８】また、本発明に係る樹脂封止方法は、上述
の樹脂封止方法において、溶融樹脂を硬化させた後に、
基板と一体となったウエーハを該基板とともに半導体チ
ップ領域単位にそれぞれ分離する工程を更に備えたこと
を特徴とするものである。
【０００９】
【作用】本発明に係る樹脂封止方法によれば、複数の半
導体チップ領域を有するウエーハに開口を有する基板を
固定して、各半導体チップ領域及び基板の電極同士が接
続される接続部周辺において型締めにより凹部を形成し
て、その凹部に溶融樹脂を注入して硬化させる。したが
って、寸法精度がよく、かつ小さい専有面積によって、
ウエーハ状態で効率的に開口の部分、すなわち接続部を
樹脂封止することができる。 また、下型に設けられウエ
ーハが収容された凹部にも、溶融樹脂を注入して硬化さ
せるので、各半導体チップ領域全体を覆って樹脂封止す
ることができる。したがって、樹脂封止後、半導体チッ
プ領域においてチッピングの発生を抑制することができ
る。また、上型と下型とがそれぞれ有する凹部に、上型
と下型とにそれぞれ設けられた樹脂流動部を経由して溶
融樹脂を注入する。したがって、これらの凹部に短時間
に溶融樹脂を注入するので、ウエーハ状態でいっそう効
率的に接続部を樹脂封止することができる。また、樹脂
封止によって基板と一体となったウエーハを該基板とと
もに半導体チップ領域単位にそれぞれ分離する。これに
より、半導体チップ領域単位で構成されるパッケージを
得ることができる。
【００１０】
【発明の実施の形態】（第１の実施形態） 以下、本発明の第１の実施形態を、図１〜図４を参照し
ながら説明する。図１は、本発明に係る樹脂封止方法に
よって樹脂封止した完成品、すなわちパッケージを示す
断面図である。図１に示されているように、半導体チッ
プ１は、接着テープ２によって、例えばガラスエポキシ
板やポリイミドフイルムを基材として配線が形成された
基板３に、固定されている。基板３に設けられた開口に
おいて、半導体チップ１のパッド（図示なし）は、例え
ば金線からなるワイヤ４によって基板３のパッド（図示
なし）に、電気的に接続されている。基板３において、
パッドは配線によって外部端子５に電気的に接続され、
外部端子５上には、外部機器との間で信号を授受するた
めの半田バンプ６、つまり突起状電極が設けられてい
る。半導体チップ１及び基板３がそれぞれ有するパッド
と、それらのパッド同士を接続するワイヤ４とからなる
接続部は、硬化した上側封止樹脂７によって覆われてい
る。更に、樹脂封止する際の反りを抑制し、後工程にお
ける半導体チップ１のチッピングを防止するとともに、
プリント基板等にパッケージを実装する際に加熱による
パッケージ自体の反りを抑制する目的で、半導体チップ
１の側面と下面とは、硬化した下側封止樹脂８によって
覆われている。
【００１１】図１のパッケージを完成させる樹脂封止方
法を、図２と図３とを参照しながら説明する。図２は、
本実施形態に係る樹脂封止方法において、型締め前の１
個の半導体チップ周辺における状態を示す断面図であ
る。樹脂封止する工程に至るまでに、半導体チップ１は
接着テープ２によってシート状基板９に固定され、半導
体チップ１とシート状基板９とのパッド同士はワイヤ４
によって電気的に接続されている。ここで、シート状基
板９は、図１に示された基板３が、１個だけ設けられて
いる基板であってもよく、図２の左右方向及び奥行方向
にそれぞれ複数個つながって形成される、いわゆる多数
個取りの基板であってもよい。シート状基板９は、個別
に板状若しくはフイルム状で供給され、又は、リールか
ら連続的にフイルム状で供給される。本実施形態の樹脂
封止方法を使用する装置は、上型１０と下型１１とを備
えている。上型１０には、シート状基板９の奥行方向に
１列に連なる各基板が有する開口１２に対応して、つな
がった１個の凹部からなる上側キャビティ１３が設けら
れている。下型１１には、シート状基板９の奥行方向に
１列に連なる各基板に固定された半導体チップ１を完全
に覆うように、つながった１個の凹部からなる下側キャ
ビティ１４が設けられている。型面１５は、下型１１に
おいてシート状基板９が固定される面である。
【００１２】本実施形態の樹脂封止方法では、まず、図
２に示すように、半導体チップ１が固定されパッド同士
が接続された状態のシート状基板９、すなわち接続済基
板１６を、予め所定の温度になるようにそれぞれ加熱さ
れた上型１０と下型１１との間に移送する。そして、下
側キャビティ１４に半導体チップ１を完全に収容するよ
うにして、接続済基板１６を型面１５上に載置する。
【００１３】次に、図３に示すように、上型１０と下型
１１とを型締めする。図３は、本実施形態に係る樹脂封
止方法において、１個の半導体チップ周辺において型締
め後に溶融樹脂が注入され硬化した状態を示す断面図で
ある。型締めした後、図２に示された上側キャビティ１
３と下側キャビティ１４とに、それぞれ溶融樹脂を、図
３の手前から奥（又はその逆方向）へ注入して硬化させ
る。これにより、上側封止樹脂７によって、半導体チッ
プ１及びシート状基板９がそれぞれ有するパッド（いず
れも図示なし）とワイヤ４とからなる接続部を樹脂封止
するとともに、下側封止樹脂８によって、半導体チップ
１を樹脂封止する。
【００１４】ここで、図２の上側キャビティ１３と下側
キャビティ１４とにそれぞれ溶融樹脂を注入する場合に
は、半導体チップ１にシート状基板９の側から圧力が印
加されないようにすることが好ましい。なぜなら、この
ような圧力が印加された場合には、空間（図２の下型キ
ャビティ１４）に収容されている半導体チップ１に下向
きの力が印加され、半導体チップ１とシート状基板９と
が下方に向かって凸に変形するので、ワイヤ４と半導体
チップ１のパッドとの接続個所に悪影響を与えるおそれ
があるからである。そこで、第１の方法として、溶融樹
脂によって下側キャビティ１４を充填した後に、上側キ
ャビティ１３に溶融樹脂を注入すればよい。これによ
り、半導体チップ１に印加される下向きの力が抑制され
る。あるいは、第２の方法として、下側キャビティ１４
に溶融樹脂を注入する圧力が、上側キャビティ１３に溶
融樹脂を注入する圧力よりも大きくなるように制御すれ
ばよい。この場合には、半導体チップ１が接着テープ２
とシート状基板９とを介して上型１０に押圧されるの
で、半導体チップ１に下向きの圧力が印加されることは
なく、加えて、ワイヤ４と半導体チップ１のパッドとの
接続個所に印加される上向きの力は極めて小さくなる。
したがって、これら２つの方法のうちいずれかを使用す
れば、ワイヤ４と半導体チップ１のパッドとの電気的な
接続について、いっそう高い信頼性を維持することがで
きる。
【００１５】次に、上型１０と下型１１とを型開きし、
樹脂封止後のシート状基板９を取り出す。この状態で、
シート状基板９においては、上型１０の側で接続部を封
止する幅の狭い１列の封止樹脂、つまり上側封止樹脂７
が形成され、下型１１の側で半導体チップ１を完全に覆
う幅の広い１列の封止樹脂、つまり下側封止樹脂８が形
成されている。
【００１６】更に、外部端子上に半田バンプ（いずれも
図示なし）を形成した後に、例えばダイシングによっ
て、半導体チップ１同士の間においてシート状基板９を
所定の大きさに分離する。これにより、図１に示された
パッケージが完成する。
【００１７】以上説明したように、本実施形態によれ
ば、シート状基板９が有する基板３に載置された半導体
チップ１に対して、基板３の開口１２周辺に設けられた
上側キャビティ１３と、半導体チップ１周辺に設けられ
た下側キャビティ１４とに、それぞれ溶融樹脂を注入し
て硬化させる。したがって、半導体チップ１と基板３と
を、小型かつ寸法精度の高い封止樹脂によって、樹脂封
止することができる。また、多数個取りのシート状基板
９を使用した場合には、複数個の半導体チップ１と基板
３とを、いっそう効率よく樹脂封止することができる。
【００１８】図４は、本実施形態に係る樹脂封止方法の
変形例を使用する装置において、キャビティに樹脂が充
填された状態を示す断面図である。図２では、下型１１
において奥行方向に延びて１列に連なる半導体チップ１
の全体に対応して、１個の下側キャビティ１４を設けて
いた。それに対して、本変形例では、図４に示すよう
に、下型１７において奥行方向に延びて複数列（図４で
は４列）に連なる半導体チップ１の全体に対応して、１
個の幅広の下側キャビティを設けている。本変形例にお
いては、上型１０と下型１７とを型締めした後に、下側
キャビティに対して図４の手前から奥（又はその逆方
向）へ溶融樹脂１８が注入される。溶融樹脂１８が硬化
した後に上型１０と下型１７とを型開きし、樹脂封止後
のシート状基板９を取り出す。更に、外部端子上に半田
バンプ（いずれも図示なし）を形成した後に、例えばダ
イシングによって、半導体チップ１同士の間においてシ
ート状基板９を所定の大きさに分離する。これにより、
それぞれ半導体チップ１を有するパッケージが完成す
る。
【００１９】本変形例によれば、複数列の半導体チップ
１を収容する幅広の下側キャビティに、溶融樹脂１８が
一括して注入される。これによって、図２に示された、
幅の狭い下側キャビティ１４と更に幅の狭い上側キャビ
ティ１３とに溶融樹脂が注入される場合に比較して、溶
融樹脂１８が安定して下型１７に注入される。したがっ
て、シート状基板９において、個々の基板が、図４の奥
行方向に多数個にわたって設けられている場合でも、溶
融樹脂１８を注入する側から最も遠くに位置する基板に
至るまで、確実に溶融樹脂１８を注入して半導体チップ
１を樹脂封止することができる。
【００２０】（第２の実施形態） 以下、本発明の第２の実施形態について、図５と図６と
を参照して説明する。図５は、本実施形態に係る樹脂封
止方法を使用する装置が樹脂封止する際における、各構
成要素の位置関係を示す上型側から見た平面図である。
図５において、１９は複数の単位基板（図１の基板３に
相当）から構成されているフイルム状基板、２０はフイ
ルム状基板１９をリールから供給するためのスプロケッ
ト穴、２１は各単位基板の下面、つまり下型側に載置さ
れた半導体チップ、２２は各単位基板が有する開口、２
３はフイルム状基板１９において樹脂封止装置が１回動
作することによって樹脂封止され得る範囲を示す樹脂封
止エリアである。樹脂封止装置が有するカル部２４は、
上型に設けられた空間であって、プランジャ（図示な
し）によって下方から、つまり図５の奥側から押圧され
た溶融樹脂が一時的に貯留される空間である。供給側ラ
ンナ部２５は、１個のカル部２４に対し、上型側と下型
側との双方においてそれぞれ複数個（図５では各４個）
設けられ、カル部２４から供給された溶融樹脂が流動す
る通路である。各供給側ランナ部２５は、上型側におい
て、各半導体チップと各単位基板とのパッド同士を接続
する接続部を完全に覆うように列状（図５では４列）に
連通して設けられた各上側キャビティに、上型側のゲー
トを介してそれぞれ溶融樹脂を供給する。また、各供給
側ランナ部２５は、下型側において、各半導体チップを
完全に覆うように列状（図５では４列）に連通して設け
られた各下側キャビティに、下型側のゲートを介してそ
れぞれ溶融樹脂を供給する。排出側ランナ部２６は、１
個のカル部２４に対し、上型側と下型側との双方におい
てそれぞれ複数個（図５では各４個）設けられ、各上側
キャビティと各下側キャビティとから排出された余分な
溶融樹脂が流動する通路である。樹脂溜まり２７は、各
排出側ランナ部２６から排出された余分な溶融樹脂が貯
留される空間である。上側封止樹脂２８は、各上側キャ
ビティに供給された溶融樹脂が硬化して形成された封止
樹脂である。同様に、図５では示されていない下側封止
樹脂が、下型側において各半導体チップ２１を完全に覆
うように形成されている。図５では、樹脂封止の効率化
を更に図るために、カル部２４から樹脂溜まり２７に至
るまでの部分が、２組設けられている。
【００２１】以下、本実施形態に係る樹脂封止方法を使
用する装置が樹脂封止する際の動作について、図５を参
照して説明する。まず、上型と下型とを型開きした状態
で、半導体チップ２１を載置したフイルム状基板１９を
上型と下型との間に移送する。ここでは、スプロケット
穴２０を利用して、予めリールに巻き取られているフイ
ルム状基板１９を、半導体チップ２１を載置し、ワイヤ
ボンディングした後に、樹脂封止装置に供給する。次
に、上型と下型とを加熱した状態で、プランジャ（図示
なし）によって下方から、つまり図５の奥側から溶融樹
脂を押圧する。これにより、溶融樹脂を、カル部２４，
各供給側ランナ部２５を経由して、それぞれゲートから
各下側キャビティと各上側キャビティとに注入する。そ
して、１対の下側キャビティと上側キャビティとが溶融
樹脂によってすべて充填された後においても、プランジ
ャは、下方から溶融樹脂を押圧し続ける。次に、すべて
の下側キャビティと上側キャビティとが溶融樹脂によっ
て充填されると、上型と下型とを更に加熱し続けて、各
下側キャビティと各上側キャビティとに充填された溶融
樹脂を硬化させる。次に、型開きして、両面において樹
脂封止されたフイルム状基板１９を取り出した後に、例
えばダイシングによって、各半導体チップ２１同士の間
でフイルム状基板１９を所定の大きさに分離する。これ
により、それぞれ半導体チップ２１を有するパッケージ
が完成する。
【００２２】ところで、第１の実施形態でも説明したよ
うに、ワイヤと半導体チップ２１のパッド（いずれも図
示なし）との電気的な接続について高い信頼性を維持す
るためには、下側キャビティを充填した後に上側キャビ
ティを充填することが好ましい。この目的で、例えば各
供給側ランナ部２５の上型側にシャッタを設け、そのシ
ャッタを閉めた状態で下側キャビティを充填した後に、
シャッタを開いた状態で上側キャビティを充填すればよ
い。これにより、半導体チップ２１に印加される下向き
の力が抑制されるので、ワイヤと半導体チップ２１のパ
ッドとの電気的な接続について、高い信頼性を維持する
ことができる。
【００２３】図６は、本実施形態において樹脂封止され
たフイルム状基板の構造について、構成要素を部分的に
除去して示す上型側から見た平面図である。図６に示す
ように、フイルム状基板１９の下面に、接着テープ２９
によって半導体チップ２１が固定されている。フイルム
状基板１９の開口２２において、半導体チップ２１とフ
イルム状基板１９とのパッド同士が、ワイヤ３０によっ
て電気的に接続されている。そして、パッド同士とワイ
ヤ３０とからなる接続部の周辺が、列状に設けられた上
側封止樹脂２８によって樹脂封止されており、半導体チ
ップ２１の周辺が、列状に設けられた下側封止樹脂３１
によって樹脂封止されている。
【００２４】以上説明したように、本実施形態によれ
ば、１個の供給側ランナ部２５が、複数個の半導体チッ
プ２１を樹脂封止するように設けられている。更に、１
個のカル部２４に対して、カル部２４から樹脂溜まり２
７に至るまでの部分、つまり供給側ランナ部２５，下側
キャビティ及び上側キャビティ，排出側ランナ部２６か
らなる部分が複数個設けられている。したがって、多数
個取りのフイルム状基板１９に載置された各半導体チッ
プ２１が、効率よく樹脂封止される。
【００２５】なお、１個の樹脂封止エリア２３に対して
１個のカル部２４を設けたが、これに限らず２個のカル
部２４を設けることもできる。この場合には、２個のカ
ル部２４を、上側キャビティに溶融樹脂を供給するカル
部と下側キャビティに溶融樹脂を供給するカル部とし
て、それぞれフイルム状基板１９に対して同じ側（例え
ば、図５でカル部２４が設けられている側）に配置して
もよく、フイルム状基板１９をはさんで配置してもよ
い。加えて、この場合には、下側キャビティと上側キャ
ビティとにそれぞれ溶融樹脂を注入する際の圧力及びタ
イミングを、容易に制御できる。したがって、ワイヤ３
０と半導体チップ２１のパッドとの電気的な接続につい
て、高い信頼性を維持することができる。
【００２６】また、図６に示すように、接着テープ２９
の穴と、フイルム状基板１９の開口２２とを、それぞれ
１個の半導体チップ２１の外周からはみ出さないように
して設けた。これに代えて、半導体チップ２１の外周か
ら、はみ出すようにしてもよい。また、１個の下側キャ
ビティ内にある複数の半導体チップ２１に対して、それ
ぞれ連通した１個の、接着テープ２９の穴とフイルム状
基板１９の開口２２とを設けてもよい。これらの場合に
は、半導体チップ２１同士の間において、接着テープ２
９の穴とフイルム状基板１９の開口２２とを経由して、
溶融樹脂が下側キャビティと上側キャビティとの間を流
動可能になる。これにより、供給側ランナ部２５のうち
上側キャビティにつながる部分を設けることなく、半導
体チップ２１同士の間において、下側キャビティから上
側キャビティに溶融樹脂が注入される。したがって、金
型の簡素化が図られるとともに、下側キャビティに注入
される溶融樹脂が半導体チップ２１とフイルム状基板１
９とを上型に押圧するので、ワイヤ３０と半導体チップ
２１のパッドとの電気的な接続について、高い信頼性を
維持することができる。
【００２７】また、本実施形態では、フイルム状基板１
９について説明したが、これに代えて、ガラスエポキシ
基板等を使用することもできる。この場合には、上型と
下型との間に、１枚単位で基板を移送すればよい。
【００２８】更に、１個の樹脂封止エリア２３において
下側キャビティを複数列設けたが、これに代えて、その
樹脂封止エリアの下面をすべて覆うように下側キャビテ
ィを設けることもできる。これにより、狭い下側キャビ
ティにそれぞれ溶融樹脂を注入する場合に比べて、樹脂
封止エリアの下面で幅が広い下側キャビティに溶融樹脂
を注入することになるので、安定して樹脂封止すること
ができる。
【００２９】（第３の実施形態） 以下、本発明の第３の実施形態について、図７を参照し
ながら説明する。図７は、本実施形態に係る樹脂封止方
法を使用する装置において、キャビティに樹脂が充填さ
れた状態を示す断面図である。図７に示すように、シー
ト状基板３２に半導体チップ３３が載置され、上型３４
と下型３５とが型締めされた状態で、型締めにより形成
されたキャビティを含む領域３６が、真空ポンプ３７に
よって減圧される。そして、下型３５に設けられたゲー
ト３８から、半導体チップ３３の下面のほぼ中央部に向
かって溶融樹脂３９が注入される。注入された溶融樹脂
３９は、図７の太い矢印で示されるように、下型３５の
キャビティ内から上型３４のキャビティ内に流動して、
最終的にキャビティを充填する。本実施形態によれば、
減圧状態で、下型３５に設けられたゲート３８から溶融
樹脂３９が注入され、キャビティ全体を充填する。した
がって、溶融樹脂３９が均一にキャビティ内を流動する
のでワイヤ４０に対する影響が抑制されるとともに、溶
融樹脂３９が下方から半導体チップ３３を押圧するの
で、ワイヤ４０と半導体チップ３３のパッドとの電気的
な接続について、高い信頼性を維持することができる。
【００３０】（第４の実施形態） 以下、本発明の第４の実施形態について、図８〜図１１
を参照しながら説明する。図８は、本実施形態に係る樹
脂封止方法において、複数のチップ領域を有するウェー
ハとシート状接着テープとシート状基板との積層関係を
示す斜視図である。図９は、ウェーハ上に載置されたシ
ート状基板に対して、封止樹脂が形成された状態を示す
上型側から見た平面図である。図８において、例えばシ
リコンからなるウェーハ４１上には、各々分離後に半導
体チップになるべきチップ領域４２が複数個設けられて
いる。本実施形態の樹脂封止方法では、まず、ウェーハ
４１の各チップ領域４２に、シート状接着テープ４３に
打ち抜かれた穴４４をそれぞれ位置合わせして、ウェー
ハ４１にシート状接着テープ４３を貼り付ける。次に、
ウェーハ４１の各チップ領域４２に、シート状基板４５
に設けられた開口４６をそれぞれ位置合わせして、シー
ト状接着テープ４３を介してウェーハ４１にシート状基
板４５を貼り付ける。次に、シート状基板４５と各チッ
プ領域４２とのパッド同士を、ワイヤによって電気的に
接続する。次に、図９に示すように、ウェーハとシート
状基板４５とが一体となった半製品を、上型と下型との
間に載置して型締めした後に樹脂封止する。これによ
り、ウェーハが有するすべてのチップ領域４２に対し
て、上側封止樹脂４７と下側封止樹脂（図示なし）とを
形成したことになる。最後に、例えばダイシングによっ
て、各チップ領域４２同士の間で、ウエーハとシート状
基板４５とが一体となった半製品を所定の大きさに分離
する。これにより、それぞれ半導体チップを有するパッ
ケージが完成する。
【００３１】なお、本実施形態では、第２の実施形態と
同様に、樹脂封止エリアの下面をすべて覆うように下側
キャビティを設けることもできる。すなわち、複数のチ
ップ領域を有するウエーハの１面全体を樹脂封止エリア
とみなして、その面全体を樹脂封止するために、ウエー
ハ全体を下型の凹部に収容してその凹部に溶融樹脂を注
入する。この場合には、図４において、半導体チップ１
に代えてウエーハが下型１７の凹部に収容されることに
なる。
【００３２】図１０は、本実施形態の変形例に係る樹脂
封止方法において、複数のチップ領域を有するウェーハ
と接着テープと基板との積層関係を示す斜視図である。
本変形例は、図８において使用されたシート状接着テー
プ４３，シート状基板４５に代えて、それぞれ１個のチ
ップ領域４２に対応するように予め分離された、個片接
着テープ４８と基板４９とを使用する。本変形例の樹脂
封止方法では、まず、ウェーハ４１の各チップ領域４２
に、個片接着テープ４８に打ち抜かれた穴５０をそれぞ
れ位置合わせして、個片接着テープ４８を貼り付ける。
次に、ウェーハ４１の各チップ領域４２に、基板４９に
設けられた開口５１をそれぞれ位置合わせして、個片接
着テープ４８を介して基板４９を貼り付ける。以下、図
８に示された場合と同様に、順次ワイヤボンディングと
樹脂封止とダイシングとを行って、それぞれ半導体チッ
プを有するパッケージを完成させる。
【００３３】以上説明したように、本実施形態によれ
ば、ウェーハ４１に形成された各チップ領域４２におい
て、基板の固定と、基板とチップ領域とのパッド同士の
電気的接続と、樹脂封止とをウェーハ状態のままで順次
行った後に、ウェーハ４１を、半導体チップをそれぞれ
有するパッケージに分離する。したがって、ウェーハ４
１からパッケージに至るまでの組立工程を、大幅に効率
化することができる。
【００３４】なお、以上の各実施形態についての説明で
は、半導体チップ及びチップ領域の下面を封止樹脂で覆
うこととした。これに限らず、例えば、後工程における
半導体チップのチッピング発生率や、樹脂封止する際又
はパッケージを実装する際の反りによる悪影響が十分に
小さい場合には、上側キャビティのみを設けて接続部の
みを樹脂封止してもよい。
【００３５】また、パッケージを完成させる際にダイシ
ングを使用したが、これに限らず、型による打ち抜き加
工、レーザによる切断加工等を使用して、シート状基
板、フイルム状基板、封止樹脂等を分離してもよい。
【００３６】また、ワイヤを使用して、半導体チップと
基板とのパッド同士を電気的に接続したが、これに代え
て、基板に予め設けられ基板のパッドから突出している
金属細条、すなわち金属箔からなるリードを使用しても
よい。
【００３７】
【発明の効果】本発明に係る樹脂封止方法によれば、複
数の半導体チップ領域を有するウエーハに開口を有する
基板を固定して、各半導体チップ領域及び基板の電極同
士が接続される接続部周辺において型締めにより凹部を
形成して、その凹部に溶融樹脂を注入して硬化させる。
したがって、寸法精度がよく、かつ小さい専有面積によ
って、ウエーハ状態で効率的に開口の部分、すなわち接
続部を樹脂封止することができる。また、下型に設けら
れウエーハが収容された凹部にも、溶融樹脂を注入して
硬化させるので、各半導体チップ領域全体を覆って樹脂
封止することができる。したがって、樹脂封止後、半導
体チップ領域においてチッピングの発生を抑制すること
ができる。また、上型と下型とがそれぞれ有する凹部
に、上型と下型とにそれぞれ設けられた樹脂流動部を経
由して溶融樹脂を注入する。したがって、これらの凹部
に短時間に溶融樹脂を注入するので、ウエーハ状態でい
っそう効率的に接続部を樹脂封止することができる。ま
た、樹脂封止によって基板と一体となったウエーハを該
基板とともに半導体チップ領域単位にそれぞれ分離す
る。これにより、半導体チップ領域単位で構成されるパ
ッケージを得ることができる。したがって、寸法精度が
よく、かつ小さい専有面積によって効率よく樹脂封止
し、封止後の信頼性が向上する樹脂封止方法を提供でき
るという、優れた実用的な効果を奏するものである。
【図面の簡単な説明】
【図１】本発明に係る樹脂封止方法によって樹脂封止し
た完成品、すなわちパッケージを示す断面図である。
【図２】本発明の第１の実施形態に係る樹脂封止方法に
おいて、型締め前の１個の半導体チップ周辺における状
態を示す断面図である。
【図３】本発明の第１の実施形態に係る樹脂封止方法に
おいて、１個の半導体チップ周辺において型締め後に溶
融樹脂が注入され硬化した状態を示す断面図である。
【図４】本発明の第１の実施形態に係る樹脂封止方法の
変形例を使用する装置においてキャビティに樹脂が充填
された状態を示す断面図である。
【図５】本発明の第２の実施形態に係る樹脂封止方法を
使用する装置が樹脂封止する際における、各構成要素の
位置関係を示す上型側から見た平面図である。
【図６】本発明の第２の実施形態において樹脂封止され
たフイルム状基板の構造について、構成要素を部分的に
除去して示す上型側から見た平面図である。
【図７】本発明の第３の実施形態に係る樹脂封止方法を
使用する装置において、キャビティに樹脂が充填された
状態を示す断面図である。
【図８】本発明の第４の実施形態に係る樹脂封止方法に
おいて、複数のチップ領域を有するウェーハとシート状
接着テープとシート状基板との積層関係を示す斜視図で
ある。
【図９】本発明の第４の実施形態に係る樹脂封止方法に
おいて、ウェーハ上に載置されたシート状基板に対し
て、封止樹脂が形成された状態を示す上型側から見た平
面図である。
【図１０】本発明の第４の実施形態の変形例に係る樹脂
封止方法において、複数のチップ領域を有するウェーハ
と接着テープと基板との積層関係を示す斜視図である。
【図１１】従来の樹脂封止方法及び装置によって樹脂封
止された完成品、すなわちパッケージを示す断面図であ
る。
【符号の説明】
１，２１，３３ 半導体チップ ２，２９ 接着テープ ３，４９ 基板 ４，３０，４０ ワイヤ（金属細線） ５ 外部端子 ６ 半田バンプ ７，２８，４７ 上側封止樹脂 ８，３１ 下側封止樹脂 ９，３２，４５ シート状基板 １０，３４ 上型 １１，１７，３５ 下型 １２，２２，４６，５１ 開口 １３ 上側キャビティ（凹部） １４ 下側キャビティ（凹部） １５ 型面 １６ 接続済基板 １８，３９ 溶融樹脂 １９ フイルム状基板 ２０ スプロケット穴 ２３ 樹脂封止エリア ２４ カル部 ２５ 供給側ランナ部（樹脂流動部） ２６ 排出側ランナ部 ２７ 樹脂溜まり ３６ 領域 ３７ 真空ポンプ ３８ ゲート（樹脂流動部） ４１ ウエーハ ４２ チップ領域（半導体チップ領域） ４３ シート状接着テープ ４４，５０ 穴 ４８ 個片接着テープ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップ領域を有するウエー
    ハに対して、１又は複数の前記半導体チップ領域に対応
    する部分ごとに開口を有する基板を固定する工程と、 前記開口の各々において前記半導体チップ領域と前記基
    板とが有する電極同士を金属細線又は前記基板に予め設
    けられた金属細条により電気的に接続する工程と、 上型に設けられた凹部に前記電極同士と前記金属細線又
    は金属細条とからなる接続部が収容されるように、下型
    に前記ウエーハを載置する工程と、 前記上型と前記下型とを型締めする工程と、 少なくとも前記上型の凹部に溶融樹脂を注入して硬化さ
    せる工程と、 前記上型と前記下型とを型開きする工程と、 少なくとも前記開口の部分において前記接続部が樹脂封
    止された状態で前記ウエーハを取り出す工程とを備えた
    ことを特徴とする樹脂封止方法。
  2. 【請求項２】 請求項１に記載された樹脂封止方法にお
    いて、 前記載置する工程では、前記下型に設けられた凹部に前
    記ウエーハを収容するとともに、 前記注入して硬化させる工程では、前記下型の凹部に前
    記溶融樹脂を注入して硬化させることを特徴とする樹脂
    封止方法。
  3. 【請求項３】 請求項２に記載された樹脂封止方法にお
    いて、 前記注入して硬化させる工程では、前記上型と前記下型
    とがそれぞれ有する凹部に、前記上型と前記下型とにそ
    れぞれ設けられた樹脂流動部を経由して前記溶融樹脂を
    注入することを特徴とする樹脂封止方法。
  4. 【請求項４】 請求項１〜３のいずれか１つに記載され
    た樹脂封止方法において、 前記溶融樹脂を硬化させた後に、前記基板と一体となっ
    たウエーハを該基板とともに前記半導体チップ領域単位
    にそれぞれ分離する工程を更に備えたことを特 徴とする
    樹脂封止方法。
JP22587399A 1999-08-10 1999-08-10 樹脂封止方法 Expired - Fee Related JP3194917B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22587399A JP3194917B2 (ja) 1999-08-10 1999-08-10 樹脂封止方法
US09/633,071 US6476507B1 (en) 1999-08-10 2000-08-04 Resin sealing method and resin sealing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22587399A JP3194917B2 (ja) 1999-08-10 1999-08-10 樹脂封止方法

Publications (2)

Publication Number Publication Date
JP2001053094A JP2001053094A (ja) 2001-02-23
JP3194917B2 true JP3194917B2 (ja) 2001-08-06

Family

ID=16836203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22587399A Expired - Fee Related JP3194917B2 (ja) 1999-08-10 1999-08-10 樹脂封止方法

Country Status (2)

Country Link
US (1) US6476507B1 (ja)
JP (1) JP3194917B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
TW567594B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
SG95651A1 (en) * 2001-05-21 2003-04-23 Micron Technology Inc Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
JP3790705B2 (ja) * 2001-12-27 2006-06-28 新光電気工業株式会社 配線基板およびこれを用いた半導体装置の製造方法
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
US6869824B2 (en) * 2002-10-29 2005-03-22 Ultratera Corporation Fabrication method of window-type ball grid array semiconductor package
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
TWI283443B (en) 2004-07-16 2007-07-01 Megica Corp Post-passivation process and process of forming a polymer layer on the chip
EP1630866A1 (en) * 2004-08-17 2006-03-01 Optimum Care International Tech. Inc. Packaging method for integrated circuits
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
JP2006339317A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 表面実装型半導体装置
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
JP4579258B2 (ja) * 2007-01-18 2010-11-10 力成科技股▲分▼有限公司 Ｂｇａ型パッケージ
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
WO2010056212A2 (en) * 2008-11-17 2010-05-20 Pyxis Systems Integration Pte Ltd Method for encapsulating semiconductor dies
KR20130015885A (ko) * 2011-08-05 2013-02-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2012084908A (ja) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd マイクロチップデバイスのパッケージング方法
JP6654861B2 (ja) 2015-11-09 2020-02-26 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
JP6506680B2 (ja) 2015-11-09 2019-04-24 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
JP6598642B2 (ja) 2015-11-09 2019-10-30 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2895920B2 (ja) 1990-06-11 1999-05-31 株式会社日立製作所 半導体装置及びその製造方法
JPH04320052A (ja) 1991-04-18 1992-11-10 Mitsubishi Electric Corp 半導体装置
JP3166330B2 (ja) 1992-07-31 2001-05-14 ソニー株式会社 半導体装置及びその製造方法
JPH0722471A (ja) 1993-07-01 1995-01-24 Mitsubishi Electric Corp キャリアテープ、キャリアテープの製造方法、キャリアテープを用いた半導体装置及びその製造方法
JP3141634B2 (ja) 1993-08-03 2001-03-05 セイコーエプソン株式会社 半導体装置の製造方法及び樹脂封止用金型
KR0177395B1 (ko) * 1995-04-27 1999-05-15 문정환 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
JP3406147B2 (ja) 1995-06-21 2003-05-12 沖電気工業株式会社 半導体装置
JP2000156435A (ja) 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2001053094A (ja) 2001-02-23
US6476507B1 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
JP3194917B2 (ja) 樹脂封止方法
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US8304883B2 (en) Semiconductor device having multiple semiconductor elements
US6576496B1 (en) Method and apparatus for encapsulating a multi-chip substrate array
US6395579B2 (en) Controlling packaging encapsulant leakage
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2003174124A (ja) 半導体装置の外部電極形成方法
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
US6676885B2 (en) Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies
US7939382B2 (en) Method of fabricating a semiconductor package having through holes for molding back side of package
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
EP0980305B1 (en) Apparatus for molding plastic packages
JP2002270627A (ja) 半導体装置の製造方法
JPH0936155A (ja) 半導体装置の製造方法
JP3710942B2 (ja) 半導体装置の製造方法
JP2000176967A (ja) 樹脂封止装置
JP2005081695A (ja) 樹脂成形用金型
JP2003203935A (ja) 半導体装置の封止方法およびそれに用いる封止装置
EP1397831A1 (en) A method of packaging a semiconductor chip
JP2000138247A (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees