JPH10214934A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10214934A JPH10214934A JP1632397A JP1632397A JPH10214934A JP H10214934 A JPH10214934 A JP H10214934A JP 1632397 A JP1632397 A JP 1632397A JP 1632397 A JP1632397 A JP 1632397A JP H10214934 A JPH10214934 A JP H10214934A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- bare chip
- board
- bare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 プリント基板とリードフレームを接合してい
て、プリント基板の両面にベアチップを実装できる半導
体装置及びその製造方法を提供する。 【解決手段】 プリント基板３とリードフレーム４を接
合し、さらにプリント基板３の両面にベアチップ１、２
を実装した半導体装置において、プリント基板３上の占
有面積が大きい方のベアチップ１を実装する側の表面
に、リードフレーム４との接合部７を配置したことを特
徴とする半導体装置。プリント基板の一方の面にはワイ
ヤーボンデイング方式によりベアチップを実装し、他方
の面にはフリップチップ方式によりベアチップを実装し
ている半導体装置。プリント基板３上の占有面積が小さ
い方のベアチップ２を先にプリント基板３に実装した
後、プリント基板３上の占有面積が大きい方のベアチッ
プ１をプリント基板３に実装することを特徴とする製造
方法。
て、プリント基板の両面にベアチップを実装できる半導
体装置及びその製造方法を提供する。 【解決手段】 プリント基板３とリードフレーム４を接
合し、さらにプリント基板３の両面にベアチップ１、２
を実装した半導体装置において、プリント基板３上の占
有面積が大きい方のベアチップ１を実装する側の表面
に、リードフレーム４との接合部７を配置したことを特
徴とする半導体装置。プリント基板の一方の面にはワイ
ヤーボンデイング方式によりベアチップを実装し、他方
の面にはフリップチップ方式によりベアチップを実装し
ている半導体装置。プリント基板３上の占有面積が小さ
い方のベアチップ２を先にプリント基板３に実装した
後、プリント基板３上の占有面積が大きい方のベアチッ
プ１をプリント基板３に実装することを特徴とする製造
方法。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板と外
部入出力端子となるリードフレームを接合したタイプの
半導体パッケージにベアチップを実装してなる半導体装
置及びその製造方法に関する。
部入出力端子となるリードフレームを接合したタイプの
半導体パッケージにベアチップを実装してなる半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】従来から、プリント基板と外部入出力端
子となるリードフレームを接合し、このプリント基板の
両面に半導体チップを搭載した半導体装置が知られてい
る。そして、従来のこのような半導体装置では、プリン
ト基板の両面に半導体チップを搭載する場合には、プリ
ント基板の両面にベアチップを実装することが困難であ
るため、プリント基板の片面にのみベアチップを実装
し、もう一方の面には、ＱＦＰやＳＯＰ等のベアチップ
が封止されたものを半田実装し、さらに全体をモールド
樹脂で封止して製造されていた。しかし、このような構
成の半導体装置では実装密度の向上に限度があるため、
半導体チップを搭載するプリント基板と外部入出力端子
となるリードフレームを接合している半導体装置であっ
て、プリント基板の両面にベアチップを直接実装するこ
とができる半導体装置が求められていた。
子となるリードフレームを接合し、このプリント基板の
両面に半導体チップを搭載した半導体装置が知られてい
る。そして、従来のこのような半導体装置では、プリン
ト基板の両面に半導体チップを搭載する場合には、プリ
ント基板の両面にベアチップを実装することが困難であ
るため、プリント基板の片面にのみベアチップを実装
し、もう一方の面には、ＱＦＰやＳＯＰ等のベアチップ
が封止されたものを半田実装し、さらに全体をモールド
樹脂で封止して製造されていた。しかし、このような構
成の半導体装置では実装密度の向上に限度があるため、
半導体チップを搭載するプリント基板と外部入出力端子
となるリードフレームを接合している半導体装置であっ
て、プリント基板の両面にベアチップを直接実装するこ
とができる半導体装置が求められていた。
【０００３】
【発明が解決しようとする課題】本発明は上記のような
事情に鑑みてなされたものであって、その目的とすると
ころは、半導体チップを搭載するプリント基板と外部入
出力端子となるリードフレームを接合している半導体装
置であって、プリント基板の両面にベアチップを実装す
ることができる半導体装置を提供すること及びその製造
方法を提供することにある。
事情に鑑みてなされたものであって、その目的とすると
ころは、半導体チップを搭載するプリント基板と外部入
出力端子となるリードフレームを接合している半導体装
置であって、プリント基板の両面にベアチップを実装す
ることができる半導体装置を提供すること及びその製造
方法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１に係る発明の半
導体装置は、両面にベアチップと接続可能な回路を有し
たプリント基板と外部入出力端子となるリードフレーム
を接合し、さらに該プリント基板の両面にベアチップを
実装した後、このベアチップを実装したプリント基板を
モールド樹脂で封止してなる半導体装置において、プリ
ント基板上の占有面積が大きい方のベアチップを実装す
る側のプリント基板の表面に、リードフレームとの接合
部を配置したことを特徴とする。
導体装置は、両面にベアチップと接続可能な回路を有し
たプリント基板と外部入出力端子となるリードフレーム
を接合し、さらに該プリント基板の両面にベアチップを
実装した後、このベアチップを実装したプリント基板を
モールド樹脂で封止してなる半導体装置において、プリ
ント基板上の占有面積が大きい方のベアチップを実装す
る側のプリント基板の表面に、リードフレームとの接合
部を配置したことを特徴とする。
【０００５】請求項２に係る発明の半導体装置は、請求
項１記載の半導体装置において、プリント基板上の占有
面積が小さい方のベアチップを実装する側のプリント基
板表面の、このベアチップを包囲する位置に、このベア
チップとプリント基板を接続するボンディングワイヤー
の高さより高い堰堤を設けたことを特徴とする。
項１記載の半導体装置において、プリント基板上の占有
面積が小さい方のベアチップを実装する側のプリント基
板表面の、このベアチップを包囲する位置に、このベア
チップとプリント基板を接続するボンディングワイヤー
の高さより高い堰堤を設けたことを特徴とする。
【０００６】請求項３に係る発明の半導体装置の製造方
法は、請求項１又は請求項２記載の半導体装置の製造方
法であって、プリント基板上の占有面積が小さい方のベ
アチップを先にプリント基板に実装した後、プリント基
板上の占有面積が大きい方のベアチップをプリント基板
に実装することを特徴とする。
法は、請求項１又は請求項２記載の半導体装置の製造方
法であって、プリント基板上の占有面積が小さい方のベ
アチップを先にプリント基板に実装した後、プリント基
板上の占有面積が大きい方のベアチップをプリント基板
に実装することを特徴とする。
【０００７】請求項４に係る発明の半導体装置は、両面
にベアチップと接続可能な回路を有したプリント基板と
外部入出力端子となるリードフレームを接合し、さらに
該プリント基板の両面にベアチップを実装した後、この
ベアチップを実装したプリント基板をモールド樹脂で封
止してなる半導体装置において、プリント基板の一方の
面にはワイヤーボンデイング方式によりベアチップとプ
リント基板を実装し、他方の面にはフリップチップ方式
によりベアチップとプリント基板を実装していることを
特徴とする。
にベアチップと接続可能な回路を有したプリント基板と
外部入出力端子となるリードフレームを接合し、さらに
該プリント基板の両面にベアチップを実装した後、この
ベアチップを実装したプリント基板をモールド樹脂で封
止してなる半導体装置において、プリント基板の一方の
面にはワイヤーボンデイング方式によりベアチップとプ
リント基板を実装し、他方の面にはフリップチップ方式
によりベアチップとプリント基板を実装していることを
特徴とする。
【０００８】
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。
して説明する。
【０００９】図１は第１の実施の形態を示す断面図であ
る。図１に示すように、第１の実施の形態の半導体装置
では、両面にベアチップ１、２と接続可能な回路を有し
たプリント基板３と外部入出力端子となるリードフレー
ム４を接合し、さらにプリント基板３の両面にベアチッ
プ１、２を実装した後、このベアチップ１、２を実装し
たプリント基板３をモールド樹脂５で封止している。そ
して、プリント基板上の占有面積が大きい方のベアチッ
プ１を実装する側のプリント基板３の表面に、リードフ
レーム４との接合部７を配置している。この接合部７は
プリント基板３の外周に設けられていて、リードフレー
ム４の中央部に形成されている枠状の部分と接合してい
る。このように、占有面積が大きい方のベアチップ１を
実装する面に接合部７を配置すると、占有面積が小さい
方のベアチップ２を先に実装した後、占有面積が大きい
方のベアチップ１を実装する際に、ベアチップ１のワイ
ヤーボンディングに必要なブロックヒーターの設置面を
ベアチップ１の実装面の裏面側に確保できるため、プリ
ント基板３の両面にベアチップ１、２をワイヤーボンデ
ィング法によって実装することが可能になる。
る。図１に示すように、第１の実施の形態の半導体装置
では、両面にベアチップ１、２と接続可能な回路を有し
たプリント基板３と外部入出力端子となるリードフレー
ム４を接合し、さらにプリント基板３の両面にベアチッ
プ１、２を実装した後、このベアチップ１、２を実装し
たプリント基板３をモールド樹脂５で封止している。そ
して、プリント基板上の占有面積が大きい方のベアチッ
プ１を実装する側のプリント基板３の表面に、リードフ
レーム４との接合部７を配置している。この接合部７は
プリント基板３の外周に設けられていて、リードフレー
ム４の中央部に形成されている枠状の部分と接合してい
る。このように、占有面積が大きい方のベアチップ１を
実装する面に接合部７を配置すると、占有面積が小さい
方のベアチップ２を先に実装した後、占有面積が大きい
方のベアチップ１を実装する際に、ベアチップ１のワイ
ヤーボンディングに必要なブロックヒーターの設置面を
ベアチップ１の実装面の裏面側に確保できるため、プリ
ント基板３の両面にベアチップ１、２をワイヤーボンデ
ィング法によって実装することが可能になる。
【００１０】また、図２は第２の実施の形態を示す断面
図である。図２に示すように、第２の実施の形態の半導
体装置では、前記の第１の実施の形態の半導体装置にお
いて、プリント基板３上の占有面積が小さい方のベアチ
ップ２を実装する側のプリント基板表面の、このベアチ
ップ２を包囲する位置に、このベアチップ２とプリント
基板３を接続するボンディングワイヤー６の高さより高
い堰堤８を設けている。この堰堤８を備えると、堰堤８
によってボンディングワイヤー６が保護されるので、占
有面積が小さい方のベアチップ２を実装したものの取り
扱いが容易になる。また、この堰堤８を、占有面積が大
きい方のベアチップ１を実装するためのボンディングパ
ッドの直下の裏面の位置に備えるようにすると、占有面
積が大きい方のベアチップ１をワイヤーボンディングす
る際のボンディング性を向上させることができる。
図である。図２に示すように、第２の実施の形態の半導
体装置では、前記の第１の実施の形態の半導体装置にお
いて、プリント基板３上の占有面積が小さい方のベアチ
ップ２を実装する側のプリント基板表面の、このベアチ
ップ２を包囲する位置に、このベアチップ２とプリント
基板３を接続するボンディングワイヤー６の高さより高
い堰堤８を設けている。この堰堤８を備えると、堰堤８
によってボンディングワイヤー６が保護されるので、占
有面積が小さい方のベアチップ２を実装したものの取り
扱いが容易になる。また、この堰堤８を、占有面積が大
きい方のベアチップ１を実装するためのボンディングパ
ッドの直下の裏面の位置に備えるようにすると、占有面
積が大きい方のベアチップ１をワイヤーボンディングす
る際のボンディング性を向上させることができる。
【００１１】さらに、図３は第３の実施の形態を示す断
面図である。図３に示すように、第３の実施の形態の半
導体装置では、両面にベアチップ１１、１２と接続可能
な回路を有したプリント基板３と外部入出力端子となる
リードフレーム４を接合し、さらにプリント基板３の両
面にベアチップ１１、１２を実装した後、このベアチッ
プ１１、１２を実装したプリント基板３をモールド樹脂
５で封止している。そして、プリント基板３の一方の面
にはワイヤーボンデイング方式によりベアチップ１２と
プリント基板３を実装し、他方の面にはフリップチップ
方式によりベアチップ１１とプリント基板３を実装して
いる。なお、この実施の形態におけるベアチップ１１の
一方の面には、図３に示すように、バンプと呼ばれる接
点９を形成しているので、ベアチップ１１をフリップチ
ップ方式によりプリント基板３上の回路に接合すること
ができる。このように一方の面にはフリップチップ方式
で、他方の面にはワイヤーボンデイング方式でベアチッ
プをプリント基板に実装するようにした場合には、両方
の面にワイヤーボンデイング方式で実装する場合に問題
となる、後からのワイヤーボンデイングの際にブロック
ヒーターの設置面を実装面の裏面側に確保できにくいと
いう問題が生じないため、プリント基板の両面にベアチ
ップを容易に実装することが可能となる。
面図である。図３に示すように、第３の実施の形態の半
導体装置では、両面にベアチップ１１、１２と接続可能
な回路を有したプリント基板３と外部入出力端子となる
リードフレーム４を接合し、さらにプリント基板３の両
面にベアチップ１１、１２を実装した後、このベアチッ
プ１１、１２を実装したプリント基板３をモールド樹脂
５で封止している。そして、プリント基板３の一方の面
にはワイヤーボンデイング方式によりベアチップ１２と
プリント基板３を実装し、他方の面にはフリップチップ
方式によりベアチップ１１とプリント基板３を実装して
いる。なお、この実施の形態におけるベアチップ１１の
一方の面には、図３に示すように、バンプと呼ばれる接
点９を形成しているので、ベアチップ１１をフリップチ
ップ方式によりプリント基板３上の回路に接合すること
ができる。このように一方の面にはフリップチップ方式
で、他方の面にはワイヤーボンデイング方式でベアチッ
プをプリント基板に実装するようにした場合には、両方
の面にワイヤーボンデイング方式で実装する場合に問題
となる、後からのワイヤーボンデイングの際にブロック
ヒーターの設置面を実装面の裏面側に確保できにくいと
いう問題が生じないため、プリント基板の両面にベアチ
ップを容易に実装することが可能となる。
【００１２】
【発明の効果】請求項１に係る発明の半導体装置は、プ
リント基板上の占有面積が大きい方のベアチップを実装
する側のプリント基板の表面に、リードフレームとの接
合部を配置しているので、占有面積が小さい方のベアチ
ップを先に実装しておくと、占有面積が大きい方のベア
チップを実装する際に、ワイヤーボンディングに必要な
ブロックヒーターの設置面をベアチップの実装面の裏面
側に確保できるため、プリント基板の両面にベアチップ
をワイヤーボンディング法によって実装することが可能
になる。
リント基板上の占有面積が大きい方のベアチップを実装
する側のプリント基板の表面に、リードフレームとの接
合部を配置しているので、占有面積が小さい方のベアチ
ップを先に実装しておくと、占有面積が大きい方のベア
チップを実装する際に、ワイヤーボンディングに必要な
ブロックヒーターの設置面をベアチップの実装面の裏面
側に確保できるため、プリント基板の両面にベアチップ
をワイヤーボンディング法によって実装することが可能
になる。
【００１３】請求項２に係る発明の半導体装置は、プリ
ント基板上の占有面積が小さい方のベアチップを実装す
る側のプリント基板表面の、このベアチップを包囲する
位置に、このベアチップとプリント基板を接続するボン
ディングワイヤーの高さより高い堰堤を設けているた
め、堰堤によってボンディングワイヤーが保護される。
従って請求項２に係る発明の半導体装置は、前記の請求
項１に係る発明の効果に加えて、占有面積が小さい方の
ベアチップを実装したものの取り扱いが容易になるとい
う効果も奏する。
ント基板上の占有面積が小さい方のベアチップを実装す
る側のプリント基板表面の、このベアチップを包囲する
位置に、このベアチップとプリント基板を接続するボン
ディングワイヤーの高さより高い堰堤を設けているた
め、堰堤によってボンディングワイヤーが保護される。
従って請求項２に係る発明の半導体装置は、前記の請求
項１に係る発明の効果に加えて、占有面積が小さい方の
ベアチップを実装したものの取り扱いが容易になるとい
う効果も奏する。
【００１４】請求項３に係る発明の半導体装置の製造方
法によれば、プリント基板の両面にベアチップをワイヤ
ーボンディング法によって実装した半導体装置を製造す
ることが可能になる。
法によれば、プリント基板の両面にベアチップをワイヤ
ーボンディング法によって実装した半導体装置を製造す
ることが可能になる。
【００１５】請求項４に係る発明の半導体装置は、プリ
ント基板の一方の面にはワイヤーボンデイング方式によ
りベアチップとプリント基板を実装し、他方の面にはフ
リップチップ方式によりベアチップとプリント基板を実
装しているので、プリント基板の両面にベアチップを容
易に実装することが可能となる。
ント基板の一方の面にはワイヤーボンデイング方式によ
りベアチップとプリント基板を実装し、他方の面にはフ
リップチップ方式によりベアチップとプリント基板を実
装しているので、プリント基板の両面にベアチップを容
易に実装することが可能となる。
【図１】本発明の第１の実施の形態を示す断面図であ
る。
る。
【図２】本発明の第２の実施の形態を示す断面図であ
る。
る。
【図３】本発明の第３の実施の形態を示す断面図であ
る。
る。
１、２、１１、１２ ベアチップ ３ プリント基板 ４ リードフレーム ５ モールド樹脂 ６ ボンディングワイヤー ７ 接合部 ８ 堰堤 ９ 接点
Claims (4)
- 【請求項１】 両面にベアチップ（１、２）と接続可能
な回路を有したプリント基板（３）と外部入出力端子と
なるリードフレーム（４）を接合し、さらに該プリント
基板（３）の両面にベアチップ（１、２）を実装した
後、このベアチップ（１、２）を実装したプリント基板
（３）をモールド樹脂（５）で封止してなる半導体装置
において、プリント基板（３）上の占有面積が大きい方
のベアチップ（１）を実装する側のプリント基板（３）
の表面に、リードフレーム（４）との接合部（７）を配
置したことを特徴とする半導体装置。 - 【請求項２】 プリント基板（３）上の占有面積が小さ
い方のベアチップ（２）を実装する側のプリント基板
（３）表面の、このベアチップ（２）を包囲する位置
に、このベアチップ（２）とプリント基板（３）を接続
するボンディングワイヤー（６）の高さより高い堰堤
（８）を設けたことを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 プリント基板（３）上の占有面積が小さ
い方のベアチップ（２）を先にプリント基板（３）に実
装した後、プリント基板（３）上の占有面積が大きい方
のベアチップ（１）をプリント基板（３）に実装するこ
とを特徴とする請求項１又は請求項２記載の半導体装置
の製造方法。 - 【請求項４】 両面にベアチップ（１１、１２）と接続
可能な回路を有したプリント基板（３）と外部入出力端
子となるリードフレーム（４）を接合し、さらに該プリ
ント基板（３）の両面にベアチップ（１１、１２）を実
装した後、このベアチップ（１１、１２）を実装したプ
リント基板（３）をモールド樹脂（５）で封止してなる
半導体装置において、プリント基板（３）の一方の面に
はワイヤーボンデイング方式によりベアチップ（１２）
をプリント基板（３）に実装し、他方の面にはフリップ
チップ方式によりベアチップ（１１）をプリント基板
（３）に実装していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1632397A JPH10214934A (ja) | 1997-01-30 | 1997-01-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1632397A JPH10214934A (ja) | 1997-01-30 | 1997-01-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214934A true JPH10214934A (ja) | 1998-08-11 |
Family
ID=11913274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1632397A Pending JPH10214934A (ja) | 1997-01-30 | 1997-01-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214934A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800943B2 (en) * | 2001-04-03 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Solid image pickup device |
| US6812556B2 (en) | 2002-04-05 | 2004-11-02 | Oki Electric Industry Co., Ltd. | Multi-chip package semiconductor device having plural level interconnections |
| JP2017126774A (ja) * | 2011-04-04 | 2017-07-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
1997
- 1997-01-30 JP JP1632397A patent/JPH10214934A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800943B2 (en) * | 2001-04-03 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Solid image pickup device |
| US6812556B2 (en) | 2002-04-05 | 2004-11-02 | Oki Electric Industry Co., Ltd. | Multi-chip package semiconductor device having plural level interconnections |
| JP2017126774A (ja) * | 2011-04-04 | 2017-07-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010035569A1 (en) | Resin-packaged semiconductor device | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| JPH09260436A (ja) | 半導体装置 | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JPH0547998A (ja) | 高密度実装化半導体装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPH08153747A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0697349A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP2000286372A (ja) | 半導体装置の製造方法 | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP2003007904A (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JP5003451B2 (ja) | 樹脂モールドパッケージタイプの電子装置およびその製造方法 | |
| KR100567045B1 (ko) | 반도체 패키지 |