JP2004007005A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004007005A
JP2004007005A JP2003322604A JP2003322604A JP2004007005A JP 2004007005 A JP2004007005 A JP 2004007005A JP 2003322604 A JP2003322604 A JP 2003322604A JP 2003322604 A JP2003322604 A JP 2003322604A JP 2004007005 A JP2004007005 A JP 2004007005A
Authority
JP
Japan
Prior art keywords
base substrate
electrode pad
pellet
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003322604A
Other languages
English (en)
Other versions
JP3883531B2 (ja
Inventor
Atsushi Nakamura
中村　篤
Kunihiko Nishi
西　邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=30445536&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2004007005(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003322604A priority Critical patent/JP3883531B2/ja
Publication of JP2004007005A publication Critical patent/JP2004007005A/ja
Application granted granted Critical
Publication of JP3883531B2 publication Critical patent/JP3883531B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】　半導体装置の小型化を図る。また、動作速度の高速化を図る。また、電気的信頼性を高める。また、実装精度を高める。
【解決手段】　ベース基板１の主面のペレット搭載領域上に半導体ペレット２が搭載され、前記半導体ペレット２の主面に配置された外部端子２Ａに前記ベース基板１の裏面に配置された第１電極パッド１Ｂが電気的に接続される半導体装置において、前記ベース基板１をリジット基板で構成し、前記ベース基板１の第１電極パッド１Ｂをその裏面に配置された第２電極パッド１Ａに電気的に接続し、前記半導体ペレット２をその主面を下にして前記ベース基板１の主面のペレット搭載領域上に搭載し、前記半導体ペレット２の外部端子２Ａと前記ベース基板１の第２電極パッド１Ａとを前記ベース基板１に形成されたスリット５を通してボンディングワイヤ６で電気的に接続する。
【選択図】　　　図３

Description

　本発明は、半導体装置及びその製造技術に関し、特に、ベース基板の主面のペレット搭載領域上に半導体ペレットが搭載され、前記半導体ペレットの主面に配置された外部端子に前記ベース基板の裏面に配置された第１電極パッドが電気的に接続される半導体装置及びその製造技術に適用して有効な技術に関するものである。
　高い実装密度が得られる半導体装置として、ＢＧＡ（Ｂall Ｇrid Ａrray）構造の半導体装置が、例えば日経マグロウヒル社発行の日経エレクトロニクス［１９９４年、２月２８日号、第１１１頁乃至第１１７頁］に開示されている。このＢＧＡ構造の半導体装置は、図１６（要部断面図）に示すように、ベース基板１の主面のペレット搭載領域上に半導体ペレット２を搭載し、ベース基板１の主面と対向するその裏面側に複数のバンプ電極４を格子状に配置した構造で構成される。
　前記ベース基板１は例えば２層配線構造のプリント配線基板で構成される。ベース基板１の主面の周辺領域（ペレット搭載領域の周囲）には複数の第２電極パッド１Ａが配置される。また、ベース基板１の主面と対向するその裏面には複数の第１電極パッド１Ｂが配置される。第２電極パッド１Ａは、ベース基板１の主面に配置された配線１Ａ１を介してスルーホール配線１Ｃに電気的に接続される。第１電極パッド１Ｂは、ベース基板１の裏面に配置された配線１Ｂ１を介してスルーホール配線１Ｃに電気的に接続される。
　前記半導体ペレット２は例えば単結晶珪素からなる半導体基板２Ｂを主体に構成される。半導体基板２Ｂの主面（素子形成面）には論理回路システム、記憶回路システム、或はそれらの混合回路システムが搭載される。また、半導体基板２Ｂの主面上には複数の外部端子（ボンディングパッド）２Ａが配置される。この外部端子２Ａは、半導体基板２Ｂの主面上に形成された配線層のうち最上層の配線層に形成される。
　前記半導体ペレット２の外部端子２Ａはベース基板１の主面に配置された第２電極パッド１Ａにボンディングワイヤ６を介して電気的に接続される。つまり、半導体ペレット２の外部端子２Ａは、ボンディングワイヤ３、第２電極パッド１Ａ、配線１Ａ１、スルーホール配線１Ｃ、配線１Ｂ１の夫々を介して第１電極パッド１Ｂに電気的に接続される。
　前記半導体ペレット２、ボンディングワイヤ６等は、ベース基板１の主面上に形成された樹脂封止体７で封止される。樹脂封止体７はトランスファモール法で形成される。
　前記ベース基板１の第１電極パッド１Ｂの表面上にはバンプ電極４が電気的及び機械的に接続される。バンプ電極４は例えばＰｂ−Ｓｎ系の合金材で形成される。
　このように構成されるＢＧＡ構造の半導体装置は実装基板の実装面上に実装され、そのバンプ電極４は実装基板の実装面に配置された電極パッドに電気的及び機械的に接続される。
　また、高い実装密度が得られる半導体装置として、ベース基板をフレキシブル基板で構成した半導体装置が、例えば米国特許第５１４８２６５号に開示されている。この半導体装置は、フレキシブル基板で構成されたベース基板の主面のペレット搭載領域上に半導体ペレットをその主面を下にして搭載し、半導体ペレットの主面に配置された外部端子とベース基板の裏面に配置された第２電極パッドとをボンディングワイヤで電気的に接続した構造で構成される。ベース基板の第２電極パッドはその裏面に配置された配線を介してその裏面に配置された第１電極パッドに電気的に接続される。第１電極パッドの表面にはバンプ電極が電気的及び機械的に接続される。
　このように構成される半導体装置は実装基板の実装面上に実装され、そのバンプ電極は実装基板の実装面に配置された電極パッドに電気的及び機械的に接続される。
米国特許第５１４８２６５号
（１）ＢＧＡ構造の半導体装置において、図１６に示すように、ベース基板１の主面に配置された第２電極パッド１Ａは、スルーホール配線１Ｃを介してベース基板１の裏面に配置された第１電極パッド１Ｂに電気的に接続される。スルーホール配線１Ｃは、ベース基板１のスルーホール内に形成されたホール領域と、ベース基板１の主面及び裏面に形成されたランド領域（フリンジ部）とで構成される。スルーホールの内径寸法は例えばφ０．３［ｍｍ］程度に設定され、スルーホール配線１Ｃのランド領域の外径寸法は例えばφ０．６［ｍｍ］程度に設定される。このスルーホールの内径寸法及びスルーホール配線１Ｃのランド領域の外径寸法は、第２電極パッド１Ａとスルーホール配線１Ｃとを電気的に接続する配線１Ａ１の配線幅及び第１電極パッド１Ｂとスルーホール配線１Ｃとを電気的に接続する配線１Ｂ１の配線幅に比べて大きく構成される。
　一方、半導体ペレット２に搭載される回路システムは高集積化の傾向にあり、この回路システムの高集積化に伴って半導体ペレット２の外部端子２Ａの数及びベース基板１の第２電極パッド１Ａの数は増加する。つまり、回路システムの高集積化に伴い、第２電極パッド１Ａと第１電極パッド１Ｂとを電気的に接続するスルーホール配線１Ｃの数は増加する。このため、スルーホール配線１Ｃの数に相当する分、ベース基板１の外形サイズが増加し、半導体装置が大型化する問題があった。
（２）ＢＧＡ構造の半導体装置において、スルーホール配線１Ｃの増加に伴い、スルーホール配線１Ｃは半導体ペレット２からその外側に向って遠い位置に配置される。このため、第２電極パッド１Ａとスルーホール配線１Ｃとを電気的に接続する配線１Ａ１の長さ及び第１電極パッド１Ｂとスルーホール配線１Ｃとを電気的に接続する配線１Ｂ１の長さが長くなるので、インダクタンスが増加し、半導体装置の動作速度が低下するという問題があった。
（３）ベース基板をフレキシブル基板で構成した半導体装置において、フレキシブル基板は、例えばポリエステルフィルム、ポリイミドフィルムで構成される。このフレキシブル基板は、ガラス繊維にエポキシ樹脂、ポリイミド樹脂等を含浸させたリジット基板に比べてヤング率が低く軟らかい（硬度が低い）。このため、半導体ペレットの主面に配置された外部端子とベース基板の裏面に配置された第２電極パッドとをボンディングワイヤで電気的に接続する際、第２電極パッドに加えるボンディング荷重がベース基板に吸収されてしまい、ボンディング荷重、超音波振動が第２電極パッドに有効に伝わらず、ボンディングワイヤと第２電極パッドとの接続強度が低下し、ボンディングワイヤの接続不良が発生し、半導体装置の電気的信頼性が低下するという問題があった。
（４）ベース基板をフレキシブル基板で構成した半導体装置において、フレキシブル基板は、リジット基板に比べて平面方向の熱膨張係数が大きく、更にヤング率が低く曲がりやすい（剛性が小さい）。このため、実装基板の実装面上に半導体装置を実装する際、実装時のリフロー熱でベース基板に反り、ねじれ等の変形が生じ、実装基板の実装面に対するベース基板の裏面の平坦度が低下し、半導体装置の実装精度が低下するという問題があった。
　本発明の目的は、半導体装置の小型化を図ることが可能な技術を提供することにある。
　本発明の他の目的は、前記半導体装置の動作速度の高速化を図ることが可能な技術を提供することにある。
　本発明の他の目的は、半導体装置の電気的信頼性を高めることが可能な技術を提供することにある。
　本発明の他の目的は、半導体装置の実装精度を高めることが可能な技術を提供することにある。
　本発明の他の目的は、前記目的を達成する半導体装置の製造技術を提供することにある。
　本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）ベース基板の主面のペレット搭載領域上に半導体ペレットが搭載され、前記半導体ペレットの主面に配置された外部端子に前記ベース基板の裏面に配置された第１電極パッドが電気的に接続される半導体装置において、前記ベース基板をリジット基板で構成し、前記ベース基板の第１電極パッドをその裏面に配置された第２電極パッドに電気的に接続し、前記半導体ペレットをその主面を下にして前記ベース基板の主面のペレット搭載領域上に搭載し、前記半導体ペレットの外部端子と前記ベース基板の第２電極パッドとを前記ベース基板に形成されたスリットを通してボンディングワイヤで電気的に接続する。
（２）ベース基板の主面のペレット搭載領域上に半導体ペレットが搭載され、前記半導体ペレットの主面に配置された外部端子に前記ベース基板の裏面に配置された第１電極パッドが電気的に接続される半導体装置の製造方法において、リジット基板で構成されたベース基板の主面のペレット搭載領域上に半導体ペレットをその主面を下にして搭載する工程と、前記半導体ペレットの外部端子と前記ベース基板の第１電極パッドに電気的に接続され、かつ前記ベース基板の裏面に配置された第２電極パッドとを前記ベース基板に形成されたスリットを通してボンディングワイヤで電気的に接続する工程とを備える。
　上述した手段（１）によれば、半導体ペレットの外部端子とベース基板の第１電極パッドとをボンディングワイヤ、第２電極パッドの夫々を介して電気的に接続することができるので、第２電極パッドと第１電極パッドとを電気的に接続するスルーホール配線を廃止することができる。この結果、スルーホール配線の占有面積（ランド領域の面積）に相当する分、ベース基板の外形サイズを縮小することができるので、半導体装置の小型化を図ることができる。
　また、スルーホール配線の占有面積に相当する分、第１電極パッドを第２電極パッドに近づけることができるので、第２電極パッドと第１電極パッドとを電気的に接続するベース基板の配線の長さを短くすることができる。この結果、インダクタンスを低減することができるので、半導体装置の動作速度の高速化を図ることができる。
　また、リジット基板はフレキシブル基板に比べてヤング率が高く硬いので、半導体ペレットの主面に配置された外部端子とベース基板の裏面に配置された第２電極パッドとをボンディングワイヤで電気的に接続する際、第２電極パッドに加えるボンディング荷重がベース基板に吸収されず、ボンディング荷重、超音波振動が第２電極パッドに有効に伝わる。この結果、ボンディングワイヤと第２電極パッドとの接続強度を高めることができるので、ボンディングワイヤの接続不良を防止でき、半導体装置の電気的信頼性を高めることができる。
　また、リジット基板はフレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくいので、実装基板の実装面上に半導体装置を実装する際、実装時のリフロー熱によるベース基板の変形（反り、ねじれ等）を防止することができる。この結果、実装基板の実装面に対するベース基板の裏面の平坦度を確保することができるので、半導体装置の実装精度を高めることができる。
　上述した手段（２）によれば、半導体ペレットの外部端子とベース基板の第１電極パッドとをボンディングワイヤ、第２電極パッドの夫々を介して電気的に接続するので、第２電極パッドと第１電極パッドとを電気的に接続するスルーホール配線が廃止され、このスルーホール配線の占有面積に相当する分、外形サイズが縮小されたベース基板を使用することができる。この結果、外形サイズの小さい半導体装置を製造することができる。
　また、半導体ペレットの外部端子とベース基板の第１電極パッドとをボンディングワイヤ、第２電極パッドの夫々を介して電気的に接続するので、第２電極パッドと第１電極パッドとを電気的に接続するスルーホール配線が廃止され、このスルーホール配線の占有面積に相当する分、第２電極パッドと第１電極パッドとを電気的に接続する配線の長さが短いベース基板を使用することができる。この結果、動作速度が速い半導体装置を製造することができる。
　フレキシブル基板に比べてヤング率が高く硬いリジット基板で構成されたベース基板を使用しているので、半導体ペレットの主面に配置された外部端子とベース基板の裏面に配置された第２電極パッドとをボンディングワイヤで電気的に接続する際、第２電極パッドに加えるボンディング荷重がベース基板に吸収されず、ボンディング荷重、超音波振動が第２電極パッドに有効に伝わる。この結果、ボンディングワイヤと第２電極パッドとの接続強度を高めることができるので、電気的信頼性の高い半導体装置を製造することができる。
　また、フレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくいリジット基板で構成されたベース基板を使用しているので、実装基板の実装面上に半導体装置を実装する際、実装時のリフロー熱によるベース基板の変形(反り、ねじれ等)を防止することができる。この結果、実装基板の実装面に対するベース基板の裏面の平坦度を確保することができるので、実装精度の高い半導体装置を製造することができる。
　本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
　ベース基板の主面のペレット搭載面上に半導体ペレットが搭載され、前記半導体ペレットの主面に配置された外部端子に前記ベース基板の裏面に配置された第１電極パッドが電気的に接続される半導体装置の小型化を図ることができる。
　また、前記半導体装置の動作速度の高速化を図ることができる。
　また、前記半導体装置の電気的信頼性を高めることができる。
　また、前記半導体装置の実装精度を高めることができる。
　以下、本発明の構成について、ＢＧＡ構造を採用する半導体装置に本発明を適用した実施例とともに説明する。
　なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
　（実施例１）
　本発明の実施例１であるＢＧＡ構造を採用する半導体装置の概略構成を図１（主面側の平面図）、図２（図１に示すＡ−Ａ線の位置で切った断面図）、図３（図２の要部拡大断面図）及び図４（裏面側の樹脂封止体を除去した状態を示す裏面側の要部拡大平面図）に示す。
　図１、図２、図３及図４に示すように、半導体装置は、ベース基板１の主面のペレット搭載領域上に半導体ペレット２を搭載し、ベース基板１の主面と対向するその裏面側に複数のバンプ電極４を格子状に配置する。
　前記ベース基板１は、例えばプリント配線基板で構成される。プリント配線基板は、ガラス繊維に例えばエポキシ樹脂、ポリイミド樹脂、マレイミド樹脂等を含浸させたリジット基板の表面に配線を形成した構造で構成される。つまり、ベース基板１はリジット基板で構成される。リジット基板は、ポリエステルフィルム、ポリイミドフィルム等からなるフレキシブル基板に比べてヤング率が高く硬い。また、リジット基板は、フレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくい。例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させたリジット基板は、１６〜２２［ＧＰａ］程度のヤング率を有し、１０〜２０×１０-6［１／℃］程度の熱膨張係数を有する。なお、ポリエステルフィルム又はポリイミドフィルムからなるフレキシブル基板は、２〜５［ＧＰａ］程度のヤング率を有し、２０〜２５×１０-6［１／℃］程度の熱膨張係数を有する。
　前記ベース基板１の裏面には複数の第２電極パッド１Ａ及び複数の第１電極パッド１Ｂが配置される。この第２電極パッド１Ａ、第１電極パッド１Ｂの夫々は、ベース基板１の裏面に配置された配線１Ｂ１を介して電気的に接続される。第２電極パッド１Ａ、第１電極パッド１Ｂ、配線の１Ｂ１夫々は例えばＣｕ膜で形成される。
　前記第１電極パッド１Ｂの表面には、バンプ電極４が電気的及び機械的に接続される。このバンプ電極４は例えばＰｂ−Ｓｎ系の合金材で形成される。
　前記半導体ペレット２は、その主面（図２、図３において下面）を下にしてベース基板１の主面のペレット搭載領域上に搭載される。つまり、半導体ペレット２は、ベース基板１の主面のペレット搭載領域上にフェースダウン方式で搭載される。半導体ペレット２の主面とベース基板１の主面のペレット搭載領域との間には絶縁層３が介在される。絶縁層３は例えばポリイミド系、エポキシ系又はシリコン系の低弾性樹脂で形成される。
　前記半導体ペレット２は例えば平面が方形状に形成される。この半導体ペレット２は例えば単結晶珪素からなる半導体基板１Ｂを主体に構成される。半導体基板１Ｂの主面（素子形成面）には論理回路システム、記憶回路システム、或はそれらの混合回路システムが搭載される。また、半導体基板１Ｂの主面上には、方形状の各辺に沿って配列された複数の外部端子（ボンディングパッド）２Ａが配置される。この外部端子２Ａは、半導体基板２Ｂの主面上に形成された配線層のうち、最上層の配線層に形成される。つまり、半導体ペレット２の主面の外周囲には複数の外部端子２Ａが各辺毎に配置される。
　前記半導体ペレット２の外部端子２Ａと前記ベース基板１の第２電極パッド１Ａとは、ベース基板１に形成されたスリット５を通してボンディングワイヤ６で電気的に接続される。ボンディングワイヤ６は、例えば金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、アルミニウム（Ａｌ）ワイヤ、或は金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワイヤ等で形成される。このボンディングワイヤ６は、例えば熱圧着に超音波振動を併用したボンディング法でボンディングされる。
　前記ベース基板１のスリット５は、半導体ペレット２の主面にその一辺に沿って複数配列された外部端子２Ａの配列方向に沿って形成され、半導体ペレット２の各辺毎に配置される。つまり、本実施例のベース基板１は４本のスリット５を配置する。この４本のスリット５の夫々は半導体ペレット２の外部端子２Ａ上に配置される。
　前記ベース基板１の第２電極パッド１Ａは、スリット５で仕切られたベース基板１の裏面の両脇の夫々の領域に配置される。スリット５で仕切られたベース基板１の裏面の一方の領域（半導体ペレット２に対して内側の領域）に配置される第２電極パッド１Ａには電源として例えば動作電位（例えば３．３［Ｖ］）、基準電位（例えば０Ｖ［Ｖ］）等が印加される。スリット５で仕切られたベース基板１の裏面の他方の領域（半導体ペレット２に対して外側の領域）に配置される第２電極パッド１Ａには信号として例えば入出力信号、制御信号等が印加される。
　前記半導体ペレット２において、外部端子２Ａは半導体ペレット２の一辺に対して例えば１００個ずつ配列され、その配列ピッチは例えば１００［μｍ］程度に設定される。この外部端子２Ａの数は、半導体ペレット２に搭載される回路システムの高集積化や動作速度の高速化に伴って増加される。
　前記ベース基板１において、スリット５で仕切られたベース基板１の裏面の一方の領域に配置される第２電極パッド１Ａは半導体ペレット２の一辺に対して例えば５０個ずつ配列され、スリット５で仕切られたベース基板１の裏面の他方の領域に配置される第２電極パッド１Ａは半導体ペレット２の一辺に対して例えば５０個ずつ配列される。この第２電極パッド１Ａは半導体ペレット２の外部端子２Ａと同様に微細化することができないので、その配列ピッチは外部端子２Ａの配列ピッチに比べて広く構成され、例えば２００［μｍ］程度に設定される。つまり、ベース基板１の第２電極パッド１Ａは半導体ペレット２の一辺に対して２列で配置されているので、ベース基板１の第２電極パッド１Ａの配列ピッチを半導体ペレット２の外部端子２Ａの配列ピッチに対して２倍に設定しても、半導体ペレット２の一辺に対する第２電極パッド１Ａのパッド配列の長さを半導体ペレット２の一辺に配列された外部端子２Ａの端子配列の長さとほぼ同一にすることができると共に、半導体ペレット２の外部端子２Ａと対向する位置にベース基板１の第２電極パッド１Ａを配置することができる。
　前記ベース基板１の主面のペレット搭載領域を除くその周辺領域上は樹脂封止体７で覆われ、前記ボンディングワイヤ６は樹脂封止体７で封止される。つまり、樹脂封止体７はベース基板１の主面側及びその裏面側に形成される。樹脂封止体７は、低応力化を図る目的として、フェノール系硬化剤、シリコーンゴム及びフィラーが添加されたエポキシ系の樹脂７Ａで形成される。
　前記半導体ペレット２の主面と対向するその裏面はベース基板１の周辺領域上を覆う樹脂封止体７から露出される。
　前記樹脂封止体７は、図５（要部断面図）に示す成形金型１０を用いたトランスファモールド法で形成される。成形金型１０は、上型１０Ａと下型１０Ｂとで形成されるキャビティ１１及びこのキャビティ１１に連結される流入ゲート１３を備え、更に、図示していないが、ポット、ランナーの夫々を備えている。ポットはランナー、流入ゲート１３の夫々を通してキャビティ１１に連結される。
　前記キャビティ１１は上型１０Ａに形成された凹部１１Ａと下型１０Ｂに形成された凹部１１Ｂとで構成される。凹部１１Ａにはポットからランナー、流入ゲート１３の夫々を通して樹脂（７Ａ）が供給される。凹部１１Ｂにはベース基板１が装着される。
　前記凹部１１Ｂには凹部１２が形成される。凹部１２は、凹部１１Ｂに装着されたベース基板１のスリット５と対向する位置に配置され、スリット５の延在方向に沿って形成される。凹部１２には、半導体ペレット２の外部端子（２Ａ）とベース基板１の第２電極パッド（１Ａ）とを電気的に接続したボンディングワイヤ（６）の一部及びベース基板１の第２電極パッド（１Ａ）が配置され、凹部１１Ａからベース基板１のスリット５を通して樹脂（７Ａ）が供給される。
　前記凹部１２には、図示していないが、気泡の巻き込みによるボイドの発生を防止する目的として、ガス抜き孔が設けられる。
　次に、前記半導体装置の製造方法について、図６乃至図９を用いて説明する。
　まず、リジット基板で構成されたベース基板１を用意する。ベース基板１にはスリット５が形成され、その裏面には第２電極パッド（１Ａ）、第１電極パッド（１Ｂ）、配線（１Ｂ１）の夫々が配置される。
　次に、図６（断面図）に示すように、前記ベース基板１の主面のペレット搭載領域上に半導体ペレット２を搭載する。半導体ペレット２はベース基板１の主面のペレット搭載領域上に絶縁層３を介在して固着される。
　次に、ボンディングステージ（ヒートブロック）１４上に前記半導体ペレット２を下にして前記ベース基板１を装着する。ボンディングステージ１４には、半導体ペレット２を収納する凹部１４Ａが形成される。ベース基板１、半導体ペレット２の夫々はボンディングステージ１４で２００［℃］前後に加熱される。
　次に、図７（要部断面図）に示すように、前記半導体ペレット２の主面に配置された外部端子２Ａと前記ベース基板１の裏面に配置された第２電極パッド（１Ａ）とをボンディングワイヤ６で電気的に接続する。ボンディングワイヤ６は、ベース基板１のスリット５を通して、半導体ペレット２の外部端子２Ａ、ベース基板１の第２電極パッド（１Ａ）の夫々に接続される。ボンディングワイヤ６の接続は、熱圧着に超音波振動を併用したボンディング法で行なわれる。この工程において、ベース基板１はフレキシブル基板に比べてヤング率が高く硬いリジット基板で構成されているので、第２電極パッド（１Ａ）に加えるボンディング荷重がベース基板１に吸収されず、ボンディング荷重及び超音波振動を第２電極パッド（１Ａ）に有効に伝えることができる。また、ベース基板１はフレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくいリジット基板で構成されているので、ベース基板１の熱膨張による第２電極パッド（１Ａ）の位置及び半導体ペレット２の外部端子２Ａの位置ずれを低減することができる。
　次に、図８（要部断面図）に示すように、成形金型１０の上型１０Ａと下型１０Ｂとで形成されるキャビティ１１内に前記ベース基板１及び半導体ペレット２を配置すると共に、キャビティ１１の凹部１１Ｂにベース基板１を装着する。ボンディングワイヤ６の一部及びベース基板１の第２電極パッド（１Ａ）は、凹部１１Ｂに形成された凹部１２に配置される。成形金型１０は、キャビティ１１内に供給される樹脂（７Ａ）の流動性を高めるため、予め１７０〜１８０［℃］程度の温度に加熱される。この工程において、ベース基板１は成形金型１０の加熱によって１７０〜１８０［℃］程度の温度に加熱されるが、ベース基板１はフレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくいリジット基板で構成されているので、成形金型１０の加熱によるベース基板１の反り、ねじれ等の変形を防止することができる。
　次に、前記成形金型１０のポットに樹脂タブレットを投入する。樹脂タブレットは、予めヒータで加熱され、粘度を下げてからポットに投入される。ポットに投入された樹脂ダブレットは、成形金型１０から熱を与えられ、更に粘度が下げられる。
　次に、前記樹脂タブレットをトランスファモールド装置のプランジャで加圧し、ポットからランナー、流入ゲート１３の夫々を通してキャビティ１１の凹部１１Ａ内及び凹部１２内に樹脂７Ａを供給し、図９（要部断面図）に示すように、ベース基板１の主面の周辺領域上を覆い、半導体ペレット２の裏面を露出し、かつボンディングワイヤ６を封止する樹脂封止体７を形成する。凹部１２の樹脂７Ａは、凹部１１Ａからベース基板１のスリット５を通して供給される。この工程において、凹部１１Ａからスリット５を通して凹部１２に供給される樹脂７Ａはボンディングワイヤ６の一端側からその軸方向に即ち縦方向に流れるので、ベース基板１の平面方向に即ち横方向に樹脂が流れる場合に比べて、樹脂の流れによるボンディングワイヤ６の変形を防止することができる。
　次に、前記成形金型１０からベース基板１を取り出し、ベース基板１の裏面の第１電極パッド１Ｂの表面にバンプ電極４を電気的及び機械的に接続することにより、図１、図２、図３及び図４に示す半導体装置がほぼ完成する。
　この後、半導体装置は製品として出荷される。製品として出荷された半導体装置は、図１０（断面図）に示すように、実装基板１５の実装面上に実装され、半導体装置のバンプ電極４は実装基板１５の実装面に配置された電極パッド１５Ａに電気的及び機械的に接続される。半導体装置のバンプ電極４と実装基板１５の電極パッド１５Ａとの接続は、バンプ電極４の材質によって異なるが、例えば２１０〜２３０［℃］程度のリフロー温度雰囲気中で行なわれる。この実装工程において、ベース基板１はフレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくいリジット基板で構成されているので、実装時のリフロー熱によるベース基板１の変形を防止することができる。
　このように、本実施例によれば、以下の作用効果が得られる。
（１）ベース基板１の主面のペレット搭載領域上に半導体ペレット２が搭載され、前記半導体ペレット２の主面に配置された外部端子２Ａに前記ベース基板１の裏面に配置された第１電極パッド１Ｂが電気的に接続される半導体装置において、前記ベース基板１をリジット基板で構成し、前記ベース基板１の第１電極パッド１Ｂをその裏面に配置された第２電極パッド１Ａに電気的に接続し、前記半導体ペレット２をその主面を下にして前記ベース基板１の主面のペレット搭載領域上に搭載し、前記半導体ペレット２の外部端子２Ａと前記ベース基板１の第２電極パッド１Ａとを前記ベース基板１に形成されたスリット５を通してボンディングワイヤ６で電気的に接続する。この構成により、半導体ペレット２の外部端子２Ａとベース基板１の電極パッド１Ｂとをボンディングワイヤ６、電極パッド１Ａの夫々を介して電気的に接続することができるので、第２電極パッド１Ａと第１電極パッド１Ｂとを電気的に接続するスルーホール配線を廃止することができる。この結果、スルーホール配線の占有面積（ランド領域の面積）に相当する分、ベース基板１の外形サイズを縮小することができるので、半導体装置の小型化を図ることができる。
　また、スルーホール配線の占有面積に相当する分、第１電極パッド１Ｂを第２電極パッド１Ａに近づけることができるので、第２電極パッド１Ａと第１電極パッド１Ｂとを電気的に接続するベース基板１の配線１Ｂ１の長さを短くすることができる。この結果、インダクタンスを低減することができるので、半導体装置の動作速度の高速化を図ることができる。
　また、リジット基板はフレキシブル基板に比べてヤング率が高く硬いので、半導体ペレット２の主面に配置された外部端子２Ａとベース基板１の裏面に配置された第２電極パッド１Ａとをボンディングワイヤ６で電気的に接続する際、第２電極パッド１Ａに加えるボンディング荷重がベース基板１に吸収されず、ボンディング荷重、超音波振動が第２電極パッド１Ａに有効に伝わる。この結果、ボンディングワイヤ６と第２電極パッド１Ａとの接続強度を高めることができるので、ボンディングワイヤ６の接続不良を防止でき、半導体装置の電気的信頼性を高めることができる。
　また、リジット基板はフレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくいので、実装基板１５の実装面上に半導体装置を実装する際、実装時のリフロー熱によるベース基板１の変形（反り、ねじれ等）を防止することができる。この結果、実装基板１５の実装面に対するベース基板１の裏面の平坦度を確保することができるので、半導体装置の実装精度を高めることができる。
　また、リジット基板はフレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくいので、電極パッド１Ｂの数の増加に伴ってベース基板１の外形サイズが増加しても、ベース基板１の反りを１００［μｍ］以内に抑えることができる。
　また、ベース基板１の反りを１００［μｍ］以内に抑えることができるので、ベース基板１の反りを防止する目的で設けられる補強基板を廃止することができる。この結果、補強基板を設けた半導体装置に比べて半導体装置の製造コストを低減することができる。
　また、リジット基板の裏面に第２電極パッド１Ａ、第１電極パッド１Ｂ、配線１Ｂ１の夫々を配置した単層構造のプリント配線基板でベース基板１を構成することができるので、リジット基板の主面及び裏面に配置した２層構造のプリント配線基板で構成されるベース基板に比べてベース基板１の部品コストを低減することができる。この結果、半導体装置の製造コストを低減することができる。
（２）前記スリット５を前記半導体ペレット２の主面に複数配列された外部端子２Ａの配列方向に沿って形成し、かつ前記半導体ペレット２の外部端子２Ａ上に配置する。この構成により、スリット５は半導体ペレット２の専有面積内に配置されるので、スリット５の専有面積に相当するベース基板１の外形サイズの大型化を抑制することができる。
（３）前記電極パッド１Ａを前記スリット５で仕切られたベース基板１の裏面の両脇の夫々の領域に配置する。この構成により、半導体ペレット２の外部端子２Ａとベース基板１の第２電極パッド１Ａとを電気的に接続する電源経路を増加することができるので、信号の同時切り替え時に発生する電源ノイズを低減することができ、半導体装置の誤動作を防止できる。
　また、半導体ペレット２の外部端子２Ａの配列ピッチに対してベース基板１の第２電極パット１Ａの配列ピッチを広く構成しても、半導体ペレット２の一辺に対する第２電極パッド１Ａのパッド配列の長さを半導体ペレット２の一辺に配列された外部端子２Ａの端子配列の長さとほぼ同一にすることができるので、第２電極パッド１Ａのパッド配列の長さに起因するボンディングワイヤ６のワイヤ長の増加を防止することができ、トランスファモールド法に基づいてボンディングワイヤ６を封止体７で封止する際、樹脂の流動によるボンディングワイヤ６のワイヤ流れを防止することができる。
　また、半導体ペレット２の外部端子２Ａと対向する位置にベース基板１の第２電極パッド１Ａを配置することができるので、ボンディングワイヤ６の長さを均一にすることができ、半導体ペレット２の外部端子２Ａとベース基板１の第２電極パッド１Ａとの間における信号経路のインダクタンスを均一にすることができる。
（４）前記半導体ペレット２の主面と対向するその裏面を前記ベース基板１の主面の周辺領域上を覆う樹脂封止体７から露出させる。この構成により、半導体ペレット２に搭載された回路システムの動作で発生する熱を半導体ペレット２の裏面から外部に放出することができるので、半導体装置の放熱効率を高めることができる。
　また、ベース基板１の機械的強度を樹脂封止体７の機械的強度で補うことができるので、実装時のリフロー熱によるベース基板１の変形（反り、ねじれ等）を防止することができる。
（５）前記ボンディングワイヤ６を樹脂封止体７で封止する。この構成により、外部からの衝撃や接触によるボンディングワイヤ６の変形を防止することができるので、半導体装置の電気的信頼性を高めることができる。
（６）樹脂封止体７をベース基板１の主面側及びその裏面側に形成する。この構成により、温度サイクル試験時やバンプ電極４の接続時に発生する熱ストレスでベース基板１から樹脂封止体７が剥がれるのを防止することができるので、半導体装置の信頼性を高めることができる。
（７）ベース基板１の主面のペレット搭載領域上に半導体ペレット２が搭載され、前記半導体ペレット２の主面に配置された外部端子２Ａに前記ベース基板１の裏面に配置された第１電極パッド１Ｂが電気的に接続される半導体装置の製造方法において、リジット基板で構成されたベース基板１の主面のペレット搭載領域上に半導体ペレット２をその主面を下にして搭載する工程と、前記半導体ペレット２の外部端子２Ａと、前記ベース基板１の第１電極パッド１Ｂに電気的に接続され、かつ前記ベース基板１の裏面に配置された第２電極パッド１Ａとを前記ベース基板１に形成されたスリット５を通してボンディングワイヤ６で電気的に接続する工程とを備える。これにより、半導体ペレット２の外部端子２Ａとベース基板１の第１電極パッド１Ｂとをボンディングワイヤ６、第２電極パッド１Ａの夫々を介して電気的に接続するので、第２電極パッド１Ａと第１電極パッド１Ｂとを電気的に接続するスルーホール配線（１Ｃ）が廃止され、このスルーホール配線の占有面積に相当する分、外形サイズが縮小されたベース基板１を使用することができる。この結果、外形サイズの小さい半導体装置を製造することができる。
　また、半導体ペレット２の外部端子２Ａとベース基板１の第１電極パッド１Ｂとをボンディングワイヤ６、第２電極パッド１Ａの夫々を介して電気的に接続するので、第２電極パッド１Ａと第１電極パッド１Ｂとを電気的に接続するスルーホール配線（１Ｃ）が廃止され、このスルーホール配線の占有面積に相当する分、第２電極パッド１Ａと第１電極パッド１Ｂとを電気的に接続する配線１Ｂ１の長が短いベース基板１を使用することができる。この結果、動作速度が速い半導体装置を製造することができる。
　フレキシブル基板に比べてヤング率が高く硬いリジット基板で構成されたベース基板１を使用しているので、半導体ペレット２の主面に配置された外部端子２Ａとベース基板１の裏面に配置された第２電極パッド１Ａとをボンディングワイヤ６で電気的に接続する際、第２電極パッド１Ａに加えるボンディング荷重がベース基板１に吸収されず、ボンディング荷重、超音波振動が第２電極パッド１Ａに有効に伝わる。この結果、ボンディングワイヤ６と第２電極パッド１Ａとの接続強度を高めることができるので、電気的信頼性の高い半導体装置を製造することができる。
　また、フレキシブル基板に比べて平面方向の熱膨張係数が小さく、更にヤング率が高く曲がりにくいリジット基板で構成されたベース基板１を使用しているので、実装基板１５の実装面上に半導体装置を実装する際、実装時のリフロー熱によるベース基板１の変形（反り、ねじれ等）を防止することができる。この結果、実装基板１５の実装面に対するベース基板１の裏面の平坦度を確保することができるので、実装精度の高い半導体装置を製造することができる。
（８）前記ボンディングワイヤ６で電気的に接続する工程の後に、前記ベース基板１の主面の周辺領域上を覆い、かつ前記ボンディングワイヤ６を封止する樹脂封止体７をトランスファモールド法で形成する工程を備える。これにより、フレキシブル基板に比べて平面方向の熱膨張係数が小さく、更に、ヤング率が高く曲がりにくいリジット基板で構成されたベース基板１を使用しているので、成形金型１０の加熱によるベース基板１の反り、ねじれ等の変形を防止することができる。
　また、凹部１１Ａからスリット５を通して凹部１２に供給される樹脂７Ａはボンディングワイヤ６の一端側からその軸方向に即ち縦方向に流れるので、ベース基板１の平面方向に即ち横方向に樹脂が流れる場合に比べて、樹脂７Ａの流れによるボンディングワイヤ６の変形を防止することができる。
　なお、前記樹脂封止体７は、図１１（断面図）に示すように、第２電極パッド１Ａ、第１電極パッド１Ｂの夫々の表面上を除くベース基板１の裏面上に形成してもよい。この場合、ベース基板１を樹脂封止体７で挾み込む形状になるので、ベース基板１の反りを防止することができる。
　また、前記ベース基板１は、図示していないが、リジット基板を複数枚積み重ねた積層構造で構成してもよい。この場合、フレキシブル基板を複数枚積み重ねて形成した積層構造のベース基板に比べて、半導体装置の製造コストを低減することができる。
　（実施例２）
　本発明の実施例２であるＢＧＡ構造を採用する半導体装置の概略構成を図１２（断面図）及び図１３（裏面側の樹脂封止体を除去した状態を示す裏面側の要部拡大平面図）に示す。
　図１２及び図１３に示すように、半導体装置は、ベース基板１の主面のペレット搭載領域上に絶縁層３を介在して半導体ペレット２をフェースダウン方式で搭載し、ベース基板１の裏面側に複数のバンプ電極４を格子状に配置する。
　前記半導体ペレット２の主面の中央部には、その長辺に沿って配列された複数の外部端子２Ａが配置される。この複数の外部端子２Ａの夫々は、ベース基板１の裏面に配置された複数の第２電極パッド１Ａの夫々に、ベース基板１に形成されたスリット５を通してボンディングワイヤ６で電気的に接続される。複数の第２電極パッド１Ａの夫々はベース基板１の裏面に配置された複数の第１電極パッド１Ｂの夫々に配線１Ｂ１を介して電気的に接続される。この複数の第１電極パッド１Ｂの夫々の表面にはバンプ電極４が電気的かつ機械的に接続される。つまり、半導体ペレット２の外部端子２Ａは、ボンディングワイヤ６、第２電極パッド１Ａ、配線１Ｂ１の夫々を介して第１電極パッド１Ｂに電気的に接続される。
　前記ベース基板１のスリット５は、半導体ペレット２の主面の中央部にその長辺に沿って配列された複数の外部端子２Ａの配列方向に沿って形成される。また、スリット５は、ベース基板１の裏面側の開口寸法に比べてその主面側の開口寸法を小さくしたテーパ形状で構成される。
　このように、本実施例によれば、前述の実施例１と同様の作用効果が得られると共に、スリット５をテーパ形状に構成することにより、半導体ペレット２の外部端子２Ａにボンディングワイヤ６の一端をボンディングする際、ベース基板１とボンディングツールとの接触を防止することができるので、ボンディング工程における半導体装置の組立て歩留まりを高めることができる。
　（実施例３）
　本発明の実施例３であるＢＧＡ構造を採用する半導体装置の概略構成を図１４（裏面側の樹脂封止体を除去した状態を示す裏面側の要部平面図）に示す。
　図１４に示すように、半導体装置は、ベース基板１の主面のペレット搭載領域上に絶縁層（３）を介在して半導体ペレット２をフェースダウン方式で搭載し、ベース基板１の裏面側に複数のバンプ電極４を格子状に配置する。
　前記半導体ペレット２の主面の外周囲には、その各辺に沿って配列された複数の外部端子２Ａが配置される。また、半導体ペレット２の主面の中央部には、その長辺若しくは短辺に沿って配列された複数の外部端子２Ａが配置される。この複数の外部端子２Ａの夫々は、ベース基板１の裏面に配置された複数の第２電極パッド１Ａの夫々に、ベース基板１に形成されたスリット５を通してボンディングワイヤ６で電気的に接続される。複数の第２電極パッド１Ａの夫々は、ベース基板１の裏面に配置された複数の第１電極パッド１Ｂの夫々に配線（１Ｂ１）を介して電気的に接続される。この複数の第１電極パッド１Ｂの夫々の表面上にはバンプ電極４が電気的及び機械的に接続される。つまり、半導体ペレット２の外部端子２Ａは、ボンディングワイヤ６、第２電極パッド１Ａ、配線１Ｂ１の夫々を介して第１電極パッド１Ｂに電気的に接続される。
　前記ベース基板１のスリット５は、半導体ペレット２の各辺毎に配置されると共に、半導体ペレット２の中央部の位置に配置される。つまり、本実施例のベース基板１は５本のスリット５を配置する。この５本のスリット５の夫々は半導体ペレット２の外部端子２Ａ上に配置される。
　このように、本実施例によれば、前述の実施例１と同様の作用効果が得られる。また、スリット５を半導体ペレット２の各辺毎及び半導体ペレット２の中央部の位置に配置することにより、半導体ペレット２の主面に配置される外部端子２Ａの数を増加することができると共に、ベース基板１の裏面に配置される第２電極パッド１Ａの数を増加することができるので、半導体ペレット２の外部端子２Ａとベース基板１の電極パッド１Ａとを電気的に接続する電源経路を増加することができ、出力信号の同時切り替え時に発生する電源ノイズを更に低減することができる。また、半導体ペレット２の外部端子２Ａとベース基板１の第２電極パッド１Ａとを電気的に接続する信号経路を増加することができ、外部端子２Ａの数で律則される半導体ペレット２の外形サイズを縮小することができる。
　なお、本実施例は、半導体ペレット２の中央部の位置にスリット５を１本配置した構成で説明したが、半導体ペレット２の中央部の位置にスリット５を平行若しくは交差するように複数本配置し、スリット５の本数を増加することにより、ベース基板１の第２電極パッド１Ａの数及び半導体ペレット２の外部端子２Ａの数を更に増加することができる。
　（実施例４）
　本発明の実施例４であるＢＧＡ構造を採用する半導体装置の概略構成を図１５（裏面側の樹脂封止体を除去した状態を示す裏面側の要部平面図）に示す。
　図１５に示すように、半導体装置は、ベース基板１の主面のペレット搭載領域上に絶縁層（３）を介在して半導体ペレット２をフェースダウン方式で搭載し、ベース基板１の裏面側に複数のバンプ電極４を格子状に配置する。ベース基板１は例えば３層配線構造のプリント配線基板で構成される。
　前記半導体ペレット２の主面の外周囲には、その各辺に沿って配列された複数の外部端子２Ａが配置される。この複数の外部端子２Ａの夫々は、ベース基板１の裏面に配置された複数の第２電極パッド１Ａの夫々に、ベース基板１に形成されたスリット５を通してボンディングワイヤ６で電気的に接続される。
　前記複数の第２電極パッド１Ａのうち、電極パッド１Ａ２は電極プレート８Ａと一体に形成される。この電極プレート８Ａはスルーホール配線（図示せず）及びベース基板１の内部配線（図示せず）を介して他の電極プレード８Ａに電気的に接続される。電極プレート８Ａには電源として例えば基準電位（例えば０［Ｖ］）が印加される。前記複数の第２電極パッド１Ａのうち、電極パッド１Ａ３は電極プレート８Ｂと一体に形成される。この電極プレート８Ａには、電源として例えば動作電位（例えば３．３［Ｖ］）が印加される。
　このように、本実施例によれば、ベース基板１の主面に配置された第２電極パッド（１Ａ）とその裏面に配置された第１電極パッド１Ｂとを電気的に接続するスルーホール配線（１Ｃ）の廃止によって電極プレート８Ａ、電極プレート８Ｂの夫々をベース基板１の裏面側に配置することができるので、バンプ電極４の配置を自由に設定でき、半導体ペレット２の外部端子２Ａとバンプ電極４との距離を短くすることができる。この結果、インダクタンスを低減することができるので、半導体装置の動作速度の高速化を図ることができる。
　以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
本発明の実施例１であるＢＧＡ構造を採用する半導体装置の主面側の平面図。 図１に示すＡ−Ａ線の位置で切った断面図。 図２の要部拡大断面図。 前記半導体装置の裏面側の樹脂封止体を除去した状態を示す裏面側の要部拡大平面図。 前記半導体装置の樹脂封止体を形成する成形金型の要部断面図。 前記半導体装置の製造方法を説明するための断面図。 前記半導体装置の製造方法を説明するための要部断面図。 前記半導体装置の製造方法を説明するための要部断面図。 前記半導体装置の製造方法を説明するための要部断面図。 前記半導体装置を実装基板に実装した状態を示す要部断面図。 前記半導体装置の変形例を示す断面図。 本発明の実施例２であるＢＧＡ構造を採用する半導体装置の断面図。 前記半導体装置の裏面側の樹脂封止体を除去した状態を示す裏面側の要部拡大平面図。 本発明の実施例３であるＢＧＡ構造を採用する半導体装置の裏面側の樹脂封止体を除去した状態を示す裏面側の要部平面図。 本発明の実施例４であるＢＧＡ構造を採用する半導体装置の裏面側の樹脂封止体を除去した状態を示す裏面側の要部平面図。 従来のＢＧＡ構造を採用する半導体装置の要部断面図。
符号の説明
　１：ベース基板
　１Ａ：電極パッド
　１Ｂ：電極パッド
　２：半導体ペレット
　２Ａ：外部端子
　３：絶縁層
　４：バンプ電極
　５：スリット
　６：ボンディングワイヤ
　７：樹脂封止体
　７Ａ：樹脂
　８Ａ，８Ｂ：電極プレート
　１０：成形金型
　１０Ａ：上型
　１０Ｂ：下型
　１１：キャビティ
　１１Ａ，１１Ｂ，１２：凹部
　１３：流入ゲート
　１４：ヒートステージ
　１４Ａ：凹部
　１５：実装基板
　１５Ａ：電極パッド

Claims (9)

  1. 　ベース基板の主面のペレット搭載領域上に半導体ペレットが搭載され、前記半導体ペレットの主面に配置された外部端子に前記ベース基板の裏面に配置された第１電極パッドが電気的に接続される半導体装置において、前記ベース基板がリジット基板で構成され、前記ベース基板の第１電極パッドがその裏面に配置された第２電極パッドに電気的に接続され、前記半導体ペレットがその主面を下にして前記ベース基板の主面のペレット搭載領域上に搭載され、前記半導体ペレットの外部端子と前記ベース基板の第２電極パッドとが前記ベース基板に形成されたスリットを通してボンディングワイヤで電気的に接続されることを特徴とする半導体装置。
  2. 　前記スリットは、前記半導体ペレットの主面に複数配列された外部端子の配列方向に沿って形成され、かつ前記半導体ペレットの外部端子上に配置されることを特徴とする請求項１に記載の半導体装置。
  3. 　前記ベース基板の第２電極パッドは、前記スリットで仕切られたベース基板の裏面の両脇の夫々の領域に配置されることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 　前記スリットで仕切られたベース基板の裏面の一方の領域に配置される第２電極パッドには電源が印加され、前記スリットで仕切られたベース基板の裏面の他方の領域に配置される第２電極パッドには信号が印加されることを特徴とする請求項３に記載の半導体装置。
  5. 　前記半導体ペレットの裏面は、前記ベース基板の主面の周辺領域上を覆う樹脂封止体から露出されることを特徴とする請求項１乃至請求項４のうちいずれか１項に記載の半導体装置。
  6. 　前記ボンディングワイヤは樹脂封止体で封止されることを特徴とする請求項１乃至請求項５のうちいずれか１項に記載の半導体装置。
  7. 　前記ベース基板の第１電極パッドの表面上には、バンプ電極が電気的及び機械的に接続されることを特徴とする請求項１乃至請求項６のうちいずれか１項に記載の半導体装置。
  8. 　ベース基板の主面のペレット搭載領域上に半導体ペレットが搭載され、前記半導体ペレットの主面に配置された外部端子に前記ベース基板の裏面に配置された第１電極パッドが電気的に接続される半導体装置の製造方法において、リジット基板で構成されたベース基板の主面のペレット搭載領域上に半導体ペレットをその主面を下にして搭載する工程と、前記半導体ペレットの外部端子と前記ベース基板の第１電極パッドに電気的に接続され、かつ前記ベース基板の裏面に配置された第２電極パッドとを前記ベース基板に形成されたスリットを通してボンディングワイヤで電気的に接続する工程とを備えたことを特徴とする半導体装置の製造方法。
  9. 　前記ボンディングワイヤで電気的に接続する工程の後に、前記ベース基板の主面の周辺領域上を覆い、かつ前記ボンディングワイヤを封止する樹脂封止体をトランスファモールド法で形成する工程を備えたことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2003322604A 1994-12-20 2003-09-16 半導体装置 Expired - Lifetime JP3883531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003322604A JP3883531B2 (ja) 1994-12-20 2003-09-16 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31644494 1994-12-20
JP2003322604A JP3883531B2 (ja) 1994-12-20 2003-09-16 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12640595A Division JP3487524B2 (ja) 1994-12-10 1995-05-25 半導体装置及びその製造方法

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP2006019274A Division JP3938783B2 (ja) 1994-12-20 2006-01-27 半導体装置
JP2006019275A Division JP3938784B2 (ja) 1994-12-20 2006-01-27 半導体装置
JP2006118151A Division JP4528977B2 (ja) 1994-12-20 2006-04-21 半導体装置の製造方法
JP2006186518A Division JP2006319354A (ja) 1994-12-20 2006-07-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2004007005A true JP2004007005A (ja) 2004-01-08
JP3883531B2 JP3883531B2 (ja) 2007-02-21

Family

ID=30445536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003322604A Expired - Lifetime JP3883531B2 (ja) 1994-12-20 2003-09-16 半導体装置

Country Status (1)

Country Link
JP (1) JP3883531B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030517A1 (ja) * 2004-09-17 2006-03-23 Fujitsu Limited 半導体装置及びその製造方法
KR100743319B1 (ko) 2005-05-31 2007-07-26 가부시끼가이샤 도시바 표면 실장형 반도체 장치 및 그 제조 방법
KR100886441B1 (ko) * 2007-03-13 2009-03-04 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030517A1 (ja) * 2004-09-17 2006-03-23 Fujitsu Limited 半導体装置及びその製造方法
JPWO2006030517A1 (ja) * 2004-09-17 2008-05-08 富士通株式会社 半導体装置及びその製造方法
JP4503611B2 (ja) * 2004-09-17 2010-07-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100743319B1 (ko) 2005-05-31 2007-07-26 가부시끼가이샤 도시바 표면 실장형 반도체 장치 및 그 제조 방법
KR100886441B1 (ko) * 2007-03-13 2009-03-04 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP3883531B2 (ja) 2007-02-21

Similar Documents

Publication Publication Date Title
JP3487524B2 (ja) 半導体装置及びその製造方法
US5739588A (en) Semiconductor device
JP5420505B2 (ja) 半導体装置の製造方法
KR20020060558A (ko) 반도체장치
JP2000236040A (ja) 半導体装置
JP2012028429A (ja) 半導体装置およびその製造方法
JP3883531B2 (ja) 半導体装置
JPH1187556A (ja) 半導体装置
WO2017043480A1 (ja) 半導体パッケージ
JP3938783B2 (ja) 半導体装置
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP4528977B2 (ja) 半導体装置の製造方法
JP2803656B2 (ja) 半導体装置
JP3938784B2 (ja) 半導体装置
JP2008277872A (ja) 半導体装置
JP2891426B2 (ja) 半導体装置
JP2002289735A (ja) 半導体装置
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JP2006319354A (ja) 半導体装置
JP3968321B2 (ja) 半導体装置およびその製造方法
JP2000216282A (ja) エリアアレイ電極型デバイス、それを実装する配線基板構造、及び回路基板実装体、並びにその実装方法
US6875639B2 (en) Semiconductor device and method of manufacturing the same
JPH11186440A (ja) 半導体装置
JPH08153826A (ja) 半導体集積回路装置
JP2008300390A (ja) 半導体装置

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050825

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151124

Year of fee payment: 9

EXPY Cancellation because of completion of term