KR100734526B1 - 오버레이 제어 에러들을 보정하기 위한 방법, 장치, 및/또는 저장 장치 - Google Patents

오버레이 제어 에러들을 보정하기 위한 방법, 장치, 및/또는 저장 장치 Download PDF

Info

Publication number
KR100734526B1
KR100734526B1 KR1020027001937A KR20027001937A KR100734526B1 KR 100734526 B1 KR100734526 B1 KR 100734526B1 KR 1020027001937 A KR1020027001937 A KR 1020027001937A KR 20027001937 A KR20027001937 A KR 20027001937A KR 100734526 B1 KR100734526 B1 KR 100734526B1
Authority
KR
South Korea
Prior art keywords
control input
step size
input parameters
semiconductor devices
response
Prior art date
Application number
KR1020027001937A
Other languages
English (en)
Other versions
KR20020020964A (ko
Inventor
토프랙안토니제이.
보데크리스토퍼에이.
에드워드리차드디.
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20020020964A publication Critical patent/KR20020020964A/ko
Application granted granted Critical
Publication of KR100734526B1 publication Critical patent/KR100734526B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 오버레이 에러들을 보정하기위한 방법 및 장치를 제공한다. 반도체 디바이스들은 제어 입력 파라메터들에 기초하여 처리된다(110). 상기 처리된 반도체 디바이스들(205)은 리뷰 스테이션에서 검사된다(120). 상기 제어 입력 파라메터들은 상기 처리되는 반도체 디바이스들의 검사에 응답하여 수정된다(130). 새로운 입력 파라메터들은 제어 입력 파라메터들의 수정에 기초하여 반도체 디바이스 공정 단계의 계속되는 수행을 위해 구현된다(140).

Description

오버레이 제어 에러들을 보정하기 위한 방법, 장치, 및/또는 저장 장치{METHOD, APPARATUS, AND/OR STORAGE DEVICE FOR CORRECTION OF OVERLAY CONTROL ERRORS}
본 발명은 일반적으로 반도체 제품 생산에 관한 것으로, 특히, 오버레이 에러들을 제어하기 위한 자동 에러 보정 알고리즘을 위한 방법 및 수단에 관한 것이다.
제조업계에서 폭발적인 기술적 진보는 많은 새롭고 혁신적인 제조 공정들을 가져왔다. 오늘날의 제조 공정들, 특히 반도체 제조 공정들은 다수의 중요 단계들을 요구한다. 이러한 공정 단계들은 대개 중요하며, 이에 따라 적절한 제조 공정 제어를 유지하기 위해 대체로 미세하게 조절되는 많은 입력들을 요구한다.
반도체 디바이스들의 제조는 소재(raw) 반도체 물질로부터 패키지된 반도체 디바이스를 생성하기 위해 다수의 개별 공정 단계들을 필요로 한다. 반도체 물질의 초기 성장, 반도체 결정을 개별의 웨이퍼로의 슬라이싱, 제조 단계(식각, 도핑, 이온 주입 등), 패키징 및 완성 디바이스의 최종 시험까지의 다양한 공정들은 서로 다르며 특성화 되어 있어, 이에 따라 상기 공정들은 다른 제어 방법을 포함하는 다른 제조 장소들에서 수행될 수 있다.
반도체 제조에 가장 중요한 측면들 중 하나는 오버레이 제어이다. 오버레이는 반도체 제조의 사진스태퍼 영역에서의 몇가지 중요한 단계들 중 하나이다. 오버레이 제어는 반도체 디바이스 표면 상의 두개의 연속하는 패턴된 층들 간의 오정렬 측정을 포함한다. 일반적으로, 오정렬 에러를 최소화는 상기 반도체 디바이스들의 다층들이 연결되며 기능적이라는 것을 보장하기위해 중요하다. 반도체 디바이스들을 위한 더 작은 임계 치수들이 기술에 의해 용이해짐에 따라, 상기 에러들의 오정렬 감소를 위한 필요성이 상당히 증가하였다.
일반적으로, 사진스태퍼 기술자들은 현재 한달에 몇번 오버레이 오차들을 분석한다. 상기 오버레이 에러들의 분석 결과는 노광 툴 설정을 수동으로 갱신하기위해 사용된다. 현재의 방법에 관련된 몇가지 문제들은 상기 노광 툴의 설정이 한달에 몇번 정도만 갱신된다는 것이다. 또한, 현재 상기 노광 툴의 갱신은 수동으로 실시된다.
일반적으로, 한 세트의 공정 단계들은 노광 툴 또는 스태퍼로 불리는 반도체 제조 툴 상의 웨이퍼들의 로트 상에서 실시된다. 상기 제조 툴은 제조 체제(framework) 또는 공정 모듈들의 네트워크와 통신한다. 상기 제조 툴은 일반적으로 장비 인터페이스와 연결된다. 상기 장비 인터페이스는 상기 스태퍼가 연결된 머신 인터페이스와 연결되고, 그로인해 상기 스태퍼와 상기 제조 체제 간 통신을 용이하게 한다. 머신 인터페이스는 일반적으로 "진보된 공정 제어(Advanced Process Control, APC)" 시스템의 일부가 될 수 있다. APC 시스템은 제조 공정을 수행하는데 필요한 데이터를 자동적으로 검색하는 소프트웨어 프로그램일 수 있는 제어 스크립트(script)를 시작한다. 제조 공정을 제어하는 입력 파라메터들은 수동의 방법에 의해 주기적으로 개정된다. 더 높은 정밀도의 제조 공정들이 요구되면서, 더욱 자동으로 시기적절한 방식으로 제조 공정들을 제어하는 입력 파라메터들을 개정하는 개선된 방법들이 필요하다.
본 발명은 상기 제시된 문제들 중 하나 이상의 효과를 극복하거나 적어도 감소하기 위한 것이다.
본 발명의 일 양상에서, 오버레이 제어 에러들을 보정하기위한 방법이 제공된다. 반도체 디바이스들은 제어 입력 파라메터들에 기초하여 처리된다. 상기 처리된 반도체 디바이스들은 리뷰(review) 스테이션에서 검사된다. 상기 제어 입력 파라메터들은 상기 처리된 반도체 디바이스들의 검사에 응답하여 수정된다. 새로운 제어 입력 파라메터들은 상기 제어 입력 파라메터들의 수정에 기초하여 상기 반도체 디바이스 공정 단계의 계속적인 수행을 위해 구현된다.
본 발명의 다른 양상에서, 오버레이 제어 에러들을 보정하기위한 장치가 제공된다. 본 발명의 장치는 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하기 위한 수단과, 리뷰 스테이션에서 처리된 반도체 디바이스들을 검사하기위한 수단과, 상기 처리된 반도체 디바이스들의 검사에 응답하여 제어 입력 파라메터들을 수정하기 위한 수단과, 그리고 상기 제어 입력 파라메터들의 수정에 기초하여 상기 반도체 디바이스 공정 단계의 계속적인 수행을 위한 새로운 제어 입력 파라메터들을 구현하기위한 수단을 포함한다.
본 발명은 첨부되는 도면들과 연관되어 하기의 상세한 설명을 참조하여 이해될 수 있으며, 도면들에서 동일한 참조 번호는 동일한 요소를 나타낸다.
도 1은 본 발명에 따르는 방법의 일 실시예를 도시한다.
도 2는 다수의 제어 입력 신호들을 이용하여 노광 툴 상에서 처리되는 반도체 웨이퍼들을 도시한다.
도 3은 도 1의 블록(130)에 설명된 단계를 더욱 상세히 도시한 것이다.
도 4는 도 3의 블록(350)에 설명된 제어 입력 신호 수정 절차의 일 실시예를 더욱 상세히 도시한 것이다.
도 5는 EWMA 필터의 각 후속 위치에 대한 평균 종속성을 도시한다.
비록 본 발명의 다양한 변형들과 대안적인 형태가 가능하지만, 이들의 특정 실시예들은 도면의 예시에 의해 도시되었고, 본원에서 더욱 상세히 설명된다. 그러나, 본원에서 특정 실시예들의 설명은 본 발명을 개시되는 특정 형태로 제한하기 위한 것이 아니며, 그 반대로 첨부된 청구항들에 의해 정의되는 본 발명의 사상과 범주 내에 속하는 모든 변형, 등가물 그리고 대안을 포괄하는 것으로 이해해야한다.
본 발명의 예시적인 실시예들이 이하에서 설명된다. 명료함을 위해, 실제 구현의 모든 특징들이 본 명세서에서 설명되지 않는다. 물론, 모든 실제 실시예의 개발에서, 시스템 관련 및 업무 관련 제한에 순응과 같은 개발자들의 특정 목표를 달성하기 위해 많은 구현 별로 특정한 결정이 이루어져야 하며, 이 결정은 구현마다 다를 수 있음이 인식되어야 한다. 또한, 이러한 개발 노력은 복잡하며 시간 소모적일 수도 있지만, 그럼에도 불구하고 본 발명의 개시 내용으로부터 이익을 받는 당업자에게는 당연한 순서인 것으로 이해될 것이다.
오버레이 공정은 반도체 제조에서 중요한 단계이다. 특히, 오버레이 공정은 제조 공정 동안에 반도체 층들 간의 오정렬 에러들의 측정을 포함한다. 상기 오버레이 공정의 개선은 반도체 제조 공정의 품질과 효율 면에서 실질적인 향상을 가져올 수 있다. 본 발명은 오버레이 에러 제어를 위한 자동 에러 보정을 구현하는 방법을 제공한다. 또한, 본 발명은 실행 간을 기반으로 오버레이 등록을 제어하는 방법을 제공한다.
도 1에서, 본 발명에 의한 방법의 일 실시예가 도시된다. 반도체 디바이스들은 블록(110)에 설명된 바와같이 다수의 입력 제어 파라메터들을 이용하여 제조 환경에서 처리된다. 도 2를 참조하면, 일 실시예에서, 반도체 웨이퍼들과 같은 반도체 제품들(205)은 라인(220) 상에서 복수의 제어 입력 신호들을 이용하여 노광 툴(210) 상에서 처리된다. 일 실시예에서, 상기 라인(220) 상의 제어 입력 신호들은 컴퓨터 시스템(230)에서 상기 노광 툴(210)로 전달된다. 반도체 제조 공정에 사용되는 노광 툴(210)의 일 예제는 스태퍼이다.
라인(220) 상에서, 노광 툴(210)을 동작하는데 사용되는 상기 제어 입력들은 x-이동(translation) 신호, y-이동 신호, x-확장 웨이퍼 스케일 신호, y-확장 웨이퍼 스케일 신호, 레티클 확대 신호, 그리고 레티클 회전 신호를 포함한다. 일반적으로, 레티클 확대 신호와 레티클 회전 신호와 관련된 에러들은 노광 툴에서 처리되는 웨이퍼 표면 상 하나의 특정 노광 공정에 관련된다. 본 발명에 의해 교시된 중요한 특징들 중 하나는 실행 간을 기반으로 상기 설명된 제어 입력 신호들을 갱신하는 방법이다.
상기 노광 툴(210)의 공정 단계가 결정되면, 상기 노광 툴(210)에서 처리된 반도체 웨이퍼는 도 1의 블록(120)에 설명된 바와 같이, 리뷰 스테이션에서 검사된다. 이러한 리뷰 스테이션의 하나는 KLA 리뷰 스테이션이다. 리뷰 스테이션의 동작에서 도출된 한 세트의 데이터는 이전의 노광 공정에 의해 유발된 오등록(misregistration) 양의 양적 측정이다. 일 실시예에서, 오등록 양은 상기 반도체 웨이퍼의 두 층들 간에 발생된 공정의 오정렬에 연관된다. 일 실시예에서, 발생된 오등록의 양은 특정 노광 공정으로의 제어 입력에 의한 것일 수 있다. 일반적으로 상기 제어 입력들은 상기 반도체 웨이퍼 상에서 노광 툴들에 의해 수행되는 공정 단계들의 정밀도에 영향을 미친다. 제어 입력들의 수정은 노광 툴에 적용된 공정 단계들의 수행을 개선하는데 사용될 수 있다.
도 1의 블록(120)에서 설명될 바와 같이, 웨이퍼들의 로트를 실행한 후 검사로부터 일단 에러들이 결정되면, 라인(220) 상의 제어 입력들은 도 1의 블록(130)에 설명된 바와 같이 반도체 웨이퍼들의 로트의 계속적인 수행을 위해 수정된다. 라인(220) 상의 제어 신호 수정은 상기 노광 툴(210)의 다음 공정 단계를 개선하도록 설계된다. 도 3은 도 1의 블록(130)에 설명된 단계에 대한 더욱 상세한 예제이다.
도 3에서, 에러 데이터는 블록(310)에 설명된 바와 같이 리뷰 스테이션으로부터 데이터를 분석하여 얻어진다. 에러 데이터가 일단 획득되면, 도 3의 블록(320)에 설명된 바와 같이, 상기 에러 데이터가 데드밴드(deadband) 내에 있는 지가 결정된다. 블록(320)에 설명된 단계는 에러가 라인(220) 상의 제어 입력들의 변경을 보증하기위해 충분히 큰 지를 결정하도록 수행된다. 상기 데드밴드를 정의하기 위해, 도 1의 블록(120)에 설명된 리뷰 스테이션 단계로부터 획득된 에러는 소정의 임계 파라메터들의 세트에 비교된다. 일 실시예에서, 상기 데드밴드는 대응하는 소정의 목표 값의 세트 근방에 집중된 제어 입력 신호들에 관련된 에러 값들의 범위를 포함하고, 이에 대해 일반적으로 제어기 동작은 블록된다. 만일 리뷰 스테이션 단계로부터 획득된 상기 에러들 중 임의의 하나가 대응하는 소정의 임계 값보다 작으면, 그 특정 에러는 데드밴드 내에 있는 것으로 간주된다. 데드밴드의 주요 목적들 중 하나는 라인(220) 상의 제어 입력 신호들의 변경의 결과인 과도한 제어 동작이 반도체 제조 공정을 지나치게 민감(jitter)하게 하는 것을 방지하는 것이다.
블록(320)에서 도시된 바와 같이, 제어 입력 신호에 대한 에러가 상기 데드밴드 내에 있다고 결정되면, 상기 특정 에러는 도 3의 블록(330)에 설명된 바와 같이 무시된다. 따라서, 제어 입력 신호에 대응하는 에러 값이 소정의 데드밴드 내에서 발견되면, 그 특정 에러는 대응하는 제어 입력 신호를 갱신하는데 사용되지 않는다. 그 다음, 도 3의 블록(340)에 설명된 바와 같이, 새로운 에러 데이터가 획득되고 분석된다. 일 실시예에서, 상기 설명된 단계들은 획득된 새로운 에러 데이터에 대해 반복된다.
블록(320)에 도시된 바와 같이, 제어 입력 신호에 대응하는 에러가 데드밴드 내부에 있지 않다고 결정되면, 제어 입력 수정 절차의 구현과 같은 후속 공정이 도 3의 블록(350)에 설명된 바와 같이 수행된다. 제어 입력 신호에 대응하는 에러 값은 계속되는 제조 공정 단계에 대한 상기 제어 입력 신호를 갱신하기위해 사용된다. 도 13의 블록(350)에 설명된 제어 입력 신호 수정 절차의 일 실시예는 도 4에 더욱 상세히 예시된다.
도 4에서, 특정 제어 입력 신호와 관련된 에러 데이터가 일단 획득되면, 제어 입력 신호 값의 권장된 단계 크기로의 변경이 도 4의 블록(410)에 설명된 바와 같이 계산된다. 상기 제어 입력 신호 값의 단계 크기로의 변경은 상기 제어 입력 신호 값의 크기 변경에 연관된다. 상기 제어 입력 신호 값의 크기는 상기 노광 툴(210)과 같은 반도체 제조 툴 설정의 입력 특징들을 결정한다. 일 실시예에서, 라인(220) 상의 제어 입력 신호의 새로운 설정을 결정하는 단계 크기는 도 4의 블록(420)에 설명된 바와 같이, 식 1을 이용하여 계산된다.
새로운 설정=이전 설정-[(가중치)*(에러 값)] 식 1
식 1에 예시된 바와 같이, 라인(220) 상 제어 입력 신호의 새로운 설정은 라인(220) 상의 제어 입력 신호의 가중치 및 에러값의 곱을 상기 제어 입력 신호의 이전 설정 크기에서 빼는 것으로 계산된다. 가중치는 라인(220) 상의 특정 제어 입력 신호의 에러 값에 할당된 소정의 파라메터이다. 제어 입력 신호의 에러값 가중치는 일반적으로 0과 1사이이다. 제어 입력 신호의 에러값 가중치의 이용은 반도체 제조 툴 제어기가 지나치게 민감한 방식으로 동작하지 않도록 방지하는 한가지 방법이다. 다시 말하면, 가중치 값은 제어 입력 신호의 이전 설정으로부터 새로운 설정의 단계 크기 변경을 적어도 부분적으로 제어하는데 사용될 수 있다.
비록 가중치 값이 제어 입력 신호 설정의 단계 크기 변경을 부분적으로 제어하는데 사용되지만, 가중치 값은 과도하게 큰 단계 크기를 방지하는 데는 충분하지 못하다. 다시 말해서, 비록 최적 가중치가 특정 에러 신호에 할당되더라도, 제어 입력 신호 설정 변경의 계산된 단계 크기는 너무 클 수 있으며, 이에 따라 반도체 제조 툴 제어기가 지나치게 민감한 방식으로 실행되게 할 수 있다. 따라서, 계산된 단계 크기는 도 4의 블록(430)에 설명된 바와 같이 라인(220)의 제어 입력 신호 설정 변경을 허용할 수 있는 소정의 최대 단계 크기에 비교된다.
제어 입력 신호 크기 변경의 계산된 단계 크기가 소정의 최대 단계 크기보다 작으면, 계산된 단계 크기는 제어 입력 신호의 새로운 설정들을 연산하기위해 사용된다. 제어 입력 신호 크기 변경의 계산된 단계 크기가 소정의 최대 단계 크기보다 크면, 소정의 최대 단계 크기는 제어 입력 신호의 새로운 설정을 연산하는데 사용된다. 라인(220) 상 제어 입력 신호의 새로운 설정의 단계 크기 계산에 기초하여, 제어 입력 신호는 도 4의 블록(440)에 설명된 바와 같이 다음 제조 공정 단계를 위해 갱신된다.
블록(440)에 설명된 단계의 완료는 도 3의 불록(350)에 설명된 바와 같이, 제어 입력 신호 변경 절차 구현 단계를 종료시킨다. 다른 제어 입력 신호들을 위한 새로운 에러 데이터가 획득되고 상기 설명된 단계들을 이용하여 보정된다. 반도체 제조 툴을 위한 관련 제어 입력 신호들이 일단 갱신되면, 새롭고, 더욱 정밀한 설정을 갖는 제어 입력 신호가 도 1의 블록(140)에 설명된 바와 같이, 반도체 디바이스의 후속 동작을 위해 반도체 제조 공정 단계를 수행하는데 사용된다.
라인(220) 상의 갱신된 제어 입력 신호를 이용하는 한가지 방법은 제어 스레드(thread)들에 의한 구현이다. 제어 스레드들은 오버레이 제어기에 의해 구현될 수 있다. 제어 스레드들은 상당량의 복잡성을 오버레이 제어 전략에 부가시킨다. 제어 스레드들은 상기 노광 툴(210)과 같은 반도체 제조 툴의 제어 방식의 중요 부분이다. 다른 제어 스레드들 각각은 별개의 제어기처럼 동작하고, 다양한 공정 조건들에 의해 구별된다. 오버레이 제어기에 있어서, 상기 제어 스레드들은 현재 웨이퍼 로트를 처리하는 반도체 제조 툴(예를 들어 스태퍼), 반도체 생산물, 반도체 제조 동작, 그리고 상기 웨이퍼의 이전 층에서 상기 반도체 웨이퍼 로트를 처리한 반도체 제조 툴을 포함하는 다른 조건들의 조합에 의해 분리된다.
상기 제어 스레드들을 분리된 채로 유지하는 이유는 다른 반도체 제조 공정 조건들이 다른 방식으로 오버레이 에러에 영향을 주기 때문이다. 고유의 반도체 제조 공정 조건들 각각을 자체의 대응하는 제어 스레드들 내로 분리하는 것으로서, 오버레이 에러는 제어 스레드의 계속되는 반도체 웨이퍼 로트가 처리될 조건들을 더욱 정확하게 반영하는 것이 된다. 에러 측정이 보다 타당성이 있기 때문에, 에러에 근거한 제어 입력 신호들의 변경은 더욱 적절해진다. 본 발명에 의해 설명되는 제어 방식의 구현은 상기 오버레이 에러의 감소를 가져올 수 있다.
제어 스레드 구성의 효율성을 예시하기 위해, 스태퍼 동작들이 논의되는 하기의 예를 고찰하자. 예를 들어, 스태퍼 A가 0.05미크론의 이동 에러를 갖는 웨이퍼를 생산하고, 스태퍼 B가 -0.05미크론의 에러를 가지며, 스태퍼 C가 0.1미크론의 에러를 갖는다. 만일 반도체 웨이퍼 로트가 스태퍼 A 상에서 처리되고, 이후에 다음 층의 스태퍼 B에서 처리되면, 이들 사이의 오버레이 에러는 -0.1 미크론이 될 것이다. 만일 로트가 대신에 스태퍼 B와 스태퍼 C에서 처리되었다고 하면, 에러는 0.15미크론이 될 것이다. 에러는 로트가 처리될 때에 어느 조건이 존재하는 지에 따라 다르다. 하기사항은, 공정에서 사용될 스태퍼/스태퍼 쌍이 제공된 경우에, 가능한 에러 출력의 표이다.
스태퍼/스태퍼 쌍의 기능에 관한 에러
스태퍼A 스태퍼B 스태퍼C
스태퍼A 0 -0.1 0.05
스태퍼B 0.1 0 0.15
스태퍼C -0.05 -0.15 0
제어 스레드 체제의 한 이점이 본 예제에서 예시된다. 어느 웨이퍼가 마지막 층에서 웨이퍼 로트를 처리했는지에 의존하여 스태퍼 각각에 대해 3개의 가능한 오버레이 에러 값들이 있다. 발생하는 한가지 문제는 동일한 반도체 제조 툴 상에서 처리되는 후속 반도체 웨이퍼에 대해 무슨 에러가 있을지를 예측할 수 없다는 것이다. 상기 제어 스레드들을 이용하는 것으로, 표 1에 예시된 각 조건들은 자체의 제어기를 가질 수 있다. 각 제어기에 대해 단 하나의 조건만이 존재하기 때문에, 상기 제어기는 후속 반도체 웨이퍼 로트가 직면할 수 있는 에러를 예측하며, 이에 따라 상기 제어 입력 신호를 조절할 수 있다.
오버레이 계측법은 상기 설명된 임의의 반도체 제조 툴 제어 전략의 중요한 부분이 된다. KLA 리뷰 스테이션과 같은 리뷰 스테이션은 상기 제어 에러를 측정할 수 있는 제어 알고리즘을 제공할 수 있다. 에러 측정 각각은 직접적인 방식으로 라인(220) 상의 제어 입력 신호 중 하나에 대응한다. 제어 입력 신호를 보정하기위해 상기 에러를 이용하기 이전에, 일반적으로 일정량의 사전처리가 완료된다. 이러한 부가적인 복잡성은 상기 리뷰 스테이션에의해 제공되는 상기 에러 추정들을 더욱 정확하게 하도록 설계된다.
제어 입력 신호들의 사전처리 또는 데이터 조작의 제 1 단계들 중 하나는 아웃라이어 배제(outlier rejection)이다. 아웃라이어 배제는 수신된 데이터가 반도체 제조 공정의 수행 내력의 관점에서 적합한 지를 보장하기위해 이용되는 총 에러 검사이다. 이 절차는 각 오버레이 에러들을 대응하는 소정의 경계 파라메터와 비교하는 단계를 포함한다. 일 실시예에서, 비록 소정의 경계들 중 하나를 초과하는 경우라도, 상기 전체 반도체 웨이퍼 로트의 에러 데이터는 일반적으로 배제된다. 아웃라이어 배제의 제한들을 결정하기 위해서, 수천개의 실제 반도체 제조 fab 데이터 포인트들이 수집된다. 그 다음, 이러한 데이터 집합에서 각 에러 파라메터들에 대한 표준 편차가 계산된다. 일 실시예에서, 아웃라이어 배제에 대해, (양과 음 모두인) 표준 편차의 9배가 일반적으로 소정의 경계로서 선택된다. 이는 주로 공정의 정상 동작 조건들을 현저하게 벗어난 포인트만이 배제되는 것을 보장하기 위해 수행된다.
공정의 다음 단계는 필터링으로서 알려진 데이터의 평활화이다. 이는 에러 측정들이 일정량의 무작위성에 영향을 받으며, 이에 따라 에러는 값에서 현저하게 벗어나게 되므로 중요하다. 리뷰 스테이션 데이터를 필터링하는 것으로 상기 제어 입력 신호 설정의 에러는 더 정밀하게 평가된다. 일 실시예에서, 오버레이 제어 방석은 지수적으로 가중된 이동 평균(Exponentially Weighted moving Average:EWMA) 필터로서 알려진 필터링 절차를 사용하지만은, 다른 필터링 절차들 역시 본 내용에 사용될 수 있다. 상기 EWMA 필터에 대한 식이 식 2에 예시된다.
새로운 평균=(가중치)*(현재 측정)+(1-가중치)*(이전 EWMA 평균) 식2
가중치는 조절이 가능한 파라메터로서 이는 필터링의 양을 제어하기위해 사용될 수 있고 일반적으로 0에서 1사이이다. 가중치는 현재 데이터 포인트의 정밀도에서 신뢰도를 나타낸다. 만일 측정이 정확하다고 간주되면, 가중치는 1에 근접한다. 만일 상기 공정에 많은 양의 변동이 존재한다면, 0에 근접하는 수가 적절하게 될 것이다. 상기 새로운 평균은 현재 측정, 가중치, 그리고 계산된 이전 평균으로부터 계산된다. 상기 각 연속 포인트 상의 평균 종속성은 도 5에 도시된다.
일 실시예에서, EWMA 필터링 공정을 사용하는 적어도 두개의 방법이 있다. 상기 제 1 구현은 상술된 바와 같이 이전 평균, 가중치, 그리고 현재 측정을 이용하는 것이다. 상기 제 1 구현을 이용하는 이점들 중에서 사용의 편의성과 최소 데이터 저장이 있다. 제 1 구현을 이용하는 단점들 중 하나는 상기 방법은 일반적으로 많은 공정 정보를 보유하지 않는다는 것이다. 또한, 상기 방식으로 계산된 이전의 평균은 이를 선행하는 모든 데이터 포인트로부터 되지만, 이는 바람직하지 못하다. 제 2 선택은 상기 데이터 중 일부만을 유지하고 원본 데이터로부터 매번 평균을 계산하는 것이다.
상기 반도체 제조 fab의 제조 환경은 몇개의 특유한 문제를 제공한다. 상기 반도체 웨이퍼 로트들이 스태퍼와 같은 반도체 제조 툴을 통해 처리되는 순서는 상기 리뷰 스테이션 상에서 판독된 순서에 따르지 않을 수 있다. 이는 데이터 포인트들이 순서에서 벗어나 EWMA 평균에 가산하도록 유도할 수 있다. 반도체 웨이퍼 로트들은 에러 측정을 확인하기 위해 한번 이상 분석된다. 데이터를 유지하지 않으면, 양쪽 모두의 판독은 상기 EWMA 평균에 관여할 것이며, 이는 원하지 않는 특징이 될 수 있다. 또한, 어떠한 제어 스레드들은 작은 양을 가지며, 이는 이전의 평균을 구식으로 만들 수 있고, 이에 따라 상기 제어 입력 신호 설정들의 에러를 정밀하게 나타낼 수 없다.
상기 논의한 이유 및 다른 고려사항으로부터, 상기 오버레이 제어기는 상기 EWMA 필터된 에러를 계산하기위해 제한된 데이터 저장을 이용한다. 로트 번호, 스태퍼와 같은 반도체 제조 툴 상에서 로트가 처리되는 시간, 그리고 다중 에러 추정들을 포함하는 반도체 웨이퍼 로트 데이터는 상기 제어 스레드 명칭으로 데이터 저장부(일 실시예에서 데이터 저장부로 호칭됨)에 저장된다. 새로운 데이터 세트가 수집되면, 상기 데이터의 스택은 데이터 저장부에서 검색되고 분석된다. 처리되는 현재 반도체 웨이퍼 로트의 로트 번호는 상기 스택의 것과 비교된다. 만일 상기 로트 번호가 그곳에 존재하는 임의의 데이터와 일치되면, 에러 측정들은 대체된다. 대신에, 상기 데이터 포인트가 로트들이 스태퍼를 통해 처리된 시간 주기에 따라 시간적 순서로 현재 스택에 부가된다. 일 실시예에서, 상기 스택 내부의 모든 데이터 포인트가 48시간 이상이 되면, 제거된다. 상기 언급된 단계들이 완료되면, 상기 새로운 필터 평균은 계산되고 데이터 저장부에 저장된다.
본 발명에 의해 교시된 원리는 "진보된 공정 제어(Advanced Process Control, APC)" 체제에 구현될 수 있다. APC는 본 발명에 의해 교시된 오버레이 제어 전략을 구현하기 위한 바람직한 플랫폼(flatform)이다. 일부 실시예들에서, APC는 공장 전체의 소프트웨어 시스템일 수 있고, 이에 따라 본 발명에 의해 교시된 제어 전략은 상기 공장에 있는 모든 반도체 제조 툴들에 가상적으로 적용될 수 있다. 상기 APC 체제는 원격 접속 및 공정 수행의 감시도 허용한다. 또한, APC 체제를 이용함으로써, 데이터 저장부는 국부 드라이브들 보다 좀더 편리하고 좀더 유연하며, 덜 비싸게 된다. APC 플렛폼은 좀더 정교한 형태의 제어를 가능하게 하는데, 이는 필요한 소프트웨어 코드를 기록하는데 현저한 유연성을 제공하기 때문이다.
본 발명에 의해 교시된 제어 전략의 APC 체제상으로의 전개는 다수의 소프트웨어 요소들을 요구할 수 있다. 상기 APC 체제 내부의 요소들에 부가하여, 컴퓨터 스크립트는 상기 제어 시스템에 속하는 상기 반도체 제조 툴들 각각에 대해 기록된다. 상기 제어 시스템의 반도체 제조 툴이 상기 반도체 제조 fab를 시작하는 경우, 이는 일반적으로 상기 오버레이 제어기에 의해 요구되는 동작을 시작하기 위해 스크립트를 호출한다. 상기 제어 방법은 일반적으로 이러한 스크립트들에서 정의되고 수행된다. 이러한 스크립트들의 개발은 제어 시스템의 개발의 대단히 많은 부분을 구성할 수 있다.
일 실시예에서, 오버레이 제어 프로젝트를 위해, 모든 필요한 작업들을 수행하는 4개의 개별의 스크립트들이 존재한다. ASM 스태퍼와 리뷰 스테이션들 각각을 위한 하나의 스크립트, 상기 리뷰 스테이션에서 얻어지는 실제 데이터를 처리하기위한 스크립트, 그리고 다른 모든 스크립트들에의해 참조될 수 있는 공통 절차를 포함하는 다른 하부스크립트가 있다. 이러한 스크립트들의 검사, 그리고 이들이 생산 흐름과 상호작용하는 방법은 본 발명에 의해 교시된 오버레이 제어 방법에 의해 실시되는 실제 제어 동작을 분명히 할 수 있다.
일 실시예에서, 상기 오버레이 제어 절차는 상기 반도체 디바이스 제조 절차의 소스/드레인 부분에서 시작한다. 상기 ASM 스태퍼들은 상기 포토레지스트를 노광하는데 사용되며, 이는 교대로 상기 웨이퍼의 활성 영역을 정의한다. 상기 오버레이 제어기는 이것을 폴리 게이트 단계들을 통해 웨이퍼 로트들을 처리할 때에 이전의 층으로서 취급할 것이며, 이에 따라 본 단계를 실시하기위해 웨이퍼 로트들로부터 일부 정보가 요구된다. 일 실시예에서, 상기 반도체 제조 툴들이 실행되기 이전에, APC 스크립트가 머신을 초기화 하기위해 호출된다. 본 단계에서, 스크립트는 반도체 제조 툴의 엔티티 번호와 상기 웨이퍼 로트 번호를 저장한다. 그 다음, 엔티티 번호는 데이터 저장부의 로트 번호에 대해 저장된다. APC 데이터 호출 그리고 셋업(Setup) 및 시작머신(StartMachine) 호출과 같은 스크립트의 나머지는 머신이 그 기본 설정들을 이용하도록 하기 위해 공백 또는 더미(dummy) 데이터로 구성된다.
상기 제어기의 영역으로 반도체 웨이퍼 로트들이 진입하는 후속 시간은 일반적으로 반도체 디바이스 제조의 폴리 게이트 부분 동안이 된다. 이는 상기 소스/드레인층 바로 상부에 있는 패턴된 레벨이다. 이러한 두개의 인접하는 패턴된 층들은 오버레이 계측법에 따르며, 이는 오버레이의 에러를 보정하기 위해 피드백 제어를 이용하게 된다. 이는 일반적으로, 리뷰 스테이션 측정 단계가 계속되는 임의의 두 인접 패턴된 층들에 대해 사실이다. 제어 동작을 가능하게 하기위해서, 현재 반도체 웨이퍼 로트에 대응하는 제어 스레드가 공정 정보로부터 생성된다.
상기 오버레이 제어 방법을 위한 상기 제어 스레드는 현재 스태퍼, 현재 동작, 현재 로트를 위한 제품 코드, 그리고 이전 패턴된 층에서의 엔티티 번호에 의존한다. 최초의 3개의 파라메터들은 일반적으로 현재 스태퍼로부터 스크립트로 전달된 내용 정보에서 발견된다. 제 4 파라메터는 일반적으로 상기 로트가 이전의 층을 통해 처리되는 경우 저장된다. 모든 4개의 파라메터들이 정의되면, 이들은 제어 스레드 명칭을 형성하기 위해 결합되는데, STP0213 OPER0113 PROD0113 STP01이 제어 스레드 명칭의 예제이다. 상기 제어 스레드 명칭은 데이터 저장부의 웨이퍼 로트 번호에 대응하여 저장된다.
로트가 제어 스레드 명칭과 연관되면, 상기 제어 스레드를 위한 스태퍼 설정들은 일반적으로 데이터 저정부에서 검색된다. 정보를 위해 호출이 있는 경우 적어도 두개의 가능성이 존재한다. 한가지 가능성은 현재 제어 스레드 명칭 하에서 저장된 설정들이 없다는 것이다. 이는 상기 제어 스레드가 새로운 것이거나 만일 상기 정보가 없어지거나 삭제된 경우 발생한다. 이러한 경우들에서, 스크립트는 이와 관련된 에러들이 없다고 가정하고 제어 스레드를 초기화 하며, 오버레이 에러들의 목표 값들을 제어 입력 설정들로서 사용한다. 제어기들은 기본 머신 설정들을 초기 설정들로서 사용하는 것이 바람직하다. 일부 설정들을 가정함으로써, 오버레이 에러들은 피드백 제어를 용이하게 하기위해 제어 설정들에 다시 관련될 수 있다.
다른 가능성은 상기 설정들이 상기 제어 스레드 명칭으로 저장되는 경우이다. 이 경우, 하나 이상의 반도체 웨이퍼 로트들은 현재 반도체 웨이퍼 로트로서 동일한 제어 스레드 명칭 하에서 처리되었으며, 리뷰 스테이션들을 이용하여 오버레이 에러에 대해서도 측정되었다. 상기 정보가 존재할 때에, 제어 입력 신호 설정들은 데이터 저장부로부터 검색된다. 그 다음, 이러한 설정들은 APC 데이터 호출을 통해 ASM 스태퍼로 다운로드된다.
마지막으로, 상기 웨이퍼 로트들은 스태퍼들 상의 노광 이후에 리뷰 스테이션 상에서 측정된다. 스크립트는 데이터 수집을 허용하기 위해 다수의 APC 명령으로 시작된다. 이 후에 리뷰 스테이션 스크립트는 적소에서 그 자신을 잠그고 데이터 사용가능(Data Available) 스크립트를 활성화 시킨다. 이 스크립트는 리뷰 스테이션에서 APC 체제로의 실제 데이터 전송을 용이하게 한다. 일단 전송이 완료되면, 스크립트는 종료되고 리뷰 스테이션 스크립트가 해제된다. 이 후에 리뷰 스테이션과의 상호작용은 대체로 완료된다.
일 실시예에서, 데이터 수집이 완료된 이후에, 이는 제어 입력 신호 설정들의 현재 에러 추정을 생성하기 위해 처리된다. 먼저, 데이터는 상술된 아웃라이어 배제를 수행하는 컴파일된 매트랩 플러그-인(Matlab plug-in)으로 전달된다. 상기 플러그-인 인터페이스로의 입력들은 다중 에러 측정들과 경계 값들을 포함하는 어레이이다. 상기 플러그-인 인터페이스로부터의 복귀는 단일 토글(toggle) 변수이다. 0이 아닌 복귀 값은 배제 기준에 실패한 것을 나타내며, 그렇지 않으면 상기 변수는 기본값인 0을 돌려주고 상기 스크립트는 처리를 속행한다.
아웃라이어 배제가 완료된 이후에, 데이터는 EWMA 필터링 절차로 전달된다. 로트와 연관된 제어 스레드 명칭에 대한 제어기 데이터가 검색되고, 로트 데이터의 스택 상의 모든 관련 동작이 수행된다. 이는 잉여 데이터의 대체 또는 오래된 데이터의 제거를 포함한다. 데이터 스택이 충분히 준비되었다면, 이는 에러 값들에 대응하는, 상승하는 시간 순서로 된 어레이로 분석된다. 이러한 어레이들은 실행을 위해 요구되는 파라메터들의 어레이와 함께 상기 EWMA 플러그-인에 속한다. 일 실시예에서, 플러그-인으로부터의 복귀 값은 6개의 필터된 에러 값들로 구성된다.
상기 공정의 마지막 단계는 상기 스태퍼를 위해 새로운 설정들을 계산하는 것이다. 상기 현재 웨이퍼 로트에 대응하는 제어 스레드를 위한 이전 설정들은 데이터 저장부로부터 검색된다. 상기 데이터는 오버레이 에러들의 현재 설정에 따라 쌍을 이룬다. 새로운 설정들은 컴파일된 매트랩 플러그-인을 호출하는 것으로 계산된다. 상기 응용은 다수의 입력들을 포함하며, 개별 실행 요소에서 계산을 수행하고, 그리고 다수의 출력들을 상기 주 스크립트로 복귀시킨다. 일반적으로, 매트랩 플러그-인의 입력들은 제어 입력 신호 설정들, 리뷰 스테이션 에러들, 제어 알고리즘에 필수적인 파라메터들의 어레이, 그리고 현재 사용되지 않는 플래그 에러이다. 매트랩 플러그-인의 출력들은 상기 설명된 제어기 알고리즘에 따르는 상기 플러그-인에서 계산된 새로운 제어기 설정들이다. 제어 동작의 실질적인 형태 및 범위를 일반적으로 결정하는 사진스태퍼 공정 기술자 또는 제어 기술자는 상기 파라메터들을 설정할 수 있다. 이들은 임계 값들, 최대 단계 크기들, 제어기 가중치들, 그리고 목표 값들을 포함한다. 일단 새로운 파라메터 설정들이 계산되면, 스크립트는 데이터 저장부에 설정들을 저장하고, 이에 따라 스태퍼는 다음 웨이퍼 로트가 처리되도록 이들을 검색할 수 있다. 본 발명에 의해 교시된 원리는 다른 종류의 제조 체제에서 구현될 수 있다.
본 발명은 본원에서 교시의 이익을 갖는 당업자에게 자명하도록 차이가 나지만 등가의 방식으로 변형되고 실시될 수 있기 때문에, 상술된 특정 실시예는 예시적인 것에 지나지 않는다. 하기의 청구범위에서 설명되는 것 이외에는, 본원에서 도시된 구성 또는 설게의 상세에 대한 어떠한 제약도 의도되지 않는다. 따라서 상기 설명된 특정 실시예들은 변경되거나 변형될 수 있음이 분명하고, 이러한 모든 변형들은 본 발명의 사상과 범주 내에 있는 것으로 고려된다. 따라서, 보호대상은 다음의 청구항에서 기재된다.

Claims (39)

  1. 오버레이 제어 에러들을 보정하기 위한 방법에 있어서,
    제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계와;
    상기 처리된 반도체 디바이스들을 리뷰 스테이션에서 검사하는 단계와, 여기서 상기 검사는 상기 제어 입력 파라메터들 중 적어도 하나의 에러값의 가중치를 계산하는 것을 포함하며;
    상기 제어 입력 파라메터들을 상기 처리된 반도체 디바이스들의 검사에 응답하여 수정하는 단계와; 그리고
    상기 제어 입력 파라메터들의 수정에 기초하여 상기 반도체 디바이스 공정 단계의 계속되는 실행을 위해, 새로운 제어 입력 파라메터들을 구현하는 단계를 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  2. 제 1항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 반도체 웨이퍼들을 처리하는 단계를 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  3. 제 2항에 있어서, 반도체 웨이퍼들을 처리하는 단계는 노광 툴을 사용하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  4. 제 3항에 있어서, 상기 노광 툴을 사용하여 반도체 웨이퍼들을 처리하는 단계는 진보된 공정 제어 체제를 사용하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  5. 제 1항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 노광 툴에서 반도체 웨이퍼들을 처리하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  6. 제 1항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 제어 스레드에 의해 정의된 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  7. 제 1항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 오버레이 계측법을 이용함으로써 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  8. 제 7항에 있어서, 오버레이 계측법을 이용하는 단계는 아웃라이어 배제 및 지수적으로 가중된 이동 평균 필터링 기술을 구현하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  9. 제 1항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 x-이동 신호, y-이동 신호, x-확장 웨이퍼 스케일 신호, y-확장 웨이퍼 스케일 신호, 레티클 확대 신호, 레티클 회전 신호를 포함하는 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  10. 제 1항에 있어서, 리뷰 스테이션에서 상기 처리된 반도체 디바이스들을 검사하는 단계는 이전의 노광 공정에 의해 야기된 오등록 량의 양적 측정을 획득하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  11. 제 10항에 있어서, 오등록 량의 양적 측정을 획득하는 단계는 상기 반도체 디바이스들의 두개의 층들 사이에 발생된 반도체 제조 공정의 오정렬에 관련된 오등록 량의 양적 측정을 획득하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  12. 제 1항에 있어서, 상기 처리된 반도체 디바이스들의 상기 검사에 응답하여 상기 제어 입력 파라메터들을 수정하는 단계는:
    에러 데이터를 획득하는 단계와;
    상기 에러 데이터 값이 데드밴드 내에 있는 지를 결정하는 단계와;
    상기 에러 데이터 값이 상기 데드밴드 내에 있다는 결정에 응답하여 상기 에러 데이터를 무시하는 단계와; 그리고
    상기 에러 데이터 값이 상기 데드밴드 내부에 있지 않다는 결정에 응답하여 제어 입력 수정 절차를 구현하는 단계를 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  13. 제 12항에 있어서, 상기 에러 데이터를 획득하는 단계는 상기 리뷰 스테이션에서 상기 에러 데이터를 획득하는 단계를 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  14. 제 12항에 있어서, 상기 에러 데이터 값이 데드밴드 내부에 있는지를 결정하는 단계는 대응하는 소정의 목표 값의 세트 근방에 집중된 제어 입력 신호들과 관련된 에러 값들의 범위를 결정하는 단계를 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  15. 제 12항에 있어서, 상기 에러 데이터의 값이 상기 데드밴드 내부에 있지 않다는 결정에 응답하여 제어 입력 수정 절차를 구현하는 단계는:
    상기 에러 데이터에 응답하여 권장된 단계 크기를 계산하는 단계와;
    최대 단계 크기를 결정하는 단계와;
    상기 계산된 단계 크기를 상기 최대 단계 크기에 비교하는 단계와; 그리고
    상기 최대 단계 크기에 대한 상기 계산된 단계 크기의 비교에 응답하여 적어도 하나의 제어 입력 신호를 갱신하는 단계를 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  16. 제 15항에 있어서, 권장된 단계 크기를 계산하는 단계는 제어기 식을 이용하여 상기 권장된 단계 크기를 계산하는 단계를 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  17. 제 15항에 있어서, 상기 최대 단계 크기에 대한 상기 계산된 단계 크기의 비교에 응답하여 적어도 하나의 제어 입력 신호를 갱신하는 단계는 상기 계산된 단계 크기가 상기 최대 단계 크기보다 작은 지의 결정에 응답하여 상기 제어 입력 신호를 갱신하기 위해 상기 계산된 단계 크기를 이용하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  18. 제 15항에 있어서, 상기 최대 단계 크기에 대한 상기 계산된 단계 크기의 비교에 응답하여 적어도 하나의 제어 입력 신호를 갱신하는 단계는 상기 계산된 단계 크기가 상기 최대 단계 크기 보다 큰 지의 결정에 응답하여 상기 제어 입력 신호를 갱신하기 위해 상기 최대 단계 크기를 이용하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  19. 제 15항에 있어서, 상기 최대 단계 크기에 대한 상기 계산된 단계 크기의 비교에 응답하여 적어도 하나의 제어 입력 신호를 갱신하는 단계는 실행간 기반으로 상기 제어 입력 신호를 갱신하는 것을 더 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 방법.
  20. 오버레이 제어 에러들을 보정하기위한 장치에 있어서,
    제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하기 위한 수단과;
    리뷰 스테이션에서 상기 처리된 반도체 디바이스들을 검사하기위한 수단과, 여기서 상기 검사는 상기 제어 입력 파라메터들 중 적어도 하나의 에러값의 가중치를 계산하는 것을 포함하며;
    상기 처리된 반도체 디바이스들의 검사에 응답하여 상기 제어 입력 파라메터들을 수정하기위한 수단과; 그리고
    상기 제어 입력 파라메터들의 수정에 기초하여 상기 반도체 디바이스 공정 단계의 계속되는 실행을 위해, 새로운 제어 입력 파라메터들을 구현하기위한 수단을 포함하는 것을 특징으로 하는 오버레이 제어 에러 보정 장치.
  21. 컴퓨터에 의해 실행될 때에, 오버레이 제어 에러들을 보정하기위한 방법을 수행하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스에 있어서,
    제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계와;
    상기 처리된 반도체 디바이스들을 리뷰 스테이션에서 검사하는 단계와, 여기서 상기 검사는 상기 제어 입력 파라메터들 중 적어도 하나의 에러값의 가중치를 계산하는 것을 포함하며;
    상기 제어 입력 파라메터들을 상기 처리된 반도체 디바이스들의 검사에 응답하여 수정하는 단계와; 그리고
    상기 제어 입력 파라메터들의 수정에 기초하여 상기 반도체 디바이스 공정 단계의 계속되는 실행을 위해, 새로운 제어 입력 파라메터들을 구현하는 단계를 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  22. 제 21항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 반도체 웨이퍼들을 처리하는 단계를 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  23. 제 22항에 있어서, 반도체 웨이퍼들을 처리하는 단계는 노광 툴을 이용하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  24. 제 23항에 있어서, 상기 노광 툴을 이용하여 반도체 웨이퍼들을 처리하는 단계는 진보된 공정 제어 체제를 이용하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  25. 제 21항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 노광 툴에서 반도체 웨이퍼들을 처리하는 단계를 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  26. 제 21항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 제어 스레드에 의해 정의된 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  27. 제 21항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 오버레이 계측법을 이용함으로써 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  28. 제 27항에 있어서, 오버레이 계측법을 이용하는 단계는 아웃라이어 배제 및 지수적으로 가중된 이동 평균 필터링 기술을 구현하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  29. 제 21항에 있어서, 제어 입력 파라메터들에 기초하여 반도체 디바이스들을 처리하는 단계는 x-이동 신호, y-이동 신호, x-확장 웨이퍼 스케일 신호, y-확장 웨이퍼 스케일 신호, 레티클 확대 신호, 레티클 회전 신호를 포함하는 제어 입력 파라메터들에 기초하여 반도체 툴들을 처리하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  30. 제 21항에 있어서. 리뷰 스테이션에서 상기 처리된 반도체 디바이스들을 검사하는 단계는 이전의 노광 공정에 의해 야기된 오등록 량의 양적 측정을 획득하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  31. 제 30항에 있어서, 오등록 량의 양적 측정을 획득하는 단계는 상기 반도체 디바이스들의 두개의 층들 사이에 발생된 반도체 제조 공정의 오정렬에 관련된 오등록 량의 양적 측정을 획득하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  32. 제 21항에 있어서, 상기 처리된 반도체 디바이스들의 검사에 응답하여 상기 제어 입력 파라메터들을 수정하는 단계는:
    에러 데이터를 획득하는 단계와;
    상기 에러 데이터 값이 데드밴드 내부에 있는 지를 결정하는 단계와;
    상기 에러 데이터 값이 상기 데드밴드 내부에 있다는 결정에 응답하여 상기 에러 데이터를 무시하는 단계와, 그리고
    상기 에러 데이터 값이 상기 데드밴드 내부에 있지 않다는 결정에 응답하여 제어 입력 수정 절차를 구현하는 단계를 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  33. 제 32항에 있어서, 상기 에러 데이터를 획득하는 단계는 상기 리뷰 스테이션에서 상기 에러 데이터를 획득하는 단계를 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  34. 제 32항에 있어서, 상기 에러 데이터 값이 데드밴드 내부에 있는지를 결정하는 단계는 대응하는 소정의 목표 값의 세트 근방에 집중된 제어 입력 신호들과 관련된 에러 값들 범위를 결정하는 단계를 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  35. 제 32항에 있어서, 상기 에러 데이터 값이 상기 데드밴드 내부에 있지 않다는 결정에 응답하여 제어 입력 수정 절차를 구현하는 단계는:
    상기 에러 데이터에 응답하여 권장된 단계 크기를 계산하는 단계와;
    최대 단계 크기를 결정하는 단계와;
    상기 계산된 단계 크기를 상기 최대 단계 크기에 비교하는 단계와; 그리고
    상기 최대 단계 크기에 대한 상기 계산된 단계 크기의 비교에 응답하여 적어도 하나의 제어 입력 신호를 갱신하는 단계를 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  36. 제 35항에 있어서, 권장된 단계 크기를 계산하는 단계는 제어기 식을 이용하여 상기 권장된 단계 크기를 계산하는 단계를 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  37. 제 35항에 있어서, 상기 최대 단계 크기에 대한 상기 계산된 단계 크기의 비교에 응답하여 적어도 하나의 제어 입력 신호를 갱신하는 단계는 상기 계산된 단계 크기가 상기 최대 단계 크기보다 작은 지의 결정에 응답하여 상기 제어 입력 신호를 갱신하기 위해 상기 계산된 단계 크기를 이용하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  38. 제 35항에 있어서, 상기 최대 단계 크기에 대한 상기 계산된 단계 크기의 비교에 응답하여 적어도 하나의 제어 입력 신호를 갱신하는 단계는 상기 계산된 단계 크기가 상기 최대 단계 크기 보다 큰 지의 결정에 응답하여 상기 제어 입력 신호를 갱신하기 위해 상기 최대 단계 크기를 이용하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
  39. 제 35항에 있어서, 상기 최대 단계 크기에 대한 상기 계산된 단계 크기의 비교에 응답하여 적어도 하나의 제어 입력 신호를 갱신하는 단계는 실행간 기반으로 상기 제어 입력 신호를 갱신하는 것을 더 포함하는 것을 특징으로 하는 명령들로 코딩된 컴퓨터 판독가능 프로그램 저장 디바이스.
KR1020027001937A 1999-08-10 2000-04-18 오버레이 제어 에러들을 보정하기 위한 방법, 장치, 및/또는 저장 장치 KR100734526B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/371,550 1999-08-10
US09/371,550 US6405096B1 (en) 1999-08-10 1999-08-10 Method and apparatus for run-to-run controlling of overlay registration

Publications (2)

Publication Number Publication Date
KR20020020964A KR20020020964A (ko) 2002-03-16
KR100734526B1 true KR100734526B1 (ko) 2007-07-03

Family

ID=23464424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027001937A KR100734526B1 (ko) 1999-08-10 2000-04-18 오버레이 제어 에러들을 보정하기 위한 방법, 장치, 및/또는 저장 장치

Country Status (5)

Country Link
US (2) US6405096B1 (ko)
EP (1) EP1208592A1 (ko)
JP (1) JP4666858B2 (ko)
KR (1) KR100734526B1 (ko)
WO (1) WO2001011678A1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405096B1 (en) * 1999-08-10 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for run-to-run controlling of overlay registration
US6640151B1 (en) 1999-12-22 2003-10-28 Applied Materials, Inc. Multi-tool control system, method and medium
US6449524B1 (en) * 2000-01-04 2002-09-10 Advanced Micro Devices, Inc. Method and apparatus for using equipment state data for run-to-run control of manufacturing tools
US6549822B1 (en) * 2000-07-25 2003-04-15 Advanced Micro Devices, Inc. Method and apparatus for control of multi-cup semiconductor manufacturing tracks
KR100336525B1 (ko) * 2000-08-07 2002-05-11 윤종용 반도체 장치의 제조를 위한 노광 방법
US6708074B1 (en) 2000-08-11 2004-03-16 Applied Materials, Inc. Generic interface builder
US6625513B1 (en) * 2000-08-15 2003-09-23 Applied Materials, Inc. Run-to-run control over semiconductor processing tool based upon mirror image target
US7188142B2 (en) 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
DE10120701A1 (de) * 2001-04-27 2002-10-31 Infineon Technologies Ag Verfahren zur Steuerung eines Prozeßgerätes zur sequentiellen Verarbeitung von Halbleiterwafern
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US7082345B2 (en) * 2001-06-19 2006-07-25 Applied Materials, Inc. Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities
US7101799B2 (en) * 2001-06-19 2006-09-05 Applied Materials, Inc. Feedforward and feedback control for conditioning of chemical mechanical polishing pad
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US6444481B1 (en) * 2001-07-02 2002-09-03 Advanced Micro Devices, Inc. Method and apparatus for controlling a plating process
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US20030199112A1 (en) 2002-03-22 2003-10-23 Applied Materials, Inc. Copper wiring module control
TW533468B (en) * 2002-04-02 2003-05-21 Macronix Int Co Ltd Yield monitoring and analysis system and method
US6672716B2 (en) * 2002-04-29 2004-01-06 Xerox Corporation Multiple portion solid ink stick
US20040007325A1 (en) * 2002-06-11 2004-01-15 Applied Materials, Inc. Integrated equipment set for forming a low K dielectric interconnect on a substrate
US20040206621A1 (en) * 2002-06-11 2004-10-21 Hongwen Li Integrated equipment set for forming a low K dielectric interconnect on a substrate
US6735485B1 (en) * 2002-11-08 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay registration correction method for multiple product type microelectronic fabrication foundry facility
DE10252605A1 (de) * 2002-11-12 2004-06-24 Infineon Technologies Ag Verfahren, Vorrichtung, computerlesbarer Speicher und Computerprogramm-Element zum rechnergestützten Überwachen und Regeln eines Herstellungsprozesses
CN1720490B (zh) 2002-11-15 2010-12-08 应用材料有限公司 用于控制具有多变量输入参数的制造工艺的方法和***
US6823231B1 (en) * 2002-11-25 2004-11-23 Advanced Micro Devices, Inc. Tuning of a process control based upon layer dependencies
US6815232B2 (en) * 2002-11-26 2004-11-09 Advanced Micro Devices, Inc. Method and apparatus for overlay control using multiple targets
US6912433B1 (en) * 2002-12-18 2005-06-28 Advanced Mirco Devices, Inc. Determining a next tool state based on fault detection information
US7089528B2 (en) * 2003-03-11 2006-08-08 International Business Machines Corporation Methods and systems for estimating reticle bias states
US6766214B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Adjusting a sampling rate based on state estimation results
WO2004105101A2 (en) * 2003-05-16 2004-12-02 Tokyo Electron Limited A process system health index and method of using the same
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7346878B1 (en) 2003-07-02 2008-03-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing in-chip microtargets for metrology or inspection
US6978191B2 (en) * 2003-09-06 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay registration control system and method employing multiple pilot lot in-line overlay registration measurement
US7031794B2 (en) * 2003-09-26 2006-04-18 Taiwan Semiconductor Manufacturing Co. Ltd. Smart overlay control
TWI269943B (en) * 2003-12-25 2007-01-01 Promos Technologies Inc Photolithographic parameter feed back system and control method
US7260442B2 (en) * 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20050209818A1 (en) * 2004-03-17 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for predicting a parameter for a lithography overlay first lot
US6980873B2 (en) 2004-04-23 2005-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment
US7437404B2 (en) * 2004-05-20 2008-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving equipment communication in semiconductor manufacturing equipment
TWI266154B (en) * 2004-09-21 2006-11-11 Promos Technologies Inc Method and system for determining lithography overlay offsets
US8676538B2 (en) * 2004-11-02 2014-03-18 Advanced Micro Devices, Inc. Adjusting weighting of a parameter relating to fault detection based on a detected fault
US7305634B2 (en) * 2004-11-23 2007-12-04 Lsi Corporation Method to selectively identify at risk die based on location within the reticle
JP2006278767A (ja) * 2005-03-29 2006-10-12 Toshiba Corp オーバーレイ制御システム及びオーバーレイ制御方法
JP4541237B2 (ja) * 2005-06-29 2010-09-08 リンテック株式会社 半導体ウエハ処理テープ巻装体およびそれを用いた半導体ウエハ処理テープ貼着装置ならびに半導体ウエハ加工処理装置
TW200941010A (en) * 2008-03-24 2009-10-01 Promos Technologies Inc Method and system for processing test wafer in photolithography process
US8350337B2 (en) * 2009-12-29 2013-01-08 United Microelectronics Corp. Semiconductor device and method of forming the same
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
GB2497041B (en) 2010-09-28 2013-08-28 Ibm Method, program, and apparatus for grouping plurality of elements
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US10295993B2 (en) 2011-09-01 2019-05-21 Kla-Tencor Corporation Method and system for detecting and correcting problematic advanced process control parameters
WO2018089217A1 (en) * 2016-11-11 2018-05-17 Applied Materials, Inc. Hybrid laser and implant treatment for overlay error correction
KR102606104B1 (ko) 2019-01-29 2023-11-29 에이에스엠엘 네델란즈 비.브이. 반도체 제조 공정에서의 의사 결정 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186151A (ja) * 1995-12-27 1997-07-15 Samsung Electron Co Ltd 半導体素子の酸化装置及びこれを用いた酸化膜形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616475B2 (ja) 1987-04-03 1994-03-02 三菱電機株式会社 物品の製造システム及び物品の製造方法
JPH06349706A (ja) * 1993-06-08 1994-12-22 Nikon Corp 位置合わせ方法
JPH06349707A (ja) * 1993-06-14 1994-12-22 Nikon Corp 位置合わせ方法
JPH06291021A (ja) * 1993-04-06 1994-10-18 Nikon Corp 位置合わせ方法
JPH06302496A (ja) * 1993-04-13 1994-10-28 Nikon Corp 位置合わせ方法
JPH06310403A (ja) * 1993-04-21 1994-11-04 Nikon Corp 位置合わせ方法
US5444538A (en) * 1994-03-10 1995-08-22 New Vision Systems, Inc. System and method for optimizing the grid and intrafield registration of wafer patterns
US5741732A (en) 1995-05-03 1998-04-21 Sony Corporation Method for detecting implantation mask misalignment
JPH1022190A (ja) * 1996-06-28 1998-01-23 Nikon Corp 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置
JPH10199784A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp アライメント補正方法及び半導体装置
US5877861A (en) * 1997-11-14 1999-03-02 International Business Machines Corporation Method for overlay control system
US5866437A (en) 1997-12-05 1999-02-02 Advanced Micro Devices, Inc. Dynamic process window control using simulated wet data from current and previous layer data
TW420833B (en) * 1998-04-17 2001-02-01 Taiwan Semiconductor Mfg Overlay correction method of wafer alignment
US6263255B1 (en) * 1998-05-18 2001-07-17 Advanced Micro Devices, Inc. Advanced process control for semiconductor manufacturing
TW419720B (en) * 1999-03-26 2001-01-21 Mosel Vitelic Inc The method of monitoring the overlay accuracy of the stepper and the device using the same
US6556959B1 (en) * 1999-07-12 2003-04-29 Advanced Micro Devices, Inc. Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers
US6368883B1 (en) * 1999-08-10 2002-04-09 Advanced Micro Devices, Inc. Method for identifying and controlling impact of ambient conditions on photolithography processes
US6405096B1 (en) * 1999-08-10 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for run-to-run controlling of overlay registration
US6535774B1 (en) * 1999-08-12 2003-03-18 Advanced Micro Devices, Inc. Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller
US6427093B1 (en) * 1999-10-07 2002-07-30 Advanced Micro Devices, Inc. Method and apparatus for optimal wafer-by-wafer processing
US6248602B1 (en) * 1999-11-01 2001-06-19 Amd, Inc. Method and apparatus for automated rework within run-to-run control semiconductor manufacturing
US6405144B1 (en) * 2000-01-18 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for programmed latency for improving wafer-to-wafer uniformity
US6460002B1 (en) * 2000-02-09 2002-10-01 Advanced Micro Devices, Inc. Method and apparatus for data stackification for run-to-run control
US6458605B1 (en) * 2001-06-28 2002-10-01 Advanced Micro Devices, Inc. Method and apparatus for controlling photolithography overlay registration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186151A (ja) * 1995-12-27 1997-07-15 Samsung Electron Co Ltd 半導体素子の酸化装置及びこれを用いた酸化膜形成方法

Also Published As

Publication number Publication date
EP1208592A1 (en) 2002-05-29
US6405096B1 (en) 2002-06-11
JP4666858B2 (ja) 2011-04-06
WO2001011678A1 (en) 2001-02-15
KR20020020964A (ko) 2002-03-16
JP2003506898A (ja) 2003-02-18
US6622061B1 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
KR100734526B1 (ko) 오버레이 제어 에러들을 보정하기 위한 방법, 장치, 및/또는 저장 장치
US6248602B1 (en) Method and apparatus for automated rework within run-to-run control semiconductor manufacturing
KR100950570B1 (ko) 배치 제조 환경에서 실행간 제어 수행을 위한 방법 및 장치
EP1330684B1 (en) Method and apparatus for embedded process control framework in tool systems
US6556884B1 (en) Method and apparatus for interfacing a statistical process control system with a manufacturing process control framework
US6442496B1 (en) Method and apparatus for dynamic sampling of a production line
US6528331B1 (en) Method for identifying and controlling impact of ambient conditions on photolithography processes
US6708075B2 (en) Method and apparatus for utilizing integrated metrology data as feed-forward data
US6560503B1 (en) Method and apparatus for monitoring controller performance using statistical process control
US6737208B1 (en) Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
US6815232B2 (en) Method and apparatus for overlay control using multiple targets
US6535774B1 (en) Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller
US6460002B1 (en) Method and apparatus for data stackification for run-to-run control
US6647309B1 (en) Method and apparatus for automated generation of test semiconductor wafers
US6645780B1 (en) Method and apparatus for combining integrated and offline metrology for process control
US6571371B1 (en) Method and apparatus for using latency time as a run-to-run control parameter
US6577914B1 (en) Method and apparatus for dynamic model building based on machine disturbances for run-to-run control of semiconductor devices
US6788988B1 (en) Method and apparatus using integrated metrology data for pre-process and post-process control
US6823231B1 (en) Tuning of a process control based upon layer dependencies
US6912436B1 (en) Prioritizing an application of correction in a multi-input control system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee