KR20020020964A - 오버레이 등록의 실행간 제어를 위한 방법 및 장치 - Google Patents
오버레이 등록의 실행간 제어를 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR20020020964A KR20020020964A KR1020027001937A KR20027001937A KR20020020964A KR 20020020964 A KR20020020964 A KR 20020020964A KR 1020027001937 A KR1020027001937 A KR 1020027001937A KR 20027001937 A KR20027001937 A KR 20027001937A KR 20020020964 A KR20020020964 A KR 20020020964A
- Authority
- KR
- South Korea
- Prior art keywords
- control input
- error data
- control
- input parameters
- step size
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 오버레이 오류들을 보정하기위한 방법 및 장치를 제공한다. 반도체 디바이스들은 제어 입력 파라메터들을 기반으로 처리된다(110). 상기 처리된 반도체 디바이스들(205)은 리뷰(review) 스테이션에서 시험된다(120). 상기 제어 입력 파라메터들은 상기 처리되는 반도체 디바이스들의 시험에 대한 응답으로 변경된다(130). 새로운 입력 파라메터들은 상기 제어 입력 파라메터들의 변경을 기반으로 상기 반도체 디바이스 공정 단계의 후속 수행에 대해 적용된다(140).
Description
생산 업계의 기술 폭발은 많은 새롭고 혁신적인 생산 공정들을 만들어 내었다. 오늘날의 생산 공정들, 특히 반도체 생산 공정들은 다수의 중요 공정들을 요구한다. 이러한 공정 단계들은 일반적으로 극히 중요한 것들이고, 그로인해 적절한 생산 제어를 일반적으로 미세 조절하기 위해 많은 입력들을 요구한다.
반도체 디바이스들의 생산은 소재(raw) 반도체 물질로부터 패키지된 반도체 디바이스를 생성하는 다수의 이산 공정 단계들을 필요로 한다. 상기 반도체 물질의 초기 성장에서, 상기 반도체 결정을 개별적인 웨이퍼로 잘라내고, 상기 형성 단계들(식각, 도핑, 이온 주입, 또는 유사한 것), 패키징 및 완성 디바이스의 최종 시험까지의 상기 다양한 공정들은 서로 대단히 상이하고 특성화 되어 있으며, 상기 공정들은 상이한 제어 방법을 가진 상이한 생산 위치들에서 수행될 것이다.
반도체 생산에 가장 중요한 측면들 중 하나는 오버레이 제어이다. 오버레이는 반도체 생산의 사진 식각 영역에서의 몇가지 중요한 단계들 중 하나이다. 오버레이 제어는 반도체 디바이스 표면 상 두개의 연속하는 패턴된 층들 간의 오정렬 측정을 포함한다. 일반적으로, 오정렬 오차를 최소화 하는 것을 상기 반도체 디바이스들의 다층들이 연결되고 기능적이라는 것을 보장하기위해 중요하다. 반도체 디바이스들을 위한 더 작은 임계 치수들이 기술에 의해 용이해짐에 따라, 상기 오류들의 오정렬 감소를 위한 필요성은 극단적으로 증가한다.
일반적으로, 사진식각 기술자들은 현재 한달에 몇번 오버레이 오차들을 분석한다. 상기 오버레이 오류들 분석 결과는 노출 도구 설정을 갱신하기위해 수동으로 사용된다. 상기 현재 방법에 관련된 문제들은 상기 노광 장비들의 설정이 한달에 몇번 정도만 설정된다는 것이다. 또한, 현재, 상기 노광 도구의 갱신은 수동으로 실시된다.
일반적으로, 공정 단계들의 셋은 노광 도구 또는 스태퍼로 불리는 반도체 생산 도구 상의 다수의 웨이퍼들에 실시된다. 상기 생산 도구는 생산 구성(framework) 또는 공정 모듈들의 네트워크와 통신한다. 상기 생산 도구는 일반적으로 장비 인터페이스와 연결된다. 상기 장비 인터페이스는 상기 스태퍼가 연결된 기계 인터페이스와 연결되고, 그로인해 상기 스태퍼와 상기 생산 구성 간 통신을 용이하게 한다. 상기 기계 인터페이스는 일반적으로 개선된 공정 제어(APC) 시스템의 일부가 될 수 있다. 상기 APC 시스템은 소프트웨어 프로그램일 수 있는 제어 스크립트(script)를 초기화 하고, 이는 생산 공정을 수행하는데 필요한 데이터를 자동적으로 검색한다. 상기 생산 공정을 제어하는 입력 파라메터들은 수동의 방법에 의해 주기적으로 갱신된다. 더 높은 정밀도의 생산 공정들이 요구되면서, 좀더 자동적이고 시간에 따른 방식으로 생산 공정들을 제어하는 입력 파라메터들을 갱신하기위해 개선된 방법들이 필요하다.
본 발명은 상기 나열된 상기 문제들 중 하나 이상의 효과를 극복하거나 적어도 줄이기위한 것이다.
본 발명은 일반적으로 반도체 제품 생산에 관련된 것으로, 좀더 구체적으로, 오버레이 오류들을 제어하기 위한 자동 오류 보정 알고리즘에 관한 방법 및 수단에 관한 것이다.
본 발명은 첨부되는 도면들과 연결되는 다음 설명들을 참조하는 것으로 더욱 잘 이해될 수 있으며, 유사한 참조 번호는 유사한 구성원들을 나타낸다.
도 1은 본 발명에 따르는 방법의 일 실시예를 도시한다.
도 2는 다수의 제어 입력 신호들을 이용하여 노광 도구 상 처리되는 반도체 웨이퍼들을 예시한다.
도 3은 도 1의 블록(130)에 설명된 단계를 좀더 자세히 예시한 것이다.
도 4는 도 3의 블록(350)에 설명된 제어 입력 신호 변경 절차의 일 실시예를 좀더 자세히 예시한 것이다.
도 5는 EWMA 필터의 각 후속 위치에 대한 평균 종속성을 예시한다.
비록 본 발명이 다양한 변경들과 대안적인 구성이 가능하지만, 이들의 특정 실시예들은 도면의 예시적인 방식으로 도시되고 여기서 자세히 설명될 것이다. 그러나 여기의 특정 실시예들의 설명은 본 발명을 여기 보인 특정 형태로 제한하기 위한 것이 아니며, 그 반대로 첨부되는 청구항들로 정의되는 본 발명의 사상과 범위 내에 속하는 모든 변경들, 동등한 것들 그리고 대안적인 갓들을 포괄하기위한 것이라는 것을 이해해야한다.
본 발명의 한 측면에 있어서, 오버레이 제어 오류들을 보정하기위한 방법이 제공된다. 반도체 디바이스들은 제어 입력 파라메터들을 기반으로 처리된다. 상기 처리되는 반도체 디바이스들은 리뷰(review) 스테이션에서 시험된다. 상기 제어 입력 파라메터들은 상기 처리되는 반도체 디바이스들의 시험에 대한 응답으로 변경된다. 새로운 입력 파라메터들은 상기 제어 입력 파라메터들의 변경을 기반으로 상기 반도체 디바이스 공정 단계의 후속 수행에 대해 적용된다.
본 발명의 다른 측면에서, 오버레이 제어 오류들을 보정하기위한 장치가 제공된다. 본 발명의 장치는 제어 입력 파라메터들을 기반으로 반도체 디바이스들을 처리하는 수단과, 리뷰 스테이션의 처리된 반도체 디바이스들을 시험하기위한 수단과, 상기 처리된 반도체 디바이스들의 시험에 대한 응답으로 제어 입력 파라메터들을 변경하기위한 수단과, 그리고 상기 제어 입력 파라메터들의 변경을 기반으로 상기 반도체 디바이스 공정 단계의 후속 수행에 대한 새로운 입력 파라메터들을 적용하기위한 수단을 포함한다.
본 발명의 예시적인 실시예들이 이하 설명된다. 명료함을 위해서 실제 적용되는 모든 특징들을 본 명세서에서 설명하지는 않는다. 물론, 모든 실제 실시예의 개발에서 다양한 적용-특성 결정들은 개발자의 특정 목표를 달성하기위해 제공될 것이며, 이는 시스템-관련 및 영업(business)-관련 제한에 따르고, 다른 실시예들과는 상이할 수 있다. 또한, 이러한 개발 노력은 복잡할 수 있으며 시간 소모적일 수도 있지만, 그럼에도 불구하고 이에대해 관례적으로 책임지고 있는 당 업자들에게 본 설명은 이점이 된다는 것은 명백하다.
오버레이 공정은 반도체 생산에서 중요한 단계이다. 특히, 오버레이 공정은 생산 공정 중 반도체 층들 간 오정렬 오류들의 측정을 포함한다. 상기 오버레이 공정의 적용은 반도체 생산 공정의 품질과 효율 면에서 실질적인 개선을 가져올 수 있다. 본 발명은 오버레인 오류 제어를 위한 자동 오류 보정 적용 방법을 제공한다. 또한, 본 발명은 실행 간을 기반으로 오버레이 등록을 제어하는 방법을 제공한다.
도 1에서, 본 발명에의한 방법의 일 실시예가 예시된다. 반도체 디바이스들은 블록(110)에 설명되는 다수의 입력 제어 파라메터들을 이용하여 생산 환경에서 처리된다. 도 2로 가서, 일 실시예에서, 반도체 웨이퍼들과 같은 반도체 제품들(205)은 라인(220) 상에서 다수의 제어 입력 신호들을 이용하여 노광 장비(210) 상에서 처리된다. 일 실시예에서, 상기 라인(220) 상의 제어 입력 신호들은 컴퓨터 시스템(230)에서 상기 노광 도구(210)로 전달된다. 반도체 생산 공정에 사용되는 노광 장비(210)의 일 예제는 스태퍼이다.
상기 라인(220) 상에서, 상기 노광 장비(210)를 운용하는데 사용되는 상기 제어 입력들은 x-이송(translation) 신호, y-이송 신호, x-확장 웨이퍼 스케일 신호, y-확장 웨이퍼 스케일 신호, 십자선 확대 신호, 그리고 십자선 회전 신호를 포함한다. 일반적으로, 십자선 확대 신호와 십자선 회전 신호와 관련되는 오류들은상기 노광 도구에서 처리되는 상기 웨이퍼 표면 상 하나의 특정 노광 공정에 관련된다. 본 발명에의한 중요 특징들 중 하나는 실행 간을 기반으로 상기 설명된 제어 입력 신호들을 갱신하는 방법이다.
상기 노광 장비(210)의 공정 단계가 결정되면, 상기 노광 도구(210)에서 처리되는 반도체 웨이퍼는 도 1의 블록(120)에 설명된 바와 같이, 리뷰 스테이션에서 시험된다. 이러한 리뷰 스테이션 중 하나는 KLA 리뷰 스테이션이다. 상기 리뷰 스테이션의 동작에서 파생되는 데이터의 한 셋은 이전 노광 공정에 의해 유발되는 오등록(misregistration) 양의 양적 측정이다. 일 실시예에서, 오등록 양은 상기 반도체 웨이퍼의 두 층들 간 발생하는 상기 공정의 오등록에 관련된다. 일 실시예에서, 발생된 오정렬의 양은 특정 노광 공정에 대한 제어 입력들 때문일 수 있다. 일반적으로 상기 제어 입력들은 상기 반도체 웨이퍼에 대해서 노광 도구들에 의해 수행되는 공정 단계들의 정밀도에 영향을 미친다. 상기 제어 입력들의 변경은 상기 노광 도구에 적용되는 상기 제오 단계들의 수행을 개선하기 위해 사용될 수 있다.
도 1의 블록(120)과 같이, 다수의 웨이퍼들을 실행한 후 상기 시험으로부터 오류들이 결정되면, 도 1의 블록(130)에 설명된 바와 같이, 상기 라인(220) 상의 제어 입력들은 다수의 반도체 웨이퍼들의 후속 수행을 위해 변경된다. 상기 라인(220) 상의 제어 신호 변경은 상기 노광 도구(210)의 다음 공정 단계를 개선하도록 설계된다. 도 3은 도 1의 블록(130)에 설명된 단계에 대한 더욱 자세한 예제이다.
도 3에서, 오류 데이터는 블록(310)에 설명되는 바와 같이, 상기 리뷰 스테이션으로부터의 상기 데이터를 분석하는 것으로 얻어진다. 상기 오류 데이터가 획득되면, 도 3의 블록(320)에 설명된 바와 같이, 상기 오류 데이터가 데드밴드(deadband) 내에 있는 가를 결정한다. 블록(320)에 설명된 단계는 상기 라인(220) 상의 제어 입력들의 변화를 보증하기위해 충분히 현저한 가를 결정한다. 상기 데드밴드를 정의하기위해서, 도 1의 블록(120)에 설명된 리뷰 스테이션으로부터 얻어지는 오류는 기 설정된 임계 파라메터들의 셋과 비교된다. 일 실시예에서, 상기 데드밴드는 기 설정된 목표 값에 따르는 셋에 중앙으로 근접한 제어 입력 신호들에 관련되는 오류 값들의 범위를 포함하고, 일반적으로 제어기 동작은 블록된다. 만일 상기 리뷰 스테이션 단계로부터 얻어지는 상기 오류들 중 임의의 하나가 상기 해당 기 설정된 임계 값보다 작으면, 상기 특정 오류는 상기 데드밴드 내에 있다고 간주된다. 상기 데드밴드의 주요 목적들 중 하나는 과다한 제어 동작을 방지하는 것이며, 이를 통해 상기 라인(220) 상의 제어 신호들을 변경하고, 반도체 생산 공정이 이상하게 지터(jitter)되지 않도록 한다.
블록(320)에서 도시된 바와 같이, 제어 입력 신호에 대한 오류가 상기 데드밴드 내에 있다고 결정되면, 도 3의 블록(330)에 설명된 바와 같이, 상기 특정 오류는 무시된다. 그래서, 제어 입력 신호에 대한 오류의 값이 상기 기 설정된 데드밴드 내에서 발견되면, 상기 특정 오류는 해당하는 제어 입력 신호를 갱신하는데 사용되지 않는다. 그 다음, 도 3의 블록(340)에 설명된 바와 같이, 새로운 오류 데이터가 얻어지고 분석된다. 일 실시예에서, 상기 설명된 단계들은 새로운 오류 데이터를 얻기위해 반복된다.
블록(320)에 도시된 바와 같이, 제어 입력 신호에 대한 오류가 상기 데드밴드 외부에 있다고 결정되면, 도 3의 블록(350)에 설명된 바와 같이, 제어 입력 변경 절차의 적용과 같은 후속 공정이 수행된다. 제어 입력 신호에 해당하는 오류 값은 후속 생산 공정 단계에 대한 상기 제어 입력 신호를 갱신하기위해 사용된다. 도 13의 블록(350)에 예시되는 상기 제어 입력 신호 변경 절차의 일 실시예는 도 4에 더욱 자세히 예시된다.
도 4에서, 특정 제어 입력 신호와 연관되는 오류 데이터가 얻어지면, 도 4의 블록(410)에 설명된 바와 같이, 상기 제어 입력 신호 값을 권장 단계 크기로 변화시키기위해 연산이 실시된다. 상기 제어 입력 신호 값의 변화 단계 크기는 상기 제어 입력 신호 값의 크기 변화에 관련된다. 상기 제어 입력 신호 값의 크기는 상기 노광 도구(210)와 같은 반도체 생산 도구 설정의 입력 특징들을 결정한다. 일 실시예에서, 라인(220) 상의 제어 입력 신호의 새로운 설정을 결정하는 상기 단계 크기는 도 4의 블록(420)에 설명된 바와 같이, 식 1을 이용하여 연산된다.
새로운 설정=예전 설정-[(가중치)*(오류 값)] 식 1
식 1에 예시된 바와 같이, 상기 라인(220) 상 제어 입력 신호의 새로운 설정은 상기 라인(220) 상의 제어 입력 신호의 가중치 및 오류값의 적(product)을 상기 제어 입력 신호의 예전 설정 크기에서 빼는 것으로 연산된다. 상기 가중치는 상기 라인(220) 상의 특정 제어 입력 신호의 오류 값에 할당되는 기 설정된 파라메터이다. 상기 제어 입력 신호의 오류값 가중치는 일반적으로 0과 1사이이다. 상기 제어 입력 신호의 오류값 가중치는 반도체 생산 도구 제어기가 이상한 지터로 동작하지않도록 방지하는 한가지 방법이다. 다시 말하면, 상기 가중치 값은 상기 제어 입력 신호의 예전 설정으로부터 상기 새로운 설정 변화의 단계 크기를 적어도 부분적으로 제어하는데 사용될 수 있다.
비록 상기 가중치 값이 상기 제어 입력 신호 설정 변화의 단계 크기를 부분적으로 제어하는데 사용되지만, 상기 가중치 값은 과다하게 큰 단계 크기를 방지하는 데는 충분하지 못하다. 다시 말해서, 비록 최적 가중치가 특정 오류 신호에 할당된다면, 연산된 제어 입력 신호 설정 변화의 단계 크기는 너무 클 수 있고, 그로인해 반도체 생산 도구 제어기가 과다하게 지터되어 동작하게 할 수 있다. 그래서, 상기 연산된 단계 크기는 도 4의 블록(430)에 설명된 바와 같이 상기 라인(220)의 제어 입력 신호 설정 변화를 위해 허용할 수 있는 기 설정된 최대 단계 크기와 비교한다.
상기 제어 입력 신호 크기 변화의 연산된 단계 크기가 상기 기 설정된 최대 단계 크기보다 작으면, 상기 연산된 단계 크기는 상기 제어 입력 신호의 새로운 설정들을 연산하기위해 사용된다. 상기 제어 입력 신호 크기 변화의 연산된 단계 크기가 상기 기 설정된 최대 단계 크기보다 크면, 상기 기 설정된 최대 단계 크기가 상기 제어 입력 신호의 새로운 설정을 연산하는데 사용된다. 상기 라인(220) 상 제어 입력 신호의 새로운 설정의 단계 크기 연산을 기반으로, 도 4의 블록(440)에 설명된 바와 같이, 상기 제어 입력 신호는 상기 다음 생산 공정 단계를 위해 갱신된다.
블록(440)에 설명된 단계의 완료는 도 3의 불록(350)에 설명된 바와 같이,상기 제어 입력 신호 변경 절차 적용 단계를 종료한다. 다른 제어 입력 신호들을 위한 새로운 오류 데이터가 획득되고 상기 설명된 단계들을 이용하여 보정된다. 반도체 생산 도구를 위한 적절한 제어 입력 신호들이 갱신되면, 새롭고, 더 정밀한 설정을 가지는 제어 입력 신호가 도 1의 블록(140)에 설명되는 바와 같이, 반도체 디바이스의 후속 동작을 위해 반도체 생산 공정 단계를 수행하는데 사용된다.
상기 라인(220) 상의 갱신된 제어 입력 신호를 이용하는 한가지 방법은 제어 스레드(thread)들에의한 적용이다. 제어 스레드들은 오버레이 제어기에 적용될 수 있다. 제어 스레드들은 복잡성의 좋은 처리를 상기 오버레이 제어 전략에 부가한다. 제어 스레드들은 상기 노광 도구(210)와 같은 반도체 생산 도구의 제어 구조의 중요 부분이다. 상이한 제어 스레드들 각각은 독립된 제어기처럼 동작하고, 다양한 공정 조건들에 따라 상이하다. 오버레이 제어기에 있어서, 상기 제어 스레드들은 현재 웨이퍼 롯(lot)를 처리하는 반도체 생산 도구(예를 들어 스태퍼), 반도체 생산물, 반도체 생산 동작, 그리고 상기 웨이퍼의 이전 층에서 상기 반도체 웨이퍼 롯을 처리하는 반도체 생산 도구를 포함하는 상이한 조건들의 조합에 따라 분리된다.
상기 제어 스레드들을 분리된 채로 유지하는 이유는 상이한 생산 공정 조건들이 상이한 방법으로 상기 오버레이 오류에 영향을 주기 때문이다. 상기 독특한 반도체 생산 공정 조건들 각각을 그의 해당 제어 스레드들로 격리하는 것으로, 상기 오버레이 오류는 처리될 제어 스레드의 후속 반도체 웨이퍼 롯의 조건들을 좀더 정밀하게 적용되게 한다. 상기 오류 측정이 좀더 적절하기 때문에, 상기 오류를 기반으로하는 상기 제어 입력 신호들의 변화들은 더욱 적절해진다. 본 발명으로 설명되는 제어 구조의 적용은 상기 오버레이 오류를 줄이는데 도움이 될 수 있다.
상기 제어 스레드 구성의 효율성을 설명하기위해서, 스태퍼 동작들의 예를 다음에 논의해보자. 예를 들어서, 스태퍼 A가 0.05미크론의 이송 오류를 가진 웨이퍼를 생성하고, 스태퍼 B가 -0.05미크론의 이송 오류를 가진 웨이퍼를 생성하며, 스태퍼 C가 0.1미크론의 이송 오류를 가진 웨이퍼를 생성한다고 하자. 만일 반도체 웨이퍼 롯이 스태퍼 A에서 처리되고, 다음 층은 스태퍼 B에서 처리되면, 상기 오버레이 오류는 -0.1 미크론이 사이가 될 것이다. 만일 상기 롯이 스테퍼 B와 스테퍼 C에서 대신 처리되었다고 하면, 상기 오류는 0.15미크론이 될 것이다. 상기 오류는 롯이 처리되는 경우 제공되는 조건들에 따라 상이하다. 다음은 가능한 오류들의 출력이며, 주어진 스태퍼/스태퍼 쌍이 공정에 이용된다.
스태퍼A | 스태퍼B | 스태퍼C | |
스태퍼A | 0 | -0.1 | 0.05 |
스태퍼B | 0.1 | 0 | 0.15 |
스태퍼C | -0.05 | -0.15 | 0 |
제어 스레드 구성(framework)의 한 이점이 본 예제에서 예시된다. 상기 웨이퍼 롯의 마지막 층을 처리하는 스테퍼에 따라서 상기 스태퍼 각각에 대한 가능한 오버레이 오류 값들은 3개가 된다. 발생할 수 있는 한가지 문제는 동일한 반도체 생산 도구 상에서 처리되는 다음 반도체 웨이퍼에 대한 오류를 예상할 수 없다는 것이다. 상기 제어 스레드들을 이용하는 것으로, 표 1에 예시된 상기 각 조건들은그 자신 만의 제어기를 가질 수 있다. 각 제어기에 대해 단 하나의 조건만이 존재할 수 있기 때문에, 상기 제어기는 다음 반도체 웨이퍼 롯의 오류를 예측할 수 있기 때문에 상기 제어 입력 신호는 그에 따라 조절될 수 있다.
오버레이 계측법은 상기 설명된 모든 반도체 생산 도구 제어 전략의 중요한 부분이 된다. KLA 기뷰 스테이션과 같은 리뷰 스테이션은 상기 제어 오류를 측정할 수 있는 제어 알고리즘을 제공할 수 있다. 상기 오류 측정 각각은 상기 라인(220) 상의 제어 입력 신호 중 하나에 해당하며, 이는 직접적인 방식이다. 제어 입력 신호를 보정하기위해 상기 오류를 이용하기 전에, 일반적으로 특정 분량의 선처리가 완료된다. 이러한 부가적인 복잡성은 상기 리뷰 스테이션에의해 제공되는 상기 오류 평가들을 더욱 정밀하게 한다.
제어 입력 신호들의 상기 선처리 제 1 단계들 중 하나, 또는 데이터 조작은 외부 배제(outlier rejection)이다. 상기 외부 배제는 상기 수신된 데이터가 상기 반도체 생산 공정의 수행 내력의 관점에서 정당한 가를 보장하기위해 적용되는 전체 오류 검사이다. 이 절차는 각 오버레이 오류들을 그 해당하는 기 설정된 경계 파라메터와 비교하는 단계를 포함한다. 일 실시예에서, 비록 상기 기 설정된 경계들 중 하나를 초과한다 할지라도, 상기 전체 반도체 웨이퍼 롯의 오류 데이터는 일반적으로 배제된다. 상기 외부 배제의 제한들을 정하기위해서, 수천개의 실제 반도체 생산 형성(fab) 데이터 위치들이 수집된다. 그 다음, 상기 데이터의 이러한 모음에 대한 각 오류 파라메터들에 대한 표준 편차가 연산된다. 일 실시예에서, 외부 배제를 위해서, 기 설정된 경계들로서 상기 표준 편차(양과 음 모두)의 9배가 일반적으로 선택된다. 이는 상기공정의 일반적인 동작 조건들을 두드러지게 초과하는 위치들 만을 배제한다.
상기 공정의 다음 단계는 상기 데이터를 부드럽게 하는 것으로 필터링으로 공지되어 있다. 이는 상기 오류 측정들이 특정 무작위성의 양에 해당하기 때문에 중요하며, 그로인해 상기 오류는 그 값이 두드러진 편차를 가진다. 상기 리뷰 스테이션 데이터를 필터링하는 것으로 상기 제어 입력 신호들의 상기 오류는 더 정밀하게 할당된다. 일 실시예에서, 상기 오버레이 제어 구조는 지수적으로 가중된 이동 평균(Exponentially Weoghted moving Average:EWMA) 필터로 알려져 있으며, 다른 필터링 절차들 역시 본 내용에 사용될 수 있다. 상기 EWMA 필터에 대한 식이 식 2에 예시된다.
새로운 평균=(가중치)*(현재 측정)+(1-가중치)*(이전 EWMA 평균) 식2
상기 가중치는 조절이 가능한 파라메터로서 이는 필터링의 양을 제어하기위해 사용될 수 있고 일반적으로 0에서 1사이이다. 상기 가중치는 현재 데이터 위치의 정밀도에서 신뢰(confidence)를 나타낸다. 만일 상기 측정이 정밀도로 간주되면, 상기 가중치는 1에 근접한다. 만일 많은 양의 변동이 상기 공정에서 존재한다면, 0에 근접하는 수가 나타날 것이다. 상기 새로운 평균은 현재 측정, 가중치, 그리고 이전 연산된 평균으로부터 연산된다. 상기 각 연속 위치 상의 평군 종속성은 도 5예 예시된다.
일 실시예에서, EWMA 필터링 공정을 사용하는 적어도 두개의 방법이 있다. 상기 제 1적용은 이전 평균, 가중치, 그리고 상기 설명된 현재 측정을 이용하는 것이다. 상기 제 1적용을 이용하는 이점들 중에서 사용의 편의성과 최소 데이터 저장부라는 것이 있다. 상기 제 1 적용을 이용하는 단점들 중 하나는 상기 방법은 일반적으로 많은 공정 정보를 저장하지 않는다는 것이다. 또한, 상기 방식으로 이전 연산된 평균은 이를 우선하는 매 데이터 위치들에의해 만들어지며, 이는 바람직하지 못하다. 제 2 조건은 상기 데이터 중 일부만을 유지하고 상기 원본 데이터로부터 매번 평균을 연산하는 것이다.
상기 반도체 생산 fab의 생산 환경은 어떠한 특이한 도전을 제공한다. 상기 반도체 웨이퍼 롯들이 스테퍼와 같은 반도체 생산 도구를 통해 처리되는 순서는 상기 리뷰 스테이션 상에서 읽혀진 순서를 따르지 않을 수 있다. 이는 절차 중에서 데이터 위치들을 상기 EWMA 평균에 가산하도록 유도할 수 있다. 반도체 웨이퍼 롯들은 오류 측정을 확인하기위해 한번 이상 분석된다. 데이터 유지 없이, 양 읽음은 상기 EWMA 평균을 제공하고, 이는 원하지 않는 특징이 될 수 있다. 또한, 어떠한 제어 스레드들은 작은 양을 가지며, 이는 이전 편균을 너무 오래된 것으로 만들 수 있고, 그로인해 상기 제어 입력 신호 설정들의 오류를 정밀하게 나타낼 수 없다.
상기 논의한 이유와 다른 고려사항들에서, 상기 오버레이 제어기는 상기 EWMA 필터된 오류를 연산하기위해 제한된 데이터 저장부를 이용한다. 롯 번호, 스태퍼와 같은 반도체 생산 도구 상에서 상기 롯이 처리되는 시간, 그리고 다중 오류 평가들을 포함하는 반도체 웨이퍼 롯 데이터는 상기 제어 스레드 이름 하에서 데이터 저장부(일 실시예에서 데이터 저장부로 호칭됨)에 저장된다. 새로운 데이터 셋이 수집되면, 상기 데이터의 스택은 데이터 저장부에서 검색되고 분석된다. 처리되는 현재 반도체 웨이퍼 롯의 록 번호는 상기 스택의 것과 비교된다. 만일 상기 롯 번호가 그곳에 존재하는 임의의 데이터와 일치되면, 상기 오류 측정들은 대치된다. 대신에, 상기 데이터 위치는 시간적 순터로 현재 스택에 부가되고, 상기 롯들이 상기 스태퍼를 통해 처리되면 시간 주기에 따른다. 일 실시예에서, 상기 스택 내부의 모든 데이터 위치가 48시간 이상이 되면, 제거된다. 상기 언급된 단계들이 완료되면, 상기 새로운 필터 평균은 연산되고 데이터 저장부에 저장된다.
본 발명에 대한 원리는 개선된 공정 제어(Advanced Process Control:APC) 구성(framework)에 적용될 수 있다. 상기 APC는 본 발명의 오버레이 제어 전략을 적용하기위한 바람직한 플랫폼(flatform)이다. 임의의 실시예들에서, 상기 APC는 공장-범위 소프트웨어 시스템일수 있고, 그로인해 본 발명으로 지시된 제어 전략은 상기 공장 층 상의 모든 반도체 생산 도구들에 가상적으로 적용될 수 있다. 상기 APC 구성은 공정 수행의 원격 접속 및 관찰도 허용한다. 또한, 상기 APC 구성을 이용하는 것으로, 데이터 저장부는 국부 드라이브들 보다 좀더 편리하고 좀더 유연하며, 덜 비싸다. 상기 APC 플렛폼은 좀더 추상적인 형태의 제어를 가능하게 하는데, 이는 필요한 소프트웨어 코드을 기록하는데 획기적으로 많은 유연성을 제공하기 때문이다.
상기 APC 구성 상에서 본 발명에 의한 제어 전략 개발은 다수의 소프트웨어 구성원들을 필요로 할 수 있다. 상기 APC 구성 내부의 구성원들에 부가적으로, 컴퓨터 스크립트는 상기 제어 시스템에 속하는 상기 반도체 생산 도구들 각각에 기록된다. 상기 제어 시스템의 반도체 생산 도구가 상기 반도체 생산 fab를 시작하는경우, 이는 일반적으로 상기 오버레이 제어기에의해 요구되는 동작을 초기화 하는 스크립트를 호출한다. 상기 제어 방법은 일반적으로 이러한 스크립트들에서 정의되고 수행된다. 이러한 스크립트들의 개발은 제어 시스템의 개발의 대단히 많은 부분과 비교될 수 있다.
일 실시예에서, 상기 오버레이 제어 프로젝트를 위해서, 모든 필요한 작업들을 수행하는 4개의 분리된 스크립트들이 존재한다. 상기 ASM 스태퍼와 리뷰 스테이션을 위한 스크립트 하나씩과, 상기 리뷰 스테이션에서 얻어지는 실제 데이터를 처리하기위한 스크립트, 그리고 다른 모든 스크립트들에의해 참조될 수 있는 공통 절차를 포함하는 다른 하부스크립트가 있다. 이러한 스크립트들의 시험, 그리고 이들이 생산 흐름과 상호작용하는 방법은 본 발명에 의한 오버레이 제어 방법에의해 규정된 실제 제어 동작을 보일 수 있다.
일 실시예에서, 상기 오버레이 제어 절차는 상기 반도체 디바이스 형성 절차의 소스/드레인 부분에서 시작한다. 상기 ASM 스태퍼들은 상기 웨이퍼의 활성 영역을 정의하기위해 상기 포토레지스트를 노광하는데 사용된다. 상기 오버레이 제어기는 상기 폴리 게이트 단계들을 통해 웨이퍼 롯들을 처리하는 경우 이전 층으로서 이를 처리하며, 그로인해 본 단계를 실시하기위해 상기 웨이퍼 롯들로부터 소정의 정보가 요구된다. 일 실시예에서, 상기 반도체 생산 도구들이 실행되기 전에, APC 스크립트는 상기 기계를 초기화 하기위해 호출된다. 이 단계에서, 상기 스크립트는 상기 반도체 생산 도구의 전체 수와 상기 웨이퍼 롯 번호를 저장한다. 그 다음, 상기 구성 수는 데이터 저장부의 롯 번호에 대해 저장된다. APC 데이터 호출 그리고셋업 및 기계시작 호출과 같은 상기 스크립트의 나머지는 상기 기계가 그 기본 설정들을 이용하도록 지시하기위해서 빈 공간이나 임의 데이터로 구성된다.
상기 제어기의 영역으로 상기 반도체 웨이퍼 롯들이 진입하는 후속 시간은 일반적으로 반도체 디바이스 형성의 폴리 게이트 일부를 만드는 도중이 된다. 이는 상기 소스/드레인층 바로 상부에 있는 패턴된 층이다. 이러한 두개의 인접 패턴된 층들은 오버레이 계측방법에 따르며, 이는 오버레이의 보정 오류를 궤환 제어하는데 사용될 수 있다. 이는 일반적으로 임의의 두 인접 패턴된 층들에대해 사실이며, 이는 리뷰 스테이션 측정 단계에 후속한다. 제어 동작을 가능하게 하기위해서, 현재 반도체 웨이퍼 롯에 해당하는 제어 스레드는 상기 공정 정보로부터 생성된다.
상기 오버레이 제어 방법을 위한 상기 제어 스레드는 현재 스태퍼, 현재 동작, 현재 롯을 위한 제품 코드, 그리고 이전 패턴된 층에서의 구성원 수에 따른다. 처음의 3 파라메터들은 일반적으로 상기 내부 정보에서 얻을 수 있고, 이는 현재 스태퍼로부터의 스크립트로 전달된다. 상기 4번째 파라메터는 일반적으로 상기 롯이 이전 층을 통해 처리되는 경우 저장된다. 모든 4개의 파라메터들이 정의되면, 이들은 제어 스레드 이름을 형성하기위해 결합되는데, STP02_OPER01_PROD01_STP01이 제어 스레드 이름의 예제이다. 상기 제어 스레드 이름은 데이터 저장부에 상기 웨이퍼 롯 번호에 해당하는 것으로 저장된다.
상기 롯이 제어 스레드 이름에 관련되면, 상기 제어 스레드를 위한 스테퍼 설정들은 일반적으로 데이터 저정부에서 검색된다. 상기 정보를 위해 호출이 있는 경우 적어도 두개의 가능성이 존재한다. 한가지 가능성은 현재 제어 스레드 이름하에서 저장된 설정들이 없다는 것이다. 이는 상기 제어 스레드가 새로운 것이거나 만일 상기 정보가 없어지거나 삭제된 경우 발생한다. 이러한 경우들에서, 상기 스크립트는 이와 관련된 오류들이 없다고 가정하고 상기 제어 스레드를 초기화 하며, 상기 오버레이 오류들의 목표 값들을 상기 제어 입력 설정들로 사용한다. 상기 제어기들은 상기 기본 기계 설정들을 초기 설정들로 사용하는 것이 바람직하다. 어떠한 설정들을 가정하는 것으로, 상기 오버레이 오류들은 궤환 제어를 용이하게 하기위해 상기 제어 설정들을 다시 참조한다.
다른 가능성은 상기 설정들이 상기 제어 스레드 이름으로 저장되는 경우이다. 이 경우, 하나 이상의 반도체 웨이퍼 롯들은 현재 반도체 웨이퍼 롯으로서 상기 동일한 제어 스레드 이름 하에서 처리된 것이며, 상기 리뷰 스테이션들을 이용하서 오버레이 오류에 대해서도 측정된 것이다. 상기 정보가 존재하면, 상기 제어 입력 설정들은 데이터 저장부로부터 검색된다. 그 다음, 이러한 설정들은 상기 ASM 스테퍼를 상기 APC 데이터 호출을 통해 다운로드된다.
마지막으로, 상기 웨이퍼 롯들은 상기 스태퍼들에의해 노광 된 후 상기 리뷰 스테이션 상에서 측정된다. 상기 리뷰 스테이션 스크립트는 그 자신을 잠그고 데이터 사용가능(Data Available) 스크립트를 활성화 시킨다. 상기 스크립트는 상기 리뷰 스테이션에서 상기 APC 구성(framework)으로의 실제 데이터 전송을 용이하게 한다. 상기 전송이 완료되면, 상기 스크립트는 종료되고 상기 리뷰 스크립트가 해제된다. 상기 리뷰 스테이션과의 상호작용은 그 다음 전체적으로 완료된다.
일 실시예에서, 상기 데이터 수집이 완료되면, 이는 상기 제어 입력 신호 설정들의 현재 오류 평가를 생성하기위해 처리된다. 먼저, 상기 데이터는 상기 설명된 외부 배제를 수행하는 컴파일된(compiled) 매스랩(Matlab) 플러그-인으로 전달된다. 상기 플러그-인 인터페이스로의 입력들은 다중 오류 측정들과 경계 값들을 포함하는 배열이다. 상기 플러그-인 인터페이스로부터의 복귀는 단일 토글(toggle) 변수이다. 0이 아닌 복귀 값은 배제 기준에 미치지 않는다는 것을 나타내며, 그렇지 않으면 상기 변수는 기본값인 0을 돌려주고 상기 스크립트는 연속적으로 동작한다.
상기 외부 배제가 완료되면, 상기 데이터는 상기 EWMA 필터링 절차로 전달된다. 상기 롯과 연관되는 제어 스레드에 대한 상기 제어기 데이터가 검색되고, 롯 데이터의 스택 상 상대적 동작 전부가 실시된다. 이는 잉여 데이터의 대체와 오래된 데이터의 삭제를 포함한다. 상기 데이터 스택이 충분히 준비되었다면, 이는 상기 오류 값들에 대해 시간의 진행에 따른 순서로 된 배열로 전달된다. 이러한 배열들은 그 실행에 필요한 파라메터들의 배열을 가지는 상기 EWMA 플러그-인에 속한다. 일 실시예에서, 상기 플러그-인으로부터의 복귀 값은 6 필터된 오류 값들로 구성된다.
상기 공정의 마지막 단계는 상기 스테퍼를 위해 상기 새로운 설정들을 연산하는 것이다. 상기 현재 웨이퍼 롯에 해당하는 제어 스레드를 위한 이전 설정들은 데이터 저장부로부터 검색된다. 상기 데이터는 오버레이 오류들의 현재 설정에 따라 쌍을 이룬다. 상기 새로운 설정들은 컴파일된 매스랩 플러그-인을 호출하는 것으로 컴파일된다. 상기 응용은 다수의 입력들과 관계하며, 분리된 실행 구성원에서연산을 수행하고, 그리고 다수의 출력들을 상기 주 스크립트로 복귀시킨다. 일반적으로, 상기 매스랩 플러그-인의 입력들은 상기 제어 입력 신호 설정들, 상기 리뷰 스테이션 오류들, 상기 제어 알고리즘에 필요한 파라메터들의 배열, 그리고 현재 사용되지 않는 플래그 오류이다. 상기 매스랩 플러그-인의 출력들은 상기 설명된 제어기 알고리즘에 따르는 상기 플러그-인에서 연산된 새로운 제어기 설정들이다. 제어 동작의 실질적인 형태 및 확장을 일반적으로 결정하는 사진식각 공정 기술자 또는 제어 기술자는 상기 파라메터들을 설정할 수 있다. 이들은 상기 임계 값들, 최대 단계 크기들, 제어기 가중치들, 그리고 목표 값들을 포함한다. 상기 새로운 파라메터 설정들이 연산되면, 상기 스크립트는 상기 데이터 저장부에 설정들을 저장하고, 그로인해 상기 스테퍼는 다음에 처리될 웨이퍼를 위해 이들을 검색할 수 있다. 본 발명에 의한 원리는 다른 종류의 생산 구성들에도 적용될 수 있다.
상기 설명된 특정 실시예들은 예시적인 것이며, 본 발명은 변경될 수 있고, 상이하게 실시될 수 있지만, 동등한 방식들은 여기의 기법들을 통해 이점들을 가질 수 있다는 것이 당 업자들에게 명백할 것이다. 또한, 여기 도시된 구성 및 설계의 자세한 사항은 제한을 위한 것이 아니며, 이하 청구항들에 설명되는 것들을 따라야 한다. 그래서 상기 설명된 특정 실시예들은 대치되거나 변경될 수 있으며, 이러한 모든 변화들은 본 발명의 사상과 범위에 속한다는 것은 명백하다. 따라서, 보호대상은 다음의 청구항에 나열된 것에서 찾아야 한다.
Claims (10)
- 오버레이 제어 오류들을 보정하기위한 방법에 있어서,제어 입력 파라메터들(110)을 기반으로 반도체 디바이스들(205)을 처리하는 단계와,상기 처리된 반도체 디바이스들(205)을 리뷰(review) 스테이션(120)에서 시험하는 단계와,상기 제어 입력 파라메터들을 상기 처리된 반도체 디바이스들(130)의 시험에 대한 응답으로 변경하는 단계와,새로운 입력 파라메터들을 상기 제어 입력 파라메터들(140)의 변경을 기반으로 상기 반도체 디바이스 공정 단계의 후속 수행에 대해 적용하는 단계를 포함하는 것을 특징으로 하는 오버레이 제어 오류 보정 방법.
- 제 1항에 있어서, 상기 제어 입력 파라메터들을 상기 처리된 반도체 디바이스들(205)의 시험에 대한 응답으로 변경하는 단계는,오류 데이터를 획득하는 단계(310)와,상기 오류 데이터 값이 데드밴드(deadband) 내부에 속하는 가를 결정하는 단계(320)와,상기 오류 데이터의 값이 상기 데드밴드 내에 있다고 결정되면, 상기 오류 데이터를 무시하는 단계(330)와, 그리고상기 오류 데이터의 값이 상기 데드밴드 내에 있지 않다고 결정되면, 제어 입력 변경 절차를 적용하는 단계(350)를 더 포함하는 것을 특징으로 하는 오버레이 제어 오류 보정 방법.
- 제 2항에 있어서, 상기 오류 데이터를 획득하는 단계(310)는 상기 리뷰 스테이션에서 오류 데이터를 획득하는 단계를 더 포함하는 것을 특징으로 하는 오버레이 제어 오류 보정 방법.
- 제 2항에 있어서, 상기 오류 데이터 값이 데드밴드 내부에 속하는 가를 결정하는 단계(320)는 기 설정된 목표 값에 따르는 셋에 중앙으로 근접한 제어 입력 신호들에 관련되는 오류 값들의 범위를 결정하는 단계를 더 포함하는 것을 특징으로 하는 오버레이 제어 오류 보정 방법.
- 제 2항에 있어서, 상기 오류 데이터의 값이 상기 데드밴드 내에 있지 않다고 결정되면, 제어 입력 변경 절차를 적용하는 단계는,상기 오류 데이터에 대한 응답으로 권장 단계 크기를 연산하는 단계(410)와,최대 단계 크기를 결정하는 단계와,상기 연산된 단계 크기를 기 설정된 최대 단계 크기와 비교하는 단계(430)와, 그리고상기 최대 단계 크기에 대한 상기 연산된 단계 크기의 비교에 대한 응답으로적어도 하나의 제어 입력 신호를 갱신하는 단계(440)를 더 포함하는 것을 특징으로 하는 오버레이 제어 오류 보정 방법.
- 오버레이 제어 오류들을 보정하기위한 장치에 있어서, 이는,제어 입력 파라메터들(110)을 기반으로 반도체 디바이스들(205)을 처리하는 수단과,리뷰 스테이션(120)의 처리된 반도체 디바이스들(205)을 시험하기위한 수단과,상기 처리된 반도체 디바이스들(130)의 시험에 대한 응답으로 제어 입력 파라메터들을 변경하기위한 수단과, 그리고상기 제어 입력 파라메터들(140)의 변경을 기반으로 상기 반도체 디바이스 공정 단계의 후속 수행에 대한 새로운 입력 파라메터들을 적용하기위한 수단을 포함하는 것을 특징으로 하는 오버레이 제어 오류 보정 장치.
- 컴퓨터(230) 실행 시, 오버레이 제어 오류들을 보정하기위한 방법을 수행하는 명령들로 인코드된 컴퓨터 판독가능 프로그램 디바이스에 있어서, 이는,제어 입력 파라메터들(110)을 기반으로 반도체 디바이스들(205)을 처리하는 단계와,상기 처리된 반도체 디바이스들(205)을 리뷰 스테이션(120)에서 시험하는 단계와,상기 제어 입력 파라메터들을 상기 처리된 반도체 디바이스들(130)의 시험에 대한 응답으로 변경하는 단계와,새로운 입력 파라메터들을 상기 제어 입력 파라메터들(140)의 변경을 기반으로 상기 반도체 디바이스 공정 단계의 후속 수행에 대해 적용하는 단계를 포함하는 것을 특징으로 하는 명령들로 인코드된 컴퓨터 판독가능 프로그램 디바이스.
- 제 7항에 있어서, 상기 제어 입력 파라메터들을 상기 처리된 반도체 디바이스들(205)의 시험에 대한 응답으로 변경하는 단계는,오류 데이터를 획득하는 단계(310)와,상기 오류 데이터 값이 데드밴드(deadband) 내부에 속하는 가를 결정하는 단계(320)와,상기 오류 데이터의 값이 상기 데드밴드 내에 있다고 결정되면, 상기 오류 데이터를 무시하는 단계(330)와, 그리고상기 오류 데이터의 값이 상기 데드밴드 내에 있지 않다고 결정되면, 제어 입력 변경 절차를 적용하는 단계(350)를 더 포함하는 것을 특징으로 하는 명령들로 인코드된 컴퓨터 판독가능 프로그램 디바이스.
- 제 8항에 있어서, 상기 오류 데이터 값이 데드밴드 내부에 속하는 가를 결정하는 단계(320)는 기 설정된 목표 값에 따르는 셋에 중앙으로 근접한 제어 입력 신호들에 관련되는 오류 값들의 범위를 결정하는 단계를 더 포함하는 것을 특징으로하는 명령들로 인코드된 컴퓨터 판독가능 프로그램 디바이스.
- 제 8항에 있어서, 상기 오류 데이터의 값이 상기 데드밴드 내에 있지 않다고 결정되면, 제어 입력 변경 절차를 적용하는 단계(350)는,상기 오류 데이터에 대한 응답으로 권장 단계 크기를 연산하는 단계(410)와,최대 단계 크기를 결정하는 단계와,상기 연산된 단계 크기를 기 설정된 최대 단계 크기와 비교하는 단계(430)와, 그리고상기 최대 단계 크기에 대한 상기 연산된 단계 크기의 비교에 대한 응답으로 적어도 하나의 제어 입력 신호를 갱신하는 단계(440)를 더 포함하는 것을 특징으로 하는 명령들로 인코드된 컴퓨터 판독가능 프로그램 디바이스.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/371,550 | 1999-08-10 | ||
US09/371,550 US6405096B1 (en) | 1999-08-10 | 1999-08-10 | Method and apparatus for run-to-run controlling of overlay registration |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020020964A true KR20020020964A (ko) | 2002-03-16 |
KR100734526B1 KR100734526B1 (ko) | 2007-07-03 |
Family
ID=23464424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027001937A KR100734526B1 (ko) | 1999-08-10 | 2000-04-18 | 오버레이 제어 에러들을 보정하기 위한 방법, 장치, 및/또는 저장 장치 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6405096B1 (ko) |
EP (1) | EP1208592A1 (ko) |
JP (1) | JP4666858B2 (ko) |
KR (1) | KR100734526B1 (ko) |
WO (1) | WO2001011678A1 (ko) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6405096B1 (en) * | 1999-08-10 | 2002-06-11 | Advanced Micro Devices, Inc. | Method and apparatus for run-to-run controlling of overlay registration |
US6640151B1 (en) | 1999-12-22 | 2003-10-28 | Applied Materials, Inc. | Multi-tool control system, method and medium |
US6449524B1 (en) * | 2000-01-04 | 2002-09-10 | Advanced Micro Devices, Inc. | Method and apparatus for using equipment state data for run-to-run control of manufacturing tools |
US6549822B1 (en) * | 2000-07-25 | 2003-04-15 | Advanced Micro Devices, Inc. | Method and apparatus for control of multi-cup semiconductor manufacturing tracks |
KR100336525B1 (ko) * | 2000-08-07 | 2002-05-11 | 윤종용 | 반도체 장치의 제조를 위한 노광 방법 |
US6708074B1 (en) | 2000-08-11 | 2004-03-16 | Applied Materials, Inc. | Generic interface builder |
US6625513B1 (en) * | 2000-08-15 | 2003-09-23 | Applied Materials, Inc. | Run-to-run control over semiconductor processing tool based upon mirror image target |
US7188142B2 (en) | 2000-11-30 | 2007-03-06 | Applied Materials, Inc. | Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility |
DE10120701A1 (de) * | 2001-04-27 | 2002-10-31 | Infineon Technologies Ag | Verfahren zur Steuerung eines Prozeßgerätes zur sequentiellen Verarbeitung von Halbleiterwafern |
US7160739B2 (en) | 2001-06-19 | 2007-01-09 | Applied Materials, Inc. | Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles |
US7082345B2 (en) * | 2001-06-19 | 2006-07-25 | Applied Materials, Inc. | Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities |
US7101799B2 (en) * | 2001-06-19 | 2006-09-05 | Applied Materials, Inc. | Feedforward and feedback control for conditioning of chemical mechanical polishing pad |
US7698012B2 (en) | 2001-06-19 | 2010-04-13 | Applied Materials, Inc. | Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing |
US6444481B1 (en) * | 2001-07-02 | 2002-09-03 | Advanced Micro Devices, Inc. | Method and apparatus for controlling a plating process |
US7804994B2 (en) * | 2002-02-15 | 2010-09-28 | Kla-Tencor Technologies Corporation | Overlay metrology and control method |
US20030199112A1 (en) | 2002-03-22 | 2003-10-23 | Applied Materials, Inc. | Copper wiring module control |
TW533468B (en) * | 2002-04-02 | 2003-05-21 | Macronix Int Co Ltd | Yield monitoring and analysis system and method |
US6672716B2 (en) * | 2002-04-29 | 2004-01-06 | Xerox Corporation | Multiple portion solid ink stick |
US20040007325A1 (en) * | 2002-06-11 | 2004-01-15 | Applied Materials, Inc. | Integrated equipment set for forming a low K dielectric interconnect on a substrate |
US20040206621A1 (en) * | 2002-06-11 | 2004-10-21 | Hongwen Li | Integrated equipment set for forming a low K dielectric interconnect on a substrate |
US6735485B1 (en) * | 2002-11-08 | 2004-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay registration correction method for multiple product type microelectronic fabrication foundry facility |
DE10252605A1 (de) * | 2002-11-12 | 2004-06-24 | Infineon Technologies Ag | Verfahren, Vorrichtung, computerlesbarer Speicher und Computerprogramm-Element zum rechnergestützten Überwachen und Regeln eines Herstellungsprozesses |
CN1720490B (zh) | 2002-11-15 | 2010-12-08 | 应用材料有限公司 | 用于控制具有多变量输入参数的制造工艺的方法和*** |
US6823231B1 (en) * | 2002-11-25 | 2004-11-23 | Advanced Micro Devices, Inc. | Tuning of a process control based upon layer dependencies |
US6815232B2 (en) * | 2002-11-26 | 2004-11-09 | Advanced Micro Devices, Inc. | Method and apparatus for overlay control using multiple targets |
US6912433B1 (en) * | 2002-12-18 | 2005-06-28 | Advanced Mirco Devices, Inc. | Determining a next tool state based on fault detection information |
US7089528B2 (en) * | 2003-03-11 | 2006-08-08 | International Business Machines Corporation | Methods and systems for estimating reticle bias states |
US6766214B1 (en) * | 2003-04-03 | 2004-07-20 | Advanced Micro Devices, Inc. | Adjusting a sampling rate based on state estimation results |
WO2004105101A2 (en) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Limited | A process system health index and method of using the same |
US7608468B1 (en) * | 2003-07-02 | 2009-10-27 | Kla-Tencor Technologies, Corp. | Apparatus and methods for determining overlay and uses of same |
US7346878B1 (en) | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
US6978191B2 (en) * | 2003-09-06 | 2005-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay registration control system and method employing multiple pilot lot in-line overlay registration measurement |
US7031794B2 (en) * | 2003-09-26 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Smart overlay control |
TWI269943B (en) * | 2003-12-25 | 2007-01-01 | Promos Technologies Inc | Photolithographic parameter feed back system and control method |
US7260442B2 (en) * | 2004-03-03 | 2007-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for mask fabrication process control |
US20050209818A1 (en) * | 2004-03-17 | 2005-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for predicting a parameter for a lithography overlay first lot |
US6980873B2 (en) | 2004-04-23 | 2005-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment |
US7437404B2 (en) * | 2004-05-20 | 2008-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for improving equipment communication in semiconductor manufacturing equipment |
TWI266154B (en) * | 2004-09-21 | 2006-11-11 | Promos Technologies Inc | Method and system for determining lithography overlay offsets |
US8676538B2 (en) * | 2004-11-02 | 2014-03-18 | Advanced Micro Devices, Inc. | Adjusting weighting of a parameter relating to fault detection based on a detected fault |
US7305634B2 (en) * | 2004-11-23 | 2007-12-04 | Lsi Corporation | Method to selectively identify at risk die based on location within the reticle |
JP2006278767A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | オーバーレイ制御システム及びオーバーレイ制御方法 |
JP4541237B2 (ja) * | 2005-06-29 | 2010-09-08 | リンテック株式会社 | 半導体ウエハ処理テープ巻装体およびそれを用いた半導体ウエハ処理テープ貼着装置ならびに半導体ウエハ加工処理装置 |
TW200941010A (en) * | 2008-03-24 | 2009-10-01 | Promos Technologies Inc | Method and system for processing test wafer in photolithography process |
US8350337B2 (en) * | 2009-12-29 | 2013-01-08 | United Microelectronics Corp. | Semiconductor device and method of forming the same |
US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
GB2497041B (en) | 2010-09-28 | 2013-08-28 | Ibm | Method, program, and apparatus for grouping plurality of elements |
US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
US10295993B2 (en) | 2011-09-01 | 2019-05-21 | Kla-Tencor Corporation | Method and system for detecting and correcting problematic advanced process control parameters |
WO2018089217A1 (en) * | 2016-11-11 | 2018-05-17 | Applied Materials, Inc. | Hybrid laser and implant treatment for overlay error correction |
KR102606104B1 (ko) | 2019-01-29 | 2023-11-29 | 에이에스엠엘 네델란즈 비.브이. | 반도체 제조 공정에서의 의사 결정 방법 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0616475B2 (ja) | 1987-04-03 | 1994-03-02 | 三菱電機株式会社 | 物品の製造システム及び物品の製造方法 |
JPH06349706A (ja) * | 1993-06-08 | 1994-12-22 | Nikon Corp | 位置合わせ方法 |
JPH06349707A (ja) * | 1993-06-14 | 1994-12-22 | Nikon Corp | 位置合わせ方法 |
JPH06291021A (ja) * | 1993-04-06 | 1994-10-18 | Nikon Corp | 位置合わせ方法 |
JPH06302496A (ja) * | 1993-04-13 | 1994-10-28 | Nikon Corp | 位置合わせ方法 |
JPH06310403A (ja) * | 1993-04-21 | 1994-11-04 | Nikon Corp | 位置合わせ方法 |
US5444538A (en) * | 1994-03-10 | 1995-08-22 | New Vision Systems, Inc. | System and method for optimizing the grid and intrafield registration of wafer patterns |
US5741732A (en) | 1995-05-03 | 1998-04-21 | Sony Corporation | Method for detecting implantation mask misalignment |
KR0165320B1 (ko) * | 1995-12-27 | 1999-02-01 | 김광호 | 반도체 산화 공정의 소크타임 설정 방법 |
JPH1022190A (ja) * | 1996-06-28 | 1998-01-23 | Nikon Corp | 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置 |
JPH10199784A (ja) * | 1997-01-06 | 1998-07-31 | Mitsubishi Electric Corp | アライメント補正方法及び半導体装置 |
US5877861A (en) * | 1997-11-14 | 1999-03-02 | International Business Machines Corporation | Method for overlay control system |
US5866437A (en) | 1997-12-05 | 1999-02-02 | Advanced Micro Devices, Inc. | Dynamic process window control using simulated wet data from current and previous layer data |
TW420833B (en) * | 1998-04-17 | 2001-02-01 | Taiwan Semiconductor Mfg | Overlay correction method of wafer alignment |
US6263255B1 (en) * | 1998-05-18 | 2001-07-17 | Advanced Micro Devices, Inc. | Advanced process control for semiconductor manufacturing |
TW419720B (en) * | 1999-03-26 | 2001-01-21 | Mosel Vitelic Inc | The method of monitoring the overlay accuracy of the stepper and the device using the same |
US6556959B1 (en) * | 1999-07-12 | 2003-04-29 | Advanced Micro Devices, Inc. | Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers |
US6368883B1 (en) * | 1999-08-10 | 2002-04-09 | Advanced Micro Devices, Inc. | Method for identifying and controlling impact of ambient conditions on photolithography processes |
US6405096B1 (en) * | 1999-08-10 | 2002-06-11 | Advanced Micro Devices, Inc. | Method and apparatus for run-to-run controlling of overlay registration |
US6535774B1 (en) * | 1999-08-12 | 2003-03-18 | Advanced Micro Devices, Inc. | Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller |
US6427093B1 (en) * | 1999-10-07 | 2002-07-30 | Advanced Micro Devices, Inc. | Method and apparatus for optimal wafer-by-wafer processing |
US6248602B1 (en) * | 1999-11-01 | 2001-06-19 | Amd, Inc. | Method and apparatus for automated rework within run-to-run control semiconductor manufacturing |
US6405144B1 (en) * | 2000-01-18 | 2002-06-11 | Advanced Micro Devices, Inc. | Method and apparatus for programmed latency for improving wafer-to-wafer uniformity |
US6460002B1 (en) * | 2000-02-09 | 2002-10-01 | Advanced Micro Devices, Inc. | Method and apparatus for data stackification for run-to-run control |
US6458605B1 (en) * | 2001-06-28 | 2002-10-01 | Advanced Micro Devices, Inc. | Method and apparatus for controlling photolithography overlay registration |
-
1999
- 1999-08-10 US US09/371,550 patent/US6405096B1/en not_active Expired - Lifetime
-
2000
- 2000-04-18 KR KR1020027001937A patent/KR100734526B1/ko not_active IP Right Cessation
- 2000-04-18 EP EP00926042A patent/EP1208592A1/en not_active Withdrawn
- 2000-04-18 WO PCT/US2000/010249 patent/WO2001011678A1/en active Application Filing
- 2000-04-18 JP JP2001516238A patent/JP4666858B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-31 US US10/160,963 patent/US6622061B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1208592A1 (en) | 2002-05-29 |
US6405096B1 (en) | 2002-06-11 |
JP4666858B2 (ja) | 2011-04-06 |
WO2001011678A1 (en) | 2001-02-15 |
JP2003506898A (ja) | 2003-02-18 |
US6622061B1 (en) | 2003-09-16 |
KR100734526B1 (ko) | 2007-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020020964A (ko) | 오버레이 등록의 실행간 제어를 위한 방법 및 장치 | |
US6248602B1 (en) | Method and apparatus for automated rework within run-to-run control semiconductor manufacturing | |
KR20020020965A (ko) | 집단 생산 환경에서 실행간 제어 수행을 위한 방법 및 장치 | |
EP1330684B1 (en) | Method and apparatus for embedded process control framework in tool systems | |
US6708075B2 (en) | Method and apparatus for utilizing integrated metrology data as feed-forward data | |
US6556884B1 (en) | Method and apparatus for interfacing a statistical process control system with a manufacturing process control framework | |
US6442496B1 (en) | Method and apparatus for dynamic sampling of a production line | |
US6815232B2 (en) | Method and apparatus for overlay control using multiple targets | |
US6560503B1 (en) | Method and apparatus for monitoring controller performance using statistical process control | |
US6535774B1 (en) | Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller | |
US6737208B1 (en) | Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information | |
US6460002B1 (en) | Method and apparatus for data stackification for run-to-run control | |
US6427093B1 (en) | Method and apparatus for optimal wafer-by-wafer processing | |
US6532428B1 (en) | Method and apparatus for automatic calibration of critical dimension metrology tool | |
US6645780B1 (en) | Method and apparatus for combining integrated and offline metrology for process control | |
US7315765B1 (en) | Automated control thread determination based upon post-process consideration | |
US6834213B1 (en) | Process control based upon a metrology delay | |
US6571371B1 (en) | Method and apparatus for using latency time as a run-to-run control parameter | |
US7720559B1 (en) | Dynamic tool scheduling based upon defects | |
US6957120B1 (en) | Multi-level process data representation | |
US6788988B1 (en) | Method and apparatus using integrated metrology data for pre-process and post-process control | |
US6823231B1 (en) | Tuning of a process control based upon layer dependencies | |
US6650957B1 (en) | Method and apparatus for run-to-run control of deposition process | |
US6978189B1 (en) | Matching data related to multiple metrology tools |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120611 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |