JP2003506898A - 重ね合せレジストレーションのランごとの制御のための方法および装置 - Google Patents

重ね合せレジストレーションのランごとの制御のための方法および装置

Info

Publication number
JP2003506898A
JP2003506898A JP2001516238A JP2001516238A JP2003506898A JP 2003506898 A JP2003506898 A JP 2003506898A JP 2001516238 A JP2001516238 A JP 2001516238A JP 2001516238 A JP2001516238 A JP 2001516238A JP 2003506898 A JP2003506898 A JP 2003506898A
Authority
JP
Japan
Prior art keywords
control input
semiconductor device
error data
error
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001516238A
Other languages
English (en)
Other versions
JP2003506898A5 (ja
JP4666858B2 (ja
Inventor
トプラック，アンソニー・ジェイ
ボード，クリストファー・エイ
エドワーズ，リチャード・ディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2003506898A publication Critical patent/JP2003506898A/ja
Publication of JP2003506898A5 publication Critical patent/JP2003506898A5/ja
Application granted granted Critical
Publication of JP4666858B2 publication Critical patent/JP4666858B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 この発明は、重ね合せ制御エラーを訂正するための方法および装置を提供する。半導体装置（２０５）は、制御入力パラメータに基づいて処理される（１１０）。処理された半導体装置（２０５）は、レビューステーションにおいて検査される（１２０）。制御入力パラメータは、処理された半導体装置の検査に応答して修正される（１３０）。新しい制御入力パラメータは、制御入力パラメータの修正に基づいて、後のランの半導体装置に対して実現される（１４０）。

Description

【発明の詳細な説明】
【０００１】 技術分野 この発明は一般的に、半導体製品の製造に関し、より特定的には、重ね合せエ
ラーを制御するための自動化されたエラー訂正アルゴリズムのための方法および
手段に関する。
【０００２】 背景技術 製造業界における爆発的な技術の進歩は、多くの新しく革新的な製造プロセス
をもたらした。今日の製造プロセス、特に半導体製造プロセスは、多数の重要な
ステップを必要とする。これらの製造ステップは通常不可欠であり、したがって
、適切な製造制御を維持するために総じて微細に調節されるいくつもの入力を必
要とする。
【０００３】 半導体装置の製造は、生の半導体材料から実装された半導体装置を作るために
いくつかの別々のプロセスステップを必要とする。さまざまなプロセス、すなわ
ち、半導体材料の初期の成長から、半導体結晶の個々のウェハへのスライシング
、製作段階（エッチング、ドーピング、イオン注入など）、実装および完成した
装置の最終的なテストまでは、互いに非常に異なっておりかつ特化されているた
めに、プロセスは異なった制御方式を含む異なった製造場所で行なわれるであろ
う。
【０００４】 半導体製造の最も重要な局面の１つは、重ね合せ制御である。重ね合せは、半
導体製造のフォトリソグラフィ領域におけるいくつかの重要なステップのうちの
１つである。重ね合せ制御は、半導体装置の表面上の２つの連続するパターニン
グされた層の間のミスアライメントを測定することを含む。一般的に、ミスアラ
イメントエラーの最小化は、半導体装置の多数の層が接続され機能することを確
実にするために重要である。技術は、半導体装置に対するより小さな微小寸法を
促進するために、ミスアライメントエラーを減じることに対する必要性は劇的に
増大する。
【０００５】 一般的に、現在フォトリソグラフィ技術者は、重ね合せエラーを月に数回分析
する。重ね合せエラーの分析からの結果は、露光ツール設定を手動で更新するた
めに用いられる。現在の方法に関連するいくつかの問題には、露光ツール設定が
月に数回しか更新されないことが含まれる。さらに、現在、露光ツール更新は手
動で行なわれている。
【０００６】 一般的に、１組のプロセスステップは、露光ツールまたはステッパと呼ばれる
半導体製造ツール上で１ロットのウェハに対して行なわれる。製造ツールは、製
造フレームワークまたは処理モジュールのネットワークと通信する。製造ツール
は一般的に、装備のインターフェイスと接続される。装備のインターフェイスは
、ステッパが接続される機械のインターフェイスに接続され、それによりステッ
パと製造フレームワークとの間の通信が容易にされる。機械のインターフェイス
は一般的に、高度処理制御（advanced process control、ＡＰＣ）システムの一
部であり得る。ＡＰＣシステムは制御スクリプトを開始するが、これは製造プロ
セスを実行するために必要となるデータを自動的に検索するソフトウェアプログ
ラムであり得る。製造プロセスを制御する入力パラメータは、手動様式で周期的
に改定される。より高い精度の製造プロセスが必要となるので、製造プロセスを
制御する入力パラメータをより自動化されタイムリーな態様で改定するために、
向上した方法が必要とされる。
【０００７】 この発明は、以上の問題のうちの１つ以上を克服すること、または少なくとも
そのための努力を軽減することに向けられる。
【０００８】 発明の開示 この発明の一局面においては、重ね合せ制御エラーを訂正するための方法が提
供される。半導体装置は、制御入力パラメータに基づいて処理される。処理され
た半導体装置は、レビューステーションで検査される。制御入力パラメータは、
処理された半導体装置の検査に応答して修正される。新しい制御入力パラメータ
は、制御入力パラメータの修正に基づいて、後続のランの半導体装置を処理する
ステップに対して実現される。
【０００９】 この発明の別の局面においては、重ね合せ制御エラーを訂正するための装置が
提供される。この発明の装置は、制御入力パラメータに基づいて半導体装置を処
理するための手段と、レビューステーションにおいて処理された半導体装置を検
査するための手段と、処理された半導体装置の検査に応答して、制御入力パラメ
ータを修正するための手段と、制御入力パラメータの修正に基づいて、後続のラ
ンの半導体装置を処理するステップのための新しい制御入力パラメータを実現す
るための手段とを含む。
【００１０】 この発明は、同様の参照符号は同様の要素を指す添付の図面と併せて以下の説
明を参照することにより、理解されるであろう。
【００１１】 この発明はさまざまな変形および代替的な形式をとり得、その特定の実施例は
例示の目的でのみ図面に示され、詳細に説明される。しかしながら、特定の実施
例の説明は、発明を開示される特定の形式に限定することを意図せず、反対に、
すべての変形、等価物、代替例を、前掲の特許請求の範囲に定義されるこの発明
の精神および範囲に含むことを意図することを理解されたい。
【００１２】 発明を実行するためのモード この発明の例示的な実施例を以下に説明する。わかりやすくするために、本明
細書においては実際の実現化のすべての特徴は説明しない。もちろん、いずれの
そのような実際の実現化を開発するためにも、実現化ごとに異なり得る、システ
ムに関連する制約または業務に関連する制約などの、開発者の特定の目標を達成
するために、さまざまな実現化に特定の判断がなされるべきことが理解されるで
あろう。さらに、そのような開発の努力は複雑であり時間がかかるであろうが、
これはこの開示から利益を受ける当業者には当然の手順であることが理解される
であろう。
【００１３】 重ね合せプロセスは、半導体製造における重要なステップである。特に、重ね
合せプロセスは、製造プロセスの間に半導体層の間のミスアライメントエラーを
測定することを含む。重ね合せプロセスにおける改良は、半導体製造プロセスに
おける品質および効率性の意味において、実質的な向上をもたらし得る。この発
明は、重ね合せエラーの制御のための自動化されたエラー訂正を実現する方法を
提供する。さらに、この発明は重ね合せレジストレーションをランごとに制御す
る方法を提供する。
【００１４】 図１には、この発明によって教示される方法の一実施例が示される。半導体装
置は、ブロック１１０に示されるように、いくつかの入力制御パラメータを用い
て製造環境において処理される。図２を参照すると、一実施例においては、半導
体ウェハなどの半導体製品２０５が露光ツール２１０において、ライン２２０上
の複数の制御入力信号を用いて処理される。一実施例においては、ライン２２０
上の制御入力信号は、コンピュータシステム２３０から露光ツール２１０に送ら
れる。半導体製造プロセスにおいて用いられる露光ツール２１０の１つの例は、
ステッパである。
【００１５】 露光ツール２１０を動作させるために用いられる、ライン２２０上の制御入力
は、ｘ移動信号、ｙ移動信号、ｘ拡張ウェハスケール信号、ｙ拡張ウェハスケー
ル信号、レチクル拡大信号、およびレチクル回転信号を含む。一般的に、レチク
ル拡大信号およびレチクル回転信号に関連するエラーは、露光ツールにおいて処
理されているウェハの表面に対する１つの特定の露光プロセスに関連する。この
発明によって教示される主な特徴のうちの１つは、ランごとに上述の制御入力信
号を更新する方法である。
【００１６】 露光ツール２１０におけるプロセスステップが終了すると、露光ツール２１０
において処理された半導体ウェハが、図１のブロック１２０に示されるようにレ
ビューステーションにおいて検査される。そのようなレビューステーションの１
つはＫＬＡレビューステーションである。レビューステーションの動作から導出
された１組のデータは、先行する露光プロセスによって生じたミスレジストレー
ションの程度の量的な測定値である。一実施例においては、ミスレジストレーシ
ョンの程度は、半導体ウェハの２つの層の間で生じたプロセスにおけるミスアラ
イメントに関連する。一実施例においては、生じたミスレジストレーションの程
度は、特定の露光プロセスへの制御入力によるものであり得る。制御入力は一般
的に、半導体ウェハに対して露光ツールによって行なわれるプロセスステップの
精度に影響を与える。制御入力の修正は、露光ツールにおいて用いられるプロセ
スステップの性能を向上させるために用い得る。
【００１７】 図１のブロック１２０に示されるように、１ロットのウェハのランの後の検査
から一旦エラーが判断されると、ライン２２０上の制御入力は、図１のブロック
１３０に示されるように、後続の１ロットのウェハのランに対して修正される。
ライン２２０上の制御信号の修正は、露光ツール２１０における次のプロセスス
テップを向上させるよう設計される。図３は、図１のブロック１３０に示される
ステップをより詳細に示す。
【００１８】 図３を参照すると、ブロック３１０に示されるように、レビューステーション
からのデータの分析からエラーデータが得られる。一旦エラーデータが得られる
と、図３のブロック３２０に示されるように、エラーデータがデッドバンド内に
あるか否かの判断がなされる。ブロック３２０に示されるステップは、ライン２
２０上の制御入力における変化を正当化するのに十分、エラーが大きいか否かを
判断する。デッドバンドを規定するために、図１のブロック１２０において示さ
れたレビューステーションステップから獲得されたエラーは、予め定められた組
のしきい値パラメータと比較される。一実施例においては、デッドバンドは、制
御入力信号を伴うある範囲のエラー値を含み、該制御入力信号は対応する予め定
められたターゲット値の組の近傍に集中するが、これに対して一般的にコントロ
ーラの動作はブロックされる。もしレビューステーションステップから得られた
エラーのうちのいずれかの１つが、対応の予め定められたしきい値よりも小さけ
れば、その特定のエラーはデッドバンド内にあると見なされる。デッドバンドの
主な目的のうちの１つは、ライン２２０上の制御入力信号に対する変化からもた
らされる過剰な制御動作が、半導体製造プロセスを過度に敏感にさせることを防
ぐことである。
【００１９】 ブロック３２０に示されるように、制御入力信号に対応するエラーがデッドバ
ンド内にあると判断されると、その特定のエラーは、図３のブロック３３０に示
されるように無視される。したがって、制御入力信号に対応するエラーの値が予
め定められたデッドバンド内にあることが見出されると、その特定のエラーは対
応の制御入力信号を更新するためには用いられない。新しいエラーデータは次い
で、図３のブロック３４０に示されるように獲得され分析される。一実施例にお
いては、上述のステップは獲得された新しいエラーデータに対して繰返される。
【００２０】 ブロック３２０に示されるように、制御入力信号に対応するエラーがデッドバ
ンド内にはないと判断されると、制御入力修正シーケンスの実現化などのさらな
る処理が、図３のブロック３５０に示されるように行なわれる。制御入力信号に
対応するエラーの値は、後続の製造プロセスステップに対する制御入力信号を更
新するために用いられる。図３のブロック３５０に示される制御入力信号修正シ
ーケンスの一実施例は、図４にさらに詳細に示される。
【００２１】 図４を参照すると、一旦特定の制御入力信号に関連するエラーデータが得られ
ると、図４のブロック４１０に示されるように、制御入力信号の値での変化の推
奨されるステップサイズが計算される。制御入力信号の値における変化のステッ
プサイズは、制御入力信号の値の大きさにおける変化に関連する。制御入力信号
の値の大きさは、露光ツール２１０などの半導体製造ツールの設定の入力特徴を
決定する。一実施例においては、ライン２２０上の制御入力信号の新しい設定を
決定するステップサイズは、図４のブロック４２０に示されるように方程式（１
）を用いて計算される。
【００２２】 新しい設定＝古い設定−［（重み）＊（エラー値）］ 方程式（１） 方程式（１）に示されるように、ライン２２０上の制御入力信号の新しい設定
は、制御入力信号の古い設定の大きさから、重みとライン２２０上の制御入力信
号のエラー値との積を減算することにより、計算される。重みは、ライン２２０
上の特定の制御入力信号のエラー値に割当てられる予め定められたパラメータで
ある。制御入力信号のエラー値の重みは、一般的に０から１の間にある。制御入
力信号のエラー値の重みの使用は、半導体製造ツールのコントローラが過度に敏
感な態様で動作することを防ぐ１つの方法である。すなわち、重みの値は、制御
入力信号の古い設定からの新しい設定の変化のステップサイズを少なくとも部分
的に制御するために用い得る。
【００２３】 重みの値は、制御入力信号の設定における変化のステップサイズを部分的に制
御するために用い得るが、これは過度に大きなステップサイズを防ぐためにはそ
れでも不十分であり得る。すなわち、特定のエラー信号に対して最適な重みが割
当てられたとしても、制御入力信号の設定における計算された変化のステップサ
イズは大きくなりすぎるおそれがあり、それにより、これは半導体製造ツールの
コントローラを過剰に敏感な態様で動作させるおそれがある。したがって、計算
されたステップサイズは、図４のブロック４３０に示されるように、ライン２２
０における制御入力信号の設定における変化に対して許容可能である最大の予め
定められたステップサイズと比較される。
【００２４】 制御入力信号の大きさにおける計算された変化のステップサイズが、予め定め
られた最大のステップサイズよりも小さいことが判断されると、計算されたステ
ップサイズが、制御入力信号の新しい設定を計算するために用いられる。制御入
力信号の大きさにおける計算された変化のステップサイズが予め定められた最大
のステップサイズよりも大きいことが判断されると、予め定められた最大のステ
ップサイズが、制御入力信号の新しい設定を計算するために用いられる。ライン
２２０上の制御入力信号の新しい設定のステップサイズの計算に基づいて、制御
入力信号は、図４のブロック４４０に示されるように、次の製造プロセスステッ
プに対して更新される。
【００２５】 ブロック４４０に示されるステップの完了は、図３のブロック３５０に示され
る制御入力修正シーケンス実現化のステップを完了させる。上述のステップを用
いて、他の制御入力制御信号に対する新しいエラーデータが獲得され訂正される
。一旦半導体製造ツールのための妥当性のある制御入力信号が更新されると、新
しいより正確な設定を備えた制御入力信号は、図１のブロック１４０に示される
ように、後続のランの半導体装置に対する半導体製造プロセスステップを行なう
ために用いられる。
【００２６】 ライン２２０上の更新された制御入力信号を用いる１つの方法は、制御スレッ
ドによって実現される。制御スレッドは、重ね合せコントローラによって実現さ
れることができる。制御スレッドは、重ね合せ制御ストラテジに対してかなりの
複雑性を加える。制御スレッドは、露光ツール２１０などの半導体製造ツールの
制御方式の重要な部分である。異なった制御スレッドの各々が、別々のコントロ
ーラとして作用し、さまざまな処理条件によって区別される。重ね合せ制御に対
しては、制御スレッドは、現在ウェハロットを処理している半導体製造ツール（
たとえば、ステッパ）、半導体製品、半導体製造動作、および先行するウェハの
層で半導体ウェハを処理した半導体製造ツールを含む、異なった条件の組合せに
よって分けられる。
【００２７】 制御スレッドを別々に保つ理由は、異なった半導体製造プロセス条件は、異な
った態様で重ね合せエラーに影響を与えるためである。単独の半導体製造プロセ
ス条件の各々をそれ自体の対応の処理スレッドに分離することにより、重ね合せ
エラーは、制御スレッドにおいて後続の半導体ウェハロットが処理される条件を
正確に反映させるものとなる。エラー測定値はより妥当性があるために、エラー
に基づく制御入力信号に対する変化はより適切になる。この発明によって説明さ
れる制御方式の実現化は、重ね合せエラーの減少をもたらし得る。
【００２８】 制御スレッド構成の有効性を例示するために、ステッパ動作が論じられる以下
の例を考察する。たとえば、ステッパＡは、０．０５ミクロンの移動エラーでウ
ェハを生産し、ステッパＢは−０．０５ミクロンのエラーを有し、ステッパＣは
０．１ミクロンのエラーを有する。もし半導体ウェハロットがステッパＡで生産
されると、これは次の層でステッパＢで処理され、重ね合せエラーはこれらの間
で−０．１ミクロンとなる。もしロットがステッパＢおよびステッパＣで代わり
に処理されると、エラーは０．１５ミクロンとなるであろう。エラーは、ロット
が処理される場合に存在する条件に依存して異なる。以下に示すのは、プロセス
においてステッパ／ステッパ対が用いられた場合に起こり得るエラー結果の表で
ある。
【００２９】
【表１】
【００３０】 この例において、制御スレッドフレームワークの利点の１つが示される。ステ
ッパごとに、どのステッパが最後続の層でウェハロットを処理したかに依存して
、３つの起こり得る重ね合せエラー値が存在する。発生する１つの問題は、同じ
半導体製造ツールにおいて処理される次の半導体ウェハロットに対して、エラー
がどうなるかをコントローラが予知できないことである。制御スレッドを用いる
と、表１に示される条件の各々は、それ自体のコントローラを有するであろう。
１つのコントローラごとに１つの条件のみがあるために、そのコントローラは次
の半導体ウェハロットが遭遇する可能性があるエラーを予想し、それにしたがっ
て制御入力信号を調節することができるようになる。
【００３１】 重ね合せ計測は、上述のいずれの半導体製造ツール制御ストラテジにおいても
重要な部分である。ＫＬＡレビューステーションなどのレビューステーションは
、制御エラーを測定できる制御アルゴリズムを提供することができる。エラー測
定値の各々は、直接的な態様でライン２２０上の制御入力信号の１つに対応する
。制御入力信号を訂正するためにエラーを用いることができるようになる前に、
一般的にある程度の前処理が完了する。この付加的な複雑性は、レビューステー
ションによって提供されるエラー推定値をより正確にするよう設計される。
【００３２】 制御入力信号の前処理、またはデータ操作の第１のステップの１つは、アウト
ライア排除である。アウトライア排除は、半導体製造プロセスの履歴的実績に照
らして、受取られたデータは妥当であることを確実にするために用いられる総エ
ラーチェックである。この手順は、重ね合せエラーの各々を、その対応の予め定
められた境界パラメータと比較することを含む。一実施例においては、予め定め
られた境界の１つだけを超過したとしても、半導体ウェハロット全体からのエラ
ーデータが総じて排除される。アウトライア排除の限界を定めるために、数千の
実際の半導体製造データポイントが集められる。このデータ集合の中のエラーパ
ラメータごとの標準偏差が次いで計算される。一実施例においては、アウトライ
ア排除に対して、一般的に標準偏差の９倍（正と負との両方）が予め定められた
境界として選択される。これが行われるのは主に、プロセスの正常な動作条件か
ら顕著に外れたポイントのみが排除されることを確実にするためである。
【００３３】 プロセスにおける次の段階は、フィルタリングとしても知られるデータの平滑
化である。これはエラー測定値が、値が顕著に逸脱するエラーなどの、ある程度
のランダム性を受けるので重要である。レビューステーションデータをフィルタ
リングすることは、制御入力信号設定におけるエラーのより正確な評価をもたら
す。一実施例においては、重ね合せ制御方式は、指数重み付き移動平均（ＥＷＭ
Ａ）フィルタとして知られるフィルタリング手順を用いるが、この文脈において
は他のフィルタリング手順を用いることも可能である。ＥＷＭＡフィルタに対す
る方程式を、方程式（２）に示す。
【００３４】 新しい平均＝（重み）＊（現在の測定値）＋（１−重み）＊（先行するＥＷＭ
Ａ平均） 方程式（２） 重みは、フィルタリングの程度を制御するために用い得る調節可能なパラメー
タであり、一般的に０から１の間である。重みは、現在のデータポイントの精度
における信頼度を表わす。もし測定値が正確であると考慮されると、重みは１に
近くなる。もしプロセスにおいて顕著な程度の変動があれば、０に近い数が適切
となるであろう。新しい平均は、現在の測定値、重み、および計算された最後続
の平均から計算される。図５に、連続するポイントごとの平均の従属を示す。
【００３５】 一実施例においては、ＥＷＭＡフィルタリングプロセスを用いる少なくとも２
つの方法がある。第１の実現化は、上述のように先行する平均、重み、および現
在の測定値を用いることである。第１の実現化を用いる利点の中でもとりわけ有
益であるのは、使用の簡単さ、および最小限のデータ保存である。第１の実現化
を用いる上での不利点の１つは、この方法が一般的にあまりプロセス情報を保持
しないことである。さらに、この態様で計算された先行する平均は、先行するす
べてのデータポイントからなるが、これは不所望である。第２の選択肢は、デー
タのいくつかのみを保持し、平均値を生データからその都度計算することである
。
【００３６】 半導体製造における製造環境は、いくつかの独特の問題を呈示する。半導体ウ
ェハロットがステッパなどの半導体製造ツールを通って処理される順序は、これ
らがレビューステーションにおいて読取られる順序には対応しない可能性がある
。これは、データポイントがシーケンスから外れてＥＷＭＡ平均に加えられるこ
とにつながるおそれがある。半導体ウェハロットは、エラー測定値を確認するた
めに一度以上分析される。データを保持しないと、両方の読出がＥＷＭＡ平均に
関与するであろうが、これは不所望な特徴である。さらに、制御スレッドのいく
つかはボリュームが少ない可能性があるが、これは先行する平均値を古くさせて
、これが制御入力信号設定におけるエラーを正確に示すことができなくさせるお
それがある。
【００３７】 上述の理由、および他の要件から、重ね合せコントローラはＥＷＭＡフィルタ
リングされたエラーを計算するために制限されたデータの記憶を用いる。ロット
番号、ステッパなどの半導体製造ツールにおいてロットが処理された時間、およ
び多数のエラー推定値、を含む半導体ウェハロットのデータは、データ記憶（一
実施例においてはData Storeと呼ばれる）に処理スレッド名でストアされる。新
しいデータの組が集められると、データのスタックはData Storeから検索されて
分析される。処理されている現在の半導体ウェハロットのロット番号は、スタッ
ク内のものと比較される。もしロット番号がそこに存在するデータのいずれかと
整合すれば、エラー測定値は置換えられる。そうでなければ、データポイントは
時系列順に、ロットがステッパを通って処理された時間期間に従って、現在のス
タックに加えられる。一実施例においては、４８時間以上経過したスタック内の
データポイントのいずれも除去される。一旦上述のステップが完了すると、新し
いフィルタ平均は計算されて、Data Storeにストアされる。
【００３８】 この発明によって教示される原理は、高度処理制御（ＡＰＣ）フレームワーク
において実現され得る。ＡＰＣは、この発明によって教示される重ね合せ制御ス
トラテジを実現する好ましいプラットフォームである。いくつかの実施例におい
ては、ＡＰＣは工場全体のシステムであり得る；したがって、この発明によって
教示される制御ストラテジは、実質的に工場にある半導体製造ツールのいずれに
も適用することができる。ＡＰＣフレームワークはまた、リモートアクセスおよ
び処理実績の監視をも可能にする。さらに、ＡＰＣフレームワークを用いること
により、データの記憶はローカルドライブよりもより便利に、よりフレキシブル
に、かつよりコストを低くできる。ＡＰＣプラットフォームは、必要なソフトウ
ェアコードを書く上で顕著なフレキシビリティを提供するために、より洗練され
た種類の制御を可能にする。
【００３９】 この発明によって教示される制御ストラテジをＡＰＣフレームワークに対して
適用すると、いくつかのソフトウェア要素が必要になり得る。ＡＰＣフレームワ
ーク内の構成要素に加えて、コンピュータスクリプトが、制御システムに関与す
る半導体製造ツールごとに書かれる。制御システムにおける半導体製造ツールが
、半導体製造において開始されると、これは一般的にスクリプトを呼出して、重
ね合せコントローラによって要求される動作を開始する。制御方法は一般的に、
これらのスクリプトにおいて規定され実行される。これらのスクリプトの開発は
、制御システムの開発の顕著な部分を占める可能性がある。
【００４０】 一実施例においては、重ね合せ制御プロジェクトに対して、必要なタスクのす
べてを行なう４つの別々のスクリプトが存在する。ＡＳＭステッパおよびレビュ
ーステーションの各々に１つのスクリプトがあり、一方のスクリプトはレビュー
ステーションからの実際のデータ獲得を扱うためのものであり、他方のサブスク
リプトは他のスクリプトのいずれかによって参照され得る共通の手順を含むもの
である。これらのスクリプトの検査、およびこれらがどのように製作フローにお
いてインタラクションするかは、この発明によって教示される重ね合せ制御方式
によって実施される実際の制御動作を明らかにし得る。
【００４１】 一実施例においては、重ね合せ制御手順は、半導体装置製造手順のソース／ド
レイン部分において開始する。ＡＳＭステッパが用いられてフォトレジストを露
光するが、これはウェハの活性領域を規定する。重ね合せコントローラはこれを
、ウェハロットがポリゲートステップを通るときに先行する層として扱うが、そ
のためにこのステップにおいてウェハロットのランからいくつかの情報が必要と
なる。一実施例においては、半導体製造ツールが運転する前に、ＡＰＣスクリプ
トが呼出されて機械を初期化する。このステップにおいて、スクリプトは、半導
体製造ツールのエンティティ番号と、ウェハロット番号とを記録する。エンティ
ティ番号は次いで、Data Storeにおけるロット番号に対して記憶される。残りの
スクリプト、たとえばAPCData呼出ならびにSetupおよびStartMachine呼出は、空
白またはダミーデータを備えて作成されて、機械にそのデフォルト設定を使用さ
せる。
【００４２】 半導体ウェハロットがコントローラの領域に入る、後続の時間は、一般的に半
導体装置製作のポリゲート部分の間である。これは、ソース／ドレイン層のすぐ
上のパターニングされたレベルである。これらの２つの隣接するパターニングさ
れた層は、重ね合せ計測を受け、これはフィードバック制御を用いて重ね合せに
おけるエラーを訂正することを可能にする。これは一般的に、後にレビューステ
ーション計測ステップが続く、いずれの２つの隣接するパターニングされた層に
も当てはまる。制御動作を可能にするために、処理情報から現在の半導体ウェハ
ロットに対応する制御スレッドが生成される。
【００４３】 重ね合せ制御方式に対する制御スレッドは、現在のステッパ、現在の動作、現
在のロットに対する製品コード、および先行するパターニングされた層でのエン
ティティ番号、に依存する。最初の３つのパラメータは、現在のステッパからス
クリプトへ渡される文脈情報において一般的に見出される。第４のパラメータは
一般的に、ロットが先行する層を通して処理された場合にストアされる。一旦す
べての４つのパラメータが規定されると、これらは組合されて制御スレッド名を
構成する。制御スレッド名の例は、ＳＴＰ０２ ＯＰＥＲ０１ ＰＲＯＤ０１ ＳＴＰ０１である。制御スレッド名もまた、Data Storeにおけるウェハロット番
号と対応してストアされる。
【００４４】 一旦ロットが制御スレッド名と関連付けられると、その制御スレッドに対する
ステッパ設定は、総じてData Storeから検索される。この情報に対していつ呼出
が行なわれるかに対しては少なくとも２つの可能性がある。１つの可能性は、現
在の制御スレッド名ではいかなる設定もストアされていないことである。これは
、制御スレッドが新しいか、または情報が失われたか削除された場合に起こり得
る。これらの場合においては、スクリプトは、関連するエラーがないと推定して
制御スレッドを初期化し、重ね合せエラーのターゲット値を制御入力設定として
用いる。コントローラが、デフォルト機械設定を初期設定として用いることが好
ましい。いくつかの設定を推定することにより、重ね合せエラーは、フィードバ
ック制御を容易にするために制御設定に再び関連づけられる。
【００４５】 別の可能性は、設定が制御スレッド名で保存されていることである。この場合
においては、１つ以上の半導体ウェハロットが同じ制御スレッド名の下で現在の
半導体ウェハロットとして処理されており、またレビューステーションを用いて
重ね合せエラーに対しても測定されている。この情報が存在する場合、制御入力
信号設定はData Storeから検索される。これらの設定は次いで、APC Data呼出を
介してＡＳＭステッパにダウンロードされる。
【００４６】 最後に、ウェハロットはステッパ上での露光の後でレビューステーション上で
測定される。スクリプトは、いくつかのＡＰＣコマンドで開始して、データの収
集を可能にする。レビューステーションスクリプトは次いでそれ自体をロックし
、Data Availableスクリプトを起動する。このスクリプトは、レビューステーシ
ョンからのデータをＡＰＣフレームワークに実際に転送することを容易にする。
一旦転送が完了すると、スクリプトは出てレビューステーションスクリプトをア
ンロックする。レビューステーションとのインタラクションはここで総じて終了
する。
【００４７】 一実施例においては、データが収集された後で、これは処理されて制御入力信
号設定における現在のエラーの推定値を生成する。第１に、上述のアウトライア
ー排除基準を実行するコンパイルされたMatlabプラグインにデータが渡される。
プラグインインターフェイスに対する入力は多数のエラー測定値および境界値を
含むアレイである。プラグインインターフェイスからのリターンは、単一のトグ
ル変数である。非ゼロリターンは、これが排除基準に失敗したことを示し、そう
でなければ変数はゼロのデフォルト値を返し、スクリプトは処理を続行する。
【００４８】 アウトライアー排除が完了した後で、データはＥＷＭＡフィルタリング手順に
渡される。ロットに関連する制御スレッド名に対するコントローラデータが検索
され、ロットデータのスタックに妥当である動作のすべてが行なわれる。これは
、冗長なデータの置換えまたは、より古いデータの除去を含む。一旦データスタ
ックが十分に準備されると、これはエラー値に対応する昇順の時系列アレイにパ
ーズされる。これらのアレイは、その実行のために要求されるパラメータのアレ
イとともにＥＷＭＡプラグインに与えられる。一実施例においては、プラグイン
からのリターンは６つのフィルタリングされたエラー値からなる。
【００４９】 プロセスにおける最終的なステップは、ステッパに対する新しい設定を計算す
ることである。現在のウェハロットに対応する制御スレッドに対する先行する設
定は、Data Storeから検索される。このデータは、重ね合せエラーの現在の組と
対にされる。新しい設定は、コンパイルされたMatlabプラグインを呼出すことに
より計算される。このアプリケーションは、いくつかの入力を組入れ、別々の実
行要素において計算を行ない、メインスクリプトにいくつかの出力を返す。一般
的に、Matlabプラグインの入力は、制御入力信号設定、レビューステーションエ
ラー、制御アルゴリズムに対して必要であるパラメータのアレイ、および現在は
用いられていないフラグエラー、である。Matlabプラグインの出力は、上述のコ
ントローラアルゴリズムに従ってプラグインにおいて計算された新しいコントロ
ーラ設定である。一般的に制御動作の実際の形式および範囲を決定するフォトリ
ソグラフィプロセス技術者または制御エンジニアは、パラメータを設定すること
ができる。これらは、しきい値、最大のステップサイズ、コントローラ重み、お
よびターゲット値を含む。一旦新しいパラメータ設定が計算されると、スクリプ
トは設定をData Storeにストアして、ステッパがこれらを処理されるべき次のウ
ェハロットに対して検索できるようにする。この発明によって教示される原理は
、他のタイプの製造フレームワークに対しても実現することができる。
【００５０】 発明はこの教示の利益を受ける当業者においては明らかであるように、異なっ
ているが等価的な態様で修正され実施されることができるので、上に開示された
特定の実施例は例示的なものにすぎない。さらに、前掲の特許請求の範囲に記載
される以外の、ここに示される構造または設計の詳細に対するいかなる制約も意
図されない。したがって、上に開示される特定の実施例は、変更または修正し得
ることは明らかであり、かつそのようなすべての変形例はこの発明の範囲および
精神にあるものと考慮される。したがって、ここで保護が求められるものは、前
掲の特許請求の範囲に記載される。
【図面の簡単な説明】
【図１】 この発明によって教示される方法の一実施例を示す図である。
【図２】 複数の制御入力信号を用いる、露光ツールにおいて処理される半
導体ウェハを示す図である。
【図３】 図１のブロック１３０において示されるステップをより詳細に示
す図である。
【図４】 図３のブロック３５０において示される制御入力信号修正シーケ
ンスの一実施例をより詳細に示す図である。
【図５】 ＥＷＭＡフィルタにおける連続するポイントごとの平均の従属を
示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年９月１２日（２００１．９．１２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/30 ５０２Ｖ ５２５Ｗ (72)発明者 ボード，クリストファー・エイ アメリカ合衆国、78759 テキサス州、オ ースティン、ヘロン・コーブ、11110 (72)発明者 エドワーズ，リチャード・ディ アメリカ合衆国、78727 テキサス州、オ ースティン、カーメル・パーク・レーン、 12006 Ｆターム(参考） 4M106 AA01 CA50 DJ38

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 重ね合せ制御エラーを訂正するための方法であって、 制御入力パラメータに基づいて半導体装置（２０５）を処理するステップ（１
    １０）と、 レビューステーションにおいて前記処理された半導体装置（２０５）を検査す
    るステップ（１２０）と、 前記処理された半導体装置の前記検査に応答して前記制御入力パラメータを修
    正するステップ（１３０）と、 前記制御入力パラメータの前記修正に基づいて、後続のランの半導体装置を処
    理するステップに対する新しい制御入力パラメータを実現するステップ（１４０
    ）とを含む、方法。
  2. 【請求項２】 前記処理された半導体装置（２０５）の前記検査に応答して
    、前記制御入力パラメータを修正するステップは、 エラーデータを得るステップ（３１０）と、 前記エラーデータがデッドバンド内にあるか否かを判断するステップ（３２０
    ）と、 前記エラーデータの値が前記デッドバンド内にあるという判断に応答して、前
    記エラーデータを無視するステップ（３３０）と、 前記エラーデータの値が前記デッドバンド内にないという判断に応答して、制
    御入力修正シーケンスを実現するステップ（３５０）とをさらに含む、請求項１
    に記載の方法。
  3. 【請求項３】 前記エラーデータを得るステップ（３１０）は、前記レビュ
    ーステーションからエラーデータを得るステップをさらに含む、請求項２に記載
    の方法。
  4. 【請求項４】 前記エラーデータがデッドバンド内にあるか否かを判断する
    ステップ（３２０）は、１組の対応する予め定められたターゲット値の近傍に集
    中する制御入力信号に関連するエラー値の範囲を判断するステップをさらに含む
    、請求項２に記載の方法。
  5. 【請求項５】 前記エラーデータの値は前記デッドバンド内に存在しないと
    いう判断に応答して制御入力修正シーケンスを実現するステップは、 前記エラーデータに応答して、推奨されるステップサイズを計算するステップ
    （４１０）と、 最大のステップサイズを判断するステップと、 前記計算されたステップサイズと前記最大ステップサイズとを比較するステッ
    プ（４３０）と、 前記計算されたステップサイズと前記最大ステップサイズとの比較に応答して
    、少なくとも１つの制御入力信号を更新するステップ（４４０）とをさらに含む
    、請求項２に記載の方法。
  6. 【請求項６】 重ね合せ制御エラーを訂正するための装置であって、 制御入力パラメータに基づいて半導体装置（２０５）を処理するための手段（
    １１０）と、 レビューステーションにおいて前記処理された半導体装置（２０５）を検査す
    るための手段（１２０）と、 前記処理された半導体装置の前記検査に応答して、前記制御入力パラメータを
    修正するための手段（１３０）と、 前記制御入力パラメータの前記修正に基づいて、後続のランの半導体装置を処
    理するステップのための新しい制御入力パラメータを実現するための手段（１４
    ０）とを含む、装置。
  7. 【請求項７】 コンピュータ（２３０）によって実行された場合に、重ね合
    せ制御エラーの訂正のための方法を実行する命令を符号化された、コンピュータ
    読出可能プログラム記憶装置であって、 制御入力パラメータに基づいて半導体装置（２０５）を処理すること（１１０
    ）と、 レビューステーションにおいて前記処理された半導体装置（２０５）を検査す
    ること（１２０）と、 前記処理された半導体装置の前記検査に応答して前記制御入力パラメータを修
    正すること（１３０）と、 前記制御入力パラメータの前記修正に基づいて、後続のランの半導体装置の処
    理するステップに対する新しい制御入力パラメータを実現すること（１４０）と
    を含む、コンピュータ読出可能プログラム記憶装置。
  8. 【請求項８】 コンピュータ（２３０）によって実行された場合、請求項７
    に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記
    憶装置であって、前記処理された半導体装置（２０５）の前記検査に応答する前
    記制御入力パラメータの修正は、 エラーデータを得ること（３１０）と、 前記エラーデータがデッドバンド内にあるか否かを判断すること（３２０）と
    、 前記エラーデータの値が前記デッドバンド内にあるという判断に応答して、前
    記エラーデータを無視すること（３３０）と、 前記エラーデータの値が前記デッドバンド内にないという判断に応答して、制
    御入力修正シーケンスを実現すること（３５０）とをさらに含む、コンピュータ
    読出可能プログラム記憶装置。
  9. 【請求項９】 コンピュータ（２３０）によって実行された場合、請求項８
    に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記
    憶装置であって、前記エラーデータの値がデッドバンド内にあるか否かの判断（
    ３２０）は、１組の対応する予め定められたターゲット値の近傍に集中する制御
    入力信号に関連するエラー値の範囲を決定することをさらに含む、コンピュータ
    読出可能プログラム記憶装置。
  10. 【請求項１０】 コンピュータ（２３０）によって実行された場合、請求項
    ８に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム
    記憶装置であって、前記エラーデータの値は前記デッドバンド内にないという判
    断に応答して、制御入力修正シーケンスを実現すること（３５０）は、 前記エラーデータに応答して、推奨されるステップサイズを計算すること（４
    １０）と、 最大のステップサイズを判断することと、 前記計算されたステップサイズと前記最大ステップサイズとを比較すること（
    ４３０）と、 前記計算されたステップサイズと前記最大ステップサイズとの比較に応答して
    、少なくとも１つの制御入力信号を更新すること（４４０）とをさらに含む、コ
    ンピュータ読出可能プログラム記憶装置。
JP2001516238A 1999-08-10 2000-04-18 重ね合せレジストレーションのランごとの制御のための方法および装置 Expired - Fee Related JP4666858B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/371,550 1999-08-10
US09/371,550 US6405096B1 (en) 1999-08-10 1999-08-10 Method and apparatus for run-to-run controlling of overlay registration
PCT/US2000/010249 WO2001011678A1 (en) 1999-08-10 2000-04-18 Method and apparatus for run-to-run controlling of overlay registration

Publications (3)

Publication Number Publication Date
JP2003506898A true JP2003506898A (ja) 2003-02-18
JP2003506898A5 JP2003506898A5 (ja) 2007-04-26
JP4666858B2 JP4666858B2 (ja) 2011-04-06

Family

ID=23464424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001516238A Expired - Fee Related JP4666858B2 (ja) 1999-08-10 2000-04-18 重ね合せレジストレーションのランごとの制御のための方法および装置

Country Status (5)

Country Link
US (2) US6405096B1 (ja)
EP (1) EP1208592A1 (ja)
JP (1) JP4666858B2 (ja)
KR (1) KR100734526B1 (ja)
WO (1) WO2001011678A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057103A (ja) * 2000-08-07 2002-02-22 Samsung Electronics Co Ltd 半導体装置の製造のための露光方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405096B1 (en) * 1999-08-10 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for run-to-run controlling of overlay registration
US6640151B1 (en) 1999-12-22 2003-10-28 Applied Materials, Inc. Multi-tool control system, method and medium
US6449524B1 (en) * 2000-01-04 2002-09-10 Advanced Micro Devices, Inc. Method and apparatus for using equipment state data for run-to-run control of manufacturing tools
US6549822B1 (en) * 2000-07-25 2003-04-15 Advanced Micro Devices, Inc. Method and apparatus for control of multi-cup semiconductor manufacturing tracks
US6708074B1 (en) 2000-08-11 2004-03-16 Applied Materials, Inc. Generic interface builder
US6625513B1 (en) * 2000-08-15 2003-09-23 Applied Materials, Inc. Run-to-run control over semiconductor processing tool based upon mirror image target
US7188142B2 (en) 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
DE10120701A1 (de) * 2001-04-27 2002-10-31 Infineon Technologies Ag Verfahren zur Steuerung eines Prozeßgerätes zur sequentiellen Verarbeitung von Halbleiterwafern
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US7082345B2 (en) * 2001-06-19 2006-07-25 Applied Materials, Inc. Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities
US7101799B2 (en) * 2001-06-19 2006-09-05 Applied Materials, Inc. Feedforward and feedback control for conditioning of chemical mechanical polishing pad
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US6444481B1 (en) * 2001-07-02 2002-09-03 Advanced Micro Devices, Inc. Method and apparatus for controlling a plating process
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US20030199112A1 (en) 2002-03-22 2003-10-23 Applied Materials, Inc. Copper wiring module control
TW533468B (en) * 2002-04-02 2003-05-21 Macronix Int Co Ltd Yield monitoring and analysis system and method
US6672716B2 (en) * 2002-04-29 2004-01-06 Xerox Corporation Multiple portion solid ink stick
US20040007325A1 (en) * 2002-06-11 2004-01-15 Applied Materials, Inc. Integrated equipment set for forming a low K dielectric interconnect on a substrate
US20040206621A1 (en) * 2002-06-11 2004-10-21 Hongwen Li Integrated equipment set for forming a low K dielectric interconnect on a substrate
US6735485B1 (en) * 2002-11-08 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay registration correction method for multiple product type microelectronic fabrication foundry facility
DE10252605A1 (de) * 2002-11-12 2004-06-24 Infineon Technologies Ag Verfahren, Vorrichtung, computerlesbarer Speicher und Computerprogramm-Element zum rechnergestützten Überwachen und Regeln eines Herstellungsprozesses
CN1720490B (zh) 2002-11-15 2010-12-08 应用材料有限公司 用于控制具有多变量输入参数的制造工艺的方法和***
US6823231B1 (en) * 2002-11-25 2004-11-23 Advanced Micro Devices, Inc. Tuning of a process control based upon layer dependencies
US6815232B2 (en) * 2002-11-26 2004-11-09 Advanced Micro Devices, Inc. Method and apparatus for overlay control using multiple targets
US6912433B1 (en) * 2002-12-18 2005-06-28 Advanced Mirco Devices, Inc. Determining a next tool state based on fault detection information
US7089528B2 (en) * 2003-03-11 2006-08-08 International Business Machines Corporation Methods and systems for estimating reticle bias states
US6766214B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Adjusting a sampling rate based on state estimation results
WO2004105101A2 (en) * 2003-05-16 2004-12-02 Tokyo Electron Limited A process system health index and method of using the same
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7346878B1 (en) 2003-07-02 2008-03-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing in-chip microtargets for metrology or inspection
US6978191B2 (en) * 2003-09-06 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay registration control system and method employing multiple pilot lot in-line overlay registration measurement
US7031794B2 (en) * 2003-09-26 2006-04-18 Taiwan Semiconductor Manufacturing Co. Ltd. Smart overlay control
TWI269943B (en) * 2003-12-25 2007-01-01 Promos Technologies Inc Photolithographic parameter feed back system and control method
US7260442B2 (en) * 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20050209818A1 (en) * 2004-03-17 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for predicting a parameter for a lithography overlay first lot
US6980873B2 (en) 2004-04-23 2005-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment
US7437404B2 (en) * 2004-05-20 2008-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving equipment communication in semiconductor manufacturing equipment
TWI266154B (en) * 2004-09-21 2006-11-11 Promos Technologies Inc Method and system for determining lithography overlay offsets
US8676538B2 (en) * 2004-11-02 2014-03-18 Advanced Micro Devices, Inc. Adjusting weighting of a parameter relating to fault detection based on a detected fault
US7305634B2 (en) * 2004-11-23 2007-12-04 Lsi Corporation Method to selectively identify at risk die based on location within the reticle
JP2006278767A (ja) * 2005-03-29 2006-10-12 Toshiba Corp オーバーレイ制御システム及びオーバーレイ制御方法
JP4541237B2 (ja) * 2005-06-29 2010-09-08 リンテック株式会社 半導体ウエハ処理テープ巻装体およびそれを用いた半導体ウエハ処理テープ貼着装置ならびに半導体ウエハ加工処理装置
TW200941010A (en) * 2008-03-24 2009-10-01 Promos Technologies Inc Method and system for processing test wafer in photolithography process
US8350337B2 (en) * 2009-12-29 2013-01-08 United Microelectronics Corp. Semiconductor device and method of forming the same
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
GB2497041B (en) 2010-09-28 2013-08-28 Ibm Method, program, and apparatus for grouping plurality of elements
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US10295993B2 (en) 2011-09-01 2019-05-21 Kla-Tencor Corporation Method and system for detecting and correcting problematic advanced process control parameters
WO2018089217A1 (en) * 2016-11-11 2018-05-17 Applied Materials, Inc. Hybrid laser and implant treatment for overlay error correction
KR102606104B1 (ko) 2019-01-29 2023-11-29 에이에스엠엘 네델란즈 비.브이. 반도체 제조 공정에서의 의사 결정 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291021A (ja) * 1993-04-06 1994-10-18 Nikon Corp 位置合わせ方法
JPH06302496A (ja) * 1993-04-13 1994-10-28 Nikon Corp 位置合わせ方法
JPH06310403A (ja) * 1993-04-21 1994-11-04 Nikon Corp 位置合わせ方法
JPH06349707A (ja) * 1993-06-14 1994-12-22 Nikon Corp 位置合わせ方法
JPH06349706A (ja) * 1993-06-08 1994-12-22 Nikon Corp 位置合わせ方法
JPH1022190A (ja) * 1996-06-28 1998-01-23 Nikon Corp 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616475B2 (ja) 1987-04-03 1994-03-02 三菱電機株式会社 物品の製造システム及び物品の製造方法
US5444538A (en) * 1994-03-10 1995-08-22 New Vision Systems, Inc. System and method for optimizing the grid and intrafield registration of wafer patterns
US5741732A (en) 1995-05-03 1998-04-21 Sony Corporation Method for detecting implantation mask misalignment
KR0165320B1 (ko) * 1995-12-27 1999-02-01 김광호 반도체 산화 공정의 소크타임 설정 방법
JPH10199784A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp アライメント補正方法及び半導体装置
US5877861A (en) * 1997-11-14 1999-03-02 International Business Machines Corporation Method for overlay control system
US5866437A (en) 1997-12-05 1999-02-02 Advanced Micro Devices, Inc. Dynamic process window control using simulated wet data from current and previous layer data
TW420833B (en) * 1998-04-17 2001-02-01 Taiwan Semiconductor Mfg Overlay correction method of wafer alignment
US6263255B1 (en) * 1998-05-18 2001-07-17 Advanced Micro Devices, Inc. Advanced process control for semiconductor manufacturing
TW419720B (en) * 1999-03-26 2001-01-21 Mosel Vitelic Inc The method of monitoring the overlay accuracy of the stepper and the device using the same
US6556959B1 (en) * 1999-07-12 2003-04-29 Advanced Micro Devices, Inc. Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers
US6368883B1 (en) * 1999-08-10 2002-04-09 Advanced Micro Devices, Inc. Method for identifying and controlling impact of ambient conditions on photolithography processes
US6405096B1 (en) * 1999-08-10 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for run-to-run controlling of overlay registration
US6535774B1 (en) * 1999-08-12 2003-03-18 Advanced Micro Devices, Inc. Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller
US6427093B1 (en) * 1999-10-07 2002-07-30 Advanced Micro Devices, Inc. Method and apparatus for optimal wafer-by-wafer processing
US6248602B1 (en) * 1999-11-01 2001-06-19 Amd, Inc. Method and apparatus for automated rework within run-to-run control semiconductor manufacturing
US6405144B1 (en) * 2000-01-18 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for programmed latency for improving wafer-to-wafer uniformity
US6460002B1 (en) * 2000-02-09 2002-10-01 Advanced Micro Devices, Inc. Method and apparatus for data stackification for run-to-run control
US6458605B1 (en) * 2001-06-28 2002-10-01 Advanced Micro Devices, Inc. Method and apparatus for controlling photolithography overlay registration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291021A (ja) * 1993-04-06 1994-10-18 Nikon Corp 位置合わせ方法
JPH06302496A (ja) * 1993-04-13 1994-10-28 Nikon Corp 位置合わせ方法
JPH06310403A (ja) * 1993-04-21 1994-11-04 Nikon Corp 位置合わせ方法
JPH06349706A (ja) * 1993-06-08 1994-12-22 Nikon Corp 位置合わせ方法
JPH06349707A (ja) * 1993-06-14 1994-12-22 Nikon Corp 位置合わせ方法
JPH1022190A (ja) * 1996-06-28 1998-01-23 Nikon Corp 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057103A (ja) * 2000-08-07 2002-02-22 Samsung Electronics Co Ltd 半導体装置の製造のための露光方法

Also Published As

Publication number Publication date
EP1208592A1 (en) 2002-05-29
US6405096B1 (en) 2002-06-11
JP4666858B2 (ja) 2011-04-06
WO2001011678A1 (en) 2001-02-15
KR20020020964A (ko) 2002-03-16
US6622061B1 (en) 2003-09-16
KR100734526B1 (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
JP4666858B2 (ja) 重ね合せレジストレーションのランごとの制御のための方法および装置
US6248602B1 (en) Method and apparatus for automated rework within run-to-run control semiconductor manufacturing
US6304999B1 (en) Method and apparatus for embedded process control framework in tool systems
US6708075B2 (en) Method and apparatus for utilizing integrated metrology data as feed-forward data
US6556884B1 (en) Method and apparatus for interfacing a statistical process control system with a manufacturing process control framework
US6442496B1 (en) Method and apparatus for dynamic sampling of a production line
US6560503B1 (en) Method and apparatus for monitoring controller performance using statistical process control
US8017411B2 (en) Dynamic adaptive sampling rate for model prediction
US6737208B1 (en) Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
US6815232B2 (en) Method and apparatus for overlay control using multiple targets
US6607926B1 (en) Method and apparatus for performing run-to-run control in a batch manufacturing environment
US6460002B1 (en) Method and apparatus for data stackification for run-to-run control
US6610550B1 (en) Method and apparatus for correlating error model with defect data
US6647309B1 (en) Method and apparatus for automated generation of test semiconductor wafers
WO2005010978A1 (en) Method and apparatus for performing metrology dispatching based upon fault detection
US6645780B1 (en) Method and apparatus for combining integrated and offline metrology for process control
US6571371B1 (en) Method and apparatus for using latency time as a run-to-run control parameter
US6905895B1 (en) Predicting process excursions based upon tool state variables
US6577914B1 (en) Method and apparatus for dynamic model building based on machine disturbances for run-to-run control of semiconductor devices
US6618640B1 (en) Method and apparatus for using integrated remote identifier
US6788988B1 (en) Method and apparatus using integrated metrology data for pre-process and post-process control
US6834211B1 (en) Adjusting a trace data rate based upon a tool state
US6823231B1 (en) Tuning of a process control based upon layer dependencies
US6912436B1 (en) Prioritizing an application of correction in a multi-input control system
US7117062B1 (en) Determining transmission of error effects for improving parametric performance

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees