JP4666858B2 - 重ね合せレジストレーションのランごとの制御のための方法および装置 - Google Patents
重ね合せレジストレーションのランごとの制御のための方法および装置 Download PDFInfo
- Publication number
- JP4666858B2 JP4666858B2 JP2001516238A JP2001516238A JP4666858B2 JP 4666858 B2 JP4666858 B2 JP 4666858B2 JP 2001516238 A JP2001516238 A JP 2001516238A JP 2001516238 A JP2001516238 A JP 2001516238A JP 4666858 B2 JP4666858 B2 JP 4666858B2
- Authority
- JP
- Japan
- Prior art keywords
- control input
- step size
- semiconductor device
- processing
- program storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
技術分野
この発明は一般的に、半導体製品の製造に関し、より特定的には、重ね合せエラーを制御するための自動化されたエラー訂正アルゴリズムのための方法および手段に関する。
【0002】
背景技術
製造業界における爆発的な技術の進歩は、多くの新しく革新的な製造プロセスをもたらした。今日の製造プロセス、特に半導体製造プロセスは、多数の重要なステップを必要とする。これらの製造ステップは通常不可欠であり、したがって、適切な製造制御を維持するために総じて微細に調節されるいくつもの入力を必要とする。
【0003】
半導体装置の製造は、生の半導体材料から実装された半導体装置を作るためにいくつかの別々のプロセスステップを必要とする。さまざまなプロセス、すなわち、半導体材料の初期の成長から、半導体結晶の個々のウェハへのスライシング、製作段階(エッチング、ドーピング、イオン注入など)、実装および完成した装置の最終的なテストまでは、互いに非常に異なっておりかつ特化されているために、プロセスは異なった制御方式を含む異なった製造場所で行なわれるであろう。
【0004】
半導体製造の最も重要な局面の1つは、重ね合せ制御である。重ね合せは、半導体製造のフォトリソグラフィ領域におけるいくつかの重要なステップのうちの1つである。重ね合せ制御は、半導体装置の表面上の2つの連続するパターニングされた層の間のミスアライメントを測定することを含む。一般的に、ミスアライメントエラーの最小化は、半導体装置の多数の層が接続され機能することを確実にするために重要である。技術は、半導体装置に対するより小さな微小寸法を促進するために、ミスアライメントエラーを減じることに対する必要性は劇的に増大する。
【0005】
一般的に、現在フォトリソグラフィ技術者は、重ね合せエラーを月に数回分析する。重ね合せエラーの分析からの結果は、露光ツール設定を手動で更新するために用いられる。現在の方法に関連するいくつかの問題には、露光ツール設定が月に数回しか更新されないことが含まれる。さらに、現在、露光ツール更新は手動で行なわれている。
【0006】
一般的に、1組のプロセスステップは、露光ツールまたはステッパと呼ばれる半導体製造ツール上で1ロットのウェハに対して行なわれる。製造ツールは、製造フレームワークまたは処理モジュールのネットワークと通信する。製造ツールは一般的に、装備のインターフェイスと接続される。装備のインターフェイスは、ステッパが接続される機械のインターフェイスに接続され、それによりステッパと製造フレームワークとの間の通信が容易にされる。機械のインターフェイスは一般的に、高度処理制御(advanced process control、APC)システムの一部であり得る。APCシステムは制御スクリプトを開始するが、これは製造プロセスを実行するために必要となるデータを自動的に検索するソフトウェアプログラムであり得る。製造プロセスを制御する入力パラメータは、手動様式で周期的に改定される。より高い精度の製造プロセスが必要となるので、製造プロセスを制御する入力パラメータをより自動化されタイムリーな態様で改定するために、向上した方法が必要とされる。
【0007】
この発明は、以上の問題のうちの1つ以上を克服すること、または少なくともそのための努力を軽減することに向けられる。
【0008】
発明の開示
この発明の一局面においては、重ね合せ制御エラーを訂正するための方法が提供される。半導体装置は、制御入力パラメータに基づいて処理される。処理された半導体装置は、レビューステーションで検査される。制御入力パラメータは、処理された半導体装置の検査に応答して修正される。新しい制御入力パラメータは、制御入力パラメータの修正に基づいて、後続のランの半導体装置を処理するステップに対して実現される。
【0009】
この発明の別の局面においては、重ね合せ制御エラーを訂正するための装置が提供される。この発明の装置は、制御入力パラメータに基づいて半導体装置を処理するための手段と、レビューステーションにおいて処理された半導体装置を検査するための手段と、処理された半導体装置の検査に応答して、制御入力パラメータを修正するための手段と、制御入力パラメータの修正に基づいて、後続のランの半導体装置を処理するステップのための新しい制御入力パラメータを実現するための手段とを含む。
【0010】
この発明は、同様の参照符号は同様の要素を指す添付の図面と併せて以下の説明を参照することにより、理解されるであろう。
【0011】
この発明はさまざまな変形および代替的な形式をとり得、その特定の実施例は例示の目的でのみ図面に示され、詳細に説明される。しかしながら、特定の実施例の説明は、発明を開示される特定の形式に限定することを意図せず、反対に、すべての変形、等価物、代替例を、前掲の特許請求の範囲に定義されるこの発明の精神および範囲に含むことを意図することを理解されたい。
【0012】
発明を実行するためのモード
この発明の例示的な実施例を以下に説明する。わかりやすくするために、本明細書においては実際の実現化のすべての特徴は説明しない。もちろん、いずれのそのような実際の実現化を開発するためにも、実現化ごとに異なり得る、システムに関連する制約または業務に関連する制約などの、開発者の特定の目標を達成するために、さまざまな実現化に特定の判断がなされるべきことが理解されるであろう。さらに、そのような開発の努力は複雑であり時間がかかるであろうが、これはこの開示から利益を受ける当業者には当然の手順であることが理解されるであろう。
【0013】
重ね合せプロセスは、半導体製造における重要なステップである。特に、重ね合せプロセスは、製造プロセスの間に半導体層の間のミスアライメントエラーを測定することを含む。重ね合せプロセスにおける改良は、半導体製造プロセスにおける品質および効率性の意味において、実質的な向上をもたらし得る。この発明は、重ね合せエラーの制御のための自動化されたエラー訂正を実現する方法を提供する。さらに、この発明は重ね合せレジストレーションをランごとに制御する方法を提供する。
【0014】
図1には、この発明によって教示される方法の一実施例が示される。半導体装置は、ブロック110に示されるように、いくつかの入力制御パラメータを用いて製造環境において処理される。図2を参照すると、一実施例においては、半導体ウェハなどの半導体製品205が露光ツール210において、ライン220上の複数の制御入力信号を用いて処理される。一実施例においては、ライン220上の制御入力信号は、コンピュータシステム230から露光ツール210に送られる。半導体製造プロセスにおいて用いられる露光ツール210の1つの例は、ステッパである。
【0015】
露光ツール210を動作させるために用いられる、ライン220上の制御入力は、x移動信号、y移動信号、x拡張ウェハスケール信号、y拡張ウェハスケール信号、レチクル拡大信号、およびレチクル回転信号を含む。一般的に、レチクル拡大信号およびレチクル回転信号に関連するエラーは、露光ツールにおいて処理されているウェハの表面に対する1つの特定の露光プロセスに関連する。この発明によって教示される主な特徴のうちの1つは、ランごとに上述の制御入力信号を更新する方法である。
【0016】
露光ツール210におけるプロセスステップが終了すると、露光ツール210において処理された半導体ウェハが、図1のブロック120に示されるようにレビューステーションにおいて検査される。そのようなレビューステーションの1つはKLAレビューステーションである。レビューステーションの動作から導出された1組のデータは、先行する露光プロセスによって生じたミスレジストレーションの程度の量的な測定値である。一実施例においては、ミスレジストレーションの程度は、半導体ウェハの2つの層の間で生じたプロセスにおけるミスアライメントに関連する。一実施例においては、生じたミスレジストレーションの程度は、特定の露光プロセスへの制御入力によるものであり得る。制御入力は一般的に、半導体ウェハに対して露光ツールによって行なわれるプロセスステップの精度に影響を与える。制御入力の修正は、露光ツールにおいて用いられるプロセスステップの性能を向上させるために用い得る。
【0017】
図1のブロック120に示されるように、1ロットのウェハのランの後の検査から一旦エラーが判断されると、ライン220上の制御入力は、図1のブロック130に示されるように、後続の1ロットのウェハのランに対して修正される。ライン220上の制御信号の修正は、露光ツール210における次のプロセスステップを向上させるよう設計される。図3は、図1のブロック130に示されるステップをより詳細に示す。
【0018】
図3を参照すると、ブロック310に示されるように、レビューステーションからのデータの分析からエラーデータが得られる。一旦エラーデータが得られると、図3のブロック320に示されるように、エラーデータがデッドバンド内にあるか否かの判断がなされる。ブロック320に示されるステップは、ライン220上の制御入力における変化を正当化するのに十分、エラーが大きいか否かを判断する。デッドバンドを規定するために、図1のブロック120において示されたレビューステーションステップから獲得されたエラーは、予め定められた組のしきい値パラメータと比較される。一実施例においては、デッドバンドは、制御入力信号を伴うある範囲のエラー値を含み、該制御入力信号は対応する予め定められたターゲット値の組の近傍に集中するが、これに対して一般的にコントローラの動作はブロックされる。もしレビューステーションステップから得られたエラーのうちのいずれかの1つが、対応の予め定められたしきい値よりも小さければ、その特定のエラーはデッドバンド内にあると見なされる。デッドバンドの主な目的のうちの1つは、ライン220上の制御入力信号に対する変化からもたらされる過剰な制御動作が、半導体製造プロセスを過度に敏感にさせることを防ぐことである。
【0019】
ブロック320に示されるように、制御入力信号に対応するエラーがデッドバンド内にあると判断されると、その特定のエラーは、図3のブロック330に示されるように無視される。したがって、制御入力信号に対応するエラーの値が予め定められたデッドバンド内にあることが見出されると、その特定のエラーは対応の制御入力信号を更新するためには用いられない。新しいエラーデータは次いで、図3のブロック340に示されるように獲得され分析される。一実施例においては、上述のステップは獲得された新しいエラーデータに対して繰返される。
【0020】
ブロック320に示されるように、制御入力信号に対応するエラーがデッドバンド内にはないと判断されると、制御入力修正シーケンスの実現化などのさらなる処理が、図3のブロック350に示されるように行なわれる。制御入力信号に対応するエラーの値は、後続の製造プロセスステップに対する制御入力信号を更新するために用いられる。図3のブロック350に示される制御入力信号修正シーケンスの一実施例は、図4にさらに詳細に示される。
【0021】
図4を参照すると、一旦特定の制御入力信号に関連するエラーデータが得られると、図4のブロック410に示されるように、制御入力信号の値での変化の推奨されるステップサイズが計算される。制御入力信号の値における変化のステップサイズは、制御入力信号の値の大きさにおける変化に関連する。制御入力信号の値の大きさは、露光ツール210などの半導体製造ツールの設定の入力特徴を決定する。一実施例においては、ライン220上の制御入力信号の新しい設定を決定するステップサイズは、図4のブロック420に示されるように方程式(1)を用いて計算される。
【0022】
新しい設定=古い設定−[(重み)*(エラー値)] 方程式(1)
方程式(1)に示されるように、ライン220上の制御入力信号の新しい設定は、制御入力信号の古い設定の大きさから、重みとライン220上の制御入力信号のエラー値との積を減算することにより、計算される。重みは、ライン220上の特定の制御入力信号のエラー値に割当てられる予め定められたパラメータである。制御入力信号のエラー値の重みは、一般的に0から1の間にある。制御入力信号のエラー値の重みの使用は、半導体製造ツールのコントローラが過度に敏感な態様で動作することを防ぐ1つの方法である。すなわち、重みの値は、制御入力信号の古い設定からの新しい設定の変化のステップサイズを少なくとも部分的に制御するために用い得る。
【0023】
重みの値は、制御入力信号の設定における変化のステップサイズを部分的に制御するために用い得るが、これは過度に大きなステップサイズを防ぐためにはそれでも不十分であり得る。すなわち、特定のエラー信号に対して最適な重みが割当てられたとしても、制御入力信号の設定における計算された変化のステップサイズは大きくなりすぎるおそれがあり、それにより、これは半導体製造ツールのコントローラを過剰に敏感な態様で動作させるおそれがある。したがって、計算されたステップサイズは、図4のブロック430に示されるように、ライン220における制御入力信号の設定における変化に対して許容可能である最大の予め定められたステップサイズと比較される。
【0024】
制御入力信号の大きさにおける計算された変化のステップサイズが、予め定められた最大のステップサイズよりも小さいことが判断されると、計算されたステップサイズが、制御入力信号の新しい設定を計算するために用いられる。制御入力信号の大きさにおける計算された変化のステップサイズが予め定められた最大のステップサイズよりも大きいことが判断されると、予め定められた最大のステップサイズが、制御入力信号の新しい設定を計算するために用いられる。ライン220上の制御入力信号の新しい設定のステップサイズの計算に基づいて、制御入力信号は、図4のブロック440に示されるように、次の製造プロセスステップに対して更新される。
【0025】
ブロック440に示されるステップの完了は、図3のブロック350に示される制御入力修正シーケンス実現化のステップを完了させる。上述のステップを用いて、他の制御入力制御信号に対する新しいエラーデータが獲得され訂正される。一旦半導体製造ツールのための妥当性のある制御入力信号が更新されると、新しいより正確な設定を備えた制御入力信号は、図1のブロック140に示されるように、後続のランの半導体装置に対する半導体製造プロセスステップを行なうために用いられる。
【0026】
ライン220上の更新された制御入力信号を用いる1つの方法は、制御スレッドによって実現される。制御スレッドは、重ね合せコントローラによって実現されることができる。制御スレッドは、重ね合せ制御ストラテジに対してかなりの複雑性を加える。制御スレッドは、露光ツール210などの半導体製造ツールの制御方式の重要な部分である。異なった制御スレッドの各々が、別々のコントローラとして作用し、さまざまな処理条件によって区別される。重ね合せ制御に対しては、制御スレッドは、現在ウェハロットを処理している半導体製造ツール(たとえば、ステッパ)、半導体製品、半導体製造動作、および先行するウェハの層で半導体ウェハを処理した半導体製造ツールを含む、異なった条件の組合せによって分けられる。
【0027】
制御スレッドを別々に保つ理由は、異なった半導体製造プロセス条件は、異なった態様で重ね合せエラーに影響を与えるためである。単独の半導体製造プロセス条件の各々をそれ自体の対応の処理スレッドに分離することにより、重ね合せエラーは、制御スレッドにおいて後続の半導体ウェハロットが処理される条件を正確に反映させるものとなる。エラー測定値はより妥当性があるために、エラーに基づく制御入力信号に対する変化はより適切になる。この発明によって説明される制御方式の実現化は、重ね合せエラーの減少をもたらし得る。
【0028】
制御スレッド構成の有効性を例示するために、ステッパ動作が論じられる以下の例を考察する。たとえば、ステッパAは、0.05ミクロンの移動エラーでウェハを生産し、ステッパBは−0.05ミクロンのエラーを有し、ステッパCは0.1ミクロンのエラーを有する。もし半導体ウェハロットがステッパAで生産されると、これは次の層でステッパBで処理され、重ね合せエラーはこれらの間で−0.1ミクロンとなる。もしロットがステッパBおよびステッパCで代わりに処理されると、エラーは0.15ミクロンとなるであろう。エラーは、ロットが処理される場合に存在する条件に依存して異なる。以下に示すのは、プロセスにおいてステッパ/ステッパ対が用いられた場合に起こり得るエラー結果の表である。
【0029】
【表1】
【0030】
この例において、制御スレッドフレームワークの利点の1つが示される。ステッパごとに、どのステッパが最後続の層でウェハロットを処理したかに依存して、3つの起こり得る重ね合せエラー値が存在する。発生する1つの問題は、同じ半導体製造ツールにおいて処理される次の半導体ウェハロットに対して、エラーがどうなるかをコントローラが予知できないことである。制御スレッドを用いると、表1に示される条件の各々は、それ自体のコントローラを有するであろう。1つのコントローラごとに1つの条件のみがあるために、そのコントローラは次の半導体ウェハロットが遭遇する可能性があるエラーを予想し、それにしたがって制御入力信号を調節することができるようになる。
【0031】
重ね合せ計測は、上述のいずれの半導体製造ツール制御ストラテジにおいても重要な部分である。KLAレビューステーションなどのレビューステーションは、制御エラーを測定できる制御アルゴリズムを提供することができる。エラー測定値の各々は、直接的な態様でライン220上の制御入力信号の1つに対応する。制御入力信号を訂正するためにエラーを用いることができるようになる前に、一般的にある程度の前処理が完了する。この付加的な複雑性は、レビューステーションによって提供されるエラー推定値をより正確にするよう設計される。
【0032】
制御入力信号の前処理、またはデータ操作の第1のステップの1つは、アウトライア排除である。アウトライア排除は、半導体製造プロセスの履歴的実績に照らして、受取られたデータは妥当であることを確実にするために用いられる総エラーチェックである。この手順は、重ね合せエラーの各々を、その対応の予め定められた境界パラメータと比較することを含む。一実施例においては、予め定められた境界の1つだけを超過したとしても、半導体ウェハロット全体からのエラーデータが総じて排除される。アウトライア排除の限界を定めるために、数千の実際の半導体製造データポイントが集められる。このデータ集合の中のエラーパラメータごとの標準偏差が次いで計算される。一実施例においては、アウトライア排除に対して、一般的に標準偏差の9倍(正と負との両方)が予め定められた境界として選択される。これが行われるのは主に、プロセスの正常な動作条件から顕著に外れたポイントのみが排除されることを確実にするためである。
【0033】
プロセスにおける次の段階は、フィルタリングとしても知られるデータの平滑化である。これはエラー測定値が、値が顕著に逸脱するエラーなどの、ある程度のランダム性を受けるので重要である。レビューステーションデータをフィルタリングすることは、制御入力信号設定におけるエラーのより正確な評価をもたらす。一実施例においては、重ね合せ制御方式は、指数重み付き移動平均(EWMA)フィルタとして知られるフィルタリング手順を用いるが、この文脈においては他のフィルタリング手順を用いることも可能である。EWMAフィルタに対する方程式を、方程式(2)に示す。
【0034】
新しい平均=(重み)*(現在の測定値)+(1−重み)*(先行するEWMA平均) 方程式(2)
重みは、フィルタリングの程度を制御するために用い得る調節可能なパラメータであり、一般的に0から1の間である。重みは、現在のデータポイントの精度における信頼度を表わす。もし測定値が正確であると考慮されると、重みは1に近くなる。もしプロセスにおいて顕著な程度の変動があれば、0に近い数が適切となるであろう。新しい平均は、現在の測定値、重み、および計算された最後続の平均から計算される。図5に、連続するポイントごとの平均の従属を示す。
【0035】
一実施例においては、EWMAフィルタリングプロセスを用いる少なくとも2つの方法がある。第1の実現化は、上述のように先行する平均、重み、および現在の測定値を用いることである。第1の実現化を用いる利点の中でもとりわけ有益であるのは、使用の簡単さ、および最小限のデータ保存である。第1の実現化を用いる上での不利点の1つは、この方法が一般的にあまりプロセス情報を保持しないことである。さらに、この態様で計算された先行する平均は、先行するすべてのデータポイントからなるが、これは不所望である。第2の選択肢は、データのいくつかのみを保持し、平均値を生データからその都度計算することである。
【0036】
半導体製造における製造環境は、いくつかの独特の問題を呈示する。半導体ウェハロットがステッパなどの半導体製造ツールを通って処理される順序は、これらがレビューステーションにおいて読取られる順序には対応しない可能性がある。これは、データポイントがシーケンスから外れてEWMA平均に加えられることにつながるおそれがある。半導体ウェハロットは、エラー測定値を確認するために一度以上分析される。データを保持しないと、両方の読出がEWMA平均に関与するであろうが、これは不所望な特徴である。さらに、制御スレッドのいくつかはボリュームが少ない可能性があるが、これは先行する平均値を古くさせて、これが制御入力信号設定におけるエラーを正確に示すことができなくさせるおそれがある。
【0037】
上述の理由、および他の要件から、重ね合せコントローラはEWMAフィルタリングされたエラーを計算するために制限されたデータの記憶を用いる。ロット番号、ステッパなどの半導体製造ツールにおいてロットが処理された時間、および多数のエラー推定値、を含む半導体ウェハロットのデータは、データ記憶(一実施例においてはData Storeと呼ばれる)に処理スレッド名でストアされる。新しいデータの組が集められると、データのスタックはData Storeから検索されて分析される。処理されている現在の半導体ウェハロットのロット番号は、スタック内のものと比較される。もしロット番号がそこに存在するデータのいずれかと整合すれば、エラー測定値は置換えられる。そうでなければ、データポイントは時系列順に、ロットがステッパを通って処理された時間期間に従って、現在のスタックに加えられる。一実施例においては、48時間以上経過したスタック内のデータポイントのいずれも除去される。一旦上述のステップが完了すると、新しいフィルタ平均は計算されて、Data Storeにストアされる。
【0038】
この発明によって教示される原理は、高度処理制御(APC)フレームワークにおいて実現され得る。APCは、この発明によって教示される重ね合せ制御ストラテジを実現する好ましいプラットフォームである。いくつかの実施例においては、APCは工場全体のシステムであり得る;したがって、この発明によって教示される制御ストラテジは、実質的に工場にある半導体製造ツールのいずれにも適用することができる。APCフレームワークはまた、リモートアクセスおよび処理実績の監視をも可能にする。さらに、APCフレームワークを用いることにより、データの記憶はローカルドライブよりもより便利に、よりフレキシブルに、かつよりコストを低くできる。APCプラットフォームは、必要なソフトウェアコードを書く上で顕著なフレキシビリティを提供するために、より洗練された種類の制御を可能にする。
【0039】
この発明によって教示される制御ストラテジをAPCフレームワークに対して適用すると、いくつかのソフトウェア要素が必要になり得る。APCフレームワーク内の構成要素に加えて、コンピュータスクリプトが、制御システムに関与する半導体製造ツールごとに書かれる。制御システムにおける半導体製造ツールが、半導体製造において開始されると、これは一般的にスクリプトを呼出して、重ね合せコントローラによって要求される動作を開始する。制御方法は一般的に、これらのスクリプトにおいて規定され実行される。これらのスクリプトの開発は、制御システムの開発の顕著な部分を占める可能性がある。
【0040】
一実施例においては、重ね合せ制御プロジェクトに対して、必要なタスクのすべてを行なう4つの別々のスクリプトが存在する。ASMステッパおよびレビューステーションの各々に1つのスクリプトがあり、一方のスクリプトはレビューステーションからの実際のデータ獲得を扱うためのものであり、他方のサブスクリプトは他のスクリプトのいずれかによって参照され得る共通の手順を含むものである。これらのスクリプトの検査、およびこれらがどのように製作フローにおいてインタラクションするかは、この発明によって教示される重ね合せ制御方式によって実施される実際の制御動作を明らかにし得る。
【0041】
一実施例においては、重ね合せ制御手順は、半導体装置製造手順のソース/ドレイン部分において開始する。ASMステッパが用いられてフォトレジストを露光するが、これはウェハの活性領域を規定する。重ね合せコントローラはこれを、ウェハロットがポリゲートステップを通るときに先行する層として扱うが、そのためにこのステップにおいてウェハロットのランからいくつかの情報が必要となる。一実施例においては、半導体製造ツールが運転する前に、APCスクリプトが呼出されて機械を初期化する。このステップにおいて、スクリプトは、半導体製造ツールのエンティティ番号と、ウェハロット番号とを記録する。エンティティ番号は次いで、Data Storeにおけるロット番号に対して記憶される。残りのスクリプト、たとえばAPCData呼出ならびにSetupおよびStartMachine呼出は、空白またはダミーデータを備えて作成されて、機械にそのデフォルト設定を使用させる。
【0042】
半導体ウェハロットがコントローラの領域に入る、後続の時間は、一般的に半導体装置製作のポリゲート部分の間である。これは、ソース/ドレイン層のすぐ上のパターニングされたレベルである。これらの2つの隣接するパターニングされた層は、重ね合せ計測を受け、これはフィードバック制御を用いて重ね合せにおけるエラーを訂正することを可能にする。これは一般的に、後にレビューステーション計測ステップが続く、いずれの2つの隣接するパターニングされた層にも当てはまる。制御動作を可能にするために、処理情報から現在の半導体ウェハロットに対応する制御スレッドが生成される。
【0043】
重ね合せ制御方式に対する制御スレッドは、現在のステッパ、現在の動作、現在のロットに対する製品コード、および先行するパターニングされた層でのエンティティ番号、に依存する。最初の3つのパラメータは、現在のステッパからスクリプトへ渡される文脈情報において一般的に見出される。第4のパラメータは一般的に、ロットが先行する層を通して処理された場合にストアされる。一旦すべての4つのパラメータが規定されると、これらは組合されて制御スレッド名を構成する。制御スレッド名の例は、STP02 OPER01 PROD01 STP01である。制御スレッド名もまた、Data Storeにおけるウェハロット番号と対応してストアされる。
【0044】
一旦ロットが制御スレッド名と関連付けられると、その制御スレッドに対するステッパ設定は、総じてData Storeから検索される。この情報に対していつ呼出が行なわれるかに対しては少なくとも2つの可能性がある。1つの可能性は、現在の制御スレッド名ではいかなる設定もストアされていないことである。これは、制御スレッドが新しいか、または情報が失われたか削除された場合に起こり得る。これらの場合においては、スクリプトは、関連するエラーがないと推定して制御スレッドを初期化し、重ね合せエラーのターゲット値を制御入力設定として用いる。コントローラが、デフォルト機械設定を初期設定として用いることが好ましい。いくつかの設定を推定することにより、重ね合せエラーは、フィードバック制御を容易にするために制御設定に再び関連づけられる。
【0045】
別の可能性は、設定が制御スレッド名で保存されていることである。この場合においては、1つ以上の半導体ウェハロットが同じ制御スレッド名の下で現在の半導体ウェハロットとして処理されており、またレビューステーションを用いて重ね合せエラーに対しても測定されている。この情報が存在する場合、制御入力信号設定はData Storeから検索される。これらの設定は次いで、APC Data呼出を介してASMステッパにダウンロードされる。
【0046】
最後に、ウェハロットはステッパ上での露光の後でレビューステーション上で測定される。スクリプトは、いくつかのAPCコマンドで開始して、データの収集を可能にする。レビューステーションスクリプトは次いでそれ自体をロックし、Data Availableスクリプトを起動する。このスクリプトは、レビューステーションからのデータをAPCフレームワークに実際に転送することを容易にする。一旦転送が完了すると、スクリプトは出てレビューステーションスクリプトをアンロックする。レビューステーションとのインタラクションはここで総じて終了する。
【0047】
一実施例においては、データが収集された後で、これは処理されて制御入力信号設定における現在のエラーの推定値を生成する。第1に、上述のアウトライアー排除基準を実行するコンパイルされたMatlabプラグインにデータが渡される。プラグインインターフェイスに対する入力は多数のエラー測定値および境界値を含むアレイである。プラグインインターフェイスからのリターンは、単一のトグル変数である。非ゼロリターンは、これが排除基準に失敗したことを示し、そうでなければ変数はゼロのデフォルト値を返し、スクリプトは処理を続行する。
【0048】
アウトライアー排除が完了した後で、データはEWMAフィルタリング手順に渡される。ロットに関連する制御スレッド名に対するコントローラデータが検索され、ロットデータのスタックに妥当である動作のすべてが行なわれる。これは、冗長なデータの置換えまたは、より古いデータの除去を含む。一旦データスタックが十分に準備されると、これはエラー値に対応する昇順の時系列アレイにパーズされる。これらのアレイは、その実行のために要求されるパラメータのアレイとともにEWMAプラグインに与えられる。一実施例においては、プラグインからのリターンは6つのフィルタリングされたエラー値からなる。
【0049】
プロセスにおける最終的なステップは、ステッパに対する新しい設定を計算することである。現在のウェハロットに対応する制御スレッドに対する先行する設定は、Data Storeから検索される。このデータは、重ね合せエラーの現在の組と対にされる。新しい設定は、コンパイルされたMatlabプラグインを呼出すことにより計算される。このアプリケーションは、いくつかの入力を組入れ、別々の実行要素において計算を行ない、メインスクリプトにいくつかの出力を返す。一般的に、Matlabプラグインの入力は、制御入力信号設定、レビューステーションエラー、制御アルゴリズムに対して必要であるパラメータのアレイ、および現在は用いられていないフラグエラー、である。Matlabプラグインの出力は、上述のコントローラアルゴリズムに従ってプラグインにおいて計算された新しいコントローラ設定である。一般的に制御動作の実際の形式および範囲を決定するフォトリソグラフィプロセス技術者または制御エンジニアは、パラメータを設定することができる。これらは、しきい値、最大のステップサイズ、コントローラ重み、およびターゲット値を含む。一旦新しいパラメータ設定が計算されると、スクリプトは設定をData Storeにストアして、ステッパがこれらを処理されるべき次のウェハロットに対して検索できるようにする。この発明によって教示される原理は、他のタイプの製造フレームワークに対しても実現することができる。
【0050】
発明はこの教示の利益を受ける当業者においては明らかであるように、異なっているが等価的な態様で修正され実施されることができるので、上に開示された特定の実施例は例示的なものにすぎない。さらに、前掲の特許請求の範囲に記載される以外の、ここに示される構造または設計の詳細に対するいかなる制約も意図されない。したがって、上に開示される特定の実施例は、変更または修正し得ることは明らかであり、かつそのようなすべての変形例はこの発明の範囲および精神にあるものと考慮される。したがって、ここで保護が求められるものは、前掲の特許請求の範囲に記載される。
【図面の簡単な説明】
【図1】 この発明によって教示される方法の一実施例を示す図である。
【図2】 複数の制御入力信号を用いる、露光ツールにおいて処理される半導体ウェハを示す図である。
【図3】 図1のブロック130において示されるステップをより詳細に示す図である。
【図4】 図3のブロック350において示される制御入力信号修正シーケンスの一実施例をより詳細に示す図である。
【図5】 EWMAフィルタにおける連続するポイントごとの平均の従属を示す図である。
Claims (35)
- 重ね合せ制御エラーを訂正するための方法であって、
制御入力パラメータに基づいて半導体装置を処理するステップと、
レビューステーションにおいて前記処理された半導体装置を検査するステップとを含み、前記検査するステップは、前記制御入力パラメータのうちの少なくとも1つの得られたエラーデータの重みを計算するステップを含み、前記方法はさらに、
前記処理された半導体装置の前記検査に応答して、前記制御入力パラメータを修正するステップを含み、当該修正は、前記制御入力パラメータに対する1回あたりの変化量であるステップサイズの単位で実行され、当該修正は、
前記制御入力パラメータに対する1回あたりの修正として許容される最大のステップサイズおよび最小のエラーのデッドバンドに少なくとも関する制御入力パラメータ修正に基づき、前記最小のエラーのデッドバンドはしきい値を示し、その大きさが当該しきい値未満であるエラーは無視される一方で、その大きさが当該しきい値以上であるエラーは訂正され、
最大のステップサイズを判断するステップと、
推奨されるステップサイズを計算するステップと、
前記推奨されるステップサイズと前記最大ステップサイズとの比較に基づいて、前記推奨されるステップサイズが前記最大ステップサイズ以下である場合に、前記制御入力パラメータ修正を前記推奨されるステップサイズに決定する一方で、前記推奨されるステップサイズが前記最大ステップサイズより大きい場合に、前記制御入力パラメータ修正を前記最大のステップサイズに決定するステップと、
前記制御入力パラメータの前記修正に基づいて、後続のランの半導体装置を処理するステップに対する新しい制御入力パラメータを実現するステップとを含む、方法。 - 前記制御入力パラメータに基づいて半導体装置を処理するステップは、半導体ウェハを処理するステップを含む、請求項1に記載の方法。
- 前記半導体ウェハを処理するステップは、露光ツールを用いるステップを含む、請求項2に記載の方法。
- 前記露光ツールを用いて半導体ウェハを処理するステップは、高度処理制御フレームワークを用いるステップを含む、請求項3に記載の方法。
- 前記制御入力パラメータに基づいて半導体装置を処理するステップは、露光ツールにおいて半導体ウェハを処理するステップを含む、請求項1に記載の方法。
- 前記制御入力パラメータに基づいて半導体装置を処理するステップは、制御スレッドによって規定される制御入力パラメータに基づいて半導体装置を処理するステップを含む、請求項1に記載の方法。
- 前記制御入力パラメータに基づいて半導体装置を処理するステップは、重ね合せ計測学を用いることにより制御入力パラメータに基づいて半導体装置を処理するステップを含む、請求項1に記載の方法。
- 前記重ね合せ計測学を用いるステップは、アウトライア排除および指数重み付き移動平均フィルタリング技術を実現するステップを含む、請求項7に記載の方法。
- 前記制御入力パラメータに基づいて半導体装置を処理するステップは、x移動信号、y移動信号、x拡張ウェハスケール信号、y拡張ウェハスケール信号、レ
チクル拡大信号、およびレチクル回転信号を含む制御入力パラメータに基づいて半導体装置を処理するステップを含む、請求項1に記載の方法。 - 前記レビューステーションにおいて前記処理された半導体装置を検査するステップは、先行する露光プロセスによって生じたミスレジストレーションの程度の量的な測定値を得るステップをさらに含む、請求項1に記載の方法。
- 前記ミスレジストレーションの程度の量的な測定値を得るステップは、前記半導体装置の2つの層の間で生じた半導体製造プロセスにおけるミスアライメントに関連するミスレジストレーションの程度の量的な測定値を得るステップを含む、請求項10に記載の方法。
- 前記処理された半導体装置の前記検査に応答して、前記制御入力パラメータを修正するステップは、
前記エラーデータの値が前記デッドバンド内にあるという判断に応答して、前記エラーデータを無視するステップと、
前記エラーデータの値が前記デッドバンド内にないという判断に応答して、制御入力パラメータ修正シーケンスを実現するステップとを含む、請求項1に記載の方法。 - 前記エラーデータを得るステップは、前記レビューステーションからエラーデータを得るステップを含む、請求項12に記載の方法。
- 前記エラーデータの値が前記デッドバンド内にあるか否かを判断するステップは、1組の対応する予め定められたターゲット値の近傍に集中する制御入力パラメータに関連するエラーデータの範囲を判断するステップを含む、請求項12に記載の方法。
- 前記エラーデータの値は前記デッドバンド内にないという判断に応答して制御入力修正シーケンスを実現するステップは、
前記エラーデータに応答して、推奨されるステップサイズを計算するステップと、
前記推奨されるステップサイズと前記最大ステップサイズとの比較に応答して、少なくとも1つの制御入力信号を更新するステップとを含む、請求項12に記載の方法。 - 前記推奨されるステップサイズを計算するステップは、コントローラ方程式を用いて前記推奨されるステップサイズを計算するステップを含む、請求項15に記載の方法。
- 前記対応する制御入力パラメータを更新するステップは、ランごとに前記制御入力パラメータを更新するステップをさらに含む、請求項15に記載の方法。
- 重ね合せ制御エラーを訂正するための装置であって、
制御入力パラメータに基づいて半導体装置を処理するための手段と、
レビューステーションにおいて前記処理された半導体装置を検査するための手段とを含み、前記検査は、前記制御入力パラメータのうちの少なくとも1つの得られたエラーデータの重みを計算することを含み、前記装置はさらに、
前記処理された半導体装置の前記検査に応答して、前記制御入力パラメータを修正するための手段を含み、当該修正は、前記制御入力パラメータに対する1回あたりの変化量であるステップサイズの単位で実行され、当該修正では、
前記制御入力パラメータに対する1回あたりの修正として許容される最大のステップサイズおよび最小のエラーのデッドバンドに少なくとも関する制御入力パラメータ修正に基づき、前記最小のエラーのデッドバンドはしきい値を示し、その大きさが当該しきい値未満であるエラーは無視される一方で、その大きさが当該しきい値以上であるエラーは訂正され、
最大のステップサイズを判断し、
推奨されるステップサイズを計算し、
前記推奨されるステップサイズと前記最大ステップサイズとの比較に基づいて、前記推奨されるステップサイズが前記最大ステップサイズ以下である場合に、前記制御入力パラメータ修正を前記推奨されるステップサイズに決定する一方で、前記推奨されるステップサイズが前記最大ステップサイズより大きい場合に、前記制御入力パラメータ修正を前記最大のステップサイズに決定し、
前記制御入力パラメータの前記修正に基づいて、後続のランの半導体装置を処理するステップのための新しい制御入力パラメータを実現する、装置。 - コンピュータによって実行された場合に、重ね合せ制御エラーの訂正のための方法を実行する命令を符号化された、コンピュータ読出可能プログラム記憶装置であって、
制御入力パラメータに基づいて半導体装置を処理することと、
レビューステーションにおいて前記処理された半導体装置を検査することとを含み、前記検査することは、前記制御入力パラメータのうちの少なくとも1つの得られたエラーデータの重みを計算することを含み、前記コンピュータ読出可能プログラム記憶装置はさらに、
前記処理された半導体装置の前記検査に応答して、前記制御入力パラメータを修正することを含み、当該修正は、前記制御入力パラメータに対する1回あたりの変化量であるステップサイズの単位で実行され、当該修正は、
前記制御入力パラメータに対する1回あたりの修正として許容される最大のステップサイズおよび最小のエラーのデッドバンドに少なくとも関する制御入力パラメータ修正に基づき、前記最小のエラーのデッドバンドはしきい値を示し、その大きさが当該しきい値未満であるエラーは無視される一方で、その大きさが当該しきい値以上であるエラーは訂正され、
最大のステップサイズを判断し、
推奨されるステップサイズを計算し、
前記推奨されるステップサイズと前記最大ステップサイズとの比較に基づいて、前記推奨されるステップサイズが前記最大ステップサイズ以下である場合に、前記制御入力パラメータ修正を前記推奨されるステップサイズに決定する一方で、前記推奨されるステップサイズが前記最大ステップサイズより大きい場合に、前記制御入力パラメータ修正を前記最大のステップサイズに決定し、
前記制御入力パラメータの前記修正に基づいて、後続のランの半導体装置を処理するステップに対する新しい制御入力パラメータを実現することとを含む、コンピュータ読出可能プログラム記憶装置。 - コンピュータによって実行された場合、請求項19に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記制御入力パラメータに基づいて半導体装置を処理することは、半導体ウェハを処理することを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項20に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記制御入力パラメータに基づいて半導体ウェハを処理することは、露光ツールを用いることを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項21に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記露光ツールを用いて半導体ウェハを処理することは、高度処理制御フレームワークを用いることを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項19に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記制御入力パラメータに基づいて半導体装置を処理することは、露光ツールにおいて半導体ウェハを処理することを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項19に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記制御入力パラメータに基づいて半導体装置を処理することは、制御スレッドによって規定される制御入力パラメータに基づいて半導体装置を処理することを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項19に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記制御入力パラメータに基づいて半導体装置を処理することは、重ね合せ計測学を用いることにより制御入力パラメータに基づいて半導体装置を処理することを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項25に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記重ね合せ計測学を用いることは、アウトライア排除および指数重み付き移動平均フィルタリング技術を実現することを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項19に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記制御入力パラメータに基づいて半導体装置を処理することは、x移動信号、y移動信号、x拡張ウェハスケール信号、y拡張ウェハスケール信号、レチクル拡大信号、およびレチクル回転信号を含む制御入力パラメータに基づいて半導体装置を処理するステップを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項19に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記レビューステーションにおいて前記処理された半導体装置を検査することは、先行する露光プロセスによって生じたミスレジストレーションの程度の量的な測定値を得ることを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項28に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記ミスレジストレーションの程度の量的な測定値を得ることは、前記半導体装置の2つの層の間で生じた半導体製造プロセスにおけるミスアライメントに関連するミスレジストレーションの程度の量的な測定値を得ることを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項21に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記処理された半導体装置の前記検査に応答する前記制御入力パラメータの修正は、
前記エラーデータの値が前記デッドバンド内にあるという判断に応答して、前記エラーデータを無視することと、
前記エラーデータの値が前記デッドバンド内にないという判断に応答して、制御入力パラメータ修正シーケンスを実現することとを含む、コンピュータ読出可能プログラム記憶装置。 - コンピュータによって実行された場合、請求項30に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記エラーデータを得ることは、前記レビューステーションからエラーデータを得ることを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項30に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記エラーデータの値が前記デッドバンド内にあるか否かを判断することは、1組の対応する予め定められたターゲット値の近傍に集中する制御入力パラメータに関連するエラーデータの範囲を決定することを含む、コンピュータ読出可能プログラム記憶装置。
- コンピュータによって実行された場合、請求項30に記載の方法を実行する命令を符号化されたコンピュータ読出可能プログラム記憶装置であって、前記エラーデータの値は前記デッドバンド内にないという判断に応答して制御入力修正シーケンスを実現することは、
前記エラーデータに応答して、推奨されるステップサイズを計算することと、
最大のステップサイズを判断することと、
前記推奨されるステップサイズと前記最大ステップサイズとの比較に応答して、少なくとも1つの制御入力信号を更新することとを含む、コンピュータ読出可能プログラム記憶装置。 - 前記推奨されるステップサイズを計算することは、コントローラ方程式を用いて前記推奨されるステップサイズを計算することを含む、請求項33に記載のコンピュータ読出可能プログラム記憶装置。
- 前記対応する制御入力パラメータを更新することは、ランごとに前記制御入力パラメータを更新することを含む、請求項33に記載のコンピュータ読出可能プログラム記憶装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/371,550 | 1999-08-10 | ||
US09/371,550 US6405096B1 (en) | 1999-08-10 | 1999-08-10 | Method and apparatus for run-to-run controlling of overlay registration |
PCT/US2000/010249 WO2001011678A1 (en) | 1999-08-10 | 2000-04-18 | Method and apparatus for run-to-run controlling of overlay registration |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003506898A JP2003506898A (ja) | 2003-02-18 |
JP2003506898A5 JP2003506898A5 (ja) | 2007-04-26 |
JP4666858B2 true JP4666858B2 (ja) | 2011-04-06 |
Family
ID=23464424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001516238A Expired - Fee Related JP4666858B2 (ja) | 1999-08-10 | 2000-04-18 | 重ね合せレジストレーションのランごとの制御のための方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6405096B1 (ja) |
EP (1) | EP1208592A1 (ja) |
JP (1) | JP4666858B2 (ja) |
KR (1) | KR100734526B1 (ja) |
WO (1) | WO2001011678A1 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6405096B1 (en) * | 1999-08-10 | 2002-06-11 | Advanced Micro Devices, Inc. | Method and apparatus for run-to-run controlling of overlay registration |
US6640151B1 (en) | 1999-12-22 | 2003-10-28 | Applied Materials, Inc. | Multi-tool control system, method and medium |
US6449524B1 (en) | 2000-01-04 | 2002-09-10 | Advanced Micro Devices, Inc. | Method and apparatus for using equipment state data for run-to-run control of manufacturing tools |
US6549822B1 (en) * | 2000-07-25 | 2003-04-15 | Advanced Micro Devices, Inc. | Method and apparatus for control of multi-cup semiconductor manufacturing tracks |
KR100336525B1 (ko) * | 2000-08-07 | 2002-05-11 | 윤종용 | 반도체 장치의 제조를 위한 노광 방법 |
US6708074B1 (en) | 2000-08-11 | 2004-03-16 | Applied Materials, Inc. | Generic interface builder |
US6625513B1 (en) * | 2000-08-15 | 2003-09-23 | Applied Materials, Inc. | Run-to-run control over semiconductor processing tool based upon mirror image target |
US7188142B2 (en) | 2000-11-30 | 2007-03-06 | Applied Materials, Inc. | Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility |
DE10120701A1 (de) * | 2001-04-27 | 2002-10-31 | Infineon Technologies Ag | Verfahren zur Steuerung eines Prozeßgerätes zur sequentiellen Verarbeitung von Halbleiterwafern |
US7082345B2 (en) * | 2001-06-19 | 2006-07-25 | Applied Materials, Inc. | Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities |
US7101799B2 (en) * | 2001-06-19 | 2006-09-05 | Applied Materials, Inc. | Feedforward and feedback control for conditioning of chemical mechanical polishing pad |
US7698012B2 (en) | 2001-06-19 | 2010-04-13 | Applied Materials, Inc. | Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing |
US7160739B2 (en) | 2001-06-19 | 2007-01-09 | Applied Materials, Inc. | Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles |
US6444481B1 (en) * | 2001-07-02 | 2002-09-03 | Advanced Micro Devices, Inc. | Method and apparatus for controlling a plating process |
US7804994B2 (en) * | 2002-02-15 | 2010-09-28 | Kla-Tencor Technologies Corporation | Overlay metrology and control method |
US20030199112A1 (en) | 2002-03-22 | 2003-10-23 | Applied Materials, Inc. | Copper wiring module control |
TW533468B (en) * | 2002-04-02 | 2003-05-21 | Macronix Int Co Ltd | Yield monitoring and analysis system and method |
US6672716B2 (en) * | 2002-04-29 | 2004-01-06 | Xerox Corporation | Multiple portion solid ink stick |
US20040007325A1 (en) * | 2002-06-11 | 2004-01-15 | Applied Materials, Inc. | Integrated equipment set for forming a low K dielectric interconnect on a substrate |
US20040206621A1 (en) * | 2002-06-11 | 2004-10-21 | Hongwen Li | Integrated equipment set for forming a low K dielectric interconnect on a substrate |
US6735485B1 (en) * | 2002-11-08 | 2004-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay registration correction method for multiple product type microelectronic fabrication foundry facility |
DE10252605A1 (de) * | 2002-11-12 | 2004-06-24 | Infineon Technologies Ag | Verfahren, Vorrichtung, computerlesbarer Speicher und Computerprogramm-Element zum rechnergestützten Überwachen und Regeln eines Herstellungsprozesses |
AU2003290932A1 (en) | 2002-11-15 | 2004-06-15 | Applied Materials, Inc. | Method, system and medium for controlling manufacture process having multivariate input parameters |
US6823231B1 (en) * | 2002-11-25 | 2004-11-23 | Advanced Micro Devices, Inc. | Tuning of a process control based upon layer dependencies |
US6815232B2 (en) * | 2002-11-26 | 2004-11-09 | Advanced Micro Devices, Inc. | Method and apparatus for overlay control using multiple targets |
US6912433B1 (en) * | 2002-12-18 | 2005-06-28 | Advanced Mirco Devices, Inc. | Determining a next tool state based on fault detection information |
US7089528B2 (en) * | 2003-03-11 | 2006-08-08 | International Business Machines Corporation | Methods and systems for estimating reticle bias states |
US6766214B1 (en) * | 2003-04-03 | 2004-07-20 | Advanced Micro Devices, Inc. | Adjusting a sampling rate based on state estimation results |
CN100419983C (zh) * | 2003-05-16 | 2008-09-17 | 东京毅力科创株式会社 | 处理***健康指数及其使用方法 |
US7608468B1 (en) | 2003-07-02 | 2009-10-27 | Kla-Tencor Technologies, Corp. | Apparatus and methods for determining overlay and uses of same |
US7346878B1 (en) | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
US6978191B2 (en) * | 2003-09-06 | 2005-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay registration control system and method employing multiple pilot lot in-line overlay registration measurement |
US7031794B2 (en) * | 2003-09-26 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Smart overlay control |
TWI269943B (en) * | 2003-12-25 | 2007-01-01 | Promos Technologies Inc | Photolithographic parameter feed back system and control method |
US7260442B2 (en) * | 2004-03-03 | 2007-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for mask fabrication process control |
US20050209818A1 (en) * | 2004-03-17 | 2005-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for predicting a parameter for a lithography overlay first lot |
US6980873B2 (en) | 2004-04-23 | 2005-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment |
US7437404B2 (en) * | 2004-05-20 | 2008-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for improving equipment communication in semiconductor manufacturing equipment |
TWI266154B (en) * | 2004-09-21 | 2006-11-11 | Promos Technologies Inc | Method and system for determining lithography overlay offsets |
US8676538B2 (en) * | 2004-11-02 | 2014-03-18 | Advanced Micro Devices, Inc. | Adjusting weighting of a parameter relating to fault detection based on a detected fault |
US7305634B2 (en) * | 2004-11-23 | 2007-12-04 | Lsi Corporation | Method to selectively identify at risk die based on location within the reticle |
JP2006278767A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | オーバーレイ制御システム及びオーバーレイ制御方法 |
JP4541237B2 (ja) * | 2005-06-29 | 2010-09-08 | リンテック株式会社 | 半導体ウエハ処理テープ巻装体およびそれを用いた半導体ウエハ処理テープ貼着装置ならびに半導体ウエハ加工処理装置 |
TW200941010A (en) * | 2008-03-24 | 2009-10-01 | Promos Technologies Inc | Method and system for processing test wafer in photolithography process |
US8350337B2 (en) * | 2009-12-29 | 2013-01-08 | United Microelectronics Corp. | Semiconductor device and method of forming the same |
US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
US9530109B2 (en) * | 2010-09-28 | 2016-12-27 | International Business Machines Corporation | Iterative pattern generation algorithm for plate design problems |
US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
US10295993B2 (en) | 2011-09-01 | 2019-05-21 | Kla-Tencor Corporation | Method and system for detecting and correcting problematic advanced process control parameters |
WO2018089217A1 (en) * | 2016-11-11 | 2018-05-17 | Applied Materials, Inc. | Hybrid laser and implant treatment for overlay error correction |
WO2020156769A1 (en) | 2019-01-29 | 2020-08-06 | Asml Netherlands B.V. | Method for decision making in a semiconductor manufacturing process |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291021A (ja) * | 1993-04-06 | 1994-10-18 | Nikon Corp | 位置合わせ方法 |
JPH06302496A (ja) * | 1993-04-13 | 1994-10-28 | Nikon Corp | 位置合わせ方法 |
JPH06310403A (ja) * | 1993-04-21 | 1994-11-04 | Nikon Corp | 位置合わせ方法 |
JPH06349707A (ja) * | 1993-06-14 | 1994-12-22 | Nikon Corp | 位置合わせ方法 |
JPH06349706A (ja) * | 1993-06-08 | 1994-12-22 | Nikon Corp | 位置合わせ方法 |
JPH1022190A (ja) * | 1996-06-28 | 1998-01-23 | Nikon Corp | 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0616475B2 (ja) | 1987-04-03 | 1994-03-02 | 三菱電機株式会社 | 物品の製造システム及び物品の製造方法 |
US5444538A (en) * | 1994-03-10 | 1995-08-22 | New Vision Systems, Inc. | System and method for optimizing the grid and intrafield registration of wafer patterns |
US5741732A (en) | 1995-05-03 | 1998-04-21 | Sony Corporation | Method for detecting implantation mask misalignment |
KR0165320B1 (ko) * | 1995-12-27 | 1999-02-01 | 김광호 | 반도체 산화 공정의 소크타임 설정 방법 |
JPH10199784A (ja) * | 1997-01-06 | 1998-07-31 | Mitsubishi Electric Corp | アライメント補正方法及び半導体装置 |
US5877861A (en) * | 1997-11-14 | 1999-03-02 | International Business Machines Corporation | Method for overlay control system |
US5866437A (en) | 1997-12-05 | 1999-02-02 | Advanced Micro Devices, Inc. | Dynamic process window control using simulated wet data from current and previous layer data |
TW420833B (en) * | 1998-04-17 | 2001-02-01 | Taiwan Semiconductor Mfg | Overlay correction method of wafer alignment |
US6263255B1 (en) * | 1998-05-18 | 2001-07-17 | Advanced Micro Devices, Inc. | Advanced process control for semiconductor manufacturing |
TW419720B (en) * | 1999-03-26 | 2001-01-21 | Mosel Vitelic Inc | The method of monitoring the overlay accuracy of the stepper and the device using the same |
US6556959B1 (en) * | 1999-07-12 | 2003-04-29 | Advanced Micro Devices, Inc. | Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers |
US6368883B1 (en) * | 1999-08-10 | 2002-04-09 | Advanced Micro Devices, Inc. | Method for identifying and controlling impact of ambient conditions on photolithography processes |
US6405096B1 (en) * | 1999-08-10 | 2002-06-11 | Advanced Micro Devices, Inc. | Method and apparatus for run-to-run controlling of overlay registration |
US6535774B1 (en) * | 1999-08-12 | 2003-03-18 | Advanced Micro Devices, Inc. | Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller |
US6427093B1 (en) * | 1999-10-07 | 2002-07-30 | Advanced Micro Devices, Inc. | Method and apparatus for optimal wafer-by-wafer processing |
US6248602B1 (en) * | 1999-11-01 | 2001-06-19 | Amd, Inc. | Method and apparatus for automated rework within run-to-run control semiconductor manufacturing |
US6405144B1 (en) * | 2000-01-18 | 2002-06-11 | Advanced Micro Devices, Inc. | Method and apparatus for programmed latency for improving wafer-to-wafer uniformity |
US6460002B1 (en) * | 2000-02-09 | 2002-10-01 | Advanced Micro Devices, Inc. | Method and apparatus for data stackification for run-to-run control |
US6458605B1 (en) * | 2001-06-28 | 2002-10-01 | Advanced Micro Devices, Inc. | Method and apparatus for controlling photolithography overlay registration |
-
1999
- 1999-08-10 US US09/371,550 patent/US6405096B1/en not_active Expired - Lifetime
-
2000
- 2000-04-18 JP JP2001516238A patent/JP4666858B2/ja not_active Expired - Fee Related
- 2000-04-18 EP EP00926042A patent/EP1208592A1/en not_active Withdrawn
- 2000-04-18 KR KR1020027001937A patent/KR100734526B1/ko not_active IP Right Cessation
- 2000-04-18 WO PCT/US2000/010249 patent/WO2001011678A1/en active Application Filing
-
2002
- 2002-05-31 US US10/160,963 patent/US6622061B1/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291021A (ja) * | 1993-04-06 | 1994-10-18 | Nikon Corp | 位置合わせ方法 |
JPH06302496A (ja) * | 1993-04-13 | 1994-10-28 | Nikon Corp | 位置合わせ方法 |
JPH06310403A (ja) * | 1993-04-21 | 1994-11-04 | Nikon Corp | 位置合わせ方法 |
JPH06349706A (ja) * | 1993-06-08 | 1994-12-22 | Nikon Corp | 位置合わせ方法 |
JPH06349707A (ja) * | 1993-06-14 | 1994-12-22 | Nikon Corp | 位置合わせ方法 |
JPH1022190A (ja) * | 1996-06-28 | 1998-01-23 | Nikon Corp | 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1208592A1 (en) | 2002-05-29 |
US6405096B1 (en) | 2002-06-11 |
US6622061B1 (en) | 2003-09-16 |
KR100734526B1 (ko) | 2007-07-03 |
WO2001011678A1 (en) | 2001-02-15 |
KR20020020964A (ko) | 2002-03-16 |
JP2003506898A (ja) | 2003-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666858B2 (ja) | 重ね合せレジストレーションのランごとの制御のための方法および装置 | |
US6248602B1 (en) | Method and apparatus for automated rework within run-to-run control semiconductor manufacturing | |
JP5165179B2 (ja) | フィードフォワードオーバーレイ情報を導入したフォトリソグラフィー・オーバーレイ整合を制御するための方法および装置 | |
US6815232B2 (en) | Method and apparatus for overlay control using multiple targets | |
US6442496B1 (en) | Method and apparatus for dynamic sampling of a production line | |
KR102336390B1 (ko) | 제품 유닛의 다중-스테이지 처리를 위한 장치 최적화 | |
US6460002B1 (en) | Method and apparatus for data stackification for run-to-run control | |
EP1330684B1 (en) | Method and apparatus for embedded process control framework in tool systems | |
US6607926B1 (en) | Method and apparatus for performing run-to-run control in a batch manufacturing environment | |
US6528331B1 (en) | Method for identifying and controlling impact of ambient conditions on photolithography processes | |
JP2005510083A (ja) | 統合計測データをフィードフォワードデータとして利用するための方法および装置 | |
JP2003511750A (ja) | 統計的プロセス制御を使用してコントローラの性能を監視するための方法および装置 | |
US6647309B1 (en) | Method and apparatus for automated generation of test semiconductor wafers | |
JP2003519921A (ja) | プロセス制御システム | |
US6645780B1 (en) | Method and apparatus for combining integrated and offline metrology for process control | |
US6571371B1 (en) | Method and apparatus for using latency time as a run-to-run control parameter | |
US6577914B1 (en) | Method and apparatus for dynamic model building based on machine disturbances for run-to-run control of semiconductor devices | |
US6618640B1 (en) | Method and apparatus for using integrated remote identifier | |
US10691028B2 (en) | Overlay variance stabilization methods and systems | |
US6823231B1 (en) | Tuning of a process control based upon layer dependencies | |
US6912436B1 (en) | Prioritizing an application of correction in a multi-input control system | |
US7120514B1 (en) | Method and apparatus for performing field-to-field compensation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |