KR100702037B1

KR100702037B1 - 전자방출소자 및 그 제조방법

Info

Publication number: KR100702037B1
Application number: KR1020047020041A
Authority: KR
Inventors: 타케시 이치카와; 료지 후지와라; 다이스케 사사구리
Original assignee: 캐논 가부시끼가이샤
Priority date: 2002-06-13
Filing date: 2003-06-13
Publication date: 2007-04-27
Also published as: EP1512161A4; WO2003107377A8; AU2003238705A1; US7811625B2; EP1512161A1; US7733006B2; WO2003107377A1; CN100433226C; KR20050016534A; CN1659671A; US20060066199A1; JP2004071536A; AU2003238705A8; US20080070468A1; JP3535871B2

Abstract

전자빔의 스폿크기가 작고, 전자방출면적이 크고, 저전압으로 고효율의 전자방출이 가능하며, 제조방법이 용이한 전계발광형의 전자방출소자가 제공된다. 상기 전자방출소자는, 음극전극(5)에 전기적으로 접속된 층(2) 및 각각 상기 층(2)을 구성하는 재료의 비저항보다도 낮은 비저항을 지닌 재료를 함유하는 복수의 파티클(3)을 구비한 전자방출소자에 있어서, 상기 층(2)속의 상기 파티클(3)의 밀도가 1 ×10¹⁴/㎤이상 5 ×10¹⁸/㎤이하인 것을 특징으로 한다.

Description

전자방출소자 및 그 제조방법{ELECTRON-EMITTING DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은, 전자방출막을 이용하는 전자방출소자, 상기 전자방출소자가 복수개 배열된 전자원 및 상기 전자원을 이용해서 구성된 화상표시장치에 관한 것이다.

전자방출막을 이용하는 전자방출소자를, 형광체를 이용하는 화상표시장치에 적용할 경우, 해당 전자방출소자는, 형광체가 충분한 발광성을 유발하는 데 충분한 방출전류를 실현할 것이 요망되고 있다. 또, 형광체에 조사될 전자빔의 크기는, 화상표시장치(디스플레이)의 고해상도(고선명도)를 위해 보다 작을 것이 요망되고 있다. 또한, 장치 자체도 용이하게 제작되는 것이 중요하다.

전자방출소자의 한 형태인 냉음극 전자원으로서는, 전계발광형(이하, "FE형"이라 칭함), 표면전도형 전자방출소자 등을 들 수 있다.

FE형에 대해서는, 스핀트형(Spindt type)이 고도로 효율적이어서, 기대된다. 그러나, 스핀트형의 전자방출소자는, 제조프로세스가 복잡하고, 전자빔을 분산시키는 경향이 있다. 따라서, 전자빔의 분산을 방지하게 위해 전자방출부 위쪽에 포커싱 전극을 배열할 필요가 있다.

한편, 전자빔의 스폿크기가 스핀트형처럼 크게 증가하지 않는 전자방출소자의 예로서, 예를 들면, 일본국 공개특허 평 08-096703호 공보, 일본국 공개특허 평 08-096704호 공보, 일본국 공개특허 평 08-264109호 공보 등을 들 수 있다. 이들 전자방출소자에 의하면, 그의 구멍에 배열된 평면형(flat type) 박막(전자방출막)으로부터 전자를 방출시킨다. 따라서, 비교적 평탄한 등전위면이 전자방출막상에 형성되어, 전자빔의 퍼짐이 감소되는 한편, 전자방출소자가 비교적 용이하게 제조될 수 있다. 또, 전자방출에 필요한 구동전압의 감소는, 전자방출막을 형성하는 물질로서 일함수가 낮은 재료를 이용함으로써 실현할 수 있다. 또한, 전자방출은, 평면형상으로 수행되므로(스핀트형에 있어서는, 도트형상으로 수행됨), 전계의 집중이 완화될 수 있다. 따라서, 전자방출소자의 장수명을 실현할 수 있다. 이러한 평면형 전자방출막으로서 탄소계 전자방출막이 제안되어 있다. 탄소계 막을 이용하는 전자방출소자는, 예를 들면, "비정질 탄소막으로부터 막두께의 함수로서의 전계발광의 연구(A study of electron field emission as a function of film thickness from amorphous carbon films)" R. D. Forrest et al., Applied Physics Letters, Volume 73, Number 25, 1988, p3784 등에 개시되어 있다. 또, 각종 금속이 첨가된 탄소막의 예가, 예를 들면, "여과된 음극 진공아크에 의해 퇴적된 Ti함유 4면체 비정질 탄소막으로부터의 전계발광(Electron field emission from Ti-containing tetrahedral amorphous carbon films deposited by filtered cathodic vacuum arc)" X. Z. Ding et al. Journal of applied physics Volume 88, Number 11, 2000, p6842; "아세틸렌분위기중에 열처리된 코발트함유 비정질 탄소복합물막으로부터의 전계발광(Field emission from cobalt-containing amorphous carbon composite films heat-treated in an acetylene ambient)" Y. J. Li et al. Applied Physics Letters, Volume 77, Number 13, 2000, p2021; "탄소막 및 기타 전기적 나노구조의 이종 재료로부터의 거시적 저전계발광: 발광기구에 대한 가설(Low-macroscopic-field electron emission from carbon films and other electrically nanostructured heterogeneous materials: hypotheses about emission mechanism)" Richard G. Forbes, Solid-State Electronics 45(2001), pp. 779-808; "금속함유 비정질 탄소복합물막으로부터의 전계발광(Field emission from metal-containing amorphous carbon composite films)" S. P. Lau et al., Diamond Related Materials, 10(2001), pp.1727-1731; 일본국 공개특허 제 2001-006523호 공보; 일본국 공개특허 제 2001-202870호 공보 등을 들 수 있다.

또한, 도전성 재료 및 절연성 재료를 이용하는 전자방출막이 다양한 방법으로 연구되어 있다. 이러한 전자방출막은, 예를 들면, "복합수지-탄소피막을 이용한 증강된 냉음극 발광(Enhanced cold-cathode emission using composite resin-carbon coatings)" S. Bajic and R. V. Latham., J. Phys. D: Appl. Phys. 21(1988) pp. 200-204; "소비자물가화된 광면적 평판 표시장치용의 전계발광 잉크(Field emitting inks for consumer-priced broad-area flat-panel displays)" A. P. Burden. et al., J. Vac. Sci. Technol. B 18(2), Mar/Apr(2000) pp. 900-904; 일본국 실용신안등록 공개공보 평 04-131846호 공보 등에 개시되어 있다. 또한, 일본국 공개특허 제 2001-101966호 공보에 개시된 바와 같이 절연성 재료의 기공에 도전성 물질을 첨가한 것 또는 미국특허 제 4,663,559호 명세서에 개시된 바와 같이 세라믹 및 금속의 서밋(cermet)에 있어서, 금속으로부터 절연층에 전자가 주입되어 전자를 방출하는 것 등의 전자방출막에 대한 보고가 있다.

발명의 개시

도 18은 전자방출소자를 화상표시장치(1000)에 적용한 예를 표시한 것이다. 기판(1001)상에는 게이트전극층(1002)의 라인과 음극전극층(1004)의 라인이 매트릭스형상으로 배열되어 있고, 이들 라인간의 교차부에 전자방출소자(1014)가 배열되어 있다. 전자는, 정보신호에 따라 선택된 교차부에 놓인 전자방출소자(1014)로부터 방출되어, 양극(1012)의 전압에 의해 가속되어 형광체(1013)에 입사된다. 이러한 소자를 소위 트리오드 디바이스라 칭한다. 단, (1003)은 절연층이다.

화상표시장치에의 적용에, 전계발광형 전자방출소자를 고려한 경우, 다음의 요구조건을 동시에 만족시킬 것이 요망된다:

(1) 전자빔의 스폿크기(전자빔 직경)가 작을 것;

(2) 전자방출면적이 클 것;

(3) 전자방출부위밀도(ESD)가 높고 전류밀도가 높을 것;

(4) 저전압으로 고효율 전자방출이 가능할 것; 및

(5) 제조프로세스가 용이할 것.

그러나, 전자방출막을 사용하는 상기 종래의 소자는, 항상 상기 요구조건을 동시에 만족시킬 수 있는 상태로 실현될 수 있는 것은 아니다.

따라서, 본 발명은, 상기 종래 기술의 문제점을 해소하기 위해 고안된 것으 로서, 본 발명의 목적은, 전자빔의 스폿크기(전자빔 직경)가 작고, 전자방출면적이 크고, 저전압으로 고효율의 전자방출이 가능하며, 제조방법이 용이한 전계발광형의 전자방출소자; 전자원; 및 화상표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위해 고안된 본 발명의 구성은, 다음과 같다.

즉, 본 발명에 의하면, 음극전극; 상기 음극전극에 전기적으로 접속된 층; 및 각각 상기 층의 재료의 비저항보다도 낮은 비저항을 지닌 재료를 주성분으로 해서 이루어진 복수의 파티클(particle)을 구비한 전자방출소자에 있어서, 상기 복수의 파티클이 상기 층속에 배열되어 있고; 상기 층속의 상기 파티클의 밀도가 1 ×10¹⁴/㎤이상 5 ×10¹⁸/㎤이하인 것을 특징으로 하는 전자방출소자가 제공된다.

또, 본 발명에 의하면, 음극전극; 상기 음극전극에 전기적으로 접속된 층; 및 각각 상기 층의 재료의 비저항보다도 낮은 비저항을 지닌 재료를 주성분으로 해서 이루어진 복수의 파티클을 구비한 전자방출소자에 있어서, 상기 복수의 파티클이 상기 층속에 배열되어 있고; 상기 층의 주성분에 대한 상기 파티클의 주성분의 농도가 0.001원자%이상 1.5원자%이하인 것을 특징으로 하는 전자방출소자가 제공된다.

또한, 본 발명에 의하면, 음극전극; 상기 음극전극에 전기적으로 접속된 층; 및 각각 상기 층의 재료의 비저항보다도 낮은 비저항을 지닌 재료를 주성분으로 해서 이루어진 복수의 파티클을 구비한 전자방출소자에 있어서, 상기 복수의 파티클이 상기 층속에 배열되어 있고; 상기 층속의 상기 파티클의 밀도가 1 ×10¹⁴/㎤이상 5 ×10¹⁸/㎤이하이고; 상기 층의 주성분에 대한 상기 파티클의 주성분의 농도가 0.001원자%이상 1.5원자%이하인 것을 특징으로 하는 전자방출소자가 제공된다.

또한, 본 발명에 의하면, 음극전극; 상기 음극전극상에 배열되어, 탄소를 주성분으로 함유하는 층; 및 상기 층속에 서로 인접하도록 배열되고, 각각 금속을 주성분으로 하는 적어도 2개의 파티클을 구비한 전자방출소자에 있어서, 상기 인접한 2개의 파티클중 한쪽이 다른쪽 파티클보다도 상기 음극전극에 가깝게 배열되어 있고; 상기 금속이 Co, Ni 및 Fe로부터 선택된 금속인 것을 특징으로 하는 전자방출소자가 제공된다.

또한, 본 발명에 의하면, 음극전극; 및 상기 음극전극에 접속된 층을 구비한 전자방출소자에 있어서, 복수 군의 파티클이 상기 층속에 배열되어 있고, 해당 파티클의 각 군은 서로 인접한 적어도 2개의 파티클로 구성되어 있으며; 각각의 파티클은, 상기 층의 재료의 비저항보다도 낮은 비저항을 지닌 재료를 주성분으로 해서 이루어져 있고; 인접한 2개의 파티클은 5㎚이하의 영역에 배열되어 있고; 인접한 2개의 파티클중 한쪽은 다른 쪽 파티클보다도 상기 음극전극에 가깝게 배열되어 있고; 상기 복수군의 파티클은, 상기 층의 평균막두께 이상으로 서로 떨어져서 배열되어 있는 것을 특징으로 하는 전자방출소자가 제공된다.

또한, 본 발명에 의하면, 음극전극; 및 상기 음극전극에 접속된 층을 구비한 전자방출소자에 있어서, 복수 군의 파티클이 상기 층속에 배열되어 있고, 해당 파티클의 각 군은 금속을 주성분으로 하는 동시에 서로 인접한 적어도 2개의 파티클로 구성되어 있으며; 상기 층은 상기 금속을 주성분으로 하는 파티클의 비저항보다도 높은 비저항을 지닌 재료를 주성분으로 해서 이루어지고; 인접한 2개의 파티클은 5㎚이하의 영역에 배열되어 있고; 인접한 2개의 파티클중 한쪽은 다른 쪽 파티클보다도 상기 음극전극에 가깝게 배열되어 있는 것을 특징으로 하는 전자방출소자가 제공된다.

또한, 본 발명에 의하면, 음극전극; 및 상기 음극전극에 전기적으로 접속되고 탄소를 주성분으로 해서 이루어진 층을 구비한 전자방출소자에 있어서, 복수 군의 파티클이 상기 층속에 배열되어 있고, 해당 파티클의 각 군은 금속을 주성분으로 하는 동시에 서로 인접한 적어도 2개의 파티클로 구성되어 있으며; 상기 복수군의 파티클은, 상기 층의 평균막두께 이상으로 서로 떨어져서 배열되어 있고; 상기 탄소층속의 금속의 농도는, 상기 음극전극쪽보다도 해당 탄소층의 표면쪽에서 낮은 것을 특징으로 하는 전자방출소자가 제공된다.

또한, 본 발명에 의하면, 음극전극; 및 상기 음극전극에 접속되고 탄소를 주성분으로 해서 이루어진 층을 구비한 전자방출소자에 있어서, 복수 군의 파티클이 상기 층속에 배열되어 있고, 해당 각 군은 금속을 주성분으로 해서 이루어진 서로 인접한 2개의 파티클로 구성되어 있고; 인접한 2개의 파티클중 한쪽은 다른 쪽 파티클보다도 상기 음극전극에 가깝게 배열되어 있으며; 상기 복수의 파티클의 적어도 일부중 인접한 파티클사이에 그라펜이 포함되어 있는 것을 특징으로 하는 전자방출소자가 제공된다.

또한, 본 발명에 의하면, 음극전극; 상기 음극전극에 전기적으로 접속되고 탄소를 주성분으로 해서 이루어진 층; 및 상기 층속에 배열된, 각각 탄소를 주성분으로 하는 복수의 도전성 파티클을 구비한 전자방출소자에 있어서, 상기 층은, 탄소원소에 대해서 0.1원자%이상의 수소원소를 함유하는 것을 특징으로 하는 전자방출소자가 제공된다.

본 발명의 전자방출소자에 의하면, 상기 층은, 탄소원소에 대해서 1원자%이상 20원자%이하의 수소원소를 함유하는 것이 바람직하다.

또, 상기 층의 표면불균일은, rms로 그의 막두께의 1/10보다 작은 것이 바람직하다.

또한, 상기 층은 탄소를 주성분으로 하는 것이 바람직하다.

또, 상기 층속의 탄소에 대한 수소의 평균농도가 0.1원자%이상인 것이 바람직하다.

또한, 상기 탄소를 주성분으로 하는 층은 sp³결합을 지닌 것이 바람직하다.

또, 상기 파티클이 금속을 주성분으로 하는 것이 바람직하다.

또한, 상기 금속이 Co, Ni 및 Fe로부터 선택된 금속인 것이 바람직하다.

또, 상기 파티클이 단결정 금속을 주성분으로 하는 것이 바람직하다.

또한, 상기 파티클의 평균입자직경은 1㎚이상 10㎚이하인 것이 바람직하다.

또, 상기 층의 두께가 100㎚이하인 것이 바람직하다.

또한, 상기 복수의 파티클중 적어도 2개의 인접한 파티클은 서로 0.5㎚이하 떨어져서 배열된 것이 바람직하다.

또, 상기 층속의 상기 파티클의 밀도가 1 ×10¹⁴/㎤이상 5 ×10¹⁸/㎤이하, 특히, 1 ×10¹⁵/㎤이상 5 ×10¹⁷/㎤이하인 것이 바람직하다.

또한, 상기 층의 주성분에 대한 상기 파티클의 주성분의 농도가 0.001원자%이상 1.5원자%이하, 특히, 0.05원자%이상 1원자%이하인 것이 바람직하다.

또, 상기 복수의 파티클이 복수군의 파티클로서 상기 층속에 분산하여 배치되어 있고, 각 군은 적어도 인접한 2개의 파티클로 구성되어 있고; 인접한 2개의 파티클중 한쪽은 다른 쪽 파티클보다도 상기 음극전극에 가깝게 배열되어 있고; 상기 복수군의 파티클은, 상기 층의 평균막두께 이상으로 서로 떨어져서 배열되어 있는 것이 바람직하다.

또, 본 발명의 전자방출소자는, 상기 음극전극상에 배열되어, 제 1개구를 지닌 절연막과; 상기 절연막상에 배열되어 제 2개구를 지닌 게이트전극을 또 구비하고, 상기 제 1개구와 상기 제 2개구는 서로 연통하고 있고; 상기 제 1개구에서 상기 층이 노출되어 있는 것이 바람직하다.

또, 본 발명에 의하면, 본 발명의 전자방출소자가 복수개 배열되어 있는 것을 특징으로 하는 전자원이 제공된다.

본 발명에 의하면, 본 발명의 전자원과, 전자의 조사에 의해 발광하는 발광부재를 구비한 것을 특징으로 하는 화상표시장치가 제공된다.

또, 본 발명에 의하면, 금속 및 상기 금속보다도 비저항이 높은 재료를 주성분으로 해서 이루어진 층을 형성하는 공정과; 상기 층을 수소함유분위기중에서 가 열하는 공정을 구비한 것을 특징으로 하는 전자방출소자의 제조방법이 제공된다.

본 발명의 상기 제조방법에 의하면, 상기 수소함유분위기가 탄화수소를 또 함유하는 것이 바람직하다.

또, 상기 탄화수소는 아세틸렌인 것이 바람직하다.

또한, 상기 금속이 VIII족 원소인 것이 바람직하다.

또, 상기 금속이 Co, Ni 및 Fe로부터 선택된 금속인 것이 바람직하다.

또한, 상기 가열시의 열처리온도가 450℃이상인 것이 바람직하다.

또, 상기 금속보다도 비저항이 높은 재료를 주성분으로 해서 이루어진 상기 층이, 탄소를 주성분으로 하는 것이 바람직하다.

또한, 상기 금속은, 가열전에 탄소를 주성분으로 해서 이루어진 층중에, 탄소원소에 대해서 0.001원자%이상 5원자%이하, 특히, 0.001원자%이상 1.5원자%이하의 비율로 함유되어 있는 것이 바람직하다.

또, 상기 가열전에 탄소를 주성분으로 하는 막이 sp³결합을 지닌 것이 바람직하다.

상기 본 발명에 의하면, 저전계에서 고밀도이고 안정한 전류를 지닌 전자방출을 얻는 것이 가능한 동시에, 고해상도의 전자빔을 실현할 수 있다. 또한, 상기 효과를 발휘하는 전자방출소자는 용이하게 실현될 수 있다. 따라서, 본 발명의 전자방출소자가 적용된 전자원 및 화상표시장치에 있어서는, 고성능의 전자원과 화상표시장치를 얻을 수 있다.

발명을 실시하기 위한 최량의 형태

이하, 첨부도면을 참조해서 본 발명의 바람직한 실시형태에 대해 상세히 설명한다. 단, 이하의 실시형태에 개시된 구성의 치수, 재료, 형상 및 상대적인 배열은, 기타 특별한 언급이 없는 한 이것만으로 본 발명의 범위를 한정하는 것을 의미하는 것은 아니다.

도 1은, 본 발명에 의한 전자방출소자의 일례의 개략적 부분단면도를 표시한 것이다. 도 1에 있어서, (1)은 기판: (2)는 복수의 파티클(3)을 함유하는 층; (3)은 파티클; (5)는 음극 전극이다. 필요에 따라 음극전극(5)과 층(2)사이에 저항층을 배열하는 것이 바람직하다.

본 발명의 전자방출소자를 이용하는 전자방출장치(화상표시장치를 포함함)에 있어서, 예를 들면, 도 16A 및 도 16B에 표시한 바와 같이, 트리오드 구성이 일반적으로 채용된다. 트리오드 구성에 있어서, 통상, 양극전극(12)은, 기판(1)의 표면에 실제적으로 평행하도록 배열되고, 그 위에는 전자방출소자(음극전극(5) 및 층(2))가 배열되고, 전자방출소자를 구성하는 층(2)과 양극전극(12)사이에는 또한 게이트전극(전자추출전극)(8)이 배열됨으로써 해당 소자를 구동한다. 구동시, 음극전극(5)에 인가되는 것보다도 높은 전위가, 게이트전극(8)에 인가됨으로써, 기판(1)의 표면에 대해서 실질적으로 수직방향으로 층(2)으로부터 전자를 방출한다. 단, 트리오드 구성의 전자방출소자의 예를 여기에 기재하였으나, 도 16A 및 도 16B에 있어서의 게이트전극(8)(및 절연층(7))을 제거하고, 층(2)으로부터 전자를 빼내기 위한 전위를 부여함으로써 양극전극(12)을 전자추출전극으로서 이용하는 것도 가능하다. 이러한 구조를 "다이오드 구조"라 칭한다.

복수의 파티클(3)을 함유하는 층(2)의 주성분의 비저항은, 파티클(3)의 비저항보다도 높게 설정된다. 따라서, 기본적으로, 상기 층(2)의 본체는, 유전체로 구성되고, 상기 파티클(3)의 본체는, 도전체로 이루어진다. 층(2)의 본체의 비저항을 파티클(3)의 본체의 비저항의 100배이상으로 설정함으로써, 저전계에서 전자방출을 수행할 수 있다.

또, 복수의 파티클(3)을 함유하는 층(2)의 본체로 되는 재료로서는, 후술하는 전계집중만을 고려한 경우, 유전상수가 작은 재료가 보다 바람직하다. 그러나, 전자방출재료로서 취한 경우, 바람직하게는, 탄소를 이용한다. 또, 탄소를 이용한 경우, 층(2)은 그 내부에 sp²결합과 sp³결합의 양쪽을 지니는 것이 바람직하다. 특히, 그라파이트의 미세구조(그라펜)를 지니는 동시에 sp³결합을 함유하는 밴드구조를 지니는 탄소막은, 전계집중이 원래 낮아, 전자방출특성에 있어서 유리하다. 따라서, 상기 탄소막을 층(2)의 본체로서 이용하고, 또한, 파티클(3)을 후술하는 구성으로 층(2)내에 배열함으로써, 전계집중의 더한층의 효과를 부가적으로 성취할 수 있고, 특히, 바람직한 전자방출특성을 실현할 수 있다. 그러나, 상기 설명한 바와 같이, 층(2)은 고저항을 지니는 동시에 실제적으로 절연체로서 기능하는 것이 중요하다. 따라서, 탄소막의 본체는, 다이아몬드형상 탄소(diamond-like-carbon: DLC) 등의 비정질 탄소인 것이 바람직하며, 그 이유는, 1 ×10 내지 1 ×10¹⁴Ω㎝정도의 비저항을 얻을 수 있고, 또한, 탄소막이 유전체로서 기능할 수 있기 때문이다.

본 발명에 있어서, 복수의 파티클(3)은 항상 층(2)에 균일하게 분산되어 있는 것은 아니다. 도 1에 개략적으로 표시한 바와 같이, 복수의 파티클(3)은 어느 정도 응집체(파티클 군)(10)를 형성하고, 이 응집체(파티클 군)(10)가 층(2)에 이산적으로 배열되어 있다. 각 응집체(파티클 군)(10)간의 거리는, 층(2)의 평균막두께와 동등 또는 그 이상인 것이 바람직하다. 단, 층(2)의 평균막두께는 음극전극(5)의 표면(또는 기판(1)의 표면)을 기준으로 해서 정의된다. 구체적으로는, 각 응집체(파티클 군)(10)간의 거리는, 층(2)의 평균막두께와 동등 또는 그 이상이고, 바람직하게는, 층(2)의 평균막두께의 1.5배이상 1000배이하이다. 이것을 초과하는 범위에서는, 층(2)내의 방출부위밀도(ESD)가 화상표시장치에 요구되는 전자방출소자의 특성을 만족하기 곤란하게 된다.

이와 같이 해서, 각 응집체(파티클 군)(10)는, 서로 충분히 떨어져 있어, 전자방출의 역치를 감소시킬 수 있다. 이것은, 응집체(파티클 군)(10)가 서로 떨어짐에 따라, 각 응집체(파티클 군)(10)에 대한 전계집중의 증가효과가 있기 때문이다. 단, 본 발명에 있어서, 응집체(10)를 형성하지 않는 파티클(3)은, 각각의 응집체(파티클 군)(10)사이에 존재해도 된다.

또, 각각의 응집체(파티클 군)(10)를 구성하는 복수의 파티클은, 층(2)의 막두께 방향(음극전극(5)쪽으로부터 층(2)의 표면쪽을 향하는 방향)으로 실질적으로 정렬되도록 배열되어 있다. 이러한 구성에 의하면, 전계는, 각각의 응집체(10)에 집중될 수 있다.

본 발명에 있어서, 층(2)의 막두께방향으로 정렬된 파티클(3)의 개수는 한정되지 않고, 단지 적어도 2개이상일 필요가 있다. 예를 들면, 2개의 파티클은, 해당 2개의 파티클중 한쪽 파티클이 다른 쪽의 파티클보다도 음극전극(5)의 표면(또는 층(2)의 표면)에 가까운 위치에 배열된 채로 상기 층(2)의 막두께방향으로 정렬되어 있으면 충분하다. 그러나, 전자방출의 역치를 더욱 감소시킬 때는, 한쪽 파티클의 중심위치보다도 음극전극(5)의 표면(또는 층(2)의 표면)에 가까운 위치에 다른 쪽 파티클을 배열하고, 또한, 다른 쪽 파티클을 한쪽 파티클과 음극전극(5)의 표면(또는 층(2)의 표면)사이의 영역에 배열하는 것이 바람직하다. 본 발명에 있어서, 파티클(3)은, 음극전극(5)의 표면(층(2)의 표면)에 대해서 수직으로 정렬시키는 것이 바람직하나, 반드시 이러한 구성으로 한정되는 것은 아니다.

또, 본 발명에 있어서, 인접하는 파티클은, 5㎚이하의 영역내에 배열되는 것이 바람직하다. 이 영역을 초과하면, 전자방출의 역치가 극히 증가하기 시작하고, 또한, 충분한 방출전류를 얻는 것이 곤란해진다. 또, 각 응집체(파티클 군)에 있어서, 인접하는 파티클(3)이 서로 접촉해도 된다. 파티클(3)간의 거리는, 그의 평균입자직경을 초과하는 것은 바람직하지 않으며, 그 이유는, 전계집중이 쉽게 일어나지 않기 때문이다. 또, 본 발명에 있어서와 같이, 층(2)속에 함유된 도전체가 입상이므로, 인접하는 파티클이 서로 접촉해도, 인접하는 파티클간의 저항이 증가한다. 따라서, 층(2)내에 존재하는 개별의 전자방출부위에서 방출전류의 극도의 증가를 억제할 수 있어, 전자방출을 안정적으로 수행할 수 있는 것으로 여겨진다.

또한, 본 발명에 있어서, 파티클(3)은, 실질적으로 층(2)속에 완전히 매립되어 있으나, 층(2)의 표면으로부터 부분적으로 노출되어 있어도 된다. 따라서, 층(2)의 표면의 불균일은, "rms"로 층(2)의 평균막두께의 1/10이하인 것이 바람직하다. "rms"는 일본공업규격으로서 규정되어 있다. 이 구성에 의하면, 층(2)의 표면조도에 의한 전자빔의 분산을 가능한 한 많이 억제할 수 있다. 또, 상기 구성에 의하면, 파티클(3)의 표면은 진공중에 존재하는 기체의 영향을 덜 받기 쉬우므로, 이 구성은 안정한 전자방출에도 기여하는 것으로 여겨진다.

상기 본 발명의 구성의 전자방출소자에 의하면, 도전체 파티클(3)의 도통로는 부분적으로(이산적으로) 형성되어 있는 것으로 여겨진다. 따라서, 종래 평탄한 면을 지닌 탄소막에서 필요로 하고 있던 조건조정(conditioning) 등의 예비처리가 불필요하게 되고, 부분적인 파괴나 손상없이 충분한 전자방출을 실현할 수 있다. 그러나, 단지 도통로, 즉, 층(2) 전체에 걸쳐서 균일하게 파티클이 분산되어 있는 경우, 전자방출의 역치가 증가한다. 또, 각각의 응집체(파티클 군)(10)간의 거리가 지나치게 증가하면, 표시장치에 사용되는 전자방출소자에 필요한 전자방출전류 및 전자방출전류를 안정적으로 흐르게 하는 데 필요한 전자방출부위밀도를 얻을 수 없다. 그 결과, 안정한 전자방출과 안정한 표시화상을 얻을 수 없다. 이 때문에, 층(2)속의 파티클(3)의 밀도는, 1 ×10¹⁴/㎤이상 5 ×10¹⁸/㎤이하인 것이 바람직하다. 또한, 밀도가 1 ×10¹⁵/㎤이상 5 ×10¹⁷/㎤이하이면, 낮은 전계에서의 전자방출을 실현할 수 있다. 또, 동일한 이유로 인해, 층(2)을 구성하는 주원소 에 대해서 파티클(3)을 구성하는 주원소의 농도의 실제의 범위는, 0.001원자%이상 1.5원자%이하이다. 또, 상기 농도가 0.05원자%이상 1원자%이하이면, 낮은 전계에서의 전자방출을 실현할 수 있다. 상기 농도가 상기 범위를 초과하면, 상기 설명한 바와 같이, 전자방출의 역치가 증가하게 된다. 또, 인가되는 구동전압이 증가하고, 그 결과, 파손을 일으키게 되거나, 또는 충분한 전자방출부위밀도를 얻을 수 없다. 따라서, 화상표시장치에 필요한 방출전류밀도를 확보할 수 없다.

여기서, 상기 수치범위에 대해서 설명한다. 층(2)속에 존재하는 응집체(파티클 군)(10)의 수는 파티클의 밀도의 함수로서 도 3A 및 도 3B에 표시되어 있다. 단, X는 하나의 응집체(파티클 군)를 구성하는 파티클의 개수이다.

층(2)속의 파티클(3)의 밀도를 P/㎤, 층(2)의 막두께를 h, 파티클의 평균반경을 r이라 가정하면, 막두께방향에 파티클(3)이 연속되는 영역(응집체(10))의 개수 E는, 2rP(8r³P)^(h/2r-1)/㎠이다. 도 3A는, r = 2㎚일 때의 그래프이고, 도 3B는 r = 5㎚일 때의 그래프이다. 단, 여기서, r은 파티클(3)의 평균입자직경의 절반의 값을 표시하고, 파티클(3)의 평균입자직경은 나중에 상세하게 설명하는 바와 같이 1㎚이상 10㎚이하인 것이 바람직하다.

밀도를, 전계집중이 파티클 군(10)속에서 일어날 수 있는 밀도로 설정하고, E를 크게 설정하는 것이 바람직하다. 2이상의 파티클(3)을, 전계집중을 위해 중첩시키고, 개수 E를, 1×10²/㎠이상, 바람직하게는, 1×10⁴/㎠이상으로 되도록 하기 위해서는, r = 2㎚인 경우 P = 1×10¹⁴/㎤가 만족된다. 또, E가 1×10⁴/㎠이상으로 되기 위해서는, r = 5㎚인 경우 적어도 P = 1×10¹⁴/㎤가 만족되는 것이 충분하다. 한편, P가 5×10¹⁸/㎤를 초과하면, 파티클(3)이 너무 많게 되어, 층(2)이 단순히 도체로 되거나, 응집체(10)에 대한 전계집중이 덜 일어나게 된다. 따라서, ESD가 감소하고, 전류밀도도 감소하여, 전자방출특성에 바람직하지 않게 된다.

파티클(3)의 크기가 수 ㎚로 조정되고, 층(2)의 막두께가 수십 ㎚인 것으로 가정되면, P의 범위는, 층(2)의 막두께와 파티클(3)의 크기에 의존하지만 1×10¹⁴/㎤ ≤P ≤5×10¹⁸/㎤인 것이 바람직하다. 파티클(3)의 평균입자직경(2r)이 1 내지 10㎚이고, 파티클(3)이 본체로서 Co를 함유할 경우, 상기 조건을 만족하는 층(2)속의 Co농도는 0.001 내지 1.5원자%이다.

이상적으로는, P의 범위는 1×10¹⁵/㎤ ≤P ≤5×10¹⁷/㎤인 것이 바람직하다. 예를 들면, 도 3A 및 도 3B의 예에서, 각각의 응집체(10)가 2개이상의 파티클을 중첩함으로써 형성되는 경우, 응집체(10)의 개수 E는 1×10⁴/㎠이상 1×10¹⁰/㎠이하인다.

여기서, 전계집중에 대해서 도 2를 이용해서 설명한다. 도통로의 높이를 h, 전자방출부의 반경을 r이라 가정하면, 큰 전계 집중 (2+h/r)이 일어나고, 또한, 전계집중인자 β의 마찬가지의 전계집중이 그의 선단의 미소형상에 기인해서 일어나고, 이들의 곱 (2+h/r)β의 전계집중이 전체로서 일어나게 된다. 따라서, 상기 형태를 채용함으로써, 전자방출이 보다 용이하게 수행되는 전자방출막을, 본 발명의 전자방출소자내에 구성할 수 있다.

한편, 방출되는 빔의 형상은, 층(2)의 막두께, 파티클(3)의 크기와 형상, 전계의 설계 등에 의존하지만, 층(2)의 막두께가 100㎚이하로 얇을 경우 비발산 빔을 형성할 때, 중요하다. 또한, 층(2)은 적은 구조적인 응력을 지니므로 박막프로세스에 적합하다. 파티클(3)의 크기가 증가하고, 막두께가 동일비로 증가하면, 각 파티클 군(10)간의 거리도 증가하고, 단위면적당의 전자방출부위의 개수가 감소한다. 100㎚이하의 작은 막두께에 대한 파티클(3)의 크기는 이상적으로는 수 ㎚(1㎚이상 10㎚이하)이고, 파티클(3)은, 수개의 파티클이 음극전극쪽으로부터 전자방출막의 표면을 향해 배열되는 형태를 지니는 것이 바람직하다.

또한, 층(2)의 응력을 완화시키기 위해, 해당 층(2)속에 수소를 혼합시키는 것이 적당하다. 예를 들면, 다이아몬드형상 탄소(DLC) 등의 탄소를 함유하는 층(2)은 높은 강도와 강한 응력을 지닌다. 따라서, 층(2)은 항상 열처리를 포함하는 프로세스에 대해서 만족할 만한 융화성을 지니는 것은 아니다. 따라서, 전자방출막으로서 고품질을 지니지만, 상기 프로세스의 점에서 불안정한 경우 전자방출소자 및 전자원으로서 이용할 수 없다고 하는 문제점도 있다. 또, 프로세스제조시 안정한 막이 수소에 의한 응력완화에 따라 형성될 수 있는 것도 중요하다. 결과적으로, 층(2)의 본체가 탄소인 경우, 응력완화는, 층(2)속의 탄소원소에 대해서 0.1원자%이상의 수소원소를 함유함으로써 일어날 수 있다. 특히, 수소원소가 1원자%이상 함유되어 있을 경우, 이 완화가 강하여, 경도 및 영률이 감소될 수 있다. 그러나, 탄소원소에 대한 수소원소의 비가 20원자%를 초과하면, 전자방출특성이 열화되기 시작한다. 따라서, 대략적인 상한은 20원자%이다.

다음에, 본 발명의 전자방출소자의 제조프로세스에 대해 설명하나, 이 구성 자체는, 일례이고, 특히 제한되지 않는 것은 말할 필요도 없다.

본 발명의 실시형태에 따라 전자방출소자의 제조방법의 일례에 대해서 도 4A 내지 도 4D를 참조해서 설명한다. 본 발명이 이 제조방법으로 제한되지 않는 것은 말할 필요도 없다. 특히, 구조의 차이에 따른 퇴적순서와 에칭방법은 제한되지 않고, 실시예에 있어서 개별적으로 설명한다.

(스텝 1)

먼저, 미리, 기판(1)으로서, 표면이 충분히 세정되어 있고 석영유리, Na 등의 불순물의 함량이 저감되어 있는, 유리, 소다라임유리, 실리콘 기판 등 상에 SiO₂를 스퍼터링법 등에 의해 적층해서 형성된 적층체; 및 알루미늄 등의 세라믹의 절연성 기판중의 하나를 이용해서, 해당 기판(1)상에 음극전극(5)을 적층한다.

음극전극(5)은, 일반적으로 전기전도성을 지니고 진공퇴적법 또는 스퍼터링법 등의 일반적인 진공퇴적(진공증착)기술에 의해 형성된다. 음극전극(5)의 재료는, 예를 들면, Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt 또는 Pd 등의 금속 또는 합금재료, TiC, ZrC, HfC, TaC, SiC 또는 WC 등의 탄화물, HfB₂, ZrB₂, LaB₆, CeB₆, YB₄ 또는 GdB₄ 등의 붕화물, TiN, ZrN 또는 HfN 등의 질화물, Si 또는 Ge 등의 반도체, 비정질 탄소, 그라파이트, 다이아몬드형상 탄소, 내 부에 다이아몬드가 분산되어 있는 탄소, 카본 화합물 등으로부터 적절하게 선택된다. 음극전극(5)의 두께는, 수십 ㎚ 내지 수 ㎜의 범위로 설정되고, 바람직하게는, 수백 ㎚ 내지 수 ㎛의 범위로부터 선택한다.

(스텝 2)

이어서, 도 4A에 표시한 바와 같이, 음극전극(5)상에 층(2)을 퇴적한다. 층(2)은, 증착법, 스퍼터링법 또는 핫필라멘트CVD(HFCVD)법 등의 통상의 진공퇴적법에 의해 형성되나, 이들로 한정되는 것은 아니다. 층(전자방출막)(2)의 두께는, 수 ㎚ 내지 수백 ㎚의 범위로 설정하고, 바람직하게는, 수 ㎚ 내지 수십 ㎚의 범위로부터 선택한다. 또, 이 스텝은, 후술하는 스텝 6이후(개구를 지닌 절연층(7)과 개구를 지닌 게이트전극(8)을 형성한 후)에 행하여, 개구(9)에 노출된 음극전극(5)상에 층(2)을 선택적으로 퇴적시켜도 된다.

rf스퍼터링법의 경우, 예를 들면, Ar을 분위기로서 사용한다. 그러나, 예를 들면, Ar/H₂를 이용하면, 수소를 층(2)속으로 포획할 수 있다. rf파워(rf전력), 가스압력 등의 파라미터는 적절하게 결정하면 된다.

또한, 파티클(3)의 본체로서 코발트를 이용하고, 층(2)의 본체로서 탄소를 이용할 경우, 예를 들면, 그라파이트 표적과 코발트 표적을 이용하는 멀티타겟을 이용하는 방법, 그라파이트와 코발트가 혼합된 1개의 표적을 이용해서 코발트 함량을 조절하는 방법 등을 적절하게 선택할 수 있다.

(스텝 3)

다음에, 층(2)속에 존재하는 코발트 등의 파티클(3)의 재료를 밀착(cohere)시키는 열처리(파티클의 재료를 응집시키는 열처리)를 행하는 공정을 행함으로써, 파티클(3)을 형성한다. 그러나, 파티클(3)의 재료를 밀착(즉, 응집)시키는 공정은 후에 행해도 되고, 소망의 공정에 있어서 파티클(3)의 재료를 응집시킨다. 열처리는, 예를 들면, 450℃이상에서 램프가열에 의해 행한다. 또, 열처리는, 수소를 함유하는 분위기중에서 행한다. 그러나, 열처리는, 프로세스의 단축의 점에서 수소와 탄화수소가스를 함유하는 분위기중에서 행하는 것이 바람직하다. 탄화수소가스로서는, 아세틸렌가스, 에틸렌 가스 등을 이용하는 것이 바람직하다. 수소와 아세틸렌가스와의 혼합가스의 열처리시, 금속(Co)의 응집반응은, 층(2)의 표면의 평탄성을 유지하면서 증속하에 용이하게 행할 수 있다. N₂분위기중에서의 열처리에 있어서는, 층(2)의 표면의 불균일성이 증가한다.

(스텝 4)

이어서, 절연층(7)을 퇴적한다. 절연층(7)은, 스퍼터링법, CVD법 또는 진공증착법 등의 일반적인 진공퇴적법에 의해 행하고, 그의 두께는, 수 ㎚ 내지 수 ㎛의 범위로 설정하고, 바람직하게는, 수 십 ㎚ 내지 수백 ㎚의 범위로부터 선택한다. 절연층(7)의 재료로서는, SiO₂, SiN, Al₂O₃, CaF 또는 미도핑 다이아몬드 등의 고전계에 견딜 수 있는 고내압성을 지닌 재료가 바람직하다.

(스텝 5)

또, 게이트전극(8)은, 절연층(7)을 퇴적한 후 퇴적시킨다(도 4B). 게이트전극(8)은 음극전극(5)과 마찬가지로 전기전도성을 지니고, 증착법 또는 스퍼터링법 등의 일반적인 진공퇴적기술이나, 포토리소그라피기술에 의해 형성한다. 게이트전극(8)의 재료는, 예를 들면, Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt 또는 Pd 등의 금속 또는 합금재료, TiC, ZrC, HfC, TaC, SiC 또는 WC 등의 탄화물, HfB₂, ZrB₂, LaB₆, CeB₆, YB₄ 또는 GdB₄ 등의 붕화물, TiN, ZrN 또는 HfN 등의 질화물, Si 또는 Ge 등의 반도체로부터 적절하게 선택된다. 게이트전극(8)의 두께는, 수 ㎚ 내지 수 ㎛의 범위로 설정되고, 바람직하게는, 수 ㎚ 내지 수 백 ㎚의 범위로부터 선택한다. 단, 전극(8) 및 (5)은, 동일한 재료 또는 상이한 재료로 형성해도 되고, 동일한 형성방법 또는 상이한 형성방법으로 형성해도 된다.

(스텝 6)

이어서, 도 4C에 표시한 바와 같이, 개구패턴의 마스크(M)를 포토리소그라피 기술에 의해 형성하고, 에칭처리를 행함으로써, 도 4D에 표시한 형태의 전자방출소자를 형성할 수 있다. 게이트전극과 절연층(7)은 평활한 수직에칭면을 지니는 것이 바람직하고, 에칭방법만은, 게이트전극과 절연층(7)의 재료에 따라 선택해야만 하다. 에칭방법은, 건식이어도 되고 습식이어도 된다. 통상, 개구(9)의 직경(W1)은, 소자를 형성하는 재료나 소자의 저항값, 전자방출소자의 재료의 일함수 및 구동전압, 또는 전자방출빔의 필요한 형상에 따라 적절하게 설정한다. 통상, (W1)은 수백 ㎚ 내지 수십 ㎛의 범위로부터 선택된다.

단, 본 발명의 전자방출소자는, 전자추출용의 전극(게이트전극(8) 등)이 기판상에 배열된 층(2)위쪽에 배열되어 있는 도 4A 내지 도 4D, 도 16A 및 도 16B에 표시한 형태로 제한되는 것은 아니다. 도 24D 및 도 25에 표시한 바와 같이, 본 발명의 전자방출소자는, 전자방출층으로서 기능하는 층(2)과 해당 층(2)으로부터 전자를 추출하는 전극(게이트전극(8))이 서로 갭(공간)을 가로질러 대향하도록 기판(1) 표면상에 배열되어 있다. 도 24D는 개략 단면도이고, 도 25는 개략 평면도이다. 도 24D에 표시한 형태의 전자방출소자의 경우에도, 양극전극이 구비되어 있으면, 도 16A에 표시한 바와 같이 기판(1)위쪽에 양극전극을 배열함으로써 트리오드 구조를 얻을 수 있다. 단, 층(2)이 게이트전극(8)상에 남아 있는 형태가 도 25 및 도 26에 표시되어 있으나, 반드시 층(2)이 게이트전극(8)상에 남아있을 필요는 없다.

또, 바람직하게는, 본 발명의 전자방출소자에 있어서, 층(2)의 표면은 수소로 종결되어 있다. 층(2)의 표면을 수소로 종결함으로써, 전자의 방출을 더욱 용이하게 할 수 있다.

다음에, 본 발명이 적용되는 전자방출소자의 응용예에 대해서 설명한다. 본 발명의 전자방출소자를 기판상에 복수개 배열함으로써, 예를 들면, 전자원 또는 화상표시장치를 구성할 수 있다.

각종 구성의 전자방출소자가 채용된다. 예를 들면, 복수의 전자방출소자가 X방향 및 Y방향으로 매트릭스형상으로 배열되어 있는 패시브 매트릭스 구성이 있고, 같은 행에 배열된 복수의 전자방출소자의 전극중 하나는 X방향의 배선에 공통 으로 결선되어 있고, 같은 열에 배열된 복수의 전자방출소자의 전극중 다른 것은, Y방향의 배선에 공통으로 결선되어 있다.

이하, 본 발명이 적용가능한 복수의 전자방출소자를 배열함으로써 얻어진 패시브 매트릭스배열의 전자원에 대해서, 도 5를 이용해서 설명한다. 도 5에 있어서, (91)은 전자원 기판; (92)는 X방향 배선, (93)은 Y방향 배선, (94)는 본 발명의 전자방출소자이다.

m개의 X방향 배선(92)은, Dx1, Dx2, ...Dxm으로 이루어지고, 진공증착법, 프린트법, 스퍼터링법 등을 이용해서 형성된 도전성 금속 등으로 구성될 수 있다. 배선의 재료, 막두께 및 폭은, 적절하게 설계된다. Y방향 배선(93)은, Dy1, Dy2, ...Dyn의 n개의 배선으로 이루어지고, X방향 배선(92)과 마찬가지 방법으로 형성된다. 단, 도시하지 않은 층간 절연층은, m개의 X방향 배선(92)과 n개의 Y방향 배선(93)사이에 설치되어, 배선 양쪽을 전기적으로 분리한다(m 및 n은 양쪽 모두 양의 정수임).

도시하지 않은 층간 절연층은, SiO₂ 등으로 이루어져, 진공증착법, 프린트법, 스퍼터링법 등을 이용해서 형성되어 있다. 예를 들면, 층간 절연층은, X방향 배선(92)이 형성되어 있는 기판(91)의 일부 또는 전체 표면상에 소망의 형상으로 형성된다. 특히, 층간절연층의 막두께, 재료 및 제조방법은, 해당 층간절연층이 X방향 배선(92)과 Y방향 배선(93)과의 교차부에서의 전위차를 견딜 수 있도록 설정되어 있다. X방향 배선(92)과 Y방향 배선(93)은 각각 외부단자로서 인출된다.

전자방출소자(94)를 구성하는 1쌍의 소자전극(즉, 상기 전극(5) 및 (8))은, m개의 X방향 배선(92)과, n개의 Y방향 배선(93)과, 도전성 금속 등으로 이루어진 접속부에 의해 전기적으로 접속되어 있다.

X방향 배선(92)과 Y방향 배선(93)을 구성하는 재료, 상기 접속부를 구성하는 재료 및 소자전극쌍을 구성하는 재료는, 서로 동일해도 되고, 또는, 구성요소의 일부 또는 전부가 서로 상이해도 된다. 이들 재료는, 예를 들면, 상기 소자전극(전극(5) 및 (8))의 재료에 따라 적절하게 선택된다. 소자전극을 구성하는 재료와 배선재료가 동일할 경우에는, 소자전극에 접속된 배선이 소자전극이라고 말할 수 있다.

X방향으로 배열된 전자방출소자(94)의 행을 선택하기 위한 주사신호를 인가하는 도시하지 않은 주사신호인가수단은, X방향 배선(92)에 접속되어 있는 한편, 입력신호에 따라 Y방향으로 배열된 전자방출소자(94)의 각 행을 변조하는 도시하지 않은 변조신호생성수단은, Y방향 배선(93)에 접속되어 있다. 각 전자방출소자에 인가되는 구동전압은, 소자에 인가되는 주사신호와 변조신호의 차동전압으로서 공급된다.

상기 구성에 있어서, 개별의 소자는, 독립적으로 패시브 매트릭스 배선을 이용해서 선택되어 구동될 수 있다. 이러한 패시브 매트릭스 배선의 전자원을 이용함으로써 구성된 화상표시장치를, 도 6을 이용해서 설명한다. 도 6은, 화상표시장치의 표시패널의 일례를 표시한 개략도이다.

도 6에 있어서, (91)은 복수의 전자방출소자가 배열된 전자원 기판; (101)은 전자원 기판(91)이 고정된 배면판; (106)은 화상형성부재인 형광체로서 기능하는 형광막(104), 메탈백(metal back)(105) 등이 유리기판(103)의 안쪽에 형성되어 있는 면판(face plate)이다. (102)는 지지프레임이고, 이 지지프레임(102)에 프릿 유리 등을 이용해서 배면판(101)과 면판(106)이 접속되어 있다. (107)은 예를 들면, 대기 또는 질소중 400 내지 500℃의 온도범위내에서 10분이상 소성함으로써 밀봉구성된 외위기이다. (94)는 본 발명에 있어서의 전자방출소자에 상당한다. (92) 및 (93)은, 전자방출소자의 전극(8), (5) 쌍에 접속된 X방향 배선 및 Y방향 배선이다.

상기 설명한 바와 같이, 외위기(107)는 면판(106), 지지프레임(102) 및 배면판(101)으로 구성되어 있다. 배면판(101)은 주로 기판(91)의 강도를 증가시킬 목적으로 설치되어 있으므로, 기판(91) 자체가 충분한 강도를 지닌다면 개별적으로 설치된 배면판(101)은 만들 필요가 없을 것이다. 즉, 지지프레임(102)은, 기판(91)에 직접 밀봉해서 면판(106), 지지프레임(102) 및 기판(91)을 지닌 외위기(107)를 구성해도 된다. 한편, 대기압에 대항해서 충분한 강도를 지닌 외위기(107)는, 면판(106)과 배면판(101)사이에 스페이서라고 불리는 도시하지 않은 지지체를 설치함으로써 구성하는 것도 가능하다.

단, 본 발명의 전자방출소자를 이용하는 화상표시장치에 있어서, 형광체(형광막(104))는, 방출된 전자의 궤적을 고려해서 전자방출소자(94)위쪽에 정렬해서 배열되어 있다. 본 발명에 있어서, 전자빔은 전자방출소자(94)의 바로 위쪽에 도달하므로, 화상표시장치는, 전자방출소자(94)의 바로 위쪽에 배열되도록 형광막 (104)을 위치결정함으로써 구성한다.

다음에, 밀봉처리되는 외위기(패널)를 밀봉하는 진공밀봉프로세스에 대해서 설명한다.

진공밀봉프로세스는, 외위기(패널)(107)를 가열해서 80 내지 250℃에서 유지하면서 이온펌프 또는 흡수펌프 등의 배기장치를 지닌 배기관(도시생략)을 통해서 외위기(패널)(107)를 배기해서 유기물질이 충분히 적은 분위기를 얻은 후, 버너로 상기 배기관을 가열해서 용융시켜 완전히 밀봉한다. 외위기(107)의 밀봉후 압력을 유지하기 위해, 게터처리도 행할 수 있다. 이것은, 외위기(107)의 밀봉을 행하기 직전 또는 밀봉후에, 저항가열, 고주파가열 등을 이용한 가열에 의해 외위기(107)내의 소정의 위치(도시생략)에 배열된 게터를 가열해서, 증기막을 형성하는 처리이다. 게터는, 통상 주성분으로서 Ba 등을 함유하고, 증기막의 흡수작용에 따라 외위기(107)내의 분위기를 유지한다.

상기 프로세스에 의해 제조된 패시브 매트릭스 구성의 전자원을 이용함으로써 구성된 화상표시장치에 있어서는, 케이스의 외부단자(Dox1) 내지 (Doxm) 및 (Doy1) 내지 (Doyn)를 통해서 각각의 전자방출소자에 전압을 인가함으로써 전자방출을 일으킨다. 또, 고전압(Va)은 고전압단자(113)를 통해서 메탈백(105) 또는 투명 전극(도시생략)에 인가되어, 전자빔을 가속시킨다. 가속된 전자는, 형광막(104)에 대항해서 충돌해서 발광함으로써, 화상이 형성된다.

다음에, 패시브 매트릭스 구성의 전자원을 이용해서 구성된 표시패널상에 NTSC방식의 텔레비전신호에 의거한 텔레비전 표시를 행하는 구동회로의 구성예에 대해서 도 7을 이용해서 설명한다. 도 7에 있어서, (121)은, 화상표시패널: (122)는 주사회로; (123)은 제어회로; (124)는 시프트 레지스터이다. (125)는 라인 메모리, (126)은 동기신호분리회로; (127)은 변조신호생성기; 참조 부호 (Vx) 및 (Va)는, 직류(DC)전압원이다.

표시패널(121)은, 단자(Dox1) 내지 (Doxm), 단자(Doy1) 내지 (Doyn) 및 고압단자(Hv)를 통해서 외부전기회로에 접속되어 있다. 표시패널에 설비된 전자원, 즉, 1행당 M행과 N열의 매트릭스형상으로 배선된 전자방출소자의 군(N개의 소자)을 순차 구동하는 주사신호는 단자(Dox1) 내지 (Doxm)에 인가된다.

주사신호에 의해 선택된 1행의 전자방출소자의 각 소자의 출력전자빔을 제어하는 변조신호는, 단자(Doy1) 내지 (Doyn)에 인가된다. 예를 들면, 10㎸의 DC전압은, DC전압원(Va)으로부터 고압단자(Hv)에 공급된다. 이것은, 전자방출소자로부터 방출된 전자빔에 대해서 형광체를 여기시키는데 충분한 에너지를 부여하기 위한 가속전압이다.

주사회로(122)에 대해 설명한다. 이 회로는, 내부에 M개의 절환소자를 구비하고 있다(도면에 있어서, 절환소자는 개략적으로 (S1) 내지 (Sm)으로 표시되어 있음). 각각의 절환소자는 DC전압원(Vx)의 출력전압과 0[V](기저레벨)중 하나를 선택해서, 표시패널(121)의 단자(Dox1) 내지 (Doxm)에 전기적으로 접속된다. (S1) 내지 (Sm)의 각각의 절환소자는 제어회로(123)에 의해 출력된 제어신호(Tscan)에 의거해서 작동하고, FET 등의 절환소자를 조합함으로써 구성할 수 있다.

본 예의 경우, DC전압원(Vx)은, 주사되지 않았던 소자에 인가된 구동전압이 전자방출소자의 특성(전자방출역치전압)에 의거한 전자방출역치전압과 동등 또는 그 이하로 되는 일정 전압을 출력하도록 설정된다.

제어회로(123)는, 외부로부터 입력된 화상신호에 의거해서 적절한 표시를 행하도록 각 부의 정합동작의 기능을 지닌다. 동기신호분리회로(126)로부터 전송된 동기신호(Tsync)에 의거해서, 제어회로(123)는 각 부에 대한 제어신호(Tscan), (Tsft), (Tmry)를 생성한다.

동기신호분리회로(126)는, 외부로부터 입력된 NTSC방식의 텔레비전신호로부터 동기신호성분과 휘도신호성분을 분리하는 회로이며, 일반적인 주파수 분리(필터)회로 등을 이용해서 구성할 수 있다. 동기신호분리회로(126)에 의해 분리된 동기신호는 수직동기신호와 수평동기신호로 구성되어 있으나, 여기서는 설명의 편의를 위해 Tsync신호로서 예시하였다. 텔레비전신호로부터 분리된 화상의 휘도신호성분은, 편의상 DATA신호로서 표현한다. DATA신호는 시프트 레지스터(124)에 입력된다.

시프트 레지스터(124)는, 화상의 라인마다 시계열로 직렬로 입력되는 DATA신호를 직렬/병렬 변환하여, 제어회로(123)로부터 전송된 제어신호(Tsft)에 의거해서 작동할 수 있다(즉, 제어신호(Tsft)는 시프트 레지스터(124)의 시프트 클록이라고 말할 수 있음). 화상의 라인마다 직렬/병렬 변환된 데이터(전자방출소자의 N개의 소자에 대한 구동데이터에 상당함)는, N개의 병렬신호(Id1) 내지 (Idn)로서 시프트 레지스터(124)로부터 출력된다.

라인 메모리(125)는 필요한 시간에만 화상의 1라인마다의 데이터를 저장하는 기억소자이며, 제어회로(123)로부터 전송된 제어신호(Tmry)에 따라 적절하게 (Id1) 내지 (Idn)의 내용을 저장한다. 저장된 내용은, (I'd1) 내지 (I'dn)로서 출력되어, 변조신호생성기(127)에 입력된다.

변조신호생성기(127)는, 각각의 화상데이터(I'd1) 내지 (I'dn)에 따라 적절하게 각각의 전자방출소자를 변조하도록 구동하는 신호원이며, 그의 출력신호는, 단자(Doy1) 내지 (Doyn)를 통해 표시패널(121)내의 전자방출소자에 인가된다.

본 발명의 전자방출소자는, 방출전류(Ie)에 대해서 이하의 기본적인 특성을 지닌다. 즉, 전자방출은, 명백한 역치전압(Vth)을 지니고, 전자방출은, 전자방출소자에 (Vth)와 동등 또는 그 이상의 전압이 인가된 경우에만 일어난다. 전자방출역치와 동등 또는 그 이상의 전압에 응해서, 방출전류는, 상기 소자에의 인가전압의 변화에 따라 변화한다. 그 결과, 소자에 전압이 인가된 경우, 예를 들면, 전자방출역치와 동등 또는 그 이하의 전압이 소자에 인가되더라도 전자방출은 일어나지 않지만, 전자방출역치와 동등 또는 그 이상의 전압이 인가된 경우에는 전자빔이 출력된다. 그 경우, 인가전압(Vf)을 변경함으로써 출력된 전자빔의 강도를 제어하는 것이 가능하다. 또, 이 소자에 펄스전압이 인가되는 경우, 펄스의 높이(Ph)를 변경함으로써 전자빔의 강도를 제어하고, 또한, 펄스의 폭(Pw)을 변경함으로써 출력된 전자빔의 전하의 총합량을 제어하는 것이 가능하다.

따라서, 입력신호에 따라 전자방출소자를 변조하는 방식으로서는, 전압변조방식, 펄스폭변조방식 등을 채용할 수 있다. 전압변조방식의 수행시, 변조신호생성기(127)로서는, 일정 길이의 전압펄스를 생성해서, 입력될 데이터에 따라 적절하 게 펄스의 피크값을 변조하는 전압변조방식의 회로를 이용할 수 있다.

펄스폭변조방식의 수행시에는, 변조신호생성기(127)로서, 일정한 피크값의 전압펄스를 생성해서 입력될 데이터에 따라 적절하게 전압펄스의 폭을 변조하는 펄스폭변조방식의 회로를 이용할 수 있다.

또, 시프트 레지스터(124) 및 라인 메모리(125)로서는, 디지틀 신호방식과 아날로그 신호방식의 양쪽의 것을 채용할 수 있다. 그 이유는, 화상신호의 직렬/병렬변환과 저장이, 오직 소정의 속도로 수행되어야만 하기 때문이다.

디지틀 신호방식이 사용될 경우, 동기신호분리회로(126)의 출력신호(DATA)를 디지틀신호로 변경할 필요가 있다. 이 목적을 위해, 동기신호분리회로(126)의 출력부에 A/D변환기만을 설치해야만 한다. 이와 관련해서, 변조신호생성기(127)에 사용되는 회로는, 라인 메모리(125)의 출력신호가 디지틀신호냐 아날로그 신호냐에 따라 약간 다르다. 즉, 디지틀 신호를 이용하는 전압변조방식의 경우, 예를 들면, 변조신호생성기(127)에 대해서는 D/A변환회로를 이용하고, 필요한 경우, 여기에 증폭회로 등을 부가해도 된다. 펄스폭변조방식의 경우, 예를 들면, 고속발진자, 고속발진기에 의해 출력되는 파수를 계수하는 카운터 및 카운터의 출력값과 메모리의 출력값을 비교하는 비교기가 조합되어 있는 회로를, 변조신호생성기(127)로서 이용한다. 필요한 경우, 비교기에 의해 출력되는 펄스폭변조된 변조신호를 전자방출소자의 구동전압으로 변조하는 증폭기도 부가할 수 있다.

아날로그신호를 이용하는 전압변조방식의 경우, 예를 들면, 작동증폭기 등을 이용하는 증폭회로를 변조신호생성기(127)로서 채용할 수 있고, 필요한 경우, 여기 에 레벨 시프트 회로 등을 부가하는 것이 가능하다. 펄스폭변조방식의 경우, 예를 들면, 전압제어발진회로(VOC)를 채용할 수 있고, 필요한 경우, 여기에, 변조신호를 전자방출소자의 구동전압에 대해 증폭하는 증폭기를 부가하는 것도 가능하다.

본 발명이 적용가능한 상기와 같은 구성을 취할 수 있는 화상표시장치에 있어서는, 각각의 전자방출소자에는, 케이스 외부단자(Dox1) 내지 (Doxm) 및 (Doy1) 내지 (Doyn)를 통해 전압이 인가됨으로써, 전자방출이 일어난다. 고전압은, 고압단자(Hv)를 통해서 메탈백(105) 또는 투명전극(도시생략)으로 인가되어 전자빔을 가속시킨다. 가속된 전자는, 형광막에 충돌해서, 발광을 일으킴으로써, 화상이 형성된다.

여기에 설명한 화상표시장치의 구성은, 본 발명이 적용가능한 화상표시장치의 일례이며, 본 발명의 기술적 사상에 의거해서 다양한 변형이 가능하다. 입력신호로서, NTSC방식을 일례로서 설명하였으나, 입력신호는 이것으로 한정되지 않고, PAL방식 및 SECAM방식이외에, PAL방식 및 SECAM방식보다도 많은 주사선으로 이루어진 TV신호(예를 들면, MUSE방식 등으로 대표되는 고선명 TV)를 채용할 수 있다.

본 발명의 화상표시장치는, 텔레비젼방송용의 표시장치 및 텔레비전 회의시스템, 컴퓨터 등의 표시장치이외에 감광드럼 등을 이용해서 구성된 광프린터로서의 화상표시장치 등으로서 이용가능하다.

도 1은 본 발명에 의한 전자방출소자의 구성을 표시한 개략도

도 2는 본 발명에 의한 일실시형태의 설명용 그래프

도 3A 및 도 3B는 본 발명에 의한 일실시형태의 설명용 그래프

도 4A, 도 4B, 도 4C 및 도 4D는, 본 발명에 의한 전자방출소자의 제조방법의 일례를 표시하는 개략도

도 5는 본 발명에 의한 패시브 매트릭스배열의 전자원을 표시한 구성도

도 6은 본 발명에 의한 패시브 매트릭스배열의 전자원을 이용한 화상표시장치를 표시한 개략 구성도

도 7은 본 발명에 의한 패시브 매트릭스배열의 전자원을 이용한 화상표시장치를 표시한 구동회로도

도 8a(A), 도 8a(B) 및 도 8a(C)는 본 발명의 제 1실시예에 의한 전자방출소자를 표시한 개략도

도 8b(A), 도 8b(B) 및 도 8b(C)는 본 발명의 제 2실시예에 의한 전자방출소자를 표시한 개략도

도 9는 본 발명에 의한 전자방출소자의 볼트-암페어특성을 표시한 그래프

도 10A, 도 10B 및 도 10C는 본 발명의 제 3실시예에 의한 전자방출소자를 표시한 개략도

도 11은 본 발명의 제 3실시예에 의한 장치도

도 12는 본 발명에 의한 전자방출소자의 전압-암페어특성을 표시한 그래프

도 13A, 도 13B 및 도 13C는 본 발명의 제 4실시예에 의한 전자방출소자를 표시한 개략도

도 14A, 도 14B 및 도 14C는 본 발명의 제 5실시예에 의한 전자방출소자를 표시한 개략도

도 15는 본 발명의 제 6실시예에 의한 전자방출소자를 표시한 개략도

도 16A 및 도 16B는 각각 본 발명에 의한 전자방출소자를 표시한 개략단면도 및 개략평면도

도 17은 본 발명에 의한 전자방출소자의 전압-암페어특성을 표시한 그래프

도 18은 종래의 전자방출소자를 이용한 트리오드구성을 이용한 화상표시장치를 표시한 개략 구성도

도 19A, 도 19B 및 도 19C는 본 발명에 의한 제조방법의 일례를 표시한 개략 단면도

도 20은 본 발명에 의한 전자방출소자의 일례를 표시한 개략단면도

도 21은 본 발명에 의한 전자방출소자의 일례를 표시한 개략단면도

도 22는 본 발명에 의한 전자방출소자의 일례를 표시한 개략평면도

도 23A, 도 23B, 도 23C 및 도 23D는 본 발명에 의한 제조방법의 일례를 표시한 개략 단면도

도 24A, 도 24B, 도 24C 및 도 24D는 본 발명에 의한 제조방법의 일례를 표시한 개략 단면도

도 25는 본 발명에 의한 전자방출소자의 일례를 표시한 개략단면도

이하 본 발명의 실시예에 대해 상세히 설명한다.

(제 1실시예)

본 실시예에 의해 제작된 전자방출소자의 제조방법에 대해서, 도 8a(A) 내지 도 8b(C)를 이용해서 상세히 설명한다.

먼저, 기판(1)으로서 석영을 이용해서, 해당 기판을 충분히 세정한 후, 스퍼터링법에 의해 음극전극(5)으로서 두께 500㎚의 Ta막을 형성하였다(도 8a(A)).

이어서, 상기 음극전극(5)상에 스퍼터링법에 의해 니켈농도 0.02%의 탄소막(2)을 두께 약 12㎚로 퇴적하였다(도 8a(B)). 분위기 가스로서는 Ar을 이용하였다. 조건은 이하와 같다.

rf전원: 13.56㎒

rf전력: 400W

가스압력: 267mPa

기판온도: 300℃

표적: 그라파이트와 니켈의 혼합 표적

다음에, 상기 기판을 수소함유 분위기중, 600℃에서 300분동안 램프가열함으로써 열처리하였다. 이어서, 도 8a(C)에 표시한 바와 같이, 니켈이 응집하여 주로 니켈을 함유하는 복수의 파티클(3)이 형성되었다. 도 8a(C)에 표시한 바와 같이, 금속 파티클(3)의 응집체(파티클 군)(10)는, 탄소막(2)의 막두께이상 서로 떨어져서 존재한다. 열처리에 의해 형성된 니켈 파티클(3)의 농도(P)는, TEM관찰에 의하면 P = 1×10¹⁶/㎤였다.

본 실시예에서 제조된 층(2) 및 음극전극(5)을 구비한 전자방출소자의 전자방출특성을 측정하였다. 본 실시예에서 음극으로서 제조한 전자방출소자에 의하면, 층(2)으로부터 1㎜ 떨어져서 층(전자방출막)(2)과 평행한 양극(면적 1㎟)에 전압을 인가하였다. 전자방출소자의 전압/전류특성을 도 9에 표시한다. 단, 가로축은 전계강도를 나타내고, 세로축은 방출전류밀도를 나타낸다.

본 실시예에서 제작된 전자방출소자에 있어서는, 현저한 전기적인 파손이 없었고, 즉, 조건조정없이도 양호한 전자방출특성을 관찰할 수 있었다.

(제 2실시예)

본 실시예에 의해 제작된 전자방출소자의 제조방법에 대해서, 도 8b(A) 내지 도 8b(C)를 이용해서 상세히 설명한다.

먼저, 기판(1)으로서 석영을 이용해서, 해당 기판을 충분히 세정한 후, 스퍼터링법에 의해 음극전극(5)으로서 두께 500㎚의 Ta막을 형성하였다(도 8b(A)).

이어서, 상기 음극전극(5)상에 스퍼터링법에 의해 코발트농도 0.3% 및 수소농도 1%를 지닌 탄소막(2)을 두께 약 12㎚로 퇴적하였다(도 8b(B)). 분위기 가스로서는 Ar과 H₂와의 혼합비 1:1의 혼합가스를 이용하였다. 조건은 이하와 같다.

rf전원: 13.56㎒

그라파이트 rf전력: 1㎾

코발트 rf전력: 10W

가스압력: 267mPa

기판온도: 300℃

표적: 그라파이트와 코발트의 혼합 표적

다음에, 상기 기판을 아세틸렌과 수소와의 혼합가스 분위기중, 600℃에서 60분동안 램프가열함으로써 열처리하였다. 반응은 제 1실시예에 기재한 수소분위기일 때보다도 신속하였고, 코발트가 응집하여 결정구조의 코발트 파티클(3)이 형성되었다(도 8b(C)). 이 때, 응집한 코발트 파티클(3)이외의 부분에 있어서, 코발트가 EDAX측정시의 검출한계이하였다. 열처리에 의해 형성된 코발트 파티클의 농도는, TEM관찰에 의하면 P = 1×10¹⁷/㎤였다.

본 실시예에서 제조된 전자방출소자의 전자방출특성을 제 1실시예와 마찬가지로 측정할 수 있다. 본 실시예에서 음극으로서 제조한 전자방출소자에 의하면, 전자방출소자로부터 1㎜ 떨어져서 전자방출막과 평행한 양극에 전압을 인가하였다. 그 결과, 현저한 전기적인 파손이 없었고, 즉, 조건조정없이도 양호한 전자방출특성을 관찰할 수 있었다. 또한, 제 1실시예에 비해서 경도가 작고 응력이 적은 전자방출막을 형성할 수 있었다.

(제 3실시예)

본 실시예에 의해 제조된 전자방출소자의 제조방법에 대해 도 10A 내지 도 10C를 이용해서 상세히 설명한다.

먼저, 도 10A에 표시한 바와 같이, 기판(1)으로서 n⁺Si기판을 이용하고, 음극전극(5)으로서 두께 500㎚의 Ta막을 형성하였다. 이어서, HFCVD법에 의해 두께 약 30㎚의 탄소막(2)을 퇴적(즉, 증착)하였다. HFCVD법의 장치도는 도 11에 표시되어 있다.

도 11에 있어서, (21)은 진공용기; (22)는 기판, (23)은 기판홀더; (24)는 열전자와 재료가스를 용해시켜 이온을 생성하는 열원; (25)는 기판에 전압을 인가하는 기판바이어스전극; (26)은 열원(24)으로부터 열전자를 추출하는 전극; (27)은 기판에 흐르는 기판전압과 전류를 관찰하기 위한 감시기구; (28)은 기판에 전압을 인가하는 전원; (29)는 기판전류를 감시하는 전류감시기구; (30)은 열전자추출전극에 전압을 인가하는 전압인가기구; (31)은 열전자추출전극에 전압을 인가하는 전원; (32)는 기구(27), (30)를 제어하는 막형성프로세스제어기구; (33)은 가스도입구; (34)는 진공용기(21)를 배기하는 배기펌프이다.

단, 기판홀더(23)와 기판바이어스전극(25)은 세라믹판 등에 의해 절연되어 있어도 된다. 또, 도시하지 않은 전원에 의해 열원(24)에 전압을 입력하고, 소망의 온도로 열원(24)을 가열한다. 이 때의 전원은 직류 또는 교류이어도 된다. 또한, 막형성프로세스제어기구(32)는 개인용 컴퓨터 등에 의해 제어해도 되고 또는 수동으로 제어가능한 구성을 지녀도 된다.

도 11에 표시한 HFCVD장치에 있어서, 기판바이어스전극(25)상에 n⁺Si기판을 배열하고, 진공용기(21)는, 배기펌프(34)를 이용해서 1×10^-5Pa까지 배기하였다. 다음에, 가스도입구(33)로부터 10sccm의 수소가스를 도입하고, 진공용기(21)를 1×10^-1Pa로 유지하였다. 그 후, 열원(24)에 14V의 AC전압을 인가해서 2100℃까지 가 열한 후, 전압인가기구(27)를 이용해서 기판바이어스전극(25)에 150V의 DC전압을 인가하고, 전류모니터(29)에 의해 0.5mA의 전류값을 관찰하였다. 이 상태를 20분간 유지하고 기판세정을 행하였다.

다음에, 수소가스의 도입을 정지하고, 진공용기(21)를 재차 1×10^-5Pa까지 배기한 후, 진공용기(21)를 1×10^-1Pa로 유지하였다. 이어서, 기판가열기구를 이용해서 기판(22)을 30℃까지 설정한 후, 기판바이어스전극(25)에 -150V의 직류전압을 인가하였다. 다음에, 가열원(24)에 15V의 AC전압을 인가해서 2100℃까지 가열하였다. 다음에, 열전자추출전극(26)에 전압을 인가하고, 기판(22)에 이온을 조사하였다. 이 때, 전류감시기구(29)에 의해 관찰한 전류량이 5mA가 되도록 열전자추출전극(26)의 전압치를 90V로 설정하고, 이 상태에서 기판(22)을 10분간 유지해서, 많은 sp³결합을 지닌 DLC막(2)을 형성하였다.

이어서, 이온주입법에 의해 DLC(다이아몬드형상 탄소)막에 25keV에서 3×10¹⁶/㎠의 주입량으로 코발트를 주입하였다(도 10B).

다음에, 기판을, 아세틸렌 0.1%분위기(99.9% 수소)중 550℃에서 300분간 램프가열에 의해 열처리하였다. 이어서, 도 10C에 표시한 바와 같이, 코발트가 밀착되어 표면층(층(2))상에 결정구조의 코발트 파티클(3)이 부분적으로 형성되었다. 또한, 코발트 파티클(3)의 응집체(파티클 군)(10)가 층(2)속에 이산적으로 형성되었다. 이 때, 밀착된 코발트 파티클이외의 부분에서의 탄소막에 있어서, 코발트 는 EDAX측정시 검출한계이하였다. 한편, DLC막과 Si기판사이의 계면에 가까운 부분(층(2'))에서는, 코발트 파티클의 밀도가 높아, 이들의 대부분이 도전체(도전층)로서 기능한다. 단면TEM상에 있어서, 코발트 파티클(3)은 DLC막(2)에서 단결정상태로 존재하는 것을 볼 수 있다. 상기 상을 더욱 확대하면, 그라파이트상이 Co주위에 성장한 것이 관찰되었다. 열처리에 의해 형성된 코발트 파티클의 농도는, TEM관찰에 의하면 P = 5×10¹⁶/㎤였다. 수소농도는 4%였다.

또, 층(2)의 표면의 불균일을 AFM으로 평가한 바, 평면도가 P-V(절정(peak) 대 최하점(valley))값(최대치 - 최소치)으로서 4.4㎚, rms로서 0.28㎚의 값을 확보하고 있었던 것을 알 수 있었다.

이와 같이 해서 제작한 전자방출소자의 전자방출특성을 측정하였다. 본 실시예에서 음극으로서 제조한 전자방출소자에 의하면, 전자방출소자로부터 1㎜ 떨어져서 해당 전자방출소자와 평행한 양극(면적 1㎟)에 전압을 인가하였다. 이 때의 볼트-암페어특성을 도 12에 표시한다. 단, 가로축은 전계강도를 나타내고, 세로축은 방출전류밀도를 나타낸다.

본 실시예에서 제작된 전자방출소자에 있어서는, 현저한 전기적인 파손이 없었고, 즉, 조건조정없이도 양호한 전자방출특성을 관찰할 수 있었다. 전자방출부위밀도(ESD)는 1×10⁶/㎠이상이었고, 방출전류밀도는 10mA/㎠이상으로 컸다.

(제 4실시예)

본 실시예에 의해 제조된 전자방출소자의 제조방법에 대해 도 13A 내지 도 13C를 이용해서 상세히 설명한다.

먼저, 기판(1)으로서 n⁺Si기판을 이용하고, 음극전극(5)으로서 두께 500㎚의 Ta막을 스퍼터링법에 의해 형성하였다. 이어서, HFCVD법에 의해 두께 약 15㎚의 탄소막(2)을 증착하였다(제 3실시예와 마찬가지임). 막두께는 시간을 단축해서 조정되었다.

이어서, DLC막(2)을 레지스트도포하여 패터닝하고, 그 후, 이온주입법에 의해 DLC막(2)에 25keV에서 5×10¹⁶/㎠의 주입량으로 코발트를 주입하였다(도 13B). 코발트는 레지스트(R)가 배열되어 있지 않은 영역에만 부분적으로 주입하였다. 실리콘기판에 RP가 있었고, 탄소막에는, 제 3실시예의 코발트의 저농도층만이 형성되었다. DLC막을 패터닝해서 이온주입하였으므로, 금속함유 파티클이 형성되어 있는 장소와, 음극전극쪽에서부터 DLC막(2)의 표면에까지 배열된 영역(파티클의 응집체(10))은, 결코 DLC막(2)에 서로 인접해서 형성되어 있지 않지만, 이온주입농도가 높더라도 복수의 형태로 이산적으로 배열되어 있다.

다음에, 기판을, 아세틸렌 0.1%분위기(99.9% 수소)중 750℃에서 60분간 램프가열에 의해 열처리하였다. 이어서, 도 13C에 표시한 바와 같이, 코발트가 밀착되어 결정구조의 코발트 파티클(3)이 고농도로 형성되었다. 상을 더욱 확대하면, 그라파이트(그라펜)(4)의 미세구조가 Co파티클 주위에 형성된 것이 관찰되었다.

이와 같이 해서 제작한 전자방출소자의 전자방출특성을 측정하였다. 본 실시예에서 음극으로서 제조한 전자방출소자에 의하면, 전자방출소자로부터 1㎜ 떨어 져서 해당 전자방출소자와 평행한 양극에 전압을 인가하였다. 그 결과, 현저한 전기적인 파손이 없었고, 즉, 조건조정없이도 양호한 전자방출특성을 관찰할 수 있었다.

(제 5실시예)

본 실시예에 의해 제조된 전자방출소자의 제조방법에 대해 도 14A, 도 14B 및 도 14C를 이용해서 상세히 설명한다.

먼저, 기판(1)으로서 n⁺Si기판을 이용하고, 음극전극(5)으로서 두께 500㎚의 Ta막을 스퍼터링법에 의해 형성하였다. 이어서, 제 3실시예와 마찬가지로 HFCVD법에 의해 두께 약 15㎚의 DLC막(2)을 증착하였다(도 14A).

이어서, 스퍼터링법에 의해 산화규소막(200)을 두께 25㎚로 형성하였다. 그 후, 이온주입법에 의해 산화규소막 및 DLC막에 25keV에서 5×10¹⁵/㎠의 주입량으로 코발트를 주입하였다(도 14B). RP는 산화규소막에 있고, DCL막상에서 농도는 1%로 높다

버퍼드 불화수소산으로 산화규소막을 제거한 후, 기판을, 아세틸렌 0.1%분위기(99.9% 수소)중 550℃에서 300분간 램프가열에 의해 열처리하였다. 이어서, 도 14C에 표시한 바와 같이, 코발트가 밀착되어 결정구조의 코발트 파티클(3)이 그 표면에 2×10¹⁷/㎤의 고농도로 형성되었다.

이와 같이 해서 제작한 전자방출소자의 전자방출특성을 측정하였다. 본 실 시예에서 음극으로서 제조한 막에 의하면, 전자방출소자로부터 1㎜ 떨어져서, 전자방출막과 평행한 양극에 전압을 인가하였다. 그 결과, 현저한 전기적인 파손이 없었고, 즉, 조건조정없이도 양호한 전자방출특성을 관찰할 수 있었다. 전자방출의 역치는 제 3실시예에 비해서 높았으나 많은 방출부위가 있었음에도, ESD는 1×10⁷/㎠이상이었고, 10mA/㎠이상의 전류밀도가 얻어졌다.

(제 6실시예)

본 실시예에 의해 제작된 전자방출소자의 제조방법에 대해서, 도 15를 이용해서 상세히 설명한다.

먼저, 기판(1)으로서 석영을 이용해서, 해당 기판(1)을 충분히 세정한 후, 스퍼터링법에 의해 음극전극(5)으로서 두께 500㎚의 Ta막을 형성하였다.

이어서, 상기 음극전극(5)상에 스퍼터링법에 의해 탄소막(6)을 두께 약 12㎚로 증착하였다. 분위기 가스로서는 Ar/H₂를 사용하였다. 조건은 이하와 같다.

rf전원: 13.56㎒

rf전력: 400W

가스압력: 267mPa

기판온도: 300℃

표적: 그라파이트

다음에, 표적으로서 코발트와 그라파이트의 멀티타겟으로 탄소막(6)상에 두께 12㎚를 지니도록 코발트농도 8%의 탄소막을 증착하였다. 분위기가스로서는, Ar/H₂를 사용하였다. 조건은 이하와 같다.

rf전원: 13.56㎒

rf전력: 600W

코발트 rf전력: 10W

가스압력: 267mPa

기판온도: 300℃

표적: 그라파이트 및 코발트

단, 이 프로세스에 있어서, 그라파이트 표적쪽의 전력을 증대시키고, 코발트비를 점차로 감소시켰다. 기판의 표면상에, Co농도를 0.1%로 설정하였다.

다음에, 상기 기판을 아세틸렌 0.1%분위기(99.9%수소)중, 600℃에서 300분동안 열처리하였다. 이어서, 도 15에 표시한 바와 같이, 코발트가 응집하여 결정구조의 코발트 파티클(3)이 형성되었다. Ta전극(5), 비정질 탄소로 이루어진 고저항층(6), Co파티클(3)이 고농도로 배열된 저저항 Co-Co층(2') 및 Co파티클(3)이 저농도로 배열된 층(2)이 이 순서로 적층된 적층구조가 형성되었다. 층(2)에 있어서, 코발트 파티클(3)이 음극전극(5)쪽으로부터 층(2)의 표면을 향해 배열되어 있는 영역(파티클의 응집체)(10)이 이산적으로 형성되었다. 이러한 구조에 있어서, 바닥층의 고저항층(6)은, 전자방출시 전자가 과도하게 방출되는 것을 방지하는 전류제한저항으로서 기능하여, 균일한 전자방출에 기여한다. 중간의 저저항층(2')에 있어서, 코발트 파티클의 밀도는 높고, 고저항층(6)을 통과한 전자가 코발트 파티클로 들어가 전계에 의해 위쪽으로 행한다. 이 저저항층(2')은 유전체라기 보다는 오히려 도전체로서 작용한다. 기판의 표면 근방에 있어서, 코발트 파티클의 밀도는 낮고, 전계집중이 일어나기 쉬운 구조가 얻어져, 전자가 진공으로 방출된다.

이와 같이 해서 제작된 전자방출소자의 전자방출특성을 측정하였다. 본 실시예에서 음극으로서 제조한 전자방출소자에 의하면, 전자방출소자로부터 1㎜ 떨어져서 전자방출소자와 평행한 양극에 전압을 인가하였다. 그 결과, 현저한 전기적인 파손이 없었고, 즉, 조건조정없이도 균일한 전자방출특성을 보이는 양호한 전자방출특성을 관찰할 수 있었다.

(제 7실시예)

본 실시예에 의해 제조된 전자방출소자의 개략단면도를 도 16A에, 그의 개략평면도를 도 16B에 표시한다.

(1)은 기판; (5)는 음극전극: (7)은 절연층; (8)은 게이트전극; (2)는 전자방출막이다. 또, (W1)은 게이트전극(8)에 형성된 구멍의 직경을 나타낸다. (Vg)는 게이트전극(8)과 음극전극(5)사이에 인가된 전압; (Va)는 게이트전극(8)과 양극(12)사이에 인가된 전압; (Ie)는 전자방출전류이다.

상기 소자를 구동하기 위해 (Vg) 및 (Va)를 인가하면, 구멍에 강한 전계가 형성되고, 해당 구멍 안쪽의 등전위면의 형상은, (Vg), 절연층(7)의 두께와 형상, 또는 절연층의 유전상수 등에 따라 결정된다. 주로 음극전극(5)과 양극(12)과의 거리(H)에 의존하지만, 구멍의 외부에, 대략 평행한 등전위면이 (Va)에 의해 얻어 진다.

전자방출막(2)에 인가된 전계가 소정의 역치를 초과하면, 전자방출막으로부터 전자가 방출된다. 구멍으로부터 방출된 전자는, 이 때 양극(12)을 향하여 가속되어, 해당 양극(12)에 설치된 형광체(도시생략)에 충돌해서 발광한다.

이하 본 실시예의 전자방출소자에 대해 도 4A 내지 도 4D를 이용해서 상세히 설명한다.

(스텝 1)

먼저, 도 4A에 표시한 바와 같이, 기판(1)으로서 석영을 사용하고, 기판(1)을 충분히 세정한 후, 스퍼터링법에 의해 음극전극(5)으로서 두께 500㎚의 Ta막을 형성하였다.

(스텝 2)

이어서, HFCVD법에 의해 탄소막(2)을 두께 30㎚로 퇴적하였다. 이 때, DLC가 성장하는 조건하에 탄소막(2)이 형성되었다. 성장조건은 다음과 같다.

가스: CH₄

기판 바이어스: -50V

가스압력: 267mPa

기판온도: 실온

필라멘트: 텅스텐

필라멘트 온도: 2100℃

백바이어스(back bias): 100V

(스텝 3)

이어서, 이온주입법에 의해 DLC막(2)에 25keV에서 3×10¹⁶/㎠의 주입량으로 코발트를 주입하였다.

(스텝 4)

다음에, 기판을, 아세틸렌 0.1%분위기(99.9% 수소)중 550℃에서 60분간 램프가열에 의해 열처리하였다.

(스텝 5)

다음에, 도 4B에 표시한 바와 같이, 절연층(7) 및 게이트전극(8)으로서 각각 이 순서로 두께 1㎛의 SiO₂ 및 100㎚두께의 Ta를 퇴적시켰다.

(스텝 6)

다음에, 도 4C에 표시한 바와 같이, 스핀 코팅 및 포지티브 포토레지스트(AZ1500/ 클라리언드사 제품)의 포토마스크패턴을 포토리소그라피에 의해 노광 및 현상하여 마스크패턴을 형성하였다.

(스텝 7)

도 4D에 표시한 바와 같이, 마스크로서 마스크패턴으로 CF₄가스를 이용해서, Ta의 게이트전극(8)을 건식에칭하고, 이어서, 버퍼드불화수소산으로 SiO₂막(7)을 에칭하여 개구(9)를 형성하였다.

(스텝 8)

마스크패턴을 완전히 제거하여 본 실시예의 전자방출소자를 완성하였다. 단, 막응력은 적었고, 막의 박리나 프로세스에 있어서의 기타 문제는 일어나지 않았다.

도 16A 및 도 16B에 표시한 바와 같이, 양극전극(12)은 상기한 바와 같이 제조된 전자방출소자의 위쪽에 배열되었고, 전극(5)과 (8)사이에 전압을 인가해서 상기 소자를 구동한다. 도 17은 상기 형성방법에 의해 제조된 전자방출소자의 볼트-암페어특성의 그래프이다. 본 발명에 의하면, 전자는 저전압으로 방출될 수 있었다. 전자원은 실제의 전압 Vg = 20V, Va = 10㎸로 형성될 수 있고, 전자방출소자와 양극(12)간의 거리(H)는 1㎜로 설정되었다.

여기서, 전자방출부는, 도 16A 및 도 16B에 표시한 바와 같이 대략 원형의 구멍으로 그려있으나, 이 전자방출부의 형상은, 특히 한정되지 않고, 예를 들면, 선형상으로 형성해도 된다. 제조방법은, 패터닝형상만을 변화시킨 이외에는 완전히 동일하다. 또한, 복수의 선패턴을 배열하는 것도 가능하고, 큰 방출면적을 확보하는 것이 가능하다.

(제 8실시예)

본 실시예에 의해 제작된 전자방출소자의 제조방법에 대해서, 도 19A 내지 도 19C를 이용해서 상세히 설명한다.

먼저, 기판(1)으로서 석영을 이용해서, 해당 기판(1)을 충분히 세정한 후, 스퍼터링법에 의해 음극전극(5)으로서 두께 500㎚의 Ta막을 형성하였다. 이어서, 스퍼터링법에 의해 코발트농도가 1.0%인 코발트를 함유하는 탄소표적과 그라파이트 표적을 이용해서 상기 음극전극(5)상에 코발트 0.8%를 함유하는 탄소층(211)을 퇴적하였다(도 19A).

이어서, 그라파이트표적만을 이용해서 탄소층(211)상에 코발트를 함유하지 않는 탄소층(212)을 수십 ㎚두께로 퇴적하였다(도 19B).

다음에, 아세틸렌과 수소의 혼합가스 분위기중 600℃에서 60분간 램프가열에 의해 기판을 열처리해서, 막두께방향으로 중첩되도록 상기 층(211)상에 본체로서 Co를 함유하는 입상체(213)를 형성하였다(도 19C).

본 실시예에서와 마찬가지로, 코발트를 함유하는 탄소층(211)은 코발트를 함유하지 않는 탄소층(212)에 의해 피복됨으로써, 층(212)의 표면상에 이물층의 성장을 억제하면서 고농도의 코발트를 함유하는 탄소막을 제조할 수 있다. 본 실시예에서 형성된 층((211), (212)로 표시된 영역)중의 코발트 파티클의 농도는, TEM관찰에 의하면 P = 3×10¹⁷/㎤였다. 또, 본 실시예에서 제작된 전자방출소자(음극전극(5) 및 탄소막(211 및 212))에 대향하도록 양극전극을 배열한 후, 음극전극과 양극전극사이에 전압을 인가해서 전자방출특성을 측정한 바, 전자방출부위밀도를 향상시킬 수 있었다.

(제 9실시예)

제 8실시예에서와 마찬가지의 막형상장치를 이용해서 탄소막(211 및 212)을 형성하였다. 그러나, 본 실시예에 있어서는, 코발트를 함유하는 탄소표적의 rf전력은, 시간이 경과함에 따라 100W에서 700W로 변하였고, 저코발트농도의 영역은, 기판(1)의 계면근방에 형성해서 고저항막을 형성하였다. 그 결과, 전자방출시의 변동을 줄일 수 있었고, 안정한 전자방출특성이 얻어졌다.

(제 10실시예)

제 8실시예에서와 마찬가지의 조건하에 음극전극(5)상에 탄소막(211 및 212)을 형성하였고, 아세틸렌과 수소의 혼합가스 분위기중에서 램프가열에 의해 기판을 열처리하였다. 그러나, 본 실시예에 있어서는, 코발트를 함유하지 않는 탄소층은, 열처리후 수소플라즈마에 의해 제거해서 코발트 파티클의 일부를 노출시켜, 전자가 진공으로 보다 용이하게 방출되었다(도 20 참조). 그 결과, 저전계에서 전자방출을 가능하게 하는 전자방출막을 형성할 수 있었다.

(제 11실시예)

본 실시예에 의해 제조된 전자방출소자의 개략도를 도 21 및 도 22에 표시한다. 도 21은 개략 단면도, 도 22는 개략 평면도이다.

(1)은 기판; (2)는 전자방출막: (5)는 음극전극; (7)은 절연층; (8)은 게이트전극; (210)은 포커싱 전극이다. 포커싱 전극(201)을 구비함으로써, 보다 고정밀도의 전자빔을 얻을 수 있다.

본 실시예에서 제조된 전자방출소자의 제조방법을, 도 23A 내지 도 23D를 이용해서 설명한다.

먼저, 스퍼터링법에 의해 석영 기판(1)상에 Ta전극을 500㎚의 두께로 퇴적하여 음극전극(5)을 형성하였다. 이어서, 열필라멘트 CVD법(HFCVD법)에 의해 다이아몬드형상 탄소막(DLC막)(2)을 25㎚의 두께로 형성하고 나서, 스퍼터링법에 의해 Al을 25㎚의 두께로 형성하였다. 이어서, 산화규소막(7)을 500㎚의 두께로 퇴적하고, 게이트전극(8)으로서 Ta를 100㎚의 두께로 퇴적하여 도 23A에 표시한 적층구조체를 형성하였다.

다음에, 포토리소그라피에 의해 Ta막(8)과 산화규소막(7)에 φ1㎛의 개구영역을 형성하였다(도 23B). 구체적으로는, 개구영역의 형성은, 기판이 에칭에 의해 산화규소막까지 제거되었을 때에 정지하였다.

다음에, 이온주입법에 의해 적층구조체에 25keV에서 5×10¹⁵/㎠의 주입량으로 코발트를 주입하였다(도 23C). 본 실시예에서, Co이온은, Al층(201)이 배열되어 있는 상태에서 탄소막(2)에 주입되므로, Co농도는, 탄소막(2)의 표면근방에서 최대로 되도록 간단히 설정할 수 있다.

이어서, 인산에 의해 Al층(201)을 에칭제거한 후, 아세틸렌과 수소의 혼합가스분위기중에서 램프가열에 의해 탄소막(2)을 열처리하였다(도 23D).

이와 같이 해서 제작된 전자방출소자를 진공용기에 배열하고, 음극전극(5)으로부터 1㎜ 떨어진 위치에 배열된 양극전극(그 표면에 형광체를 지님)에 3㎸의 전압을 인가하고, 동시에 탄소막(2)으로부터 전자를 추출하기 위한 전위를 게이트전극(8)에 인가함으로써, 탄소막(2)으로부터 양극전극을 향해서 전자를 방출시켜 소자를 구동시킨 바, 형광체에 있어서 발광상이 관찰되었다. 이 결과를, 제 7실시예에서 제조한 전자방출소자로부터 방출된 전자빔의 발광상과 비교한 바, 빔크기(발광상)가 축소되어, 고정밀도가 얻어졌다. 본 실시예에 의하면, 이온주입마스크 와 함께 포커싱 전극(201)을 이용함으로써, 제조프로세스의 고정밀화 및 간단화를 달성하여 저비용화가 실현되었다.

(제 12실시예)

본 실시예에 있어서는, 제 2실시예에 있어서의 탄소막(2)의 표면을 수소로 활성적으로 종결하였다. 보다 구체적으로는, 제 2실시예에서의 아세틸렌과 수소와의 혼합가스분위기중에서의 열처리 대신에, 총압력 7㎪의 분위기(메탄 70%와 수소 30%)중 60℃에서 60분간 열처리하였다. 제조프로세스의 다른 부분은 제 2실시예와 마찬가지이다.

본 실시예에 의해 제조된 탄소막으로부터의 전자방출특성을 제 2실시예와 마찬가지 방법으로 측정한 바, 전자방출이 개시되는 전압이 절반이었고, 동시에, 제 2실시예의 탄소막(2)에 인가된 전위와 마찬가지의 전위가 인가되었을 때 얻어진 전자방출량 자체도 증가하였고, 또, ESD도 2자리수 증가하였다.

단, 상기 조건하에서 탄화수소와 수소와의 혼합분위기중에서의 열처리는, 본 실시예에서는 탄소막(층)(2)의 표면상의 수소종결처리로서 설명하였으나, 수소종결처리는, 상기 예로 한정되지 않고, 다른 방법에 따라 수소종결처리를 행해도 된다.

(제 13실시예)

상기 제 7실시예에서 제조한 전자방출소자를 이용해서 화상표시장치를 제조하였다. 제 7실시예에서 설명한 소자를, 100×100의 매트릭스형상으로 배열하였다. 도 5에 표시한 바와 같이, X측상의 배선은 음극전극(5)에 접속하고, Y측상의 배선은 게이트전극(8)에 접속하였다. 소자는, 수평방향으로 300㎛, 수직방향으로 300㎛의 피치로 배열하였다. 상기 소자위쪽에 형광체를 배열하였다. 그 결과, 매트릭스구동가능하고, 휘도 및 정밀도가 높은 화상표시장치가 형성될 수 있었다.

(제 14실시예)

본 실시예에 의해 제조된 전자방출소자의 개략도를 도 24A 내지 도 24D 및 도 25에 표시한다. 도 24A 내지 도 24D는, 본 실시예에서 제조된 전자방출소자의 제조프로세스의 개략단면도이고, 도 25는 도 24A 내지 도 24D에서 얻어진 전자방출소자의 개략 평면도이다.

이하, 본 실시예에서 제조된 전자방출소자의 제조방법을 도 24A 내지 도 24D를 이용해서 설명한다.

먼저, 절연기판(1)상에 스퍼터링법을 이용해서 Ta로 이루어진 도전성 막(241)을, 100㎚의 두께로 퇴적하였다. 이어서, 열필라멘트 CVD법(HFCVD법)에 의해 Ta로 이루어진 도전성 막상에 탄소막(2)을 35㎚의 두께로 형성한 후, 상기 탄소막상에 산화규소막(242)으로 이루어진 절연층을 30㎚의 두께로 퇴적하였다.

다음에, 포토리소그라피에 의해 산화규소막, 탄소막 및 도전성 막중에 폭(W) 2㎛의 갭(243)을 형성하였다(도 24B).

다음에, 레지스트를 제거한 후, 이온주입법에 의해 탄소막과 이산화규소막층과의 적층구조체에 25keV에서 1×10¹⁵/㎠의 주입량으로 코발트이온을 주입하였다(도 24C). 본 실시예에서, Co이온은, 산화규소막층이 배열되어 있는 상태에서 탄소막에 주입하였으므로, Co농도는, 탄소막의 표면근방에서 최대로 되도록 간단히 설정 할 수 있었다.

이어서, 산화규소막층을 에칭제거한 후, 아세틸렌과 수소의 혼합가스분위기중에서 램프가열에 의해 탄소막(2)을 열처리하였다(도 24D). 본 프로세스에 의하면, 복수의 Co파티클이 막두께방향으로 배열되어 있는 층(2)이 형성되었다.

이와 같이 해서 제작된 전자방출소자를 진공용기에 배열하고, 기판(1)으로부터 위쪽으로 1㎜ 떨어진 위치에 배열된 양극전극(그 표면에 형광체를 지님)에 5㎸의 전압을 인가하고, 동시에, 음극전극(5)과 게이트전극(8)에 구동전압을 인가함으로써, 층(2)으로부터 전자를 방출시켜 구동시킨 바, 형광체로부터의 발광상을 저구동전압에서 관찰할 수 있었다.

단, 본 실시예에서는, 층(2)이 게이트전극(8)에 남아 있는 형태였으나, 반드시 층(2)이 게이트전극(8)에 남아 있을 필요는 없다.

이상 설명한 바와 같이, 본 발명은, 조건 조정 공정을 포함하지 않는 동시에 낮은 역치값으로 전자방출이 가능한 전자방출소자를 제공하는 것이 가능하다. 또, 본 발명은, 전자빔의 스폿크기가 작고, 저전압으로 고효율의 전자방출이 가능하고, 제조방법이 용이한 전자방출소자를 제공하는 것이 가능하다.

또한, 본 발명의 전자방출소자를 전자원 및 화상표시장치에 적용할 경우, 성능이 우수한 전자원 및 화상표시장치를 실현할 수 있다.

Claims

음극전극;

상기 음극전극에 전기적으로 접속된 층; 및

각각 상기 층의 재료의 비저항보다도 낮은 비저항을 지닌 재료를 주성분으로 해서 이루어진 복수의 파티클을 구비한 전자방출소자에 있어서,

상기 복수의 파티클이 상기 층속에 배열되어 있고;

상기 층속의 상기 파티클의 밀도가 1 ×10¹⁴/㎤이상 5 ×10¹⁸/㎤이하이며, 상기 층의 표면은 수소로 종결되어 있는 것을 특징으로 하는 전자방출소자.
음극전극;

상기 음극전극에 전기적으로 접속된 층; 및

각각 상기 층의 재료의 비저항보다도 낮은 비저항을 지닌 재료를 주성분으로 해서 이루어진 복수의 파티클을 구비한 전자방출소자에 있어서,

상기 복수의 파티클이 상기 층속에 배열되어 있고;

상기 층의 주성분에 대한 상기 파티클의 주성분의 농도가 0.001원자%이상 1.5원자%이하이며, 상기 층의 표면은 수소로 종결되어 있는 것을 특징으로 하는 전자방출소자.
음극전극;

상기 음극전극 위에 배치된 층; 및

상기 층 내에 분산해서 배열되고, 서로 인접한 2개의 파티클 이상의 파티클로 이루어지며, 각 입자가 상기 파티클을 제외한 상기 층의 주재료의 비저항보다도 낮은 비저항을 지닌 재료를 주성분으로 해서 이루어진 파티클군을 구비한 전자방출소자에 있어서,

상기 인접한 2개의 파티클 중 하나는 상기 인접한 2개의 파티클 중 다른 하나보다 상기 음극전극에 더 가깝게 배치되고, 상기 인접한 2개의 파티클은 5nm이하의 거리의 범위 내에 배치되는 것을 특징으로 하는 전자방출소자.
제 1항 또는 제 2항에 있어서, 상기 인접한 2개의 파티클은 5nm이하의 거리의 범위 내에 배치되는 것을 특징으로 하는 전자방출소자.
삭제
삭제
삭제
삭제
음극전극;

상기 음극전극에 전기적으로 접속되고 탄소를 주성분으로 해서 이루어진 층; 및

상기 층속에 배열된 복수의 도전성 파티클을 구비한 전자방출소자에 있어서,

상기 층은, 탄소원소에 대해서 0.1원자% 이상 20원자% 이하의 수소원소를 함유하는 것을 특징으로 하는 전자방출소자.
제 9항에 있어서, 상기 복수개의 파티클은, 상기 층 내에 분산해서 배열되고, 서로 인접한 2개의 파티클 이상의 파티클로 이루어지며, 각각이 상기 파티클을 제외한 상기 층의 주재료의 비저항 보다 낮은 비저항을 가진 재료를 주성분으로 하는 파티클군을 형성하고,

상기 인접한 2개의 파티클 중 하나는 상기 인접한 2개의 파티클 중 다른 하나보다 상기 음극전극에 더 가깝게 배치되고, 상기 인접한 2개의 파티클은 5nm이하의 거리의 범위 내에 배치되는 것을 특징으로 하는 전자방출소자.
제 1항 내지 제 3항 및 제 9항 중 어느 한 항에 있어서, 상기 층은, 주성분으로서 탄소를 함유하고, 또한 수소도 함유하는 것을 특징으로 하는 전자방출소자.
제 11항에 있어서, 상기 층은 비정질 탄소를 주성분으로서 함유하는 것을 특징으로 하는 전자방출소자.
제 12항에 있어서, 상기 층의 주성분은 비저항 1×10 내지 1×10¹⁴ ohm/square를 가지는 것을 특징으로 하는 전자방출소자.
삭제
삭제
제 1항에 있어서, 상기 파티클은 금속을 주성분으로 하는 것을 특징으로 하는 전자방출소자.
제 16항 있어서, 상기 금속은 Co, Ni 및 Fe로부터 선택된 금속인 것을 특징으로 하는 전자방출소자.
삭제
제 1항, 제 3항 및 제 9항 중 어느 한 항에 있어서, 상기 파티클의 평균입자직경이 1㎚이상 10㎚이하인 것을 특징으로 하는 전자방출소자.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
제 3항 또는 제 9항에 있어서, 상기 층의 표면이 수소로 종결되어 있는 것을 특징으로 하는 전자방출소자.
삭제
제 1항 내지 제 3항 및 제 9항 중 어느 한 항에 기재된 전자방출소자가 복수개 배열되어 있는 것을 특징으로 하는 전자원.
제 29항에 의한 전자원과, 전자의 조사에 의해 발광하는 발광부재를 구비한 것을 특징으로 하는 화상표시장치.
금속을 함유하는 동시에 상기 금속보다도 비저항이 높은 재료를 주성분으로 하는 층을 형성하는 공정과;

상기 층을 수소함유분위기중에서 가열하는 공정을 구비한 것을 특징으로 하는 전자방출소자의 제조방법.
제 31항에 있어서, 상기 수소함유분위기가 탄화수소를 또 함유하는 것을 특징으로 하는 전자방출소자의 제조방법.
삭제
삭제
삭제
삭제
제 31항에 있어서, 상기 금속보다도 비저항이 높은 재료를 주성분으로 하는 상기 층이, 탄소를 주성분으로 하는 층인 것을 특징으로 하는 전자방출소자의 제조방법.
제 37항에 있어서, 상기 금속은, 가열전에 탄소를 주성분으로 하는 층중에, 탄소원소에 대해서 0.001원자%이상 5원자%이하의 비율로 함유되어 있는 것을 특징으로 하는 전자방출소자의 제조방법.
삭제
삭제
제 31항에 있어서, 상기 층을 가열하는 공정은 상기 금속을 파티클 배열로 하는 공정을 포함하는 것을 특징으로 하는 전자방출소자의 제조방법.
복수의 전자방출소자로 이루어진 전자원과, 상기 전자원으로부터 방출된 전자의 조사에 응해서 발광하는 형광체를 구비한 화상표시장치의 제조방법으로서,

상기 전자방출소자는 청구항 제 31항, 제 32항, 제 37항, 제 38항 및 제 41항 중 어느 한 항에 기재된 제조방법에 의해 제조되는 것을 특징으로 하는 화상표시장치의 제조방법.