JP2003016906A

JP2003016906A - 電子放出素子、電子源及び画像形成装置

Info

Publication number: JP2003016906A
Application number: JP2001200105A
Authority: JP
Inventors: Takeshi Ichikawa; 武史市川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】低電圧で高効率な電子放出が可能で、製造プ
ロセスが容易でかつ電子放出面積が大きな電界放出型の
電子放出素子、電子源、及び画像形成装置を提供する。【解決手段】絶縁層の開口内に位置し、カソード電極
上に配置された電子放出材料からなる電子放出層は、前
記電子放出層におけるカソード電極と接する電子注入部
のバンドギャップは、前記電子放出層における前記絶縁
層の開口側の電子放出部のバンドギャップより小さく、
また、電子放出層内において、前記カソード電極から膜
厚方向の距離がＷである電子放出材料のバンドギャップ
Ｅの変化率ｄＥ／ｄＷが、電子注入部で最大でないよう
な電子放出層を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、電
子源、及び画像形成装置に関するものである。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／
金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子
放出素子等がある。

【０００３】ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ、“ＦｉｅｌｄＥｍｉｓｓｉｏ
ｎ”、ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ、８、８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ、“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙ
ｂｄｅｎｉｕｍｃｏｎｅｓ”、Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．、４７、５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ、
“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉｓ
ｓｉｏｎＤｅｖｉｃｅｓ”、Ｊ．Ａｐｐｌｙ．Ｐｈｙ
ｓ．、３２、６４６（１９６１）等に開示されたものが
知られている。

【０００５】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ、“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅ
ｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆｒｏｍ
ｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓＦａｂｒ
ｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔＡｎｏ
ｄｉｃｏｘｉｄａｔｉｏｎ”、Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６
９５、Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ“Ａｎ
ＭＩＭ−ＣａｔｈｏｄｅＡｒｒａｙｆｏｒＣａ
ｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔＤｉｓｐｌａｙ
ｓ”、ＩＤＷ’９６、（１９９６）ｐｐ．５２９等が研
究されている。

【０００６】表面伝導型の例としては、エリンソンの報
告（Ｍ．Ｉ．ＥｌｉｎｓｏｎＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．、１０（１９６５））に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜を用いた
もの、（Ｇ．Ｄｉｔｔｍｅｒ．ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ、９、３１７（１９７２））、Ｉｎ₂Ｏ₃／Ｓ
ｎＯ₂薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌａｎｄ
Ｃ．Ｇ．Ｆｏｎｓｔａｄ、ＩＥＥＥＴｒａｎｓ．ＥＤ
Ｃｏｎｆ．、５１９（１９８３））等が報告されてい
る。

【０００７】

【発明が解決しようとする課題】電子放出素子を画像形
成装置に応用するには、蛍光体を十分な輝度で発光させ
る放出電流が必要であり、低消費電力化のために放出電
流制御を低電圧で駆動できることが特に重要である。そ
して製造しやすいということも重要である。こういう観
点から画像形成装置には主に冷陰極電子源が開発されて
いる。しかしながら、以下の点でまだ課題があり、上記
の要求に十分に満足できる画像形成装置は作成できてい
ない。

【０００８】ＭＩＭ型は、下部電極（カソード電極層）
と上部電極（ゲート電極層）の間に絶縁層を配置し、両
電極間に電圧を印加して電子を取り出す構造である。内
部電界方向と放出される電子の方向が一致し、かつ放出
面での電位分布に歪みがないために、小さい電子ビーム
径が実現できるが、絶縁層と上部電極で電子の散乱が起
こるために効率が悪いのが一般的であり、低消費電力化
にはあまり好ましくない。

【０００９】一方、従来のＦＥ型の例としてＳｐｉｎｄ
ｔ型の電子放出素子を図１６に示す。図１６において、
１は基板、２はカソード電極（低電位電極）、３は絶縁
層、４はゲート電極（高電位電極）、５１はマイクロチ
ップ、６１は等電位面である。曲率ｒを有するマイクロ
チップ５１とゲート電極層４間にバイアスすると、マイ
クロチップ５１先端の電界が集中する部分から電子が放
出されアノードに向かうため低電圧駆動が可能となる。
放出電子の量は、ゲート電極層４とマイクロチップ５１
先端の距離ｄ、ゲート電圧Ｖｇ及び放出部材料の仕事関
数により決定される。つまり、ゲート電極層４とマイク
ロチップ５１間距離ｄを制御よく作製することが素子の
性能を決定する要素となる。

【００１０】Ｓｐｉｎｄｔ型の電子放出素子の一般的な
製造工程を図１７を示す。この図に沿って製造工程を説
明すると、まず、ガラス等からなる基板１上に、Ｎｂ等
からなるカソード電極層２、ＳｉＯ₂等からなる絶縁層
３、Ｎｂ等からなるゲート電極層４をこの順に積層す
る。

【００１１】その後反応性イオンエッチング法により、
ゲート電極層４及び絶縁層３を貫通する円形の微細孔を
形成する（図１７（ａ））。

【００１２】その後、アルミニウム等からなる犠牲層７
１をゲート電極層４上に斜方蒸着等により成膜する（図
１７（ｂ））。

【００１３】このようにして形成した構造に、真空蒸着
法によりモリブデン等のマイクロチップ材料８１を堆積
する。ここで犠牲層上の堆積物が堆積の進行とともに微
細孔を塞いでいき、微細孔内にマイクロチップ５１が円
錐状に形成される（図１７（ｃ））。

【００１４】最後に犠牲層７１を溶解することにより、
マイクロチップ材料８１をリフトオフして、素子を完成
させる（図１７（ｄ））。

【００１５】しかし、このような製造方法では距離ｄを
再現よく制御することが困難であり、素子ごとに放出電
流量のバラツキが生じる。また、リフトオフの際に生じ
た金属片等がマイクロチップ５１とゲート電極層４を短
絡し、駆動時にマイクロチップ５１とゲート電極層４間
に電圧を印加すると短絡部で熱が発生し、短絡部及びそ
の周囲の破壊が起こる。このため有効な放出領域が減少
してしまう。上記のような素子ごとによるバラツキは例
えば画像形成装置として応用した場合に、輝度ムラを引
き起こし、非常に目障りなものとなる。

【００１６】さらに、この例では、１放出点から電子が
放出されるために、蛍光体を発光させるために放出電流
密度を大きくすると、電子放出部の熱的な破壊を誘起
し、ＦＥ素子の寿命を制限することになる。また、真空
中に存在するイオンがマイクロチップ先端を集中的にス
パッタし素子の寿命を縮めることもある。

【００１７】このようなＦＥ素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。

【００１８】例えばＳｐｉｎｄｔ型のようなマイクロチ
ップを形成しないで、低電圧駆動を実現する方法があ
る。例えば、特開平８−０９６７０３号公報、特開平８
−０９６７０４号公報、特開平８−２６４１０９号公報
に記載されたものがある。

【００１９】これは孔内に配置した薄膜から電子放出を
行わせる方法で、製造方法が比較的に簡易であるという
利点がある。さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊が起こらず、長寿命
である。

【００２０】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低駆動電圧が図れる。特に
最近ではこの低仕事関数の構成材料として電子親和力が
０に近いもしくは負であると言われるダイヤモンドや、
ダイヤモンドよりは仕事関数は大きいが作成方法が低温
化できるダイヤモンドライクカーボン等の炭素系材料が
注目され、各種電子放出素子として試みされている。

【００２１】しかしながらこのような低仕事関数材料を
用いても、金属材料であるカソード電極から電子を注入
し、最終的に真空に引き出すためにはエネルギーギャッ
プを何らかの形で乗り越えていかねばならず、例えばダ
イヤモンドの場合は電子注入が非常に難しいといわれて
いる。図１８、１９で簡単に説明する。

【００２２】図１８はダイヤモンドを電子放出材料とし
た時のバンドギャップの模式図である。Ｅｃ，Ｅｆ，Ｅ
ｖはそれぞれ伝導体，フェルミ準位，価電子帯を表し、
Ｖａｃは真空準位を表す。（ａ）は電圧がかかっていな
い状態、（ｂ）が表面側にプラスの電圧がかかっている
状態のバンド図である。この図から明らかなように電子
放出部ではＥｃがＶａｃよりも高いところにあることか
ら、電子の障壁にはならず電子放出が容易ではあるが、
電子注入部で、メタル電極からダイヤモンドへの電子障
壁が非常に高く電子注入できないため結局電子は低電圧
では放出できない。

【００２３】図１９はこの問題を解決するために特開平
１１−１５４４５５に提案されているものである。ここ
では、電子注入部に比べて、電子放出部のバンドギャッ
プを広くすることで、低電圧で電子注入から電子放出ま
でを可能としている。しかしながら電子注入部ではまだ
電子障壁は残されており、低電圧で十分に電子放出を可
能とするものとしては満足のいくものではない。

【００２４】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、低電
圧で高効率な電子放出が可能で、製造プロセスが容易な
電界放出型の電子放出素子、電子源、及び画像形成装置
を提供することにある。

【００２５】

【課題を解決するための手段】上記目的を達成するため
に本発明の電子放出素子にあっては、カソード電極と、
前記カソード電極上に配置され、開口を有する絶縁層
と、前記絶縁層上に配置され、前記絶縁層の開口に連通
する開口を有するゲート電極と、前記絶縁層の開口内に
位置し、前記カソード電極上に配置された電子放出層
と、を有する電子放出素子において、前記電子放出層に
おけるカソード電極と接する電子注入部のバンドギャッ
プは、前記電子放出層における電子放出部のバンドギャ
ップより小さいことを特徴とする。

【００２６】前記電子放出層内において、前記カソード
電極から膜厚方向の距離がＷである位置のバンドギャッ
プＥの変化率ｄＥ／ｄＷが、前記電子注入部で最大でな
いことが好適である。

【００２７】前記変化率ｄＥ／ｄＷが前記電子注入部で
０もしくは負であってもよい。

【００２８】前記変化率ｄＥ／ｄＷが前記電子放出層の
膜厚方向のほぼ中央部で最大値をとってもよい。

【００２９】前記変化率ｄＥ／ｄＷが前記電子注入部で
最小となってもよい。

【００３０】前記変化率ｄＥ／ｄＷが連続的に変化して
もよい。

【００３１】前記変化率ｄＥ／ｄＷが階段的に変化して
もよい。

【００３２】前記変化率ｄＥ／ｄＷが連続的に変化する
部分と階段的に変化する部分があってもよい。

【００３３】前記電子放出層が炭素を主成分とすること
が好適である。

【００３４】前記電子放出層がグラファイトを主成分と
することが好適である。

【００３５】前記電子放出層がダイヤモンドライクカー
ボン又はダイヤモンドを含んでいることが好適である。

【００３６】前記電子放出層は薄膜であり、前記電子放
出素子から放出された電子を加速、捕集するアノード電
極に略平行に配されていることを特徴とする。

【００３７】本発明の電子源にあっては、前記電子放出
素子を複数個配置したことを特徴とする。

【００３８】前記電子放出素子をマトリクス状に配置し
配線することが好適である。

【００３９】本発明の画像形成装置にあっては、前記電
子源と、該電子源から放出された電子によって画像を形
成する画像形成部材と、を備えることを特徴とする。

【００４０】前記画像形成部材は、電子の衝突によって
発光する蛍光体であることが好適である。

【００４１】したがって、本発明の特徴を備えた電子放
出素子、電子源及び画像形成装置は低電圧駆動が可能と
なり、劣化の少ない低消費電力素子となる。

【００４２】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。

【００４３】図１は本発明の最も基本的な構成の電子放
出素子のバンド図である。図２は本発明の素子の断面的
模式図及び平面図である。また、図３はこの素子を駆動
させた場合（ＯＮ−ＯＦＦ状態）の駆動電圧と電流の関
係を表した図である。

【００４４】図２において、１は基板、２は第１の電極
であるカソード電極、３は絶縁層、４は第２の電極であ
るゲート電極、５は電子放出層である。

【００４５】また、Ｗ１はゲート電極４の開口幅（電子
放出層５も含む）であり、ｈ１は絶縁層３の厚さ、Ｈは
アノード電極７とカソード電極の間の距離である。

【００４６】Ｖｇは、カソード電極２とゲート電極４
（電子放出層５も含む）の間に印加される電圧、Ｖａは
カソード電極２とアノード電極７間に印加されている電
圧、Ｉｅは電子放出電流、ＥｈはＶｇにより形成される
電界である。

【００４７】素子を駆動させるためにＶｇ、Ｖａを印加
すると、電界Ｅｈが形成され、Ｖｇ、Ｗ１、ｈ１、形
状、絶縁層の誘電率等により孔内部の等電位面の形状が
定められる。孔の外では主にゲート電極４とアノード電
極７によりほぼ平行な等電位面となる。

【００４８】図１について説明する。表記されている記
号は図１８、１９と同様である。（ａ）、（ｂ）は図１
８、１９と同様に（ａ）が無電圧状態、（ｂ）が電圧印
加状態である。本実施の形態はダイヤモンドライクカー
ボンの例について説明する。本実施の形態では図１に示
すように電子注入部のバンドギャップよりも電子放出部
のバンドギャップのほうが大きく、かつそのバンドギャ
ップの変化の割合が異なる。即ち、電子注入部ではバン
ドギャップはそれほど変化せず、緩やかな変化量でバン
ドギャップは大きくなっている。それに対して電子放出
部では急速にバンドギャップが大きくなっており、最終
的に表面は真空準位に近づく。

【００４９】ここで、カソード電極から膜厚方向の距離
がＷである電子放出材料のバンドギャップをＥとし、そ
の変化率ｄＥ／ｄＷについて着目してみる。

【００５０】図４にこの時に横軸に規格化した膜厚（０
が電子注入部、１００が電子放出部）、縦軸に膜厚方向
のバンドギャップの変化率ｄＥ/ｄＷを示す。電子注入
部でこの変化率は小さい。こうすることで、電子注入部
でトンネル電流が流れやすくなり、容易にダイヤモンド
ライクカーボン膜の伝導体に電子を注入することが可能
となる。さらに、最終的には電子放出部で仕事関数が小
さいため電子放出も低電界で行うことができ、総合的に
低電圧で電子放出が可能となる。

【００５１】即ち、電子注入部での変化率ｄＥ/ｄＷが
他の領域と比較して最大とならなければ、変化率ｄＥ/
ｄＷが一定の場合と比較して、電子注入部でトンネル電
流が流れやすくなり、容易にダイヤモンドライクカーボ
ン膜の伝導体に電子を注入することが可能となる。

【００５２】図３は上記形成により作成したダイヤモン
ドライクカーボン膜の電圧電流特性のグラフであるが、
本発明と比較するために、電子注入部から電子放出部ま
で一様なバンドギャップになるようにダイヤモンドライ
クカーボンを形成した素子（Ｘ）、及び、電子注入部か
ら電子放出部までｄＥ/ｄＷを一定にしてバンドギャッ
プを徐々に広げて、かつ、電子放出部でのバンドギャッ
プが素子（Ｘ）の電子放出部でのバンドギャップと同じ
になるようにダイヤモンドライクカーボンを形成した素
子（Ｙ）とを合わせて示す。本発明により低電圧で電子
を放出することができた。

【００５３】ここでは連続的にバンドギャップを変化さ
せる例で示しているが、特に限定されるわけでなく、連
続的であっても、階段状であってもかまわない。またそ
の両者が混在していてもかまわない。また、ｄＥ／ｄＷ
が電子注入部で０であっても本発明の骨子に反しないの
は言うまでもなく、さらに、ｄＥ／ｄＷが負である場合
もかまわない。

【００５４】また、本発明の素子上の電子放出面積は電
子放出層５表面全体であり、電子放出面積が広いため
に、真空中に存在するイオン衝撃に対して耐久性が良
い。

【００５５】さらには、本発明の素子は積層を繰り返し
た非常に単純な構成であり、製造プロセスが容易であ
り、歩留まりよく製造できる。（製造方法は後述す
る）。

【００５６】以上述べた本発明の実施の形態に係る電子
放出素子について、さらに詳細に説明する。

【００５７】図５を参照して、本発明の実施の形態に係
る電子放出素子の製造方法の一例を説明する。尚、この
製造方法に限定されないことは言うまでもない。

【００５８】まず予め、その表面を十分に洗浄した、石
英ガラス、Ｎａ等の不純物含有量を減少させたガラス、
青板ガラス、シリコン基板等にスパッタ法等によりＳｉ
Ｏ₂を積層した積層体、アルミナ等セラミックスの絶縁
性基板のうち、いずれか一つを基板１として用い、基板
１上にカソード電極２を積層する。

【００５９】カソード電極２は一般的に導電性を有して
おり、蒸着法、スパッタ法等の一般的真空成膜技術によ
り形成される。カソード電極２の材料は、例えば、Ｂ
ｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、
Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金
属又は合金材料、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、Ｓ
ｉＣ、ＷＣ等の炭化物、ＨｆＢ₂、ＺｒＢ₂、ＬａＢ₆、
ＣｅＢ₆、ＹＢ₄、ＧｄＢ₄等の硼化物、ＴｉＮ、Ｚｒ
Ｎ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、有機高
分子材料、アモルファスカーボン、グラファイト、ダイ
ヤモンドライクカーボン、ダイヤモンドを分散した炭素
及び炭素化合物等から適宜選択される。

【００６０】カソード電極２の厚さとしては、数十ｎｍ
から数ｍｍの範囲で設定され、好ましくは数百ｎｍから
数μｍの範囲で選択される。

【００６１】ついで第５図（ｂ）に示すようにカソード
電極２に続いて、絶縁層３を堆積する。絶縁層３は、ス
パッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着
法で形成され、その厚さとしては、数ｎｍから数μｍの
範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範
囲から選択される。望ましい材料としてはＳｉＯ₂、Ｓ
ｉＮ、Ａｌ₂Ｏ₃、ＣａＦ、アンドープダイヤモンドなど
の高電界に耐えられる耐圧の高い材料が望ましい。

【００６２】さらに、絶縁層３に続きゲート電極４を堆
積する。ゲート電極４は、カソード電極２と同様に導電
性を有しており、蒸着法、スパッタ法等の一般的真空成
膜技術、フォトリソグラフィー技術により形成される。
ゲート電極４の材料は、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚ
ｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎ
ｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属又は合金材料、Ｔ
ｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化
物、ＨｆＢ₂、ＺｒＢ₂、ＬａＢ₆、ＣｅＢ₆、ＹＢ₄、Ｇ
ｄＢ₄等の硼化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化
物、Ｓｉ、Ｇｅ等の半導体、有機高分子材料等から適宜
選択される。ゲート電極４の厚さとしては、数ｎｍから
数μｍの範囲で設定され、好ましくは数ｎｍから数百ｎ
ｍの範囲で選択される。

【００６３】尚、カソード電極２、ゲート電極４は、同
一材料でも異種材料でもよく、また、同一形成方法でも
異種方法でも良い。

【００６４】次に、図５（ｃ）に示すように、フォトリ
ソグラフィー技術によりマスクパターン４１を形成す
る。

【００６５】そして、図５（ｄ）に示すように、各絶縁
層３、ゲート電極４の一部がカソード電極２から取り除
かれた、積層構造が形成される。ただし、本エッチング
工程は、カソード電極２上で停止しても良いし、カソー
ド電極２の一部がエッチングされても良い。

【００６６】エッチング工程はそれぞれの各絶縁層３、
ゲート電極４及びカソード電極２の材料に応じて、エッ
チング方法を選択すれば良い。

【００６７】ついで図５（ｅ）のように電子放出層５を
形成する。電子放出材料は蒸着法、スパッタ法、ＣＶＤ
法等の一般的成膜技術により形成される。電子放出層５
の材料は、例えば、アモルファスカーボン、グラファイ
ト、ダイヤモンドライクカーボン、ダイヤモンドを分散
した炭素及び炭素化合物等やＡlＮやＡｌＧａＮ等から
適宜選択される。好ましくは仕事関数の低いダイヤモン
ド薄膜、ダイヤモンドライクカーボン等が良い。電子放
出層５の膜厚としては、数ｎｍから数百ｎｍの範囲で設
定され、好ましくは数ｎｍから数十ｎｍの範囲で選択さ
れるここで本発明の構造を作成するために電子放出材料
のバンドギャップを変えて電子放出材料を形成する。電
子放出材料のバンドギャップを変化させる方法はさまざ
まであり、例えばダイヤモンドライクカーボンの場合は
膜形成方法にもよるが、温度を変化させたり、照射エネ
ルギーを変えたり（例えばM.Weier et.al. Physical Re
viewB、 Vol.53、 Number3 15/January 1996 P.159
4）、照射イオン密度を変えたり、ガスを用いる場合は
ガス種、ガス流量(例えばR.Kleber et.al.Diamond and
Related Materials、 2(1993) p.246)を変えたりして制
御することが可能であり、特に限定されない。いずれも
成膜中に各パラメーターを設定し制御することで可能と
なる。より精密に必要な場合はバンドギャップを測定し
ながらフィードバックをかけたりすることも可能であ
る。

【００６８】また、ここで電子放出層５を堆積せずに、
孔を形成する前にカソード電極上に、電子放出層５を堆
積する場合もある。

【００６９】カソード電極２（電子放出層５も含む）に
おける絶縁層の開口部の幅Ｗ１は、素子を構成する材料
や抵抗値、カソード電極２の材料の仕事関数と駆動電
圧、必要とする電子放出ビームの形状により適宜設定さ
れる。通常、Ｗ１は数百ｎｍから数百μｍの範囲から選
択される。

【００７０】また図１４に示すように上記孔を複数個並
べて１画素を形成することもできる。絶縁膜の高さｈ１
や電子放出材料の厚さも素子を構成する材料や抵抗値、
電子放出素子の材料の仕事関数と駆動電圧、必要とする
電子放出ビームの形状により適宜設定される。通常、ｈ
１は数百ｎｍから数十μｍの範囲から選択され電子放出
材料の厚さもｈ１にもよるが数百ｎｍから数十μｍの範
囲から選択される。

【００７１】本発明を適用した電子放出素子の応用例に
ついて以下に述べる。本発明の電子放出素子の複数個を
基体上に配列し、例えば電子源、あるいは画像形成装置
が構成できる。

【００７２】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をＸ方向及
びＹ方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、Ｘ方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Ｙ方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置について詳述す
る。

【００７３】以下、本発明を適用可能な電子放出素子を
複数配して得られる電子源について、図６を用いて説明
する。図６において、６１は電子源基体、６２はＸ方向
配線、６３はＹ方向配線である。６４は本発明の電子放
出素子、６５は結線である。

【００７４】ｍ本のＸ方向配線６２は、Ｄｘ１、Ｄｘ
２、…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Ｙ
方向配線６３は、Ｄｙ１、Ｄｙ２、…Ｄｙｎのｎ本の配
線よりなり、Ｘ方向配線６２と同様に形成される。これ
らｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間
には、不図示の層間絶縁層が設けられており、両者を電
気的に分離している（ｍ、ｎは、ともに正の整数）。

【００７５】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成
される。例えば、Ｘ方向配線６２を形成した基体６１の
全面あるいは一部に所望の形状で形成され、特に、Ｘ方
向配線６２とＹ方向配線６３の交差部の電位差に耐え得
るように、膜厚、材料、製法が適宜設定される。Ｘ方向
配線６２とＹ方向配線６３は、それぞれ外部端子として
引き出されている。

【００７６】電子放出素子６４を構成する一対の電極
（不図示）は、ｍ本のＸ方向配線６２とｎ本のＹ方向配
線６３と導電性金属等からなる結線（不図示）によって
電気的に接続されている。

【００７７】Ｘ方向配線６２とＹ方向配線６３を構成す
る材料、結線を構成する材料及び一対の素子電極を構成
する材料は、その構成元素の一部あるいは全部が同一で
あっても、またそれぞれ異なっても良い。これら材料
は、例えば前述の素子電極（電極２、４）の材料より適
宜選択される。素子電極を構成する材料と配線材料が同
一である場合には、素子電極に接続した配線は素子電極
ということもできる。

【００７８】Ｘ方向配線６２には、Ｘ方向に配列した電
子放出素子６４の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Ｙ
方向配線６３には、Ｙ方向に配列した電子放出素子６４
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。

【００７９】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図７を用い
て説明する。図７は、画像形成装置の表示パネルの一例
を示す模式図である。

【００８０】図７において、８１は電子放出素子を複数
配した電子源基体、９１は電子源基体を固定したリアプ
レート、９６はガラス基体９３の内面に画像形成部材で
ある蛍光体としての蛍光膜９４とメタルバック９５等が
形成されたフェースプレートである。９２は支持枠であ
り、支持枠９２には、リアプレート９１、フェースプレ
ート９６がフリットガラス等を用いて接続されている。
９７は外囲器であり、例えば大気中あるいは、窒素中
で、４００〜５００度の温度範囲で１０分以上焼成する
ことで、封着して構成される。

【００８１】８４は、図１における電子放出素子に相当
する。６２、６３は、電子放出素子の一対の素子電極
２、４と接続されたＸ方向配線及びＹ方向配線である。

【００８２】外囲器９７は、上述の如く、フェースプレ
ート９６、支持枠９２、リアプレート９１で構成され
る。リアプレート９１は主に基体８１の強度を補強する
目的で設けられるため、基体８１自体で十分な強度を持
つ場合は別体のリアプレート９１は不要とすることがで
きる。即ち、基体８１に直接支持枠９２を封着し、フェ
ースプレート９６、支持枠９２及び基体８１で外囲器９
７を構成しても良い。一方、フェースプレート９６、リ
アプレート９１間に、スペーサーとよばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器９７を構成することもできる。

【００８３】尚、本発明の電子放出素子を用いた画像形
成装置では、放出した電子軌道を考慮して電子放出素子
８４上部に蛍光体８５（蛍光膜９４）をアライメントし
て配置する。図８は、本件のパネルに使用した蛍光膜９
４を示す模式図である。カラーの蛍光膜の場合は、蛍光
体の配列により図８（ａ）に示すブラックストライプあ
るいは図８（ｂ）に示すブラックマトリクスなどとよば
れる黒色導電材８６と蛍光体８５とから構成した。

【００８４】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体８５間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜９４における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。

【００８５】ガラス基板９３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜９４の内面側には、通常メタルバ
ック９５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート９
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体８５を保護すること等である。メ
タルバック９５は、蛍光膜作成後、蛍光膜の内面側表面
の平滑化処理（通常、「フィルミング」とよばれる。）
を行い、その後Ａｌを真空蒸着等を用いて堆積させるこ
とで作成できる。

【００８６】フェースプレート９６には、さらに蛍光膜
９４の導電性を高めるため、蛍光膜９４の外面側に透明
電極（不図示）を設けても良い。

【００８７】本発明においては、電子放出素子８４の直
上に電子ビームが到達するため、電子放出素子８４の直
上に蛍光膜９４が配置されるように、位置あわせされて
構成される。

【００８８】次に、封着工程を施した外囲器（パネル）
を封止する真空封止工程について説明する。

【００８９】真空封止工程は、外囲器（パネル）９７を
加熱して、８０〜２５０℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置によりの排気管
（不図示）を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器９７の封止後の圧力を維持するために、ゲ
ッター処理を行うこともできる。これは、外囲器９７の
封止を行う直前あるいは封止後に、抵抗加熱あるいは高
周波加熱等を用いた加熱により、外囲器９７内の所定の
位置（不図示）に配置されたゲッターを加熱し、蒸着膜
を形成する処理である。ゲッターは通常Ｂａ等が主成分
であり、該蒸着膜の吸着作用により、外囲器９７内の雰
囲気を維持するものである。

【００９０】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜
Ｄｙｎを介して電圧を印加することにより、電子放出が
生ずる。

【００９１】Ｖａは高圧端子を介してメタルバック９
５、あるいは透明電極（不図示）に高圧を印加し、電子
ビームを加速する。

【００９２】加速された電子は、蛍光膜９４に衝突し、
発光が生じて画像が形成される。

【００９３】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行うための駆動回路の構成
例について、図９を用いて説明する。図９において、１
３０１は画像表示表示パネル、１３０２は走査回路、１
３０３は制御回路、１３０４はシフトレジスタ、１３０
５はラインメモリ、１３０６は同期信号分離回路、１３
０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源であ
る。

【００９４】表示パネル１３０１は、端子Ｄｏｘ１乃至
Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈ
ｖを介して外部の電気回路と接続している。端子Ｄｏｘ
１乃至Ｄｏｘｍには、表示パネル内に設けられている電
子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された
電子放出素子群を一行（Ｎ素子）ずつ順次駆動するため
の走査信号が印加される。

【００９５】端子Ｄｏｙ１乃至Ｄｏｙｎには、前記走査
信号により選択された一行の電子放出素子の各素子の出
力電子ビームを制御するための変調信号が印加される。
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋ
［Ｖ］の直流電圧が供給されるが、これは電子放出素子
から放出される電子ビームに蛍光体を励起するのに十分
なエネルギーを付与するための加速電圧である。

【００９６】走査回路１３０２について説明する。同回
路は、内部にＭ個のスイッチング素子を備えたもので
（図中、Ｓ１乃至Ｓｍで模式的に示している）ある。各
スイッチング素子は、直流電圧源Ｖｘの出力電圧もしく
は０［Ｖ］（グランドレベル）のいずれか一方を選択
し、表示パネル１３０１の端子Ｄｏｘ１乃至Ｄｏｘｍと
電気的に接続される。Ｓ１乃至Ｓｍの各スイッチング素
子は、制御回路１３０３が出力する制御信号Ｔｓｃａｎ
に基づいて動作するものであり、例えばＦＥＴのような
スイッチング素子を組み合わせることにより構成するこ
とができる。

【００９７】直流電圧源Ｖｘは、本例の場合に電子放出
素子の特性（電子放出しきい値電圧）に基づき走査され
ていない素子に印加される駆動電圧が電子放出しきい値
電圧以下となるような一定電圧を出力するよう設定され
ている。

【００９８】制御回路１３０３は、外部より入力する画
像信号に基づいて適切な表示が行われるように各部の動
作を整合させる機能を有する。制御回路１３０３は、同
期信号分離回路１３０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ及びＴｓｆｔ及
びＴｍｒｙの各制御信号を発生する。

【００９９】同期信号分離回路１３０６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１３０６により分離された同期信号は、垂
直同期信号と水平同期信号よりなるが、ここでは説明の
便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号
から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信
号と表した。該ＤＡＴＡ信号はシフトレジスタ１３０４
に入力される。

【０１００】シフトレジスタ１３０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１３０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する（即ち、制御信号Ｔｓｆｔは、シフトレジ
スタ１３０４のシフトクロックであるということもでき
る。）。シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当）のデータ
は、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフ
トレジスタ１３０４より出力される。

【０１０１】ラインメモリ１３０５は、画像１ライン分
のデータを必要時間の間だけ記憶するための記憶装置で
あり、制御回路１３０３より送られる制御信号Ｔｍｒｙ
にしたがって適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。
記憶された内容は、Ｉ’ｄ１乃至Ｉ’ｄｎとして出力さ
れ、変調信号発生器１３０７に入力される。

【０１０２】変調信号発生器１３０７は、画像データ
Ｉ’ｄ１乃至Ｉ’ｄｎの各々に応じて電子放出素子の各
々を適切に駆動変調するための信号源であり、その出力
信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネル
１３０１内の電子放出素子に印加される。

【０１０３】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。

【０１０４】このことから、本素子に電圧を印加する場
合、例えば電子放出閾値以下の電圧を印加しても電子放
出は生じないが、電子放出閾値以上の電圧を印加する場
合には電子ビームが出力される。その際、印加電圧Ｖｆ
を変化させることにより出力電子ビームの強度を制御す
ることが可能である。また、本素子にパルス電圧を印加
する場合、パルスの高さＰｈを変化させることにより電
子ビーム強度を、パルスの幅Ｐｗを変化させることによ
り出力される電子ビームの電荷の総量を制御することが
可能である。

【０１０５】したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が採用できる。電圧変調方式を実施するに際
しては、変調信号発生器１３０７として、一定長さの電
圧パルスを発生し、入力されるデータに応じて適宜パル
スの波高値を変調するような電圧変調方式の回路を用い
ることができる。

【０１０６】パルス幅変調方式を実施するに際しては、
変調信号発生器１３０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【０１０７】シフトレジスタ１３０４やラインメモリ１
３０５は、デジタル信号式のものをもアナログ信号式の
ものをも採用できる。画像信号のシリアル／パラレル変
換や記憶が所定の速度で行われれば良いからである。

【０１０８】デジタル信号式を用いる場合には、同期信
号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには１３０６の出力部にＡ／
Ｄ変換器を設ければ良い。これに関連してラインメモリ
１３０５の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器１３０７に用いられる回路が若干
異なったものとなる。即ち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器１３０７には、例えば
Ｄ／Ａ変換回路を用い、必要に応じて増幅回路などを付
加する。

【０１０９】パルス幅変調方式の場合、変調信号発生器
１３０７には、例えば高速の発振器及び発振器の出力す
る波数を計数する計数器（カウンタ）及び計数器の出力
値と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合せた回路を用いる。必要に応じて、比較器
の出力するパルス幅変調された変調信号を電子放出素子
の駆動電圧にまで電圧増幅するための増幅器を付加する
こともできる。

【０１１０】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１３０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。

【０１１１】このような構成をとり得る本発明を適用可
能な画像表示装置（図２１）においては、各電子放出素
子に、容器外端子Ｄｏｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至
Ｄｏｙｎを介して電圧を印加することにより、電子放出
が生ずる。高圧端子Ｈｖを介してメタルバック９５、あ
るいは透明電極（不図示）に高圧を印加し、電子ビーム
を加速する。加速された電子は、蛍光膜９４に衝突し、
発光が生じて画像が形成される。

【０１１２】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１１３】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。

【０１１４】

【実施例】以下、本発明の実施例を詳細に説明する。

【０１１５】（実施例１）図１に本実施例により作成し
た電子放出素子の断面図、及び図２に平面図の一例を、
図５に本実施例の電子放出素子の製造方法の一例を示し
た。以下に、本実施例の電子放出素子の製造工程を詳細
に説明する。

【０１１６】（工程１）まず、図５（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後スパッタ
法によりカソード電極２として厚さ５００ｎｍのＴａを
形成後した。

【０１１７】（工程２）次に、図５（ｂ）に示すよう
に、絶縁層３として厚さ６００ｎｍのＳｉＯ₂、ゲート
電極４として厚さ１００ｎｍのＴiをこの順で堆積し
た。

【０１１８】（工程３）次に、図５（ｃ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン４１を形成した。

【０１１９】（工程４）次に、図５（ｄ）に示すよう
に、マスクパターン４１をマスクとして、Ｔａのゲート
電極４及び絶縁層３をＣＦ₄ガスを用いてそれぞれドラ
イエッチングし、カソード電極２で停止させ、幅ｗ１が
３μｍの円形の孔を形成した。

【０１２０】（工程５）次に、図５（ｅ）に示すよう
に、ホットフィラメントＣＶＤ（ＨＦＣＶＤ）法により
ダイヤモンドライクカーボンの電子放出層５をカソード
電極２上に１００ｎｍ程度堆積した。反応ガスはＣＨ₄
とＨ₂の混合ガスを用いた。成膜の際にまずはカソード
にかかる電圧を−２ＫＶとして、バンドギャップの狭い
ダイヤモンドライクカーボンを形成した後、連続的に電
圧を上げて、バンドギャップを大きくして成膜した。こ
の時、電圧変化ははじめはゆっくりと、後に急速に変化
させ、バンドギャップを急速に変化させる構造で作成し
た。

【０１２１】（工程６）次に、図５（ｆ）に示すよう
に、マスクパターン４１を完全に除去し、本実施例の電
子放出素子を完成させた。

【０１２２】以上のようにして作成した電子放出素子
を、図２のようにＶａを配置して、駆動した。

【０１２３】図３は上記形成により作成したダイヤモン
ドライクカーボン膜の電圧電流特性のグラフであるが、
本発明と比較するために、電子注入部から電子放出部ま
で一様なバンドギャップになるようにダイヤモンドライ
クカーボンを形成した素子（Ｘ）、及び、電子注入部か
ら電子放出部までｄＥ/ｄＷを一定にしてバンドギャッ
プを徐々に広げて、かつ、電子放出部でのバンドギャッ
プが素子（Ｘ）の電子放出部でのバンドギャップと同じ
になるようにダイヤモンドライクカーボンを形成した素
子（Ｙ）とを合わせて示す。本発明により低電圧で電子
を放出することができた。

【０１２４】実際の駆動電圧は、Ｖｇ＝２０Ｖ、Ｖａ＝
１０ｋＶ、電子放出素子とアノード１２との距離Ｄ３を
１ｍｍとして、電子源を形成することができた。

【０１２５】ここでは、図２に示すように電子放出部を
ほぼ円形の孔で記述しているが特に限定されず、例えば
図１０の平面図に示すように、ライン状に形成してもか
まわない。作成方法はパターニング形状を変えるだけ
で、全く同様である。ラインパターンを複数並べること
も可能で放出面積は大きくとることが可能となる。また
ここでは、電子放出材料がダイヤモンドライクカーボン
の例で示したが、ダイヤモンド含め他の材料でもかまわ
ないことはいうまでもない。

【０１２６】（実施例２）実施例２として、図１０を用
いて説明する。図１０は前記図１と同様に電子放出材料
のバンド図を示す。本実施例ではさらに注入効果を高め
るために電子注入部でのバンドギャップを、注入部から
離れるにしたがって小さくしている。製造方法は基本的
に実施例１と同様であり、ＨＦＣＶＤ法にて形成した。
バンドの変化は成膜時の基板電圧を制御して作成してお
り、最初−２ＫＶで成膜を開始した後、１度さらに電圧
を下げ、−３ＫＶとし、その後−１００Ｖまで電圧を制
御しながら変化させ図１０のバンド構造をもつダイヤモ
ンドライクカーボンを形成した。

【０１２７】即ち、電子注入部での変化率ｄＥ／ｄＷと
比較して、それより小さい変化率ｄＥ/ｄＷになる電子
放出層を形成した後、電子放出部までｄＥ/ｄＷを一定
にしてバンドギャップが徐々に広がるようにダイヤモン
ドライクカーボンを形成した。

【０１２８】この構造は１度バンドギャップが小さくな
るために電位勾配を膜厚が薄い状況でいかに精度よく形
成できるかが鍵となる。作成方法としては若干難しい
が、効果は大きい。

【０１２９】（実施例３）実施例３として、図１１を用
いて説明する。図１１は前記図１と同様に電子放出材料
のバンド図を示す。本実施例ではさらに電子放出特性を
高めるために電子放出部でのバンドギャップの変化を小
さくして、電子放出部近傍でエネルギーを持てるように
設計し、電子放出特性を改善した。注入部は第１実施例
と同様なバンド構造とした。製造方法は基本的に第１実
施例と同様であり、ＨＦＣＶＤ法にて形成した。バンド
の変化は成膜時の基板電圧を制御して作成しており、最
初−２ＫＶで成膜を開始した後、１度さらに電圧を下
げ、−３ＫＶとし、その後−１００Ｖまで電圧を制御し
て特に最後の電子放出部付近では電圧変化を緩やかにし
て均一なバンドギャップとなるようにして図１１のバン
ド構造をもつダイヤモンドライクカーボンを形成した。

【０１３０】即ち、バンドギャップの変化率ｄＥ/ｄＷ
が電子放出層の膜厚方向のほぼ中央部で最大となるよう
にダイヤモンドライクカーボンを形成した。

【０１３１】この構造は実施例２と同様に膜厚制御は非
常に重要であり、電子放出特性の効率を上げることに大
きな効果がある。

【０１３２】（実施例４）図１２、１３を用いて実施例
４について説明する。本実施例では実施例１〜３と異な
り、電子放出材料のバンド構造が途中で不連続になって
いる例で説明する。図１２、１３は前記図１と同様に電
子放出材料のバンド図であり、同じ表記は同様な意味を
示す。本実施例ではプラズマアシステッドＣＶＤ（ＰＡ
ＣＶＤ）法でダイヤモンドライクカーボン膜を形成し
た。

【０１３３】図１２では電子注入部ではＣ₂Ｈ₂ガスを用
い、負の変化率をもって２ｎｍのダイヤモンドライクカ
ーボン膜を形成し、ついで、ガス種を変えＣＨ₄ガス、
Ｈ₂ガス及びＮ₂ガスの混合ガスで温度も常温から６００
℃まで変化させて広バンドギャップでｎ型のダイヤモン
ドライクカーボンからダイヤモンドに変化させて電子放
出材料を形成した。また図１３は広バンドギャップ膜の
バンドギャップの変化の割合を電子注入部の変化率を小
さくして広バンドギャップ膜への注入を容易にしている
例である。

【０１３４】ここでは、どちらの膜もバンドギャップは
徐々に変わっている例で示しているが特に限定されるわ
けでなく、バンドギャップが変化していない領域が合っ
ても本発明の趣旨にたがわず、また、２層構造の例で示
したが、これも特に限定されることなく、３層以上でも
かまわないのはいうまでもない。

【０１３５】また、本発明は本実施例に限らず従来例で
示したスピント型にも応用できることはいうまでもな
く、同様な効果が得られる。

【０１３６】（実施例５）次に、本発明の第５実施例を
示す。図１５（a）は孔構造ではなく、凸構造を有して
おり、その最上部に電子放出層５が形成されている構成
である。

【０１３７】電子放出素子を構成する材質、サイズは、
実施例１に準じｗ１＝３μｍとした。ただし、膜厚は、
アノード電極２は１００ｎｍ、絶縁層３は５００ｎｍ、
ゲート電極４は２μｍとした。また、電子放出層５は、
アノード電極上部の全面に配置するのではなくｗ２なる
幅、本実施例では２μｍとした。バンド構造は実施例１
で使用したものを使用した。本実施例では、ゲート電極
４は、絶縁層３を介して下部に存在するが、本発明に適
用可能な電子放出素子の駆動方法と同様に駆動すれば、
同様の効果が得られる。

【０１３８】（実施例６）実施例１〜４の電子放出素子
で画像形成装置を作成した。一例として、実施例１の素
子で作成した場合について示す。

【０１３９】実施例１の素子を３２０×２４０のＭＴＸ
状に配置した。配線は、図７のようにＸ側を第１の電極
にＹ側を第２の電極に接続した。素子は、横３００μ
ｍ、縦３００μｍのピッチで配置した。素子上部には蛍
光体を配置した。階調は時間階調であり、ゲート電圧２
０Ｖで駆動した。低電圧で駆動できるために消費電力を
抑制でき、マトリクス駆動が可能で高精細な画像形成装
置が形成できた。

【０１４０】

【発明の効果】以上説明したように、本発明は、低電圧
で高効率な電子放出が可能で、製造プロセスが容易で電
子放出面積が大きい電子放出素子を提供できる。

【０１４１】また、このような電子放出素子を電子源や
画像形成装置に適用すると、消費電力の小さな、性能に
優れた電子源及び画像形成装置を実現できる。

【図面の簡単な説明】

【図１】本発明に係る電子放出素子の構成を示すバンド
図である。

【図２】本発明に係る電子放出素子の構成を示す断面及
び平面図である。

【図３】本発明に係る電子放出素子の電流−電圧特性を
示す図である。

【図４】本発明に係る電子放出素子のバンド構造を説明
する図である。

【図５】本発明に係る電子放出素子の製造方法の一例を
示した図である。

【図６】本発明に係る単純マトリクス配置の電子源を示
す概略構成図である。

【図７】本発明に係る単純マトリクス配置の電子源を用
いた画像形成装置を示す概略構成図である。

【図８】本発明に係る画像形成装置における蛍光膜を示
す図である。

【図９】本発明に係る単純マトリクス配置の電子源を用
いた画像形成装置のブロック図である。

【図１０】本発明の他の実施例に係る電子放出素子のバ
ンド構造を説明する図である。

【図１１】本発明の他の実施例に係る電子放出素子のバ
ンド構造を説明する図である。

【図１２】本発明の他の実施例に係る電子放出素子のバ
ンド構造を説明する図である。

【図１３】本発明の他の実施例に係る電子放出素子のバ
ンド構造を説明する図である。

【図１４】本発明の実施例に係る電子放出素子の平面図
である。

【図１５】本発明の他の実施例に係る電子放出素子断面
図である。

【図１６】従来のＳｐｉｎｄｔ型電子放出素子の一例を
模式的に示した断面図である。

【図１７】従来のＳｐｉｎｄｔ型電子放出素子の製造方
法の一例を示した図である。

【図１８】従来の電子放出素子のバンド構造を説明する
図である。

【図１９】従来の電子放出素子のバンド構造を説明する
図である。

【符号の説明】

１基板２カソード電極（カソード電極層）３絶縁層４ゲート電極（ゲート電極層）５電子放出層６制御回路７アノード電極８高圧電源

Claims

【特許請求の範囲】

【請求項１】カソード電極と、前記カソード電極上に配置され、開口を有する絶縁層
と、前記絶縁層上に配置され、前記絶縁層の開口に連通する
開口を有するゲート電極と、前記絶縁層の開口内に位置し、前記カソード電極上に配
置された電子放出層と、を有する電子放出素子におい
て、前記電子放出層におけるカソード電極と接する電子注入
部のバンドギャップは、前記電子放出層における電子放
出部のバンドギャップより小さいことを特徴とする電子
放出素子。
【請求項２】前記電子放出層内において、前記カソード電極から膜厚方向の距離がＷである位置の
バンドギャップＥの変化率ｄＥ／ｄＷが、前記電子注入
部で最大でないことを特徴とする請求項１に記載の電子
放出素子。
【請求項３】前記変化率ｄＥ／ｄＷが前記電子注入部で
０もしくは負であることを特徴とする請求項１又は２に
記載の電子放出素子。
【請求項４】前記変化率ｄＥ／ｄＷが前記電子放出層の
膜厚方向のほぼ中央部で最大値をとることを特徴とする
請求項１乃至３いずれか１項に記載の電子放出素子。
【請求項５】前記変化率ｄＥ／ｄＷが前記電子注入部で
最小となることを特徴とする請求項１乃至４いずれか１
項に記載の電子放出素子。
【請求項６】前記変化率ｄＥ／ｄＷが連続的に変化する
ことを特徴とする請求項１乃至５いずれか１項に記載の
電子放出素子。
【請求項７】前記変化率ｄＥ／ｄＷが階段的に変化する
ことを特徴とする請求項１乃至６いずれか１項に記載の
電子放出素子。
【請求項８】前記変化率ｄＥ／ｄＷが連続的に変化する
部分と階段的に変化する部分があることを特徴とする請
求項１乃至７いずれか１項に記載の電子放出素子。
【請求項９】前記電子放出層が炭素を主成分とすること
を特徴とする請求項１乃至８いずれか１項に記載の電子
放出素子。
【請求項１０】前記電子放出層がグラファイトを主成分
とすることを特徴とする請求項１乃至８いずれか１項に
記載の電子放出素子。
【請求項１１】前記電子放出層がダイヤモンドライクカ
ーボン又はダイヤモンドを含んでいることを特徴とする
請求項１乃至１０いずれか１項に記載の電子放出素子。
【請求項１２】前記電子放出層は薄膜であり、前記電子
放出素子から放出された電子を加速、捕集するアノード
電極に略平行に配されていることを特徴とする請求項１
乃至１１のいずれか１項に記載の電子放出素子。
【請求項１３】請求項１乃至１２いずれか１項に記載の
電子放出素子を複数個配置したことを特徴とする電子
源。
【請求項１４】前記電子放出素子をマトリクス状に配置
し配線したことを特徴とする請求項１３に記載の電子
源。
【請求項１５】請求項１３又は１４に記載の電子源と、
該電子源から放出された電子によって画像を形成する画
像形成部材と、を備えることを特徴とする画像形成装
置。
【請求項１６】前記画像形成部材は、電子の衝突によっ
て発光する蛍光体であることを特徴とする請求項１５に
記載の画像形成装置。