JP2001229808A

JP2001229808A - 電子放出装置

Info

Publication number: JP2001229808A
Application number: JP2000359917A
Authority: JP
Inventors: Daisuke Sasakuri; 大助笹栗
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-12-08
Filing date: 2000-11-27
Publication date: 2001-08-24
Also published as: US20010020733A1; US6583553B2

Abstract

(57)【要約】【課題】電子軌道の収束と電子放出効率の向上を同時
に実現し得る電子放出装置を提供する。【解決手段】間隙５から、Ｘｓ＝Ｈ×Ｖｆ／（π×Ｖ
ａ）で示される距離Ｘｓまでの範囲内に存在する高電
位側電極４の一部に、高電位側電極４を貫通する開口領
域（貫通孔）７が配置され、開口領域（貫通孔）７の下
に高電位側電極４よりも低い電位が印加される導電性部
材が配置される（但し、Ｈはアノード電極８と基板１と
の距離、Ｖｆは低電位側電極２と高電位側電極４との間
に印加される電圧、Ｖａはアノード電極８と低電位側電
極２との間に印加される電圧、πは円周率、を表す）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出装置に関
するものである。

【０００２】

【従来の技術】従来、電子放出素子としては、大別して
熱電子放出素子（ｔｈｅｒｍｉｏｎｉｃｃａｔｈｏｄ
ｅ）と冷陰極電子放出素子（ｃｏｌｄｃａｔｈｏｄ
ｅ）の２種類のものが知られている。冷陰極電子放出素
子には電界放出（ｆｉｅｌｄｅｍｉｓｓｉｏｎ）型
（以下、「ＦＥ型」という）、金属／絶縁層／金属型
（以下、「ＭＩＭ型」という）や表面伝導型電子放出素
子等がある。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓｓｉｏ
ｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ，８，８９（１９５６）あるいは、Ｃ．
Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅ
ｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌ
ｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ．，４７，５２４８（１９７６）、ＵＳＰ５，８
６４，１４７号等に開示されたものが知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐ
ｈｙｓ．，３２，６４６（１９６１）等に開示されたも
のが知られている。

【０００５】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅ
ｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆｒｏｍ
ｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓＦａｂｒ
ｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔＡｎｏ
ｄｉｃｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６
９５，Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ“Ａｎ
ＭＩＭ−ＣａｔｈｏｄｅＡｒｒａｙｆｏｒＣａ
ｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔＤｉｓｐｌａｙ
ｓ”，ＩＤＷ ’９６，（１９９６）ｐｐ．５２９等が
研究されている。

【０００６】表面伝導型の例としては、特開平０８−３
２１２５４号、特開平０８−２６４１１２号、Ｏｋｕｄ
ａｅｔａｌ，“ＥｌｅｃｔｒｏｎＴｒａｊｅｃｔ
ｏｒｙＡｎａｌｙｓｉｓｏｆＳｕｒｆａｃｅＣ
ｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎＥｍｉｔｔｅ
ｒＤｉｓｐｌａｙｓ（ＳＥＤｓ）”，ＳＩＤ９８
ＤＩＧＥＳＴ，ｐ．１８５−１８８や、特開平０９−
０８２２１４号などに記載されている。この表面伝導型
電子放出素子は、基板上に形成された小面積の薄膜に、
膜面に平行に電流を流すことにより、電子放出が生ずる
現象を利用するものである。

【０００７】上記表面伝導型電子放出素子には、図１８
（ａ）および図１８（ｂ）に模式的にその平面図および
断面図を示した平面型（ｐｌａｎｎｅｒｔｙｐｅ）
と、図１９（ａ）および図１９（ｂ）に模式的にその断
面図を示した垂直型（ｖｅｒｔｉｃａｌｔｙｐｅ）が
ある。図１８、図１９において、１８１は基板、１８
２、１８４は電極、１８６は導電性膜、１８５は間隙、
１９３は段差形成部材である。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。

【０００９】上述した図１８、図１９に示した素子を駆
動している際の様子を模式的に示したのが図２０、図２
１である。図２０、２１において、図１８および１９の
構成と同様の構成については同一の符号を付す。

【００１０】従来の表面伝導型電子放出素子において
は、低電位側の電極１８２に接続した導電性膜１８６か
ら、高電位側の電極１８４に接続した導電性膜１８６に
電子がトンネリングする。そしてトンネリングした電子
は、高電位側の電極１８４及びまたは高電位側の導電性
膜１８６上で、複数回の散乱を行った後、アノード電極
２０３に到達する。上記散乱過程で、高電位側の電極あ
るいは導電性膜中に、トンネリングした電子の一部が取
り込まれ、その結果、十分な電子放出効率を確保できて
いなかった。尚、ここで、電子放出効率とは、上記素子
を駆動した際に、電極１８２と電極１８４間を流れる素
子電流（Ｉｆ）に対する、アノード電極２０３に到達す
る放出電流（Ｉｅ）の比を指す。

【００１１】画像表示装置を実現するためには、電子放
出素子と、それに対向して配置した蛍光体を有するアノ
ード電極に、電子放出素子から放出した電子を衝突、発
光させる。しかし、高精細な画像が要求される画像表示
装置では、電子軌道の収束、電子放出素子サイズの小型
化や電子放出効率の向上が要求される。一般に、電子放
出素子の特性として、電子放出効率と電子軌道の収束は
トレードオフの関係にあり、前記の条件を同時に満足す
るのは困難であった。

【００１２】本発明は上記の課題を解決するためになさ
れたもので、その目的とするところは、電子軌道の収束
と電子放出効率の向上を同時に実現し得る電子放出装置
を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、実質的に平面である第１の主面、
を有する基板と、間隔を置いて配置された第１の導電性
部材と第２の導電性部材とを有し、前記第１の主面上に
配置された電子放出素子と、前記第１の主面に対向する
実質的な平面を有するアノード電極と、前記電子放出素
子から電子を放出させるために、前記第１の導電性部材
に印加する電位よりも高い電位を前記第２の導電性部材
に印加する電圧印加手段と、前記電子放出素子から放出
された電子を前記アノード電極に照射するために、前記
第２の導電性部材に印加する電位よりも高い電位を該ア
ノード電極に印加する電圧印加手段と、を備え、前記間
隙から、次式で示される距離Ｘｓまでの範囲内に存在す
る前記第２の導電性部材の一部に、前記第２の導電性部
材を貫通する貫通孔が配置され、前記貫通孔の下に前記
第２の導電性部材よりも低い電位が印加される導電性部
材が配置されることを特徴とする。Ｘｓ＝Ｈ×Ｖｆ／（π×Ｖａ）（但し、Ｈは前記アノード電極の平面と前記第１の主面
との距離、Ｖｆは前記第１の導電性部材と第２の導電性
部材との間に印加される電圧、Ｖａは前記アノード電極
と前記第１の導電性部材との間に印加される電圧、πは
円周率、を表す）

【００１４】前記間隙から前記距離Ｘｓまでの範囲は、
前記間隙から前記第２の導電性部材に向けて該第２の導
電性部材の表面に沿って該距離Ｘｓだけ伸ばした線分上
の範囲であることも好適である。

【００１５】前記第２の導電性部材の表面に沿って前記
距離Ｘｓだけ伸ばした線分は、前記第１の導電性部材と
第２の導電性部材とが対向する方向に、前記間隙から該
第２の導電性部材に向けて伸ばした線分であることも好
適である。

【００１６】前記第２の導電性部材の表面に沿って前記
距離Ｘｓだけ伸ばした線分は、前記電子放出素子を前記
アノード電極から見た際に、実質的に直線であることも
好適である。

【００１７】前記第１の導電性部材と前記第２の導電性
部材とが、絶縁層を介して積層されており、前記貫通孔
の下に前記第２の導電性部材よりも低い電位が印加され
る導電性部材が、前記第１の導電性部材であることも好
適である。

【００１８】前記第１の導電性部材と前記第２の導電性
部材の積層方向が、前記第１の主面に対して実質的に垂
直な方向であることも好適である。

【００１９】前記絶縁層は、少なくとも２種類以上の誘
電率の異なった絶縁材料で構成されることも好適であ
る。

【００２０】前記第１の導電性部材と前記第２の導電性
部材とが、前記第１の主面上に、配置されることも好適
である。

【００２１】前記貫通孔は複数配置されていることも好
適である。

【００２２】前記貫通孔は、前記第２の導電性部材から
前記貫通孔の下に配置された前記第２の導電性部材より
も低い電位が印加される導電性部材まで貫通しているこ
とも好適である。

【００２３】前記電子放出素子が、前記第１の主面上に
複数配置されたことも好適である。

【００２４】前記電子放出素子がマトリクス配線されて
いることも好適である。

【００２５】前記電子放出素子から放出された電子によ
って画像を形成する画像形成部材が、前記アノード電極
上に配置されたことも好適である。

【００２６】前記画像形成部材は、蛍光体であることも
好適である。

【００２７】

【発明の実施の形態】以下に図面を参照して、本発明の
好適な実施の形態を例示的に説明する。ただし、この実
施の形態に記載されている構成部品の寸法、材質、形状
それらの相対配置などは、発明が適用される装置の構成
や各種条件により適宜変更されるべきものであり、この
発明の範囲を以下の実施の形態に限定する趣旨のもので
はない。

【００２８】図１，２は本発明を適用した電子放出装置
において好適に用いられる縦型の電子放出素子の一例を
示す模式図であり、図３，４は、図１に示した電子放出
素子の製造方法の一例および駆動方法の一例を示した図
である。図１（ａ）は断面模式図であり、図１（ｂ）は
平面模式図である。図２は、図１に示した素子を用いた
電子放出装置の斜視模式図であり、素子の上方にアノー
ド電極８を配置している。

【００２９】図１、図２、図３、図４において、１は基
板、２は第１の導電性部材としての低電位側電極、３は
絶縁層、４は第２の導電性部材としての高電位側電極、
５は間隙、６は導電性膜、７は開口領域（貫通孔）であ
る。

【００３０】本発明の電子放出素子の製造方法の一例を
図３を用いて以下に説明する。

【００３１】（工程１）表面を十分に洗浄した絶縁性基
板もしくはスパッタ法等によりＳｉＯ₂を積層した積層
体等の基板１の実質的に平面である第１の主面上に電極
２を積層する。

【００３２】前記電極２は導電性を有しており、蒸着
法、スパッタ法等の一般的真空成膜技術、フォトリソグ
ラフィー技術などにより形成される。前記電極２の厚さ
としては、数十ｎｍから数ｍｍの範囲で設定され、好ま
しくは数百ｎｍから数μｍの範囲で選択される。

【００３３】（工程２）次に、前記電極２上に絶縁層３
を堆積する。絶縁層３は、スパッタ法等の一般的な真空
成膜法、熱酸化法、陽極酸化法等で形成され、その厚さ
としては、３ｎｍから１μｍの範囲で設定され、好まし
くは数十ｎｍから数百ｎｍの範囲から選択される。

【００３４】（工程３）更に、前記絶縁層３上に電極４
を堆積する。以上の工程により、基板１上に電極２、絶
縁層３、電極４の積層体を形成する（図３（ａ））。積
層体の積層方向は、前記基板１の第１の主面に対して実
質的に垂直である。電極４は、前記電極２と同様に導電
性を有しており、蒸着法、スパッタ法等の一般的真空成
膜技術、フォトリソグラフィー技術などにより形成され
る。

【００３５】前記電極４の厚さとしては、数ｎｍから数
百ｎｍの範囲で設定され、好ましくは数十ｎｍ程度の範
囲で選択される。

【００３６】（工程４）次に、フォトリソグラフィー技
術により、前記絶縁層３及び電極４の一部が除去され、
前記電極２上に、前記絶縁層３と前記電極４とにより構
成される段差構造が形成される（図３（ｂ））。ただ
し、本エッチング工程は、前記電極２上で停止しても良
いし、前記電極２の一部がエッチングされて停止しても
良い。

【００３７】上記のように形成した素子の駆動時には、
前記電極２が低電位、前記電極４が高電位に設定され
る。

【００３８】（工程５）続いて、フォトリソグラフィー
技術などにより、前記電極４の一部が前記基板１から取
り除かれた領域７（電極４を貫く貫通孔）を形成する
（図３（Ｃ））。ただし、本エッチング工程は、前記絶
縁層３上で停止しても良いし、前記絶縁層３の一部が取
り除かれても良いし、前記素子電極２上で停止しても良
い。この結果、少なくとも、前記電極４は、前記電極
２、絶縁層３、電極４の積層方向において、貫通する開
口領域（貫通孔）７を有する。

【００３９】本工程で除去する領域（貫通孔）７は、前
記電極４と前記絶縁層３で形成された段差近辺に形成さ
れるが、後述する“高電位側導電性部材”のサイズによ
り適宜最適な距離や形状を選択すれば良く、領域（貫通
孔）７におけるサイズＬ１は、数十ｎｍから数μｍの範
囲で選択される。領域７のサイズについての詳細は後述
する。

【００４０】（工程６）次に、電極２と電極４との間を
接続するように、導電性膜６を形成する（図３
（ｃ））。

【００４１】前記導電性膜６を堆積する領域の長さＬ３
（図１（ｂ）参照）は、電子放出長、素子構成、素子の
配置等により適宜設定されるが、上記の高電位側電極４
の除去された領域７の長さＬ４よりも短い範囲が選択さ
れる。

【００４２】前記導電性膜６に用いる材料としては、Ｐ
ｄ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ，等の金属やこれらの
合金、ＰｄＯ，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ
₂Ｏ₃，等の酸化物、ＨｆＢ₂，ＺｒＢ ₂，ＬａＢ₆，Ｃｅ
Ｂ₆，ＹＢ₄，ＧｄＢ₄等の硼化物、ＴｉＣ，ＺｒＣ，Ｈ
ｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，Ｚｒ
Ｎ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボ
ン、ＡｇＭｇ，ＮｉＣｕ，Ｐｂ，Ｓｎ等を用いる事がで
きる。また、導電性膜６の抵抗値は１０³〜１０⁷Ω／
□のシート抵抗値であることが後述するフォーミングの
観点からは好ましい。

【００４３】（工程７）次に、前記導電性膜６に電流を
流し、導電性膜６の一部に間隙５を形成し、電子放出素
子を形成する（図３（ｄ））。この様に、導電性膜６に
電流を流すことで間隙５を形成する工程は、“フォーミ
ング”と呼ばれる。この“フォーミング”により、導電
性膜６は実質的に２つの膜に分離される。

【００４４】本発明の電子放出素子では、導電性膜６を
省略する場合もある。その場合には、前記電極２と電極
４間の間隔（絶縁層３の厚み）で上記間隙５を形成す
る。そして、この様な場合には、前記工程６と、それに
続く工程を省略することができる。

【００４５】そのため、本発明では、電極２と、電極２
に接続する導電性膜６をまとめて、第１の導電性部材と
して“低電位側導電性部材”と呼ぶ場合がある。同様
に、本発明では、電極４と、電極４に接続する導電性膜
６をまとめて、第２の導電性部材として“高電位側導電
性部材”と呼ぶ場合がある。

【００４６】さらに本発明の電子放出素子では、間隙５
を形成した後に、さらに“活性化”と呼ばれる（工程
８）を施す場合もある。この工程は、例えば炭素化合物
の存在下で、電極２及び電極４に電圧を印加することに
よって、間隙５内の絶縁層３上、および間隙５近傍の導
電性膜６上に炭素膜を形成する工程である。この工程を
施すことにより、“フォーミング”などで形成した間隙
５の中により狭い間隙が形成される。この活性化工程に
より電子放出量の増加が行なえる。

【００４７】この活性化工程によって形成される炭素膜
は、活性化工程で電極２、４に印加する電位に依存し
て、前記間隙５内に形成される、より狭い間隙（第２の
間隙）を境にして、“低電位側導電性部材”および／ま
たは“高電位側導電性部材”に接続する。

【００４８】そのため、本発明においては、活性化工程
を行なった場合にも、前記第２の間隙を境にして、“低
電位側導電性部材”に接続する炭素膜と、前記“低電位
側導電性部材”を含めて、“低電位側導電性部材”とい
う場合がある。そして同様に、本発明においては、活性
化工程を行なった場合にも、前記第２の間隙を境にし
て、“高電位側導電性部材”に接続する炭素膜と、前記
“高電位側導電性部材”を含めて、“高電位側導電性部
材”という場合がある。

【００４９】活性化工程で生成する炭素膜とは、例えば
グラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含す
る。ＨＯＰＧはほぼ完全なグラファイトの結晶構造、Ｐ
Ｇは結晶粒が２００Å程度で結晶構造がやや乱れたも
の、ＧＣは結晶粒が２０Å程度になり結晶構造の乱れが
更に大きくなったものを指す）、および/あるいは非晶
質カーボン（アモルファスカーボン及び、アモルファス
カーボンと前記グラファイトの微結晶の混合物を指す）
を主成分とする膜である。

【００５０】前記フォーミング工程および活性化工程で
用いる真空処理装置の一例を図４を用いて説明する。ま
た、図４の装置は、そのまま電子放出素子の特性を測定
する装置としても使うことができる。図４において、４
５は真空容器であり、４６は排気ポンプであり、４７は
前記活性化工程に用いられる炭素化合物ガスの供給源で
ある。真空容器４５内には本発明の素子が配置されてい
る。

【００５１】即ち、１は基板、２は低電位側電極、３は
絶縁層、４は電極２よりも高い電位が印加される高電位
側電極、５は間隙、６は導電性膜、４１は電極２と電極
４との間に電圧Ｖｆを印加するための電圧印加手段とし
ての電源、４０は電極２と電極４との間を流れる素子電
流Ｉｆを測定するための電流計、８は素子より放出され
る放出電流Ｉｅを捕捉するためのアノード電極である。
４３はアノード電極８に、前記電極４に印加する電位よ
りも高い電位を印加するための電圧印加手段としての電
圧源、４２は電子放出素子より放出される放出電流Ｉｅ
を測定するための電流計である。

【００５２】一例として、アノード電極８の電圧を０〜
１０ｋＶの範囲として、アノード電極８と電子放出素子
との距離Ｈを１００μｍ〜８ｍｍの範囲として測定を行
うことができる。この時、アノード電極８の電圧とは、
低電位側電極２に印加する電位と、アノード電極８に印
加する電位との間の電圧値である。また、上記距離Ｈ
は、狭義には、間隙５とアノード電極８との距離で示さ
れる。しかしながら、電極２、絶縁層３、電極４の積層
体の厚みは、非常に薄いので、前記距離Ｈは、アノード
電極８と基板１との間の距離と定義して問題がない。

【００５３】真空容器４５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ４６はターボポンプ、ロータリーポン
プからなる通常の高真空装置系と更に、イオンポンプ等
からなる超高真空装置系とにより構成されている。

【００５４】前記活性化工程は、例えば以下の様にして
行なう事ができる。

【００５５】即ち、真空容器に基板１を配置し、容器内
を排気し、真空雰囲気にした後、炭素化合物ガスの供給
源４７より炭素化合物ガスを真空容器４５に導入する。
そして、炭素化合物のガスを含有する雰囲気下で、高電
位側電極４と低電位側電極２との間に電圧を印加する。
電圧波形は、パルス波形で繰り返し印加されることが好
ましい。これには、パルス波高値を定電圧としたパルス
を連続的に印加する方法や、パルス波高値を増加させな
がら、電圧パルスを印加する方法がある。

【００５６】次に、図１、図２に示した本発明の電子放
出素子の電子放出特性を、詳細に説明する。まず、従来
の表面伝導型電子放出素子について述べる。図１８は従
来の平面型、図１９は従来の垂直型の素子構造である。

【００５７】ここで、図１８に示す素子を例にあげて、
表面伝導型電子放出素子の電子放出メカニズムを説明す
る。表面伝導型電子放出素子は、ナノメートルオーダー
の間隙１８５を有する導電性膜１８６があり、この導電
性膜１８６に駆動電圧Ｖｆを印加すると、図２２に示す
様に、電子が間隙をトンネルし、電子の一部が前述し
た、“高電位側導電性部材”上で散乱すると考えられて
いる。

【００５８】間隙１８５をトンネリングした電子の一部
は“高電位側導電性部材”上で複数回の弾性散乱（多重
散乱）が繰り返される。そして、下記特徴距離Ｘｓを越
えた電子のみが、素子上方に配置されたアノード電極に
到達すると考えられている。

【００５９】前記の特徴距離Ｘｓは、Ｘｓ＝（Ｄ／２）√〔１＋（（２Ｈ×Ｖｆ）／（π×Ｖａ×Ｄ））²〕 ≒（Ｈ×Ｖｆ）／（π×Ｖａ）・・・（１）式で表され、Ｈは電子放出素子とアノード電極間の距離、
πは円周率、Ｄは間隙５の幅、Ｖｆは駆動電圧、Ｖａは
アノード電極の電圧である。この時、アノード電極の電
圧とは、低電位側電極２に印加する電位と、アノード電
極に印加する電位との間の電圧値である。また、上記距
離Ｈは、狭義には、間隙５とアノード電極との距離で示
される。しかしながら、電極２、絶縁層３、電極４の積
層体の厚みは、非常に薄いので、前記距離Ｈは、アノー
ド電極と基板１との間の距離と定義して問題がない。

【００６０】上記（１）式の二番目の近似は、Ｖｆ／Ｄ
≒Ｖａ／Ｈの場合（通常の表面伝導型電子放出素子の場
合では十分に成立する）に成立する。

【００６１】例えば、駆動電圧Ｖｆが２０Ｖ、アノード
電圧Ｖａが１０ｋＶ、Ｈが２ｍｍ、πが３．１４の場
合、上記Ｘｓは、約１μｍとなる。

【００６２】電子放出効率は、放出された電子が前記Ｘ
ｓを越えるまでの間に、多重散乱の過程で“高電位側導
電性部材”に一部吸収されることによる電子数の減少に
支配されている。数十ｅＶ程度の電子の衝突に伴い散乱
される割合（散乱係数）βについては明らかではない
が、一回の散乱につき０．１から０．５程度と見積もら
れている。

【００６３】このような散乱機構で、βが１以下である
ことから、真空中に取り出される電子の量（存在確率）
は、散乱回数の増加に従い、べき乗で減少していくと考
えられる。

【００６４】従って、図１８、１９のような従来の表面
伝導型電子放出素子では、間隙１８５をトンネリングし
た電子が、上記Ｘｓ内で、“高電位側導電性部材”上を
少なくとも一回、多くの電子は複数回散乱すると考えら
れる。そのため、“高電位側導電性部材”中に取り込ま
れた電子は、素子電流Ｉｆとなるため、散乱回数が多く
なれば、電子放出効率が低下すると考えられる。

【００６５】また、素子から放出された電子が、アノー
ド電極上に形成する電子ビーム径は、Ｌｈ ≒ ４Ｋｈ × Ｈ√（Ｖｆ／Ｖａ）Ｌｗ ≒ ２Ｋｗ × Ｈ√（Ｖｆ／Ｖａ）で記述できる。

【００６６】ここで、Ｌｈはビームの縦方向、即ち、表
面伝導型電子放出素子の低電位側電極と高電位側電極が
対向する方向と垂直な方向（図１８、図１９で言えば、
Ｙ方向）に対応する方向のサイズである。Ｌｗはビーム
の横方向、即ち、表面伝導型電子放出素子の低電位側電
極と高電位側電極が対向する方向（図１８、図１９で言
えば、Ｘ方向）のサイズを示している。また、Ｋｈ、Ｋ
ｗは素子構造によって若干異なる場合があるが約１で近
似できる。

【００６７】上述の理由から、電子放出効率の高効率化
は放出電子の散乱の抑制で可能となることがわかる。

【００６８】そこで、本発明の電子放出素子は、図１や
図１６などに示すように、間隙５から前記（１）式で表
される特徴距離Ｘｓの範囲内に存在する“高電位側導電
性部材”の一部に、該“高電位側導電性部材”を貫く貫
通孔が形成されており、その貫通孔の下に、低電位の導
電性部材２が配置されるので、後述するように、電子放
出効率の向上と、電子ビーム径を絞る事ができる。

【００６９】尚、ここで言う「間隙から特徴距離Ｘｓの
範囲内に存在する“高電位側導電性部材”」とは、広義
には、間隙５を中心にして、半径Ｘｓの球を、間隙の長
さ方向（図１（ｂ）、図１６（ｂ）ではＹ方向）に連続
して形成した際に、前記各球の内側に位置する“高電位
側導電性部材”を意味する。

【００７０】間隙５の幅（図１（ａ）におけるＺ方向の
長さ）は数ｎｍから十数ｎｍ程度であるので、特徴距離
Ｘｓの大きさに対しては実質的に無視することができ
る。そしてまた、図１のような縦型の電子放出素子にお
ける導電性膜６および高電位側電極４もまた、前記特徴
距離Ｘｓの大きさに比べて非常に小さい値であるので、
上記のように、半径Ｘｓの球で前記「特徴距離」を定義
して実質上問題ない。

【００７１】また、前記「間隙から特徴距離Ｘｓの範囲
内に存在する“高電位側導電性部材”」とは、間隙５か
ら“高電位側導電性部材”の表面に沿って前記特徴距離
Ｘｓだけ離れた位置までの範囲内の、“高電位側導電性
部材”を指すということもできる。

【００７２】また、前記「間隙から距離Ｘｓまでの範
囲」とは、前記間隙から前記第２の導電性部材に向けて
前記第２の導電性部材の表面に沿って前記距離Ｘｓだけ
伸ばした線分上の範囲を指す。

【００７３】また、前記「第２の導電性部材の表面に沿
って前記距離Ｘｓだけ伸ばした線分」とは、前記第１の
導電性部材と第２の導電性部材とが対向する方向（間隙
５の幅方向）に、前記間隙から前記第２の導電性部材に
向けて伸ばした線分を指すということもできる。

【００７４】また、前記「第２の導電性部材の表面に沿
って前記距離Ｘｓだけ伸ばした線分」は、前記電子放出
素子を、前記アノード電極から見た際に、実質的に直線
である。

【００７５】以上のような構成を有する本発明の電子放
出素子は、図５に示すように、高電位側電極（高電位側
導電性部材）が存在しない領域（貫通孔）７に、低電位
側電極２からの電位が染み出してくることを利用して、
“高電位側導電性部材”上での電子の散乱回数を減少さ
せ、高効率化を実現するものである。

【００７６】上記の電子放出機構に基づいて、以下に本
発明の電子放出の特徴を詳細に説明する。

【００７７】まず、従来の垂直型の電子放出素子の電子
の振る舞いを図２１を用いて説明すると、間隙１８５を
トンネリングした電子は、“高電位側導電性部材”の表
面（アノード電極平面と垂直な面）で一回もしくは複数
回の多重散乱の後、電子の一部が高電位側電極１８４上
方に飛び出す。これらの電子の内、多くの電子は“高電
位側導電性部材”の、アノード電極平面と実質的に平行
な面上で再度散乱し、一部の電子が素子上方のアノード
電極２０３に到達する。

【００７８】一方、図５に示すような本発明の電子放出
素子の場合、高電位側の電極４（“高電位側導電性部
材”）の一部が貫通して取り除かれた領域（貫通孔）７
から低電位側電極２からの電位の染み出しがある。電子
は、この影響を受け、“高電位側導電性部材”の、アノ
ード電極平面と実質的に平行な面への到達（散乱）を抑
制される。その結果、素子上部に配置したアノード電極
８に到達する電子の量が増加する。このため、図２１の
構造に比べ、本発明の電子放出素子の電子放出効率が向
上する。

【００７９】また、さらには、上記構成に加え、間隙５
の位置を、より高電位側の電極４に近い位置に制御する
ことで、側壁（アノード電極平面と実質的に垂直な面）
での電子の散乱回数を減少できる。

【００８０】本発明においては、高電位側の電極４
（“高電位側導電性部材”）の開口領域（貫通孔）７
が、間隙５から前記特徴距離Ｘｓ内に配置されることで
最大の効果が得られ、より高効率化が可能となる。

【００８１】また、本発明による電子放出効率の向上に
は、高電位側電極４（“高電位側導電性部材”）を貫通
する開口領域（貫通孔）７が設けてある事に加え、開口
領域（貫通孔）７の下方に低電位側の電極２が存在する
必要がある。

【００８２】次に、図１に示した、本発明の電子放出素
子において、領域（貫通孔）７の幅Ｌ１の最適なサイズ
について述べる。

【００８３】“高電位側導電性部材”の、（アノード電
極平面と実質的に平行な面）での、電子の散乱を抑制す
るために、上記領域（貫通孔）７を形成するが、Ｌ１の
サイズが十分な大きさを持つ場合、電子放出特性の向上
効果が無くなる。

【００８４】ここで、“Ｌ１の十分な大きさ”とは、図
６に示すように、間隙５から放出された電子がＺ軸方向
に対してマイナス方向に力を受けるような電界が領域
（貫通孔）７から染み出してくるＬ１の寸法を示してい
る。

【００８５】この場合、“高電位側導電性部材”の、ア
ノード電極平面と実質的に平行な面の上方に飛び出した
電子は、領域（貫通孔）７上に形成された電位の影響で
押し戻され、“高電位側導電性部材”上に落下し、散乱
回数が増加する。このため、電子放出効率は低下し始め
る。

【００８６】図７に電子放出効率の領域（貫通孔）７
の、Ｘ方向における幅Ｌ１依存性を示す。Ｌ１の最適な
サイズとしては、加工技術で決定される最小寸法や特徴
距離Ｘｓ等により決定され、好ましくは５０ｎｍから１
０μｍの範囲から選択される。

【００８７】また、前記領域７より染み出す電位の大き
さは、前記絶縁層３を少なくとも二種類以上の誘電率の
異なる材料からなる層を積層することでも制御可能であ
る。例えば、図８に示すように、低電位側電極２側に誘
電率の低い絶縁層３１、高電位側電極４側に誘電率の高
い絶縁層３２を形成することで、電位の染み出しを小さ
くすることができる。

【００８８】上記の効果は、高誘電率材料と低誘電率材
料を上下反対に配置した場合、当然電位の染み出しを大
きくすることができる。これらの順序は、駆動電圧や電
極サイズにより適宜選択すれば良い。これらの効果は誘
電率の高い材料と、低い材料に電圧を印加した場合、誘
電率の低いほうに電界が集中する現象を利用したもの
で、様々な誘電率の異なる絶縁材料の組み合わせで可能
である。

【００８９】更に、高電位側電極４（“高電位側導電性
部材”）を取り除く工程で、絶縁層３のエッチング深さ
によっても領域７からの電位の染み出し高さを制御でき
る。絶縁層３をある深さまで除去すると、その領域は誘
電率の低い材料が形成されたことになる。このため、上
述の誘電率の違う材料を積層した場合と同様の効果か
ら、電位の染み出し制御が可能となる。

【００９０】本発明の電子放出素子では、高電位側電極
４（“高電位側導電性部材”）を除去する領域の形状を
素子の設計、製造方法に合わせて適宜選択できる。例え
ば、一つもしくは複数の円状の開口を形成しても良い
し、また、複数のスリット状の開口を形成しても良い。
これらの形状の設計は、低電位側電極２からの電位の染
み出しが得られれば良く、任意の形状が選択される。

【００９１】図１に示したタイプの本発明の電子放出素
子について、好ましい駆動条件について説明する。図５
に示した等電位線（ｅｐｕｉｐｏｔｅｎｔｉａｌｌｉ
ｎｅ）と電子軌道は、電子放出素子とアノード電極８と
の間の距離（基板１とアノード電極８との距離）Ｈが２
ｍｍ、アノード電極８と低電位側電極２との間に印加す
る電圧Ｖａを１０ｋＶ、高電位側電極４と低電位側電極
２との間に印加した電圧Ｖｆを１５Ｖとした例を示して
いる。本発明の電子放出素子において電子の散乱現象を
考慮した場合、Ｖｆが３０Ｖ以下であれば、Ｖａ，Ｈに
ついては特に制約はないが、真空耐圧の保持できる領域
から選択され、その範囲はＶａが百Ｖ以上から２０ｋＶ
以下となる。

【００９２】次に、本発明の電子放出素子の他の構成例
について説明する。

【００９３】図９に示した素子は、基板上に低電位側電
極２、絶縁層３、高電位側電極４が積層された構成であ
る。そして、図１９に示したタイプの素子と大きく異な
る点は、その断面図（アノード電極の平面と垂直な面で
の断面図）あるいは上面図（アノード電極８側から見た
図）において、高電位側電極４が低電位側電極２で挟ま
れた電極構造（高電位側電極４は、両側に低電位側電極
２が存在するように低電位側電極２の領域内に積層され
る）にある。

【００９４】以下に、この素子から放出された電子の軌
道について説明する。

【００９５】上記の構成では、図１９に示した素子に比
べて、側壁（アノード電極の平面と実質的に垂直な面）
での電子の散乱回数の減少と、間隙５の反対側に形成さ
れた電位により電子軌道が曲げられ、高効率かつ小さな
ビーム形状が得られる。

【００９６】上記の構成の素子にさらに、前述したよう
な高電位側電極４（高電位側導電性部材）の一部を取り
除くことで、図１０に示すように“高電位側導電性部
材”上での散乱回数を抑制でき電子放出効率を向上でき
る。

【００９７】図５に示したタイプの電子放出素子と、図
１８に示す従来の平面型電子放出素子のビーム形状を模
式的に比較した図を図１１に示す。従来の平面型では、
放出した電子の大多数は、“高電位側導電性部材”上で
複数回の散乱を経て素子上部のアノード電極に到達す
る。

【００９８】一方、本発明の電子放出素子では、散乱回
数を抑制できる構造である事に加え、等方散乱による電
子軌道の不均一性が極力抑制でき、その結果、ビーム径
が小さくできる。

【００９９】尚、ここでは、図１等に示した縦型の素子
で本発明を説明したが、本発明は、図１６に示す様に横
型の電子放出素子にも好ましく適用できる。図１６にお
いて、図１の素子の構成と同様の構成については同一の
符号を付す。図１６に示した横型の電子放出素子におい
ても、高電位側導電性部材（４，６）に開口領域７を設
け、その下にある低電位側電極２の電位を染み出させる
事で、高電位側導電性部材（４，６）上での散乱を抑制
することができる。

【０１００】次に、本発明の電子放出素子を用いた画像
形成装置について説明する。

【０１０１】本発明を適用した電子放出素子を複数配し
て得られる画像形成装置について、図１２を用いて説明
する。図１２において１０１１は電子源基体、１０１２
はＸ方向配線、１０１３はＹ方向配線である。１０１４
は本発明を適用した電子放出素子、１０１５は結線であ
る。

【０１０２】Ｘ方向配線１０１２には、Ｘ方向に配列し
た本発明の電子放出素子１０１４の行を選択するための
走査信号を印加する不図示の走査信号印加手段が接続さ
れる。一方、Ｙ方向配線１０１３には、Ｙ方向に配列し
た本発明の電子放出素子１０１４の各列を入力信号に応
じて、変調するための不図示の変調信号発生手段が接続
される。

【０１０３】各電子放出素子に印加される駆動電圧は、
当該素子に印加される走査信号と変調信号の差電圧とし
て供給される。本発明においてはＹ方向配線は高電位、
Ｘ方向配線は低電位になるように接続された。

【０１０４】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図１３を用いて
説明する。図１３は、ガラス材料としてソーダライムガ
ラスを用いた画像形成装置の表示パネルを示す図であ
る。

【０１０５】図１３において、１１１１は電子放出素子
を複数配した電子源基体、１１２１は電子源基体１１１
１を固定したリアプレート、１１２６はガラス基体１１
２３の内面に蛍光膜１１２４とメタルバック１１２５等
が形成されたフェースプレートである。

【０１０６】１１２２は、支持枠であり該支持枠１１２
２には、リアプレート１１２１、フェースプレート１１
２６がフリットガラス等を用いて接続されている。１１
２７は外囲器であり、真空中で、４５０度の温度範囲で
１０分焼成することで、封着して構成される。

【０１０７】１１１４は、図５における電子放出部に相
当する。１１１２、１１１３は、本発明の電子放出素子
の一対の素子電極と接続されたＸ方向配線及びＹ方向配
線である。

【０１０８】外囲器１１２７は、上述の如く、フェース
プレート１１２６、支持枠１１２２、リアプレート１１
２１で構成される。一方、フェースプレート１１２６、
リアプレート１１２１間に、スペーサーとよばれる不図
示の支持体を設置することにより、大気圧に対して十分
な強度をもつ外囲器１１２７を構成する。

【０１０９】尚、本発明の電子放出素子を用いた画像形
成装置では、放出した電子軌道を考慮して素子上部に蛍
光体をアライメントして配置する。

【０１１０】

【実施例】以下、本発明の実施例を説明する。

【０１１１】［実施例１］図１、図２、図２３を用いて
実施例１で作成した素子を説明する。まず、以下に本実
施例の素子の製造方法を説明する。

【０１１２】（工程１）十分洗浄した石英基板に、素子
電極２として厚さ２００ｎｍのＴａ、絶縁層３として厚
さ５０ｎｍのＳｉＯ₂、素子電極４として厚さ５０ｎｍ
のＴａをそれぞれスパッタ法により堆積した（図２３
（ａ））。

【０１１３】（工程２）次に、フォトリソグラフィー工
程でマスクパターンを転写した。その後、パターニング
したレジストをマスクとし、高電位側電極４、絶縁層３
をドライエッチングして段差を形成した（図２３
（ｂ））。

【０１１４】（工程３）次に、フォトリソグラフィー工
程で、高電位側電極４の一部を除去し、スリット状の開
口領域７を形成し、そして厚さ１０ｎｍのＰｔ−Ｐｄの
導電性膜６を高電位側電極４、絶縁層３からなる段差部
に形成し、高電位側電極４と低電位側電極２とを接続し
た（図２３（ｃ））。この時、図１に示す様に、開口領
域７の幅Ｌ１を０．５μｍ、段差からの距離Ｌ２を０．
５μｍ、長さＬ４を３０μｍとした。また、導電性膜６
の長さＬ３は２０μｍとした。

【０１１５】（工程４）（フォーミング工程）次に、電極２と電極４との間に１５Ｖの電圧を印加し、
導電性薄膜６に間隙５を形成した（図２３（ｄ））。こ
の時の印加電圧はパルス電圧で、電極間の抵抗が１０Ｍ
Ωになった時点で停止した。

【０１１６】（工程５）（活性化工程）次に、ベンゾニトリル（以下、ＢＮ）が１．３×１０^-4
Ｐａの雰囲気中で、前記電極２，４間に両極性のパルス
電圧を印加し、前記間隙５の内側および、導電性膜６上
に炭素膜１０を形成した（図２３（ｅ））。この工程に
より、前記工程４で形成した間隙５の内側により幅の狭
い間隙５’が形成された。この活性化工程は、前記電極
２、４間に流れる電流が飽和した時点で停止した。

【０１１７】以上のようにして作製した素子を、図４の
ように真空容器に配置し駆動した。駆動電圧は、Ｖｆ＝
１５Ｖ、Ｖａ＝１０ｋＶ、電子放出素子とアノード電極
４４との距離（基板１とアノード電極４４との間隔）Ｈ
をＨ＝２ｍｍとした。ここで、アノード電極上に蛍光体
膜を塗布し、電子ビームのスポットサイズを観察した。
ここで言う電子ビームサイズとは、発光した蛍光体のピ
ーク輝度の１０％の領域までのサイズとした。

【０１１８】その結果、ビーム径１００μｍの収束した
電子ビームが得られ、電子放出素子の高電位側電極と低
電位側電極間に流れる電流Ｉｆと、素子上部のアノード
電極に到達した電子による電流Ｉｅの比で表される電子
放出効率Ｉｅ／Ｉｆは、開口領域７を設けなかった素子
に比べて優れていた。

【０１１９】本実施例の素子によれば、従来の散乱回数
の多い構造の素子と比べて、散乱抑制によるビーム径の
縮小効果も得られた。

【０１２０】［実施例２］実施例１と同様の形状で素子
を作製した。ただし、本素子は、前記絶縁層３をＳｉＯ
₂とＡｌ₂Ｏ₃の二種類積層した。その積層順序は、Ｓｉ
Ｏ₂がＡｌ₂Ｏ₃の上部に形成されるようにした。

【０１２１】この結果、前記領域より染み出す電位を高
くすることができ、良好な電子軌道が得られた。

【０１２２】［実施例３］図１４を用いて実施例３を説
明する。

【０１２３】本実施例の素子では、開口領域７の形成方
法（工程３）のみが実施例１の素子と異なる。本実施例
で行った工程３は以下のとおりである。その他の工程
は、実施例１と同様に行った。

【０１２４】（工程３）フォトリソグラフィー工程で段
差から０．５μｍの位置の高電位側電極４上に直径０．
５μｍの円形パターン（開口領域７に相当）を転写し、
ドライエッチングで高電位側電極を除去した。

【０１２５】上記の素子を実施例１と同様の条件で駆動
した結果、実施例１と同様に良好な電子放出特性が得ら
れた。

【０１２６】［実施例４］図１５、図２３（ａ）、図２
３（ｂ）を用いて実施例４を説明する。

【０１２７】（工程１）洗浄した石英基板上に、Ｐｔを
厚さ２００ｎｍ、ＳｉＯ₂を厚さ５０ｎｍ、Ｔａを厚さ
５０ｎｍそれぞれ堆積した。更に、Ｔａ上にＡｌを３０
０ｎｍ堆積した（図２３（ａ））。

【０１２８】（工程２）フォトリソグラフィー工程でＡ
ｌをパターニング後、レジストを除去し、Ａｌをマスク
として高電位側電極４、絶縁層３をそれぞれドライエッ
チングして段差を形成した（図２３（ｂ））。

【０１２９】（工程３）次に、シュウ酸中でマスクとし
て用いたアルミニウムを陽極酸化し複数の開口領域（細
孔）をＡｌ膜に形成した。更に、この陽極酸化アルミニ
ウムをマスクに用いてＡｌ膜の開口領域を通してドライ
エッチングを行い、図１５に示した開口領域７を、高電
位側電極４に形成した。細孔である開口領域７を転写
後、マスクとした陽極酸化アルミニウムを、熱リン酸で
除去した。

【０１３０】（工程４）実施例１と同様に、高電位側電
極４と低電位側電極２とを接続する様にＰｔ−Ｐｄから
なる導電性膜６を形成し、“フォーミング”及び“活性
化”を行い、間隙５を形成した。

【０１３１】本実施例の素子の特性を測定したところ、
実施例１と同様に、良好な電子放出特性が得られた。

【０１３２】［実施例５］図１０を用いて実施例５を説
明する。

【０１３３】（工程１）実施例１と同様に、基板上に低
電位側電極２、絶縁層３、高電位側電極４を積層し、フ
ォトリソグラフィー工程で段差構造を形成した。ただ
し、本実施例では、高電位側電極４と絶縁層３で形成さ
れた段差が二つ存在し、高電位側電極幅は４μｍとし
た。

【０１３４】（工程２）次に、フォトリソグラフィー工
程で高電位側電極４の一部を除去し、実施例１と同様に
してスリット状の開口領域７を形成した。スリット位置
はＬ２が０．５μｍで、幅Ｌ１は０．５μｍで設計し
た。

【０１３５】（工程３）実施例１と同様の方法で、Ｐｔ
−Ｐｄからなる導電性膜６を堆積した。本実施例では、
Ｐｔ−Ｐｄを二つある段差のうちの一つだけに選択的に
堆積した。続いて、“フォーミング”及び“活性化”を
実施例１と同様に行い間隙５を形成した。

【０１３６】上記の結果、良好な電子放出効率と電子軌
道が得られた。

【０１３７】［実施例６］実施例１から４で作製した電
子放出素子を用いて画像形成装置を作製した。一例とし
て、実施例１の素子を用いた場合について説明する。

【０１３８】実施例１の電子放出素子を１０×１０のマ
トリクス上に配置し、Ｘ方向配線を高電位側電極に、Ｙ
方向配線を低電位側電極に接続した。素子の上部には、
２ｍｍの距離を隔てて蛍光体を配置した。

【０１３９】駆動条件をＶａ＝１０ｋＶ、Ｖｆ＝１５Ｖ
に設定したところ、高精細な画像表示ができた。

【０１４０】［実施例７］本実施例で作成した素子を図
１６を用いて説明する。本実施例は、平面型の素子に本
発明を適用した例である。

【０１４１】（工程１）石英基板上に、低電位側電極２
となる、Ａｌをスパッタ法で堆積し、その上にスパッタ
法でＳｉＯ₂を積層した。

【０１４２】（工程２）次に、ＳｉＯ₂上に、Ｐｔ電極
で高電位側電極４と低電位側電極２を形成した。ただ
し、低電位側電極２は、絶縁層３に設けたコンタクトホ
ールを介してＡｌ膜に電気的に接続されている。

【０１４３】（工程３）次に、間隙５から０．５μｍは
なれた領域に、１μｍ幅のスリット状の開口領域７を形
成した。

【０１４４】上記の方法で製造した平面型の素子におい
て、高電位側電極４上での電子の散乱が抑制され、従来
の平面型の素子に比べて電子放出効率が向上した。

【０１４５】［実施例８］図１７を用いて実施例８を説
明する。

【０１４６】実施例１と同様の方法で電子放出素子を作
製した。ただし、本実施例で作製した構造は、高電位側
電極４が二つの電極（４ａ、４ｂ）に完全に分離してい
る構造で、これらの高電位側電極４ａ、４ｂが外部回路
を通じて同電位に接続されている。本構造においても、
良好な電子放出特性が得られた。

【０１４７】また、本実施例では高電位側電極が二つの
電極に完全に分離された構造を示したが、さらに多くの
数の電極に分離されていても同様の効果が得られた。

【０１４８】

【発明の効果】以上説明したように本発明によれば、低
電位側電極からの電位の染み出しを利用することによ
り、電子の高電位側電極上での散乱回数を減少させ、多
重散乱による効率の減少を防ぐことができ、電子放出効
率の向上が可能となる。

【０１４９】また、散乱回数を抑制可能とすることによ
り、等方散乱による電子軌道の不均一性が極力抑制で
き、電子軌道の収束を実現することが可能となる。

【０１５０】また、電子放出素子の電子放出効率の向上
の実現により、性能の優れた電子放出装置を提供するこ
とが可能となり、さらに、高精細で高品位の画像形成の
実現が可能となる。

【図面の簡単な説明】

【図１】本発明による電子放出素子の一例を示す図であ
る。

【図２】本発明の電子放出素子の実際の駆動状態を示す
図である。

【図３】本発明の電子放出素子の製造方法の一例を示す
図である。

【図４】本発明の電子放出素子の製造方法の一例を示す
図である。

【図５】本発明の電子放出素子の駆動状態における電位
分布と電子ビームを説明する図である。

【図６】本発明の電子放出素子の高電位側電極を除去し
た領域の幅Ｌ１が広い場合の等電位面と電子軌道を示し
た図である。

【図７】本発明の電子放出素子の電子放出効率とＬ１の
関係を示す図である。

【図８】本発明の電子放出素子で、絶縁層を二層にした
ものを示す図である。

【図９】高電位側電極と低電位側電極の両側に段差が形
成された素子構造を示した図である。

【図１０】本発明の電子放出素子の一例を示す図であ
る。

【図１１】本発明の電子放出素子のビーム形状を示した
図である。

【図１２】本発明の画像形成装置において、マトリクス
配線した例を示した図である。

【図１３】本発明の画像形成装置の例を示した図であ
る。

【図１４】本発明の電子放出素子において、実施例３の
構成を示した図である。

【図１５】本発明の電子放出素子において、実施例４の
構成を示した図である。

【図１６】本発明の電子放出素子において、実施例７の
平面型構造を示す図である。

【図１７】本発明の電子放出素子において、実施例８の
構造を示した図である。

【図１８】従来の平面型電子放出素子を示す図である。

【図１９】従来の垂直型電子放出素子を示す図である。

【図２０】従来の平面型電子放出素子の電界分布と電子
軌道を示す図である。

【図２１】従来の垂直型電子放出素子の電界分布と電子
軌道を示す図である。

【図２２】表面伝導型電子放出素子の電子放出のシミュ
レーション結果を表す模式図である。

【図２３】本発明の電子放出素子の製造工程を示す模式
図である。

【符号の説明】

１基板２低電位側電極３絶縁層４高電位側電極５間隙６導電性膜７貫通孔８アノード電極４０上下電極間に流れる電流を観測する電流計４１電子放出素子に素子電圧Ｖｆを印加するための電
源４２アノード電極に流れる電流を観測する電流計

Claims

【特許請求の範囲】

【請求項１】実質的に平面である第１の主面、を有する
基板と、間隔を置いて配置された第１の導電性部材と第２の導電
性部材とを有し、前記第１の主面上に配置された電子放
出素子と、前記第１の主面に対向する実質的な平面を有するアノー
ド電極と、前記電子放出素子から電子を放出させるために、前記第
１の導電性部材に印加する電位よりも高い電位を前記第
２の導電性部材に印加する電圧印加手段と、前記電子放出素子から放出された電子を前記アノード電
極に照射するために、前記第２の導電性部材に印加する
電位よりも高い電位を該アノード電極に印加する電圧印
加手段と、を備え、前記間隙から、次式で示される距離Ｘｓまでの範囲内に
存在する前記第２の導電性部材の一部に、前記第２の導
電性部材を貫通する貫通孔が配置され、前記貫通孔の下に前記第２の導電性部材よりも低い電位
が印加される導電性部材が配置されることを特徴とする
電子放出装置。Ｘｓ＝Ｈ×Ｖｆ／（π×Ｖａ）（但し、Ｈは前記アノー
ド電極の平面と前記第１の主面との距離、Ｖｆは前記第１の導電性部材と第２の導電性部材との間に印加され
る電圧、Ｖａは前記アノード電極と前記第１の導電性部
材との間に印加される電圧、πは円周率、を表す）
【請求項２】前記間隙から前記距離Ｘｓまでの範囲は、
前記間隙から前記第２の導電性部材に向けて該第２の導
電性部材の表面に沿って該距離Ｘｓだけ伸ばした線分上
の範囲であることを特徴とする請求項１に記載の電子放
出装置。
【請求項３】前記第２の導電性部材の表面に沿って前記
距離Ｘｓだけ伸ばした線分は、前記第１の導電性部材と
第２の導電性部材とが対向する方向に、前記間隙から該
第２の導電性部材に向けて伸ばした線分であることを特
徴とする請求項２に記載の電子放出装置。
【請求項４】前記第２の導電性部材の表面に沿って前記
距離Ｘｓだけ伸ばした線分は、前記電子放出素子を前記
アノード電極から見た際に、実質的に直線であることを
特徴とする請求項３に記載の電子放出装置。
【請求項５】前記第１の導電性部材と前記第２の導電性
部材とが、絶縁層を介して積層されており、前記貫通孔
の下に前記第２の導電性部材よりも低い電位が印加され
る導電性部材が、前記第１の導電性部材であることを特
徴とする請求項１乃至４のいずれか１項に記載の電子放
出装置。
【請求項６】前記第１の導電性部材と前記第２の導電性
部材の積層方向が、前記第１の主面に対して実質的に垂
直な方向であることを特徴とする請求項５に記載の電子
放出装置。
【請求項７】前記絶縁層は、少なくとも２種類以上の誘
電率の異なった絶縁材料で構成されることを特徴とする
請求項５または６に記載の電子放出素装置。
【請求項８】前記第１の導電性部材と前記第２の導電性
部材とが、前記第１の主面上に、配置されることを特徴
とする請求項１乃至５のいずれか１項に記載の電子放出
装置。
【請求項９】前記貫通孔は複数配置されていることを特
徴とする請求項１乃至８のいずれか１項に記載の電子放
出装置。
【請求項１０】前記貫通孔は、前記第２の導電性部材か
ら前記貫通孔の下に配置された前記第２の導電性部材よ
りも低い電位が印加される導電性部材まで貫通している
ことを特徴とする請求項１乃至９のいずれか１項に記載
の電子放出装置。
【請求項１１】前記電子放出素子が、前記第１の主面上
に複数配置されたことを特徴とする請求項１乃至１０の
いずれか１項に記載の電子放出装置。
【請求項１２】前記電子放出素子がマトリクス配線され
ていることを特徴とする請求項１１に記載の電子放出装
置。
【請求項１３】前記電子放出素子から放出された電子に
よって画像を形成する画像形成部材が、前記アノード電
極上に配置されたことを特徴とする請求項１乃至１２の
いずれか１項に記載の電子放出装置。
【請求項１４】前記画像形成部材は、蛍光体であること
を特徴とする請求項１３に記載の電子放出装置。