JP6386328B2 - 半導体装置、それを備えた抵抗計測システム及び圧力計測装置 - Google Patents

Description

本発明は、半導体装置、それを備えた抵抗計測システム及び圧力計測装置に関し、例えば回路規模の増大を抑制するのに適した半導体装置、それを備えた抵抗計測システム及び圧力計測装置に関する。

人の体重を計測する体重計等、計測対象から受ける圧力を計測する計測装置は、圧力変化に応じて抵抗値が変化する感圧抵抗素子の当該抵抗値の変化量を計測し、その計測結果を基にその圧力（例えば体重）を算出している。

この計測装置では、例えば、感圧抵抗素子を含む４つの抵抗素子からなるブリッジ回路が圧力センサとして用いられている。このブリッジ回路では、感圧抵抗素子の抵抗値の変化量が当該ブリッジ回路の第１及び第２計測ノードの電位差となって表れる。

関連する技術が特許文献１に開示されている。特許文献１に開示された構成は、圧力変化により抵抗値が変化する感圧抵抗体を含む抵抗ブリッジ回路と、感圧抵抗体の抵抗値の変化量に応じて発生する抵抗ブリッジ回路の２つの電圧測定点の電位差を増幅する増幅回路と、増幅回路の出力電圧を測定する電圧測定回路と、を備える。

特許第３９５９８２８号明細書

特許文献１の構成では、感圧抵抗体の抵抗値の変化量が大きい場合、抵抗ブリッジ回路の２つの電圧測定点の電位差が大きくなるため、増幅回路の増幅率を小さくして、増幅回路の出力電圧を電圧測定回路の許容入力電圧範囲に抑える必要がある。なお、一般的に、増幅回路には計装増幅回路が用いられ、電圧測定回路にはＡＤコンバータが用いられる。

ここで、増幅回路の増幅率が小さくなるほど、電圧測定回路による誤差分の除去が困難になってしまうため、それを回避するために、電圧測定回路の分解能を大きくしておく必要がある。例えば、電圧測定回路として１６ビットや２４ビットの高分解能のＡＤコンバータが用いられる必要がある。その結果、特許文献１の構成では、回路規模が増大してしまう、という問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、感圧抵抗素子の抵抗値の変化量が第１及び第２計測ノードの電位差となって表れるブリッジ回路の一方の計測ノードから、制御信号に応じた値の直流電流を流す可変電流生成部と、前記電位差が生じているか否かを判定する電位差判定部と、前記電位差判定部の判定結果に基づいて、前記電位差を生じさせないような値の前記直流電流を流すように前記可変電流生成部に対して前記制御信号を出力する制御部と、を備える。

前記一実施の形態によれば、回路規模を抑制することが可能な半導体装置及びそれを備えた抵抗計測システムを提供することができる。

実施の形態１に係る半導体装置を備えた抵抗計測システムの構成を示すブロック図である。 図１に示す抵抗計測システムの具体的構成例を示すブロック図である。 図２に示す半導体装置に設けられた可変電流生成部の具体的構成を示す図である。 図２に示す半導体装置に設けられた可変電流生成部のさらに詳細な構成を示す図である。 図２に示す抵抗計測システムの動作を示すフローチャートである。 実施の形態２に係る半導体装置を備えた抵抗計測システムの構成例を示すブロック図である。 図６に示す半導体装置に設けられた可変電流生成部の具体的構成を示す図である。 実施の形態３に係る半導体装置を備えた抵抗計測システムの構成例を示すブロック図である。

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１を備えた抵抗計測システムＳＹＳ１の構成を示すブロック図である。
本実施の形態に係る半導体装置１及びそれを備えた抵抗計測システムＳＹＳ１は、ブリッジ回路の２つの計測ノードの電位差を生じさせないように一方の計測ノードから流れる直流電流を制御した場合における、当該直流電流の値を計測する。このときに計測された直流電流の値に基づいて、ブリッジ回路に含まれる感圧抵抗素子の抵抗値の変化量の算出が可能である。そして、算出した感圧抵抗素子の抵抗値の変化量から体重等の推定が可能である。ここで、本実施の形態に係る半導体装置１及びそれを備えた抵抗計測システムＳＹＳ１は、汎用的な部品であるＤＡコンバータ及びコンパレータ等を用いて体重の計測が可能であり、関連技術と異なり高分解能の電圧測定回路を備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。以下、具体的に説明する。

図１に示すように、抵抗計測システムＳＹＳ１は、例えば、人の体重を計測する体重計であって、半導体装置１と、演算装置（演算処理装置）２と、入力装置３と、表示装置４と、記憶装置５と、ブリッジ回路Ｂ１と、を備える。

ブリッジ回路Ｂ１は、所謂圧力センサであって、計測対象から受ける圧力の変化に応じた電圧（電位差）を生成する回路である。具体的には、ブリッジ回路Ｂ１は、抵抗素子Ｒ１〜Ｒ３と、圧力変化に応じて抵抗値が変化する感圧抵抗素子Ｒ４と、定電流源６と、を有する。

抵抗素子Ｒ１は、電源電圧ＶＤＤが供給される電源電圧端子（以下、電源電圧端子ＶＤＤと称す）と、計測ノード（第１計測ノード）ＮＡと、の間に設けられている。抵抗素子Ｒ２は、定電流源６と、計測ノードＮＡと、の間に設けられている。抵抗素子Ｒ３は、電源電圧端子ＶＤＤと、計測ノード（第２計測ノード）ＮＢと、の間に設けられている。感圧抵抗素子Ｒ４は、定電流源６と、計測ノードＮＢと、の間に設けられている。

定電流源６は、例えば、ＮＭＯＳトランジスタ、増幅回路、及び、抵抗素子を有する。ＮＭＯＳトランジスタ及び抵抗素子は、抵抗素子Ｒ２，Ｒ４の接続ノードと、接地電圧ＧＮＤが供給される接地電圧端子（以下、接地電圧端子ＧＮＤと称す）と、の間に直列に設けられている。増幅回路は、ＮＭＯＳトランジスタと抵抗素子との間の接続ノードの電圧と、基準電圧Ｖｒｅｆと、の電位差を増幅して、ＮＭＯＳトランジスタのゲートに印加する。それにより、定電流源６は、抵抗素子Ｒ２，Ｒ４の接続ノードから接地電圧端子ＧＮＤに一定の電流を流す。

感圧抵抗素子Ｒ４は、圧力を受けていない場合、抵抗素子Ｒ１〜Ｒ３と同じ抵抗値を示す。したがって、感圧抵抗素子Ｒ４が圧力を受けていない場合、計測ノードＮＡ，ＮＢのそれぞれの電位Ｖａ，Ｖｂは同じ値を示す。つまり、電位Ｖａ，Ｖｂには電位差ΔＶは生じない。なお、電位差ΔＶが生じない、とは、電位差ΔＶが完全に０Ｖになる場合だけでなく、抵抗素子Ｒ１〜Ｒ４の製造ばらつき等により電位差ΔＶがわずかに０Ｖからずれた場合も含むものとする。

それに対し、感圧抵抗素子Ｒ４が圧力を受けた場合、感圧抵抗素子Ｒ４の抵抗値が抵抗素子Ｒ２の抵抗値より大きくなるため、計測ノードＮＡ，ＮＢのそれぞれの電位Ｖａ，Ｖｂは異なる値を示す。つまり、電位Ｖａ，Ｖｂの電位差ΔＶは０より大きくなる。

半導体装置１は、可変電流生成部１１と、電位差判定部１２と、制御部１３と、を備える。また、半導体装置１には、ブリッジ回路Ｂ１の計測ノードＮＡ，ＮＢに接続される外部端子Ｔ１，Ｔ２が設けられている。

可変電流生成部１１は、調整可能な直流電流Ｉｄａｃを流す。より詳細には、可変電流生成部１１は、制御信号Ｓ１に応じた電流値の直流電流Ｉｄａｃを、計測ノードＮＢから外部端子Ｔ２を介して接地電圧端子ＧＮＤに流す。例えば、可変電流生成部１１は、電流出力型ＤＡコンバータである。

電位差判定部１２は、外部端子Ｔ１，Ｔ２に供給される計測ノードＮＡ，ＮＢのそれぞれの電位Ｖａ，Ｖｂに電位差ΔＶが生じているか否かを判定する。例えば、電位差判定部１２は、コンパレータを含み、電位差ΔＶが発生している場合（即ち、ΔＶ≠０の場合）に判定結果Ｄ１をインアクティブ（例えば、Ｌレベル）にし、電位差ΔＶが発生していない場合（即ち、ΔＶ＝０の場合）に判定結果Ｄ１をアクティブ（例えば、Ｈレベル）にする。

制御部１３は、例えばマイコンであって、電位差判定部１２の判定結果Ｄ１に応じた制御信号Ｓ１を出力する。具体的には、制御部１３は、判定結果Ｄ１がアクティブになるような（即ち、電位差ΔＶを生じさせないような）電流値の直流電流Ｉｄａｃを流すように可変電流生成部１１に対して制御信号Ｓ１を出力する。

例えば、電位Ｖｂが電位Ｖａより大きい場合、制御部１３は、電位Ｖｂが電位Ｖａと同じ値を示すまで、直流電流Ｉｄａｃの電流値を大きくするように制御する。そして、電位Ｖｂが電位Ｖａと同じ値を示すと、制御部１３は、直流電流Ｉｄａｃの電流値をこれ以上変化させないように制御する。

ここで、感圧抵抗素子Ｒ４の抵抗値の変化量ΔＲ４は、ブリッジ回路Ｂ１の計測ノードＮＡ，ＮＢの電位差ΔＶが生じないように制御された場合における直流電流Ｉｄａｃの値に基づいて算出可能である。以下、数式を用いて詳細に説明する。

まず、前述のように、感圧抵抗素子Ｒ４が圧力を受けてない場合、計測ノードＮＡ，ＮＢのそれぞれの電位Ｖａ，Ｖｂの関係は、以下の式（１）のように表される。

Ｖａ＝Ｖｂ ・・・（１）

次に、圧力を受けた場合の感圧抵抗素子Ｒ４の抵抗値をＲ４ａ、圧力を受けていない場合の感圧抵抗素子Ｒ４の抵抗値をＲ４、感圧抵抗素子Ｒ４の抵抗値の変化量をΔＲ４とすると、これらの関係は以下の式（２）のように表される。

Ｒ４ａ＝Ｒ４＋ΔＲ４ ・・・（２）

なお、感圧抵抗素子Ｒ４の抵抗値の変化量ΔＲ４が大きいほど、計測ノードＮＡ，ＮＢの電位差ΔＶは大きくなる。

ここで、半導体装置１は、圧力を受けた感圧抵抗素子Ｒ４の抵抗値が変化して当該感圧抵抗素子Ｒ４に流れる電流の値が変化した場合、その抵抗値の変化量ΔＲ４に応じて直流電流Ｉｄａｃの電流値を制御することにより、抵抗素子Ｒ３に流れる電流の値を圧力付与前後で同じにしている。したがって、電位Ｖｂは圧力付与前後で電位Ｖａと同じ値を示す。

具体的には、抵抗素子Ｒ３に流れる電流の値をＩ３、感圧抵抗素子Ｒ４に流れる電流の値をＩ４、計測ノードＮＢから外部端子Ｔ１を介して流れる電流の値をＩｄａｃとすると、これらの関係は以下の式（３）のように表される。

Ｉ３＝Ｉ４＋Ｉｄａｃ ・・・（３）

式（３）からわかるように、感圧抵抗素子Ｒ４の抵抗値が変化して当該感圧抵抗素子Ｒ４に流れる電流の値が変化した場合には、電流値Ｉ４と電流値Ｉｄａｃの総和が電流値Ｉ３となるように、電流値Ｉｄａｃが制御される。

例えば、感圧抵抗素子Ｒ４の抵抗値の変化量が小さく電流値Ｉ４の変化（低下）が小さい場合、電流値Ｉｄａｃは小さくなるように制御される。他方、感圧抵抗素子Ｒ４の抵抗値の変化量が大きく電流値Ｉ４の変化（低下）が大きい場合、電流値Ｉｄａｃは大きくなるように制御される。

また、電流値Ｉ４は、以下の式（４）のように表される。

Ｉ４＝Ｖｂ／Ｒ４ａ ・・・（４）

式（２）、式（３）及び式（４）より、式（５）が導き出される。

ΔＲ４＝｛Ｖｂ／（Ｉ３−Ｉｄａｃ）｝−Ｒ４ ・・・（５）

式（５）からわかるように、Ｖｂ，Ｉ３，Ｒ４が圧力付与前後で一定であるため、感圧抵抗素子Ｒ４の抵抗値の変化量ΔＲ４は、電流値Ｉｄａｃにのみ依存している。そのため、電流値Ｉｄａｃを計測するだけで変化量ΔＲ４の算出が可能である。そして、算出された変化量ΔＲ４から体重等の推定が可能である。

例えば、電源電圧Ｖｄｄの電圧値を５Ｖ、抵抗素子Ｒ１〜Ｒ４の抵抗値を１０ｋΩ、電流値Ｉｄａｃを０．１２８ｍＡとすると、電位Ｖｂは、圧力付与前後で一定であるため、２．５Ｖ（＝５Ｖ／２）となる。また、電流値Ｉ３は、圧力付与前後で一定であるため、０．２５ｍＡ（＝２．５Ｖ／１０ｋΩ）となる。これらの値を式（５）に代入すると、感圧抵抗素子Ｒ４の抵抗値の変化量ΔＲ４は、以下のように算出される。

ΔＲ４＝｛２．５Ｖ／（０．２５ｍＡ−０．１２８ｍＡ）｝−１０ｋΩ
＝１０．５［ｋΩ］

図１の各構成要素の説明に戻る。
入力装置３は、体重の推定等に必要な情報を入力する装置である。演算装置２は、半導体装置１による計測結果（電流値Ｉｄａｃ）から感圧抵抗素子Ｒ４の抵抗値の変化量を算出したり、算出した感圧抵抗素子Ｒ４の抵抗値の変化量から体重を推定したりする装置である。表示装置４は、演算装置２により推定された体重等を表示する装置である。記憶装置５は、過去のデータを記憶したり、演算装置２の演算プログラム等を記憶したりする装置である。

このように、本実施の形態に係る半導体装置１及びそれを備えた抵抗計測システムＳＹＳ１は、ブリッジ回路Ｂ１の計測ノードＮＡ，ＮＢの電位差ΔＶを生じさせないように計測ノードＮＢから流れる直流電流Ｉｄａｃを制御した場合における、直流電流Ｉｄａｃの値を計測する。このときに計測された直流電流Ｉｄａｃの値に基づいて、ブリッジ回路Ｂ１に含まれる感圧抵抗素子Ｒ４の抵抗値の変化量の算出が可能である。そして、算出した感圧抵抗素子Ｒ４の抵抗値の変化量から体重の推定が可能である。ここで、本実施の形態に係る半導体装置１及びそれを備えた抵抗計測システムＳＹＳ１は、汎用的な部品からなる可変電流生成部１１及び電位差判定部１２を用いて体重の計測が可能であり、関連技術と異なり高分解能の電圧測定回路を備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。

なお、関連技術の構成は、計測ノードＮＡ，ＮＢの電位差ΔＶを増幅回路で増幅した後ＡＤコンバータ等の電圧測定回路を用いて計測している。この構成では、電位差ΔＶが大きい場合、増幅回路の増幅率を小さくして、増幅回路の出力電圧を電圧測定回路の許容入力電圧範囲に抑える必要がある。ここで、増幅回路の増幅率が小さくなるほど、電圧測定回路による誤差分の除去が困難になってしまう。そこで、それを回避するために、電圧測定回路を高分解能にしておく必要がある。その結果、回路規模、消費電力、及び、計測時間が何れも増大してしまう。

それに対し、半導体装置１は、計測ノードＮＡ，ＮＢの電位差ΔＶを直流電流Ｉｄａｃに変換してその電流値を計測することで間接的に電位差ΔＶを計測している。このとき、半導体装置１は、電位差ΔＶが０Ｖ付近となるように直流電流Ｉｄａｃを制御したうえで、そのときの直流電流Ｉｄａｃの値から間接的に電位差ΔＶを計測するか、又は、必要に応じて可変電流生成部１１の最小分解能以下となった電位差ΔＶを増幅して計測する。後者の場合でも、増幅回路は、広範囲の電位差ΔＶを計測する必要はなく、狭い範囲の電位差ΔＶを一定の増幅率で計測できればよい。また、半導体装置１は、上記何れの場合でも、電位差判定部１２（コンパレータ又はＡＤコンバータ）及び可変電流生成部１１の総ビット数に応じた分解能の計測を行うため、電位差判定部１２及び可変電流生成部１１のそれぞれのビット数を分散させて小さくすることができる。それにより、電位差判定部１２は汎用的なコンパレータ又はＡＤコンバータにより構成可能となり、可変電流生成部１１
は少ないビット数で構成可能となる。その結果、半導体装置１は、回路規模、消費電力、及び、計測時間の増大を何れも抑制することができる。

なお、可変電流生成部１１の分解能の限界により電位差ΔＶを０Ｖにできない場合には、可変電流生成部１１の最小分解能以下となった電位差ΔＶを増幅する増幅回路、及び、その出力電圧を計測するＡＤコンバータをさらに設けて、当該電位差ΔＶを計測すればよい。この場合、増幅回路は、電圧範囲の決まった電位差ΔＶを増幅できればよいため、その増幅率を固定することができる。また、増幅回路は、可変電流生成部１１の最小分解能以下の電位差ΔＶをある程度大きな増幅率で増幅することになるため、低分解能のＡＤコンバータでも誤差分の除去が可能となる。したがって、一定増幅率の増幅回路及び低分解能のＡＤコンバータの追加のみで良いため、回路規模の増大及び消費電力の増大は抑制される。

この場合、電位差判定部１２は、電位差ΔＶが可変電流生成部１１の最小分解能以下の所定値の範囲内であるか否かを判定する。具体的には、電位差判定部１２は、判定結果Ｄ１が例えばＬレベルからＨレベルに切り替わったことを、電位差ΔＶが所定値の範囲内になったことを示す判定結果として出力する。また、この場合、制御部１３は、電位差判定部１２の判定結果に基づいて、電位差ΔＶが所定値の範囲内となるような電流値の直流電流Ｉｄａｃを流すように可変電流生成部１１に対して制御信号Ｓ１を出力する。

また、本実施の形態では、抵抗計測システムＳＹＳ１が、人の体重を計測する体重計である場合を例に説明したが、これに限られず、計測対象から受ける圧力を計測する任意の計測システムとして用いられることができる。

（抵抗計測システムＳＹＳ１の具体的構成例）
図２は、抵抗計測システムＳＹＳ１の具体的構成例を抵抗計測システムＳＹＳ１ａとして示すブロック図である。図２では、半導体装置１の具体的構成例として半導体装置１ａが示されている。抵抗計測システムＳＹＳ１ａのその他の構成については、抵抗計測システムＳＹＳ１と同様であるため、以下では、主に半導体装置１ａについて説明する。

半導体装置１ａは、可変電流生成部１１として可変電流生成部１１ａを備えるとともに、電位差判定部１２として増幅回路１２１及びコンパレータ１２２を備える。

増幅回路１２１は、外部端子Ｔ１，Ｔ２に供給される計測ノードＮＡ，ＮＢのそれぞれの電位Ｖａ，Ｖｂの電位差ΔＶを増幅する。コンパレータ１２２は、増幅された電位差ΔＶと、接地電圧ＧＮＤと、を比較して比較結果を判定結果Ｄ１として出力する。例えば、コンパレータ１２２は、増幅された電位差ΔＶが接地電圧ＧＮＤより大きい場合にＬレベルの判定結果Ｄ１を出力し、増幅された電位差ΔＶが接地電圧ＧＮＤ（０Ｖ）を示す場合にＨレベルの判定結果Ｄ１を出力する。

（可変電流生成部１１ａの具体的構成例）
図３は、可変電流生成部１１ａの具体的構成例を示す図である。
図３に示すように、可変電流生成部１１ａは、所謂電流出力型ＤＡコンバータであって、複数のスイッチＳＷ０〜ＳＷｎ−１（ｎは自然数）からなるスイッチ群１１１と、複数の定電流源Ｃ０〜Ｃｎ−１（ｎは自然数）からなる定電流源群１１２と、を備える。図３では、ｎ＝５である場合を例に説明する。

スイッチＳＷ０〜ＳＷ４は、外部端子Ｔ２と接地電圧端子ＧＮＤとの間に並列に設けられている。定電流源Ｃ０〜Ｃ４は、それぞれスイッチＳＷ０〜ＳＷ４に直列に設けられている。定電流源Ｃ０〜Ｃ４は、基準電流値をＩとすると、それぞれスイッチＳＷ０〜ＳＷ４がオンした場合に電流値Ｉ×２^０，Ｉ×２^１，Ｉ×２^２，Ｉ×２^３，Ｉ×２^４を流す。

制御信号Ｓ１は、例えば、“０００００”、“００００１”等のように、５ビット幅の２進数値で表される。スイッチＳＷ０〜ＳＷ４は、それぞれ制御信号Ｓ１を構成する５ビットの第０〜第４ビットの値が０の場合にオフし、１の場合オンする。それにより、可変電流生成部１１ａは、制御信号Ｓ１の値が１つ増加するごとに、段階的に直流電流Ｉｄａｃを増加させることができる。

（可変電流生成部１１ａのさらに詳細な構成）
図４は、図３に示す可変電流生成部１１ａのさらに詳細な構成を示す図である。図４では、定電流源群１１２を構成する複数の定電流源Ｃ０〜Ｃ４をトランジスタレベルで表している。

図４に示すように、定電流源群１１２は、Ｎチャネル型のＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＮ１〜ＭＮ１２と、Ｐチャネル型のＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＰ１〜ＭＰ６と、基準電流源Ｃｂと、を備える。なお、図４の各トランジスタに付された“Ｗ”又は“２Ｗ”の記号はトランジスタサイズを表している。トランジスタサイズ２Ｗのトランジスタは、トランジスタサイズＷのトランジスタ２個に相当する。

基準電流源Ｃｂ及びトランジスタＭＮ１（サイズＷ）は、電源電圧端子ＶＤＤと接地電圧端子ＧＮＤとの間に直列に設けられている。基準電流源Ｃｂは、トランジスタＭＮ１のソース−ドレイン間に例えば１μＡの基準電流Ｉを流す。

トランジスタＭＮ２（サイズＷ）は、スイッチＳＷ０に直列接続され、かつ、トランジスタＭＮ１にカレントミラー接続されている。したがって、スイッチＳＷ０がオンした場合、トランジスタＭＮ２には基準電流Ｉと同じ値の１μＡの直流電流Ｉｄａｃ成分（＝Ｉ×２^０）が流れる。

トランジスタＭＮ３（サイズ２Ｗ）は、スイッチＳＷ１に直列接続され、かつ、トランジスタＭＮ１にカレントミラー接続されている。したがって、スイッチＳＷ１がオンした場合、トランジスタＭＮ３には、基準電流Ｉの２倍の２μＡの直流電流Ｉｄａｃ成分（＝Ｉ×２^１）が流れる。

トランジスタＭＮ４（サイズ２Ｗ）は、トランジスタＭＮ１にカレントミラー接続されるとともに、トランジスタＭＰ１（サイズＷ）に直列接続されている。したがって、トランジスタＭＮ４，ＭＰ１には、基準電流Ｉの２倍の２μＡの電流が流れる。トランジスタＭＰ２（サイズ２Ｗ）は、トランジスタＭＰ１にカレントミラー接続されるとともに、トランジスタＭＮ５（サイズＷ）に直列接続されている。したがって、トランジスタＭＰ２，ＭＮ５には、トランジスタＭＮ４，ＭＰ１に流れる電流の２倍（基準電流Ｉの４倍）の４μＡの電流が流れる。

トランジスタＭＮ６（サイズＷ）は、スイッチＳＷ２に直列接続され、かつ、トランジスタＭＮ５にカレントミラー接続されている。したがって、スイッチＳＷ２がオンした場合、トランジスタＭＮ６には、トランジスタＭＰ２，ＭＮ５に流れる電流と同じ値（基準電流Ｉの４倍）の４μＡの直流電流Ｉｄａｃ成分（＝Ｉ×２^２）が流れる。

トランジスタＭＮ７（サイズＷ）は、トランジスタＭＮ５にカレントミラー接続されるとともに、トランジスタＭＰ３（サイズＷ）に直列接続されている。したがって、トランジスタＭＮ７，ＭＰ３には、トランジスタＭＰ２，ＭＮ５に流れる電流と同じ値（基準電流Ｉの４倍）の４μＡの電流が流れる。トランジスタＭＰ４（サイズ２Ｗ）は、トランジスタＭＰ３にカレントミラー接続されるとともに、トランジスタＭＮ８（サイズＷ）に直列接続されている。したがって、トランジスタＭＰ４，ＭＮ８には、トランジスタＭＮ７，ＭＰ３に流れる電流の２倍（基準電流Ｉの８倍）の８μＡの電流が流れる。

トランジスタＭＮ９（サイズＷ）は、スイッチＳＷ３に直列接続され、かつ、トランジスタＭＮ８にカレントミラー接続されている。したがって、スイッチＳＷ３がオンした場合、トランジスタＭＮ９には、トランジスタＭＰ４，ＭＮ８に流れる電流と同じ値（基準電流Ｉの８倍）の８μＡの直流電流Ｉｄａｃ成分（＝Ｉ×２^３）が流れる。

トランジスタＭＮ１０（サイズＷ）は、トランジスタＭＮ８にカレントミラー接続されるとともに、トランジスタＭＰ５（サイズＷ）に直列接続されている。したがって、トランジスタＭＮ１０，ＭＰ５には、トランジスタＭＰ４，ＭＮ８に流れる電流と同じ値（基準電流Ｉの８倍）の８μＡの電流が流れる。トランジスタＭＰ６（サイズ２Ｗ）は、トランジスタＭＰ５にカレントミラー接続されるとともに、トランジスタＭＮ１１（サイズＷ）に直列接続されている。したがって、トランジスタＭＰ６，ＭＮ１１には、トランジスタＭＮ１０，ＭＰ５に流れる電流の２倍（基準電流Ｉの１６倍）の１６μＡの電流が流れる。

トランジスタＭＮ１２（サイズＷ）は、スイッチＳＷ４に直列接続され、かつ、トランジスタＭＮ１１にカレントミラー接続されている。したがって、スイッチＳＷ４がオンした場合、トランジスタＭＮ１２には、トランジスタＭＰ６，ＭＮ１１に流れる電流と同じ値（基準電流Ｉの１６倍）の１６μＡの直流電流Ｉｄａｃ成分（＝Ｉ×２^４）が流れる。

図４ではｎ＝５の場合を例に説明したが、仮にｎ＝１６である場合、即ち、可変電流生成部１１ａが１６ビットの電流出力型ＤＡコンバータである場合、可変電流生成部１１ａを構成するトランジスタの数は、以下のようになる。なお、サイズＷのトランジスタ１個でトランジスタ数が１個となり、サイズ２Ｗのトランジスタ１個でトランジスタ数が２個となるものとする。

まず、定電流源群１１２を構成するトランジスタの数の内訳は以下のようになる。
基準電流Ｉが流れるトランジスタ（ＭＮ１） ・・・１個
電流Ｉ×２^０を生成するトランジスタ（ＭＮ２） ・・・１個
電流Ｉ×２^１を生成するトランジスタ（ＭＮ３） ・・・２個
電流Ｉ×２^２を生成するトランジスタ（ＭＮ４〜ＭＮ６，ＭＰ１，ＭＰ２）・・・７個
電流Ｉ×２^３を生成するトランジスタ（ＭＮ７〜ＭＮ９，ＭＰ３，ＭＰ４）・・・６個
電流Ｉ×２^４〜Ｉ×２^１５を生成するトランジスタ・・・７２個（６個×１２ビット分）
したがって、定電流源群１１２を構成するトランジスタの数は、８９個となる。

また、各スイッチＳＷ０〜ＳＷ１５は２個のトランジスタからなるため、スイッチ群１１１を構成するトランジスタの数は、３２個となる。

したがって、可変電流生成部１１ａを構成するトランジスタの数は、１２１個（＝８９＋３２）となる。これは、同等の分解能を有するＡＤコンバータのトランジスタ数の１／１０程度である。このことからも、半導体装置１ａが回路規模及び消費電力を縮小できることがわかる。なお、上記したトランジスタ数の比較は、あくまでも一例である。

（抵抗計測システムＳＹＳ１ａの動作）
続いて、抵抗計測システムＳＹＳ１ａの動作について説明する。
図５は、抵抗計測システムＳＹＳ１ａの動作を示すフローチャートである。

図５に示すように、初期状態では、可変電流生成部１１ａの設定値Ｍが０に設定される（ステップＳ１０１）。なお、設定値Ｍは、例えば制御信号Ｓ１の値が反映されたものであって、設定値Ｍが大きくなるほど直流電流Ｉｄａｃの電流値は大きくなる。したがって、初期状態では、直流電流Ｉｄａｃの電流値は小さい。

このとき、感圧抵抗素子Ｒ４が計測対象からの圧力（体重）を受けて、電位差ΔＶが生じていれば（ステップＳ１０２のＮＯ）、電位差判定部１２の判定結果Ｄ１はインアクティブとなる。そのため、制御部１３は、可変電流生成部１１ａの設定値Ｍを１つ増加させる（ステップＳ１０３）。それにより、直流電流Ｉｄａｃの電流値は一段階大きくなり、その結果、計測ノードＮＢの電位Ｖｂは一段階低下する。

その後、まだ電位差ΔＶが生じていれば（ステップＳ１０２のＮＯ）、電位差判定部１２の判定結果Ｄ１はインアクティブを維持するため、制御部１３は、可変電流生成部１１ａの設定値Ｍをさらに１つ増加させる（ステップＳ１０３）。それにより、直流電流Ｉｄａｃの電流値はさらに一段階大きくなり、その結果、計測ノードＮＢの電位Ｖｂはさらに一段階低下する。

制御部１３は、電位差ΔＶが生じなくなって電位差判定部１２の判定結果Ｄ１がインアクティブからアクティブに切り替わるまで、ステップＳ１０２のＮＯからステップＳ１０３の動作を繰り返す。つまり、制御部１３は、電位差ΔＶが生じなくなるまで、直流電流Ｉｄａｃの電流値を段階的に大きくさせるように制御信号Ｓ１を出力する。

電位差ΔＶが生じなくなると（ステップＳ１０２のＹＥＳ）、電位差判定部１２の判定結果Ｄ１がインアクティブからアクティブに切り替わるため、制御部１３は、例えば、直流電流Ｉｄａｃの電流値をこれ以上変化させないように制御信号Ｓ１を出力する。また、制御部１３は、可変電流生成部１１ａに、そのときの設定値Ｍの情報を出力させる（ステップＳ１０４）。

つまり、制御部１３は、電位差判定部１２により電位差ΔＶが生じていないと判定された場合、可変電流生成部１１ａに、そのときの設定値Ｍの情報、即ち、そのときの直流電流Ｉｄａｃの情報、を出力させる。なお、可変電流生成部１１ａの代わりに制御部１３が直接設定値Ｍの情報（直流電流Ｉｄａｃの情報）を出力してもよい。

そして、計測が完了する（ステップＳ１０５）。

このように、半導体装置１ａ及びそれを備えた抵抗計測システムＳＹＳ１ａは、半導体装置１及びそれを備えた抵抗計測システムＳＹＳ１の場合と同等の効果を奏することができる。

本実施の形態では、電位差判定部１２が増幅回路１２１及びコンパレータ１２２を備えた場合を例に説明したが、これに限られない。電位差ΔＶがある程度大きければ、電位差判定部１２は、必ずしも増幅回路１２１を備えていなくてもよい。

また、電位差判定部１２は、コンパレータ１２２の代わりにＡＤコンバータ１２３を備えてもよい。ＡＤコンバータ１２３は、電位差ΔＶ又はその増幅電圧をデジタル値に変換して判定結果Ｄ１として出力する。この場合、制御部１３は、判定結果Ｄ１に基づいて可変電流生成部１１ａの設定値Ｍを速やかに最適な値に設定することができるため、効率よく電位差ΔＶを０Ｖに制御することが可能となる。また、ＡＤコンバータ１２３は、少なくともコンパレータ１２２と同等の分解能を有していればよく、高分解能である必要はない。例えば、ＡＤコンバータ１２３は、汎用ＭＣＵ内蔵の低分解能のＡＤコンバータ等であってもよい。そのため、コンパレータ１２２をＡＤコンバータ１２３に置き換えることによる回路規模及び消費電力の増大は抑制される。

＜実施の形態２＞
図６は、実施の形態２に係る半導体装置１ｂを備えた抵抗計測システムＳＹＳ１ｂの構成を示すブロック図である。図６では、半導体装置１の具体的構成例として半導体装置１ｂが示されている。抵抗計測システムＳＹＳ１ｂのその他の構成については、抵抗計測システムＳＹＳ１と同様であるため、以下では、主に半導体装置１ｂについて説明する。

図６に示すように、半導体装置１ｂは、半導体装置１ａと比較して、可変電流生成部１１ａに代えて可変電流生成部１１ｂを備える。

（可変電流生成部１１ｂの具体的構成）
図７は、可変電流生成部１１ｂの具体的構成を示す図である。
図７に示すように、可変電流生成部１１ｂは、電圧出力型のＤＡコンバータ１１３と、電圧電流変換回路１１４と、を備える。

電圧出力型のＤＡコンバータ１１３は、例えば抵抗ラダー又は抵抗ストリングスにより構成され、制御信号Ｓ１に応じた値の電圧を出力する。

電圧電流変換回路１１４は、ＤＡコンバータ１１３の出力電圧を直流電流Ｉｄａｃに変換する。

より具体的には、電圧電流変換回路１１４は、増幅回路１１５とＮチャネル型のＭＯＳトランジスタ（以下、単にトランジスタと称す）１１６と、抵抗素子１１７と、を有する。トランジスタ１１６及び抵抗素子１１７は、外部端子Ｔ２と接地電圧端子ＧＮＤとの間に直列に設けられている。増幅回路１１５は、トランジスタ１１６と抵抗素子１１７との間の接続ノードの電圧と、ＤＡコンバータ１１３の出力電圧と、の電位差を増幅して、トランジスタのゲートに印加する。それにより、電圧電流変換回路１１４は、外部端子Ｔ２から接地電圧端子ＧＮＤに、ＤＡコンバータ１１３の出力電圧に応じた直流電流Ｉｄａｃを流す。

半導体装置１ｂのその他の構成については、半導体装置１ａと同様であるため、その説明を省略する。

このように、半導体装置１ｂ及びそれを備えた抵抗計測システムＳＹＳ１ｂは、半導体装置１ａ及びそれを備えた抵抗計測システムＳＹＳ１ａと同等の効果を奏することができる。さらに、半導体装置１ｂ及びそれを備えた抵抗計測システムＳＹＳ１ｂは、電圧出力型のＤＡコンバータ１１３を抵抗ラダー又は抵抗ストリングスで構成することで、直線性誤差を低減することができる。

＜実施の形態３＞
図８は、実施の形態３に係る半導体装置１ｃを備えた抵抗計測システムＳＹＳ１ｃの構成を示すブロック図である。図８では、半導体装置１の具体的構成例として半導体装置１ｃが示されている。抵抗計測システムＳＹＳ１ｃのその他の構成については、抵抗計測システムＳＹＳ１と同様であるため、以下では、主に半導体装置１ｃについて説明する。

図８に示すように、半導体装置１ｃは、半導体装置１ｂと比較して、コンパレータ１２２に代えてＡＤコンバータ１２３を備える。半導体装置１ｃのその他の構成については、半導体装置１ｂと同様であるため、その説明を省略する。

ＡＤコンバータ１２３は、電位差ΔＶ又はその増幅電圧をデジタル値に変換して判定結果Ｄ１として出力する。それにより、制御部１３は、判定結果Ｄ１に基づいて可変電流生成部１１ｂの設定値Ｍを速やかに最適な値に設定することができるため、効率よく電位差ΔＶを０Ｖに制御することが可能となる。また、ＡＤコンバータ１２３は、少なくともコンパレータ１２２と同等の分解能を有していればよく、高分解能である必要はない。例えば、ＡＤコンバータ１２３は、汎用ＭＣＵ内蔵の低分解能のＡＤコンバータ等であってもよい。そのため、コンパレータ１２２をＡＤコンバータ１２３に置き換えることによる回路規模及び消費電力の増大は抑制される。

例えば、半導体装置１ｃは、６ビットのＤＡコンバータ１１３と、１０ビットのＡＤコンバータ１２３と、を備えていれば、１６ビットのＡＤコンバータを電圧測定回路として備えた関連技術の構成と同等の精度にて抵抗値変化の計測が可能である。

以上のように、上記実施の形態１〜３に係る半導体装置及びそれを備えた抵抗計測システムは、ブリッジ回路の２つの計測ノードの電位差を生じさせないように一方の計測ノードから流れる直流電流を制御した場合における、当該直流電流の値を計測する。このときに計測された直流電流の値に基づいて、ブリッジ回路に含まれる感圧抵抗素子の抵抗値の変化量の算出が可能である。そして、算出した感圧抵抗素子の抵抗値の変化量から体重等の推定が可能である。ここで、上記実施の形態１〜３に係る半導体装置及びそれを備えた抵抗計測システムは、汎用的な部品であるＤＡコンバータ及びコンパレータ等を用いて体重の計測が可能であり、関連技術と異なり高分解能の電圧測定回路を備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

１ 半導体装置
１ａ 半導体装置
１ｂ 半導体装置
１ｃ 半導体装置
２ 演算装置
３ 入力装置
４ 表示装置
５ 記憶装置
６ 定電流源
１１ 可変電流生成部
１１ａ 可変電流生成部
１１ｂ 可変電流生成部
１２ 電位差判定部
１３ 制御部
１１１ スイッチ群
１１２ 定電流源群
１１３ ＤＡコンバータ
１１４ 電圧電流変換回路
１１５ 増幅回路
１１６ トランジスタ
１１７ 抵抗素子
１２１ 増幅回路
１２２ コンパレータ
１２３ ＡＤコンバータ
Ｂ１ ブリッジ回路
Ｃ０〜Ｃ４ 定電流源
Ｃｂ 基準電流源
ＭＰ１〜ＭＰ６ トランジスタ
ＭＮ１〜ＭＮ１２ トランジスタ
ＮＡ，ＮＢ 計測ノード
Ｒ１ 抵抗素子
Ｒ２ 抵抗素子
Ｒ３ 抵抗素子
Ｒ４ 感圧抵抗素子
ＳＷ０〜ＳＷ４ スイッチ
ＳＹＳ１ 抵抗計測システム
ＳＹＳ１ａ 抵抗計測システム
ＳＹＳ１ｂ 抵抗計測システム
ＳＹＳ１ｃ 抵抗計測システム
Ｔ１ 外部端子
Ｔ２ 外部端子

Claims (11)

1. 感圧抵抗素子の抵抗値の変化量が第１及び第２計測ノードの電位差となって表れるブリッジ回路の一方の計測ノードから、接地電圧端子に向けて、制御信号に応じた値の直流電流を流す可変電流生成部と、
   前記電位差が所定値の範囲内であるか否かを判定する電位差判定部と、
   前記電位差判定部の判定結果に基づいて、前記電位差が前記所定値の範囲内となるような前記直流電流を流すように前記可変電流生成部に対して前記制御信号を出力する制御部と、
   を備えた、半導体装置。
2. 前記電位差判定部は、
   前記電位差と接地電圧とを比較するコンパレータを備えた、
   請求項１に記載の半導体装置。
3. 前記電位差判定部は、
   前記電位差を増幅する増幅回路をさらに備え、
   前記コンパレータは、前記増幅回路の出力電圧と、前記接地電圧と、を比較する、
   請求項２に記載の半導体装置。
4. 前記電位差判定部は、
   前記電位差に応じたデジタル値に変換するＡＤコンバータを備えた、
   請求項１に記載の半導体装置。
5. 前記電位差判定部は、
   前記電位差を増幅する増幅回路をさらに備え、
   前記ＡＤコンバータは、前記増幅回路の出力電圧に応じたデジタル値に変換する、
   請求項４に記載の半導体装置。
6. 前記制御部は、前記電位差判定部により前記電位差が前記所定値の範囲内であると判定されるまで前記直流電流の値を段階的に変化させるように前記制御信号を出力する、
   請求項１に記載の半導体装置。
7. 前記可変電流生成部は、
   前記制御信号に応じた前記直流電流を出力する電流出力型ＤＡコンバータを備えた、
   請求項１に記載の半導体装置。
8. 前記可変電流生成部は、
   前記制御信号に応じた電圧を出力する電圧出力型ＤＡコンバータと、
   前記電圧出力型ＤＡコンバータの出力電圧を前記直流電流に変換する電圧電流変換回路と、を備えた、
   請求項１に記載の半導体装置。
9. 前記電圧出力型ＤＡコンバータは、
   抵抗ラダー又は抵抗ストリングスにより構成されている、
   請求項８に記載の半導体装置。
10. 請求項１に記載の半導体装置と、
    前記ブリッジ回路と、
    前記電位差が前記所定値の範囲内となった場合における前記直流電流の値に基づいて、前記感圧抵抗素子の抵抗値の変化量を算出する演算処理装置と、
    を備えた、抵抗計測システム。
11. 請求項１に記載の半導体装置と、
    前記ブリッジ回路と、
    前記直流電流の値に基づいて、前記感圧抵抗素子に加えられた圧力を算出する圧力計測装置。

Images