JP5058466B2 - ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法 - Google Patents
ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法 Download PDFInfo
- Publication number
- JP5058466B2 JP5058466B2 JP2005240283A JP2005240283A JP5058466B2 JP 5058466 B2 JP5058466 B2 JP 5058466B2 JP 2005240283 A JP2005240283 A JP 2005240283A JP 2005240283 A JP2005240283 A JP 2005240283A JP 5058466 B2 JP5058466 B2 JP 5058466B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- forming
- film
- filling film
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000010884 ion-beam technique Methods 0.000 claims description 69
- 239000012782 phase change material Substances 0.000 claims description 63
- 239000010410 layer Substances 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 48
- 229910045601 alloy Inorganic materials 0.000 claims description 28
- 239000000956 alloy Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000000465 moulding Methods 0.000 description 21
- 229910052714 tellurium Inorganic materials 0.000 description 10
- 239000011669 selenium Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052711 selenium Inorganic materials 0.000 description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- BUCORZSTKDOEKQ-UHFFFAOYSA-N 7-chloro-4-hydroxy-N-methyl-5-phenyl-3H-1,4-benzodiazepin-2-imine Chemical compound C=12C=C(Cl)C=CC2=NC(=NC)CN(O)C=1C1=CC=CC=C1 BUCORZSTKDOEKQ-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910001215 Te alloy Inorganic materials 0.000 description 1
- ALRPRZUTRIETCM-UHFFFAOYSA-N [Se].[Sb].[Ta] Chemical compound [Se].[Sb].[Ta] ALRPRZUTRIETCM-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体素子の製造方法に関するもので、特に、ビア構造体の形成方法及びこのようなビア構造体を付け加えた相変化記憶素子の製造方法（Ｍｅｔｈｏｄ ｏｆ ｆｏｒｍｉｎｇ ｖｉａ ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ｍｅｔｈｏｄ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅｓ ｉｎｃｏｒｐｏｒａｔｉｎｇ ｓｕｃｈ ｖｉａ ｓｔｒｕｃｔｕｒｅｓ）に関する。
不揮発性記憶素子は、電源がオフされても記録されたデータが消滅しない特徴を有する。これによって、前記不揮発性記憶素子はコンピュータ、移動通信端末機（ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）及びメモリカードなどに広く用いられている。
前記不揮発性記憶素子としてはフラッシュメモリ素子が広く用いられている。前記フラッシュメモリ素子は積層ゲート構造（ｓｔａｃｋｅｄ ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）を有するメモリセルを主に用いている。前記積層ゲート構造は、チャンネル領域上に順に積層されたトンネル酸化膜、浮遊ゲート、ゲート層間絶縁膜（ｉｎｔｅｒ−ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）及び制御ゲート電極を含む。前記フラッシュメモリセルの信頼性及びプログラム効率を向上させるためには前記トンネル酸化膜の膜質（ｆｉｌｍ ｑｕａｌｉｔｙ）が改善されなければならないし、セルのカップリングの割合が増加せねばならない。
前記フラッシュメモリ素子と互いに異なる方式の不揮発性記憶素子、例えば相変化記憶素子が最近提案されている。前記相変化記憶素子の基本概念は電気的に記録及び消去が可能な相変化物質を用いられることである。
前記相変化記憶素子の単位セルは、アクセス素子及び前記アクセス素子に直列接続された（ｓｅｒｉａｌｌｙ ｃｏｎｎｅｃｔｅｄ）情報記録要素（ｄａｔａ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔ）を含む。前記情報記録要素は、前記アクセス素子に電気的に接続される下部電極及び前記上部電極に接触される相変化物質膜を備える。前記アクセス素子及び前記下部電極を通して書込み電流が流れる場合、前記相変化物質膜と前記下部電極との間の界面でジュール熱（ｊｏｕｌｅ ｈｅａｔ）が生成される。このようなジュール熱は前記相変化物質膜を非晶質状態（ａｍｏｒｐｈｏｕｓ ｓｔａｔｅ）または結晶状態（ｃｒｙｓｔａｌｌｉｎｅｓ ｔａｔｅ）に変換させる。このような相変化は、完全結晶状態と完全非晶質状態間の転換である必要はなく、完全結晶状態と完全非晶質状態間の全体スペクトラム（ｓｐｅｃｔｒｕｍ）の中から局所的配列（ｌｏｃａｌ ｏｒｄｅｒ）を有する検出可能な相異なる二つの状態間の転換を意味する。前記相変化物質膜は構造的状態によって、他の電気的特性またはパラメータ（ｐａｒａｍｅｔｅｒ）を示す。すなわち抵抗値の増加は非晶質状態と関係し、抵抗値の減少は結晶状態に関係する。
前記相変化記憶素子において問題とされる中の一つは検出可能な相変化を生成させるために大きい値の書込み電流を要るということである。前記大きい値の書込み電流を考慮した場合、各セルにこれを伝達するためのアドレスライン及びアクセス素子の大きさを縮小するのに限界があり、これは前記相変化記憶素子の集積化にも障害とされている。前記書込み電流を節減させるための方案として、下部電極の所定領域を露出させる微細なビアホール内に前記相変化物質膜を埋め込めて前記下部電極との接触面積を減少させるいわゆるコンファインド（閉じ込め）構造（ｃｏｎｆｉｎｅｄ ｓｔｒｕｃｔｕｒｅ）についての研究が進められている。前記コンファインド構造の相変化記憶素子は、前記相変化物質膜内で実質的に相変化が発生する体積を節減させることで、前記書込み電流の有効電流密度（ｅｆｆｅｃｔｉｖｅ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）を向上させることができる。前記コンファインド構造を有する相変化記憶素子の例えとして特許文献１及び特許文献２に開示されている。
一方、前記コンファインド構造を有する相変化記憶素子において集積度を向上させるためには、前記相変化物質膜で埋め込まれるビアホールの直径が減少されなければならない。例えば、２５６メガバイト級の高集積相変化記憶素子を製造するために前記ビアホールは約５０ｎｍ以下の直径を有するように形成しなければならない。通常、前記相変化物質膜はスパッタリング法によって蒸着されるが、前記スパッタリング法が有する不良なステップカバレージのために、前記微細なビアホールを安定的に埋め込むことは困難である。すなわち、前記相変化物質膜の蒸着の際、前記ビアホールの上部角部に形成されるオーバーハング（ｏｖｅｒｈａｎｇ）によって前記ビアホールを埋め込む相変化物質膜内にボイドのような欠陷が発生することができる。このような欠陷は、ビアホールの縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）が増えるほど増加する傾向がある。
また、前記特許文献１によると、前記ビアホール内に前記相変化物質膜を限定するために化学機械的研磨（ＣＭＰ）工程を適用しているが、前記相変化物質膜として一般的に用いられるＧＳＴ合金は揮発性が強い物質として、前記ＣＭＰ工程中に損失されやすい。
一方、前記特許文献２によると、ＣＭＰする間に相変化物質膜の損失が減少できる。ビアホールを埋め込むＧＳＴ合金膜を形成し、続いて前記ＧＳＴ合金膜上に上部電極用の導電層を形成した後、前記導電層及び前記相変化物質膜を異方性エッチングしてＧＳＴ合金膜パターン及び上部電極を形成する工程が実行される。しかしながら、前記ＧＳＴ合金膜は、前記異方性エッチングの中に露出された側面部位でよくエッチング損傷（ｅｔｃｈ ｄａｍａｇｅ）を受けることになる。特に、前記相変化記憶素子の高集積化によって前記ＧＳＴ合金膜パターンの大きさが減少される場合、前記ＧＳＴ合金膜パターンの中から実質的に相変化の発生する部分がエッチング損傷を受けることになって前記相変化記憶素子の動作特性が劣化することもある。
米国特許第６、１１７、７２０号明細書
米国公開特許第２００３−７３２９５号明細書
本発明が解決しようする技術的課題は、微細ビアホール内で信頼性のあるビアプラグを形成することができるビア構造体の形成方法を提供することにある。
本発明が解決しようする他の技術的課題は、微細ビアホール内で相変化物質膜からなるビアプラグを信頼性あるように形成することができる相変化記憶素子の製造方法を提供することにある。
本発明が解決しようするまた他の技術的課題は、相変化物質膜に対する異方性エッチング工程を省略して前記相変化記憶素子の動作特性が劣化することを防ぐことができる相変化記憶素子の製造方法を提供することにある。
本発明が解決しようするまた他の技術的課題は、高集積相変化記憶素子の製造方法を提供することにある。
本発明の一形態はプラグ構造の形成方法を提供する。この方法は、半導体基板の上に絶縁膜を形成する。前記絶縁膜内に縦横比、縦方向のビア軸、側面及び基底面を有するビアホールを形成する。前記絶縁膜の上部面、前記ビアホールの側面及び基底面上に第１充填膜を形成する。前記第１充填膜の上部を除去して、前記ビアホール内第１充填膜の下部を残留させ、前記第１充填膜の下部は最初基底面及び側面の下部領域を覆う予備プラグを形成して変更された縦横比を有する変更されたビアホールを形成する。前記絶縁膜の上部面、側面の上部及び予備プラグ上に連続充填膜を形成する。前記連続充填膜の上部を除去して、変更されたビアホール内に連続充填膜の下部を残留させ、前記連続充填膜の下部は予備プラグの延長部を形成する側面の中間領域を覆う。前記連続充填膜の形成及び除去工程を繰り返し、多数の充填膜部位にビアホールを埋め込めてプラグ構造を形成する。
前記第１充填膜の上部をエッチングし、前記ビアホール内の第１充填膜の下部を残留させることはＩＢＥ（Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）を用いて前記第１充填膜の上部をエッチングすることを含み、
第１入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、前記連続充填膜の上部をエッチングし、前記ビアホール内に前記連続充填膜の下部を残留させることは、イオンビームエッチング（ＩＢＥ）を用いて前記連続充填膜の上部をエッチングすることを含み、第２入射角を有する前記イオンビームは縦方向の開口軸からオフセットされる。
前記第１入射角は前記イオンビームが前記ビアホールの基底面に直接入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの上部面に直接入射が遮断される範囲で選択される。
前記第１入射角は前記イオンビームが前記予備プラグを形成する前記第１充填膜の下部との直接入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの延長部を形成する前記連続充填膜の下部との直接入射が遮断される範囲で選択される。
前記第１充填膜は導電物質であり、前記連続充填膜は導電物質であることが好ましい。
前記第１充填膜は相変化物質であり、前記連続充填膜は相変化物質であることが好ましい。
前記第１充填膜はＧｅ１−（ｘ＋ｙ）ＳｂｘＴｅｙ（ｘ＞０、ｙ＞０及びｘ＋ｙ＜１）によって代表される第１ＧＳＴ合金であり、前記連続充填膜はＧｅ１−（ａ＋ｂ）ＳｂａＴｅｂ（ａ＞０、ｂ＞０及びａ＋ｂ＜１）によって代表される第２ＧＳＴ合金であることが好ましい。前記第１ＧＳＴ合金及び第２ＧＳＴ合金は実質的に同一組成を有することが好ましい。
前記第１入射角はイオンビームが予備プラグを形成する第１充填膜の下部に直接的に入射するその以下の第１最小値を有し、前記第２入射角はイオンビームが予備プラグの延長部を形成する前記連続充填膜の下部に直接的に入射するその以下の第２最小値を有し、前記第１最小値は第２最小値よりも小さい。
前記第１入射角はイオンビームが予備プラグを形成する第１充填膜の下部に直接的に入射するその以下の第１最小値を有して、第１最小値はビアホールの縦横比として作用し、前記第２入射角はイオンビームが予備プラグの延長部を形成する前記連続充填膜の下部に直接的に入射するその以下の第２最小値を有して、前記第２最小値は変更された縦横比として作用し、前記縦横比が大きくなれば前記入射角が有する最小値はさらに小くなる。
前記第１入射角は３０゜ないし８５゜であることが好ましい。
前記第１充填膜の上部を除去して前記絶縁膜の上部面を露出させ、前記連続充填膜の上部を除去して前記絶縁膜の上部面を露出させる。
前記第１充填膜の上部を除去して前記絶縁膜の上部面上の前記第１充填膜を所定の厚さで残し、前記連続充填膜の上部を除去して前記絶縁膜の上部面上の前記連続充填膜を所定の厚さとして残す。
本発明の他の形態は、相変化記憶素子の製造方法を提供する。この方法は半導体基板上に絶縁膜を形成する。前記絶縁膜内に縦横比、縦方向の開口軸、側面及び基底面を有するビアホールを形成する。前記絶縁膜の上部面、前記ビアホールの側面及び基底面上に第１相変化充填膜を形成する。前記第１相変化充填膜の上部を除去し、前記ビアホール内に第１相変化充填膜の下部を残留させ、前記第１充填膜の下部は最初基底面及び側面の下部領域を覆う予備プラグを形成して変更された縦横比を有する変更されたビアホールを形成する。前記絶縁膜上部面、側面の上部及び予備プラグ上に連続相変化充填膜を形成する。前記連続相変化充填膜の上部を除去して、変更されたビアホール内に前記連続相変化充填膜の下部を残留させ、前記連続相変化充填膜の下部は予備プラグの延長部を形成し側面の中間領域を覆う。前記連続相変化充填膜を（ｅ）形成工程及び（ｆ）除去工程を繰り返して多数の相変化充填膜の部位に前記ビアホールを埋め込めて相変化プラグ構造を形成する。
前記絶縁膜を形成する以前に、半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜上に下部電極を形成することをさらに含み、前記ビアホールは前記下部電極の領域を露出させる。
前記第１相変化充填膜の上部を除去して前記ビアホール内に前記第１相変化充填膜の下部を残留させることは、ＩＢＥ（Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）を用いて前記第１相変化充填膜の上部をエッチングすることを含み、第１入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、
前記連続充填膜の上部をエッチングし、前記ビアホール内に前記連続充填膜の下部を残留させることはイオンビームエッチング（ＩＢＥ）を用いて前記連続充填膜の上部をエッチングすることを含み、第２入射角を有する前記イオンビームは縦方向の開口軸からオフセットされる。
前記第１入射角は前記イオンビームが前記ビアホールの基底面に直接入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの上部面に直接入射が遮断される範囲で選択される。
前記第１入射角は前記イオンビームが前記予備プラグを形成する前記第１充填膜の下部との直接入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの延長部を形成する前記連続充填膜の下部との直接入射が遮断される範囲で選択される。
前記第１相変化充填膜は、Ｇｅ１−（ｘ＋ｙ）ＳｂｘＴｅｙ（ｘ＞０、ｙ＞０及びｘ＋ｙ＜１）によって代表される第１ＧＳＴ合金であり、前記連続相変化充填膜はＧｅ１−（ａ＋ｂ）ＳｂａＴｅｂ（ａ＞０、ｂ＞０及びａ＋ｂ＜１）によって代表される第２ＧＳＴ合金であることが好ましい。
前記相変化プラグ構造と電気的に接触し、前記相変化プラグ構造と隣接した絶縁膜の上部面領域とオーバーラップされる上部電極を形成することをさらに含む。
本発明によれば、小さなビアホール内に信頼性のあるビアプラグを形成することができる。本発明の一実施例によると、小さなビアホール内に相変化物質膜からなっているビアプラグを信頼性を有するように形成し高集積相変化記憶素子を製造することができる。
以下、添付した図面を参照して本発明の実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
図１は本発明の一実施例による相変化記憶素子の製造方法を説明するための工程フローチャートである。また、図２ないし図８は本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
図１及び図２を参照すると、半導体基板１００上に層間絶縁膜１０２を形成する（図１のＳ１）。図に示せなかったが、前記半導体基板１００の活性領域上では、アクセス素子として供給されるＭＯＳトランジスタが形成できる。前記層間絶縁膜１０２はシリコン酸化膜で形成される。前記層間絶縁膜１０２を貫通する下部電極コンタクトプラグ１０４が形成される。前記下部電極コンタクトプラグ１０４は公知のダマシン工程を使用してチタンナイトライド（ＴｉＮ）またはチタンアルミニウムナイトライド（ＴｉＡｌＮ）で形成できる。前記下部電極コンタクトプラグ１０４は前記ＭＯＳトランジスタのソース領域に電気的に接続されることができる。次に、前記層間絶縁膜１０２上に前記下部電極コンタクトプラグ１０４を覆う下部電極１０６を形成する（Ｓ２）。前記下部電極１０６はチタンナイトライド膜（ＴｉＮ ｌａｙｅｒ）のような下部電極用の導電膜を前記層間絶縁膜１０２及び前記下部電極コンタクトプラグ１０４上に形成し、前記下部電極用の導電膜をパターニングして形成することができる。
図１及び図３を参照すると、前記層間絶縁膜１０２上に前記下部電極１０６を覆うモールディング絶縁膜１０８を形成する（Ｓ３）。前記モールディング絶縁膜１０８はシリコン酸化膜、シリコン酸窒化膜またはシリコン窒化膜で形成することができる。前記モールディング絶縁膜１０８内に前記下部電極１０６の所定領域を露出させるビアホールを形成する（Ｓ４）。前記モールディング絶縁膜１０８内に前記ビアホールを形成する工程は、当業者に公知の技術によって多様な方法で実行することができる。例えば、前記ビアホールは通常のフォトリソグラフィ及びエッチング工程によって形成できる。しかしながら、前記相変化記憶素子の集積化によって５０ｎｍ以下の直径を有する小さなビアホールを形成するためには前記フォトリソグラフィ工程の限界を補うことのできる多様な方法が実行することができる。そのような方法としては、フォトレジストフロー技術（ｐｈｏｔｏ ｒｅｓｉｓｔ ｆｌｏｗ ｔｅｃｈｎｉｑｕｅ）、または以下で例示的に説明するスペーサ形成技術（ｓｐａｃｅｒ ｆｏｒｍａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ）が用いられる。
以下で、前記スペーサ形成技術を使用して前記モールディング絶縁膜１０８内にビアホールを形成する方法を説明する。
図１及び図３を引き続き参照すると、前記モールディング絶縁膜１０８をパターニングして前記下部電極１０６の所定領域を露出させる予備ビアホール１０８’を形成する。前記モールディング絶縁膜１０８はフォトリソグラフィ及び異方性エッチング工程によってパターニングできる。前記モールディング絶縁膜１０８の上部面、そして前記予備ビアホール１０８’の内側壁及び基底面をコンフォーマルに覆うスペーサ絶縁膜１１０を形成する。前記モールディング絶縁膜１０８がシリコン酸化膜の場合に前記スペーサ絶縁膜１１０はシリコン窒化膜に形成することができる。
図１及び図４を参照すると、前記スペーサ絶縁膜１１０を全面異方性エッチングして前記予備ビアホール１０８’の内側壁を覆うスペーサ１１０’を形成する。その結果、前記モールディング絶縁膜１０８内に前記スペーサ１１０’によって限定されたビアホール１１２が最終的に形成される。前記スペーサ１１０’によって限定された前記ビアホール１１２は図４に示すように正の傾いた側壁プロファイルを有することができる。
図１及び図５を参照すると、前記モールディング絶縁膜１０８上に、そして前記ビアホール１１２の内側壁及び基底面上に相変化物質膜１１４を形成する（Ｓ５）。前記相変化物質膜１１４は、カルコゲナイド膜（ｃｈａｌｃｏｇｅｎｉｄｅ ｌａｙｅｒ）で形成することができる。例えば、前記相変化物質膜１１４はゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）及びテルル（Ｔｅ）の合金膜（ａｌｌｏｙ ｌａｙｅｒ）、すなわちＴｅｘＳｂｙＧｅ（１−（ｘ＋ｙ））合金膜（ＧＳＴ合金膜）で形成することができる。ここで、０．２５≦ｘ＋ｙ＜１の条件を満足する。この場合、「ｘ」は０．２ないし０．８とすることができ、前記「ｙ」は０．０５ないし０．５０とすることができる。すなわち、前記ＧＳＴ合金膜は２０ａｔｏｍｉｃ％ないし８０ａｔｏｍｉｃ％の濃度を有するテルル（Ｔｅ）、５ａｔｏｍｉｃ％ないし５０ａｔｏｍｉｃ％の濃度を有するアンチモン（Ｓｂ）、及び０ａｔｏｍｉｃ％よりも大きくて７５ａｔｏｍｉｃ％とは同じか、小さな濃度を有するゲルマニウム（Ｇｅ）を含むことができる。さらに、前記相変化物質膜１１４は窒素及びシリコンの中から少なくとも一つ以上でドーピングされたＧＳＴ合金膜から形成することができる。
前記相変化物質膜１１４としては、上述のＧＳＴ合金膜の他にも、Ａｓ−Ｓｂ−Ｔｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｓｎ−Ｉｎ−Ｓｂ−Ｔｅ、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅを用いることができる。
相変化物質膜１１４は、Ｔａ−Ｓｂ−Ｔｅ、Ｎｂ−Ｓｂ−Ｔｅ（ｎｏｉｂｉｕｍ−ａｎｔｉｍｏｎｙ−ｔｅｌｌｕｒｉｕｍ）、Ｖ−Ｓｂ−Ｔｅ（ｖａｎａｄｉｕｍ−ａｎｔｉｍｏｎｙ−ｔｅｌｌｕｒｉｕｍ）などのようなＶＡグループ−アンチモン（Ａｎｔｉｍｏｎｙ）−テルル（Ｔｅｌｌｕｒｉｕｍ）の要素（ｅｌｅｍｅｎｔ）、または、Ｔａ−Ｓｂ−Ｓｅ（ｔａｎｔａｌｕｍ−ａｎｔｉｍｏｎｙ−ｓｅｌｅｎｉｕｍ）、Ｎｂ−Ｓｂ−Ｓｅ、Ｖ−Ｓｂ−ＳｅなどのようなＶＡグループ−アンチモン（Ａｎｔｉｍｏｎｙ）−セレ二ウム（ｓｅｌｅｎｉｕｍ）の要素などを含むことができる。
さらに、相変化物質膜は、Ｗ−Ｓｂ−Ｔｅ（ｔｕｎｇｓｔｅｎ−ａｎｔｉｍｏｎｙ−ｔｅｌｌｕｒｉｕｍ）、Ｍｏ−Ｓｂ−Ｔｅ、Ｃｒ−Ｓｂ−Ｔｅ、Ｗ−Ｓｂ−Ｓｅ、Ｍｏ−Ｓｂ−ＳｅまたはＣｒ−Ｓｂ−Ｓｅなどのような第３合金（ｔｅｒｔｉａｒｙ ａｌｌｏｙ）において周期律表のアンチモンなどのＶＡグループと硫黄（ｓｕｌｆｕｒ）、セレ二ウムまたはテルルなどの各ＶＩＡグループから一つの要素（ｅｌｅｍｅｎｔ）と合金された物質を含むことができる。
さらに、相変化物質膜で使われるカルコゲナイド膜（ｃｈａｌｃｏｇｅｎｉｄｅ ｌａｙｅｒ）は、Ｇａ−Ｓｂ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｅ、Ｓｂ−ＴｅまたはＧｅ−Ｔｅ合金の中から一つ以上、またはそれ以上の２次（ｂｉｎａｒｙ）相変化カルコゲナイド合金とすることができる。
前記相変化物質膜１１４はスパッタリング法によって蒸着することができる。この場合、前記スパッタリング法が有する不良なステップカバレージのために、前記相変化物質膜１１４がコンフォーマルに蒸着することを難しくする。その結果、図５で示すように、蒸着された相変化物質膜はビアホール１１２の隣接した上部のリップ（ｌｉｐ）または端部分Ｃにオーバーハングが形成できる。よって、相変化物質膜１１４を引き続いてスパッタ（ｓｐｕｔｔｅｒ）蒸着することになると、ビアホール１１２の開口はボイドのような欠陷が発生することがあるので、ビアホールが完全に埋め込まれる前に閉められることもある。
図１及び図６を参照すると、前記ビアホール１１２の上部の角部分Ｃ及びモールディング絶縁膜１０８上に形成されている前記相変化物質膜１１４を除去し少なくとも前記ビアホール１１２の基底面上に残存する相変化物質膜パターン１１４’を形成する（Ｓ６）。前記相変化物質膜１１４を除去することは、イオンビームエッチング（ｉｏｎ ｂｅａｍ ｅｔｃｈ；ＩＢＥ）工程Ｓ６によって実行することができる。前記イオンビームエッチング工程Ｓ６は通常のプラズマ方式のブランケット異方性（ａｎｉｓｏｔｒｏｐｉｃ）エッチング工程とは異なって、イオンビームがビアホール１１２の縦軸からオフセットされることによって、半導体基板上に入射されるイオンビームの入射角はセットされるか、または調節することができる。
本発明の実施例によれば、前記イオンビーム１１６は前記ビアホール１１２の開放軸Ｘと所定角度を成すように前記相変化物質膜１１４上に入射される。すなわち、前記イオンビーム１１６は（ビアホール内に残留する相変化物質膜１１４の部分である）前記ビアホール１１２の基底面上への入射が遮断できる範囲の入射角θを有する。すなわち、ビアホール１１２の基底面はイオンビームの直接入射から保護される。
前記ビアホール１１２の開放軸Ｘは、前記ビアホール１１２の開放方向に整列され、半導体装置または他の基板表面に入射されるイオンビーム１１６が有する入射角θの基準軸となる。
図６に示すように前記イオンビーム１１６が所定の入射角θを有する場合、前記ビアホール１１２の基底面上に入射されるイオンビーム１１６は前記モールディング絶縁膜１０８によって遮断されて前記ビアホール１１２の上部角部分Ｃの相変化物質膜１１４はエッチングされる。その結果、前記ビアホール１１２内に相変化物質膜パターン１１４’が形成される。この場合、前記モールディング絶縁膜１０８の上部面上に形成された前記相変化物質膜は前記ビアホール１１２の上部角部分Ｃの相変化物質膜がエッチングされる間に同時にエッチングされて前記モールディング絶縁膜１０８の上部面が露出することができる。これとは違って、前記イオンビームエッチング工程Ｓ６は、前記モールディング絶縁膜１０８の上部面上の前記相変化物質膜を所定厚さで残るように実行することもできる。
前記イオンビーム１１６が有する入射角θは、前記ビアホール１１２の基底面への入射が遮断される角度を最小角度として有する一定範囲を有することができる。しかしながら、前記入射角θが過度に大きい場合は前記相変化物質膜１１４のエッチング率が減少することができるので、前記入射角θの最大角度は前記エッチング率を考慮して決められる。また、前記入射角θの範囲は、前記ビアホール１１２の縦横比によっても変わる。すなわち、前記ビアホール１１２の縦横比が大きくなった場合は、前記入射角θが有する最小角度が小さくもでき、それによって、前記入射角θの範囲は増加できる。好ましくは、前記イオンビーム１１６は３０°ないし８５°の入射角を有することができる。
図１及び図７を参照すると、図５で説明した相変化物質膜の蒸着工程Ｓ５及び図６で説明したイオンビームエッチング工程Ｓ６を順次に繰り返して実行する（Ｓ７）。その結果、前記ビアホール１１２内に少なくとも２層の前記相変化物質膜パターン１１４’からなったビアプラグ１１８が形成される。前記工程Ｓ５、Ｓ６の繰り返し回数は、前記相変化物質膜の追加蒸着の必要性、すなわち前記ビアホール内に形成されるビアプラグ１１８の厚さを考慮して決められる。この場合、前記工程Ｓ５、Ｓ６が繰り返されることによって、前記ビアホール１１２の基底面上には前記相変化物質膜パターン１１４’が積層される。その結果、前記ビアホール１１２の縦横比が小さくなって前記相変化物質膜１１４の蒸着工程Ｓ５の際、前記相変化物質膜１１４は縦横比が小さくなった前記ビアホール１１２を最も簡単に埋め込むことができる。また、前記工程Ｓ５、Ｓ６が繰り返されて前記ビアホール１１２の縦横比が減少することによって前記イオンビームエッチング工程の際、イオンビーム１１６の入射角θの最小角度は大きくなる。
上述のように前記イオンビームエッチング工程Ｓ６が前記モールディング絶縁膜１０８の上部面上の前記相変化物質膜を所定厚さ残るように実行する場合、前記工程Ｓ５、Ｓ６を繰り返すことで、前記モールディング絶縁膜１０８の上部面上に残存する前記相変化物質膜は最終的に実行されるイオンビームエッチング工程の間に除去されることになる。このようにすることによって、前記イオンビームエッチング工程Ｓ６の際、前記モールディング絶縁膜１０８を構成する絶縁物質が前記相変化物質膜パターン１１４’の上部面にリスパッタリング（ｒｅｓｐｕｔｔｅｒｉｎｇ）されるのを防ぐことができる。
本発明によると、相変化物質膜の蒸着工程Ｓ５及びイオンビームエッチング工程Ｓ６を繰り返してビアプラグを形成する。その結果、前記ビアホール１１２が５０ｎｍ以下の小さな直径を有する場合にもボイドのような欠陷のないビアプラグを信頼性と共に形成することができる。また、ＣＭＰ工程を実施しなくて前記ビアホール１１２内に前記相変化物質膜パターン１１４’からなる前記ビアプラグ１１８を形成することができるので、従来のように前記ＣＭＰ工程中に相変化物質膜が損失されることを防ぐことができる。
一方、前記相変化物質膜の蒸着工程Ｓ５及び前記イオンビームエッチング工程Ｓ６は図９に示すようにスパッタリングチャンバ５ａ，５ｂ及びイオンビームエッチングチャンバ３ａ，３ｂがトランスファチャンバ１にクラスタ形態で接続された多チャンバ装置内で実行することができる。参照番号７ａ及び７ｂはロードロックを示す。
図１０は、図９のイオンビームエッチングチャンバを例示的に簡略に示す断面図である。
図１０を参照すると、イオンビームエッチングチャンバ３ａ，３ｂ内のサセプター１０上に半導体ウエハＷが固定される。前記半導体ウエハＷ上には、図５で説明したように相変化物質膜（図５の１１４）が蒸着されている。イオンビームエッチングは前記イオンビームエッチングチャンバ３ａ，３ｂの上部に配置されたイオンガン２０から放出される高エネルギーのイオンビーム１１６によって実行される。前記イオンビーム１１６はアルゴンイオンのようなスパッタイオンを含む。この場合、図１０に示すように前記イオンビームエッチングが進行される間に前記サセプター１０は回転する。その結果、前記ビアホール１１２の上部の角部分Ｃに形成されたオーバーハングが均一で効果的に除去することができる。
図１及び図８を参照すると、前記相変化物質膜パターン１１４’からなっている前記ビアプラグ１１８を形成した後、前記モールディング絶縁膜１０８上に前記ビアプラグ１１８と接触する上部電極１２０を形成する。前記上部電極１２０は前記ビアプラグ１１８を有する半導体基板上にチタンナイトライド膜（ＴｉＮ ｌａｙｅｒ）のような上部電極用の導電膜を形成し、前記上部電極用の導電膜をパターニングして形成することができる。前記上部電極用の導電膜は異方性エッチング工程によってパターニングされることができる。本発明によれば、前記相変化物質膜パターン１１４’からなっている前記ビアプラグ１１８が前記ビアホール１１２内に信頼性を持ち形成される。よって、従来と違って前記相変化物質膜パターン１１４’は異方性エッチングを経験することはない。したがって、異方性エッチングによるエッチング損傷により前記相変化記憶素子の動作特性が劣化されることを防ぐことができる。
１：トランスファチャンバ
１０：サセプター
１００：半導体基板
１０２：層間絶縁膜
１０４：下部電極コンタクトプラグ
１０６：下部電極
１０８：モールディング絶縁膜
１０８’：予備ビアホール
１１０：スペーサ絶縁膜
１１０’：スペーサ
１１２：ビアホール
１１４：相変化物質膜
１１４’：相変化物質膜パターン
１１６：イオンビーム
１１８：ビアプラグ
１２０：上部電極
１０：サセプター
１００：半導体基板
１０２：層間絶縁膜
１０４：下部電極コンタクトプラグ
１０６：下部電極
１０８：モールディング絶縁膜
１０８’：予備ビアホール
１１０：スペーサ絶縁膜
１１０’：スペーサ
１１２：ビアホール
１１４：相変化物質膜
１１４’：相変化物質膜パターン
１１６：イオンビーム
１１８：ビアプラグ
１２０：上部電極
Claims (16)
- （ａ）予備ビアホールを有する絶縁膜を形成する段階と、
（ｂ）前記予備ビアホールの側面にスペーサを形成して縦横比、縦方向のビア軸、側面及び基底面を有するビアホールを形成する段階と、
（ｃ）前記絶縁膜の上部面、前記ビアホールの側面及び基底面上に第１充填膜を形成する段階と、（ｄ）前記第１充填膜の上部を除去して、前記ビアホール内の第１充填膜の下部を残留させ、前記第１充填膜の下部は最初の基底面及び側面の下部領域を覆う予備プラグを形成して変更された縦横比を有する変更されたビアホールを形成する段階と、
（ｅ）前記絶縁膜の上部面、側面の上部及び予備プラグ上に連続充填膜を形成する段階と、
（ｆ）前記連続充填膜の上部を除去して、変更されたビアホール内に連続充填膜の下部を残留させ、前記連続充填膜の下部は予備プラグの延長部を形成して修正されたビアホールの側面の中間領域を覆う段階と、
（ｇ）前記連続充填膜を（ｅ）形成段階と（ｆ）除去段階を繰り返して多数の充填膜部位にビアホールを埋め込めてプラグ構造を形成する段階と、を有し、
前記第１充填膜の上部をエッチングし、前記ビアホール内の第１充填膜の下部を残留させることは、ＩＢＥ（Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）を用いて前記第１充填膜の上部をエッチングすることを含み、第１入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、
前記連続充填膜の上部をエッチングし、前記ビアホール内に前記連続充填膜の下部を残留させることは、イオンビームエッチング（ＩＢＥ）を用いて前記連続充填膜の上部をエッチングすることを含み、第２入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、
前記第１入射角は前記イオンビームが前記ビアホールの基底面に直接の入射が遮断される範囲で選択され、
前記第２入射角は前記イオンビームが前記予備プラグの上部面に直接の入射が遮断される範囲で選択されることを特徴とするプラグ構造の形成方法。 - 前記第１入射角は前記イオンビームが前記予備プラグを形成する前記第１充填膜の下部との直接の入射が遮断される範囲で選択され、
前記第２入射角は前記イオンビームが前記予備プラグの延長部を形成する前記連続充填膜の下部との直接の入射が遮断される範囲で選択されることを特徴とする請求項１に記載のプラグ構造の形成方法。 - 前記第１充填膜は導電物質であり、前記連続充填膜は導電物質であることを特徴とする請求項１に記載のプラグ構造の形成方法。
- 前記第１充填膜は相変化物質であり、前記連続充填膜は相変化物質であることを特徴とする請求項３に記載のプラグ構造の形成方法。
- 前記第１充填膜は、Ｇｅ１−（ｘ＋ｙ）ＳｂｘＴｅｙ（ｘ＞０、ｙ＞０及びｘ＋ｙ＜１）によって代表される第１ＧＳＴ合金であり、
前記連続充填膜は、Ｇｅ１−（ａ＋ｂ）ＳｂａＴｅｂ（ａ＞０、ｂ＞０及びａ＋ｂ＜１）によって代表される第２ＧＳＴ合金であることを特徴とする請求項４に記載のプラグ構造の形成方法。 - 前記第１ＧＳＴ合金及び第２ＧＳＴ合金は実質的に同一組成を有することを特徴とする請求項５に記載のプラグ構造の形成方法。
- 前記第１入射角はイオンビームが予備プラグを形成する第１充填膜の下部に直接的に入射するそれ以下の第１最小値を有し、
前記第２入射角はイオンビームが予備プラグの延長部を形成する前記連続充填膜の下部に直接的に入射するそれ以下の第２最小値を有し、
前記第１最小値は第２最小値よりも小さいことを特徴とする請求項２に記載のプラグ構造の形成方法。 - 前記第１入射角はイオンビームが予備プラグを形成する第１充填膜の下部に直接的に入射するそれ以下の第１最小値を有して、第１最小値はビアホールの縦横比として作用し、
前記第２入射角はイオンビームが予備プラグの延長部を形成する前記連続充填膜の下部に直接的に入射するそれ以下の第２最小値を有して、前記第２最小値は変更された縦横比として作用し、
前記縦横比が大きくなれば前記入射角が有する最小値はさらに小さくなることを特徴とする請求項２に記載のプラグ構造の形成方法。 - 前記第１入射角は、３０゜ないし８５゜であることを特徴とする請求項２に記載のプラグ構造の形成方法。
- 前記第１充填膜上部を除去して前記絶縁膜の上部面を露出させ、
前記連続充填膜の上部を除去して前記絶縁膜の上部面を露出させることを特徴とする請求項１に記載のプラグ構造の形成方法。 - 前記第１充填膜上部を除去して前記絶縁膜の上部面上の前記第１充填膜を所定厚さで残し、
前記連続充填膜の上部を除去して前記絶縁膜の上部面上の前記連続充填膜を所定厚さで残すことを特徴とする請求項１に記載のプラグ構造の形成方法。 - （ａ）予備ビアホールを有する絶縁膜を形成する段階と、
（ｂ）前記予備ビアホールの側面にスペーサを形成して縦横比、縦方向の開口軸、側面及び基底面を有するビアホールを形成する段階と、
（ｃ）前記絶縁膜の上部面、前記ビアホールの側面及び基底面上に第１相変化充填膜を形成する段階と、
（ｄ）前記第１相変化充填膜の上部を除去して、前記ビアホール内に第１相変化充填膜の下部を残留させ、前記第１充填膜の下部は最初基底面及び側面の下部領域を覆う予備プラグを形成して変更された縦横比を有する変更されたビアホールを形成する段階と、
（ｅ）前記絶縁膜上部面、側面の上部及び予備プラグ上に連続相変化充填膜を形成する段階と、
（ｆ）前記連続相変化充填膜の上部を除去して、変更されたビアホール内に前記連続相変化充填膜の下部を残留させ、前記連続相変化充填膜の下部は予備プラグの延長部を形成し側面の中間領域を覆う段階と、
（ｇ）前記連続相変化充填膜を（ｅ）形成工程及び（ｆ）除去工程を繰り返して多数の相変化充填膜部位に前記ビアホールを埋め込めて相変化プラグ構造を形成する段階と、を有し、 前記第１相変化充填膜の上部を除去して前記ビアホール内に前記第１相変化充填膜の下部を残留させることは、ＩＢＥ（Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）を用いて前記第１相変化充填膜の上部をエッチングすることを含み、第１入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、前記連続相変化充填膜の上部をエッチングし、前記ビアホール内に前記連続相変化充填膜の下部を残留させることは、イオンビームエッチング（ＩＢＥ）を用いて前記連続相変化充填膜の上部をエッチングすることを含み、第２入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、前記第１入射角は前記イオンビームが前記ビアホールの基底面に直接的な入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの上部面に直接的な入射が遮断される範囲で選択されることを特徴とする相変化記憶素子の製造方法。 - （ａ）前記絶縁膜を形成する以前に、
（ａ−１）半導体基板の上に層間絶縁膜を形成し、
（ａ−２）前記層間絶縁膜の上に下部電極を形成することをさらに含み、
前記ビアホールは、前記下部電極の領域を露出させることを特徴とする請求項１２に記載の相変化記憶素子の製造方法。 - 前記第１入射角は前記イオンビームが前記予備プラグを形成する前記第１充填膜の下部との直接的な入射が遮断される範囲で選択され、
前記第２入射角は前記イオンビームが前記予備プラグの延長部を形成する前記連続相変化充填膜の下部との直接的な入射が遮断される範囲で選択されることを特徴とする請求項１２に記載の相変化記憶素子の製造方法。 - 前記第１相変化充填膜は、Ｇｅ１−（ｘ＋ｙ）ＳｂｘＴｅｙ（ｘ＞０、ｙ＞０及びｘ＋ｙ＜１）によって代表される第１ＧＳＴ合金であり、
前記連続相変化充填膜は、Ｇｅ１−（ａ＋ｂ）ＳｂａＴｅｂ（ａ＞０、ｂ＞０及びａ＋ｂ＜１）によって代表される第２ＧＳＴ合金であることを特徴とする請求項１２に記載の相変化記憶素子の製造方法。 - 前記相変化プラグ構造と電気的に接触し、前記相変化プラグ構造と隣接した絶縁膜の上部面領域とのオーバーラップされる上部電極を形成することをさらに含むことを特徴とする請求項１２に記載の相変化記憶素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040066074A KR100653701B1 (ko) | 2004-08-20 | 2004-08-20 | 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법 |
| KR10-2004-0066074 | 2004-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006060235A JP2006060235A (ja) | 2006-03-02 |
| JP5058466B2 true JP5058466B2 (ja) | 2012-10-24 |
Family
ID=36080764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005240283A Active JP5058466B2 (ja) | 2004-08-20 | 2005-08-22 | ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7473597B2 (ja) |
| JP (1) | JP5058466B2 (ja) |
| KR (1) | KR100653701B1 (ja) |
| CN (1) | CN100359666C (ja) |
| TW (1) | TWI273676B (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733147B1 (ko) * | 2004-02-25 | 2007-06-27 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR100652378B1 (ko) * | 2004-09-08 | 2006-12-01 | 삼성전자주식회사 | 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법 |
| KR100809597B1 (ko) * | 2006-04-06 | 2008-03-04 | 삼성전자주식회사 | 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법 |
| US8896045B2 (en) * | 2006-04-19 | 2014-11-25 | Infineon Technologies Ag | Integrated circuit including sidewall spacer |
| KR100717286B1 (ko) * | 2006-04-21 | 2007-05-15 | 삼성전자주식회사 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
| US8084799B2 (en) * | 2006-07-18 | 2011-12-27 | Qimonda Ag | Integrated circuit with memory having a step-like programming characteristic |
| KR100780865B1 (ko) * | 2006-07-19 | 2007-11-30 | 삼성전자주식회사 | 상변화막을 포함하는 반도체 소자의 형성 방법 |
| KR100791477B1 (ko) * | 2006-08-08 | 2008-01-03 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
| KR100858083B1 (ko) * | 2006-10-18 | 2008-09-10 | 삼성전자주식회사 | 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법 |
| US8426967B2 (en) * | 2007-01-05 | 2013-04-23 | International Business Machines Corporation | Scaled-down phase change memory cell in recessed heater |
| US7749802B2 (en) * | 2007-01-09 | 2010-07-06 | International Business Machines Corporation | Process for chemical vapor deposition of materials with via filling capability and structure formed thereby |
| US20100032290A1 (en) * | 2007-01-25 | 2010-02-11 | Ulvac, Inc. | Method for forming chalcogenide film and method for manufacturing recording element |
| US7695994B2 (en) * | 2007-04-24 | 2010-04-13 | Micron Technology, Inc. | Material sidewall deposition method |
| KR20080095683A (ko) | 2007-04-25 | 2008-10-29 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 형성 방법 |
| KR100883412B1 (ko) * | 2007-05-09 | 2009-02-11 | 삼성전자주식회사 | 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템 |
| JP2008288292A (ja) * | 2007-05-16 | 2008-11-27 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
| US20080314738A1 (en) * | 2007-06-19 | 2008-12-25 | International Business Machines Corporation | Electrolytic Device Based on a Solution-Processed Electrolyte |
| US7863593B2 (en) * | 2007-07-20 | 2011-01-04 | Qimonda Ag | Integrated circuit including force-filled resistivity changing material |
| MY155239A (en) * | 2007-07-26 | 2015-09-30 | Cabot Microelectronics Corp | Compositions and methods for chemical-mechanical polishing of phase change materials |
| KR101258268B1 (ko) * | 2007-07-26 | 2013-04-25 | 삼성전자주식회사 | 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들 |
| KR20090026580A (ko) * | 2007-09-10 | 2009-03-13 | 삼성전자주식회사 | 저항 메모리 소자 및 그 형성방법 |
| US8178386B2 (en) * | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
| KR101024741B1 (ko) * | 2007-10-31 | 2011-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| US20090146131A1 (en) * | 2007-12-05 | 2009-06-11 | Thomas Happ | Integrated Circuit, and Method for Manufacturing an Integrated Circuit |
| US20090050873A1 (en) * | 2008-01-16 | 2009-02-26 | Qimonda Ag | System Including Memory with Resistivity Changing Material and Method of Making the Same |
| KR101480292B1 (ko) * | 2008-03-17 | 2015-01-12 | 삼성전자주식회사 | 상변화막을 포함하는 반도체 소자의 형성 방법 |
| US8003971B2 (en) * | 2008-03-19 | 2011-08-23 | Qimonda Ag | Integrated circuit including memory element doped with dielectric material |
| WO2009152108A2 (en) * | 2008-06-10 | 2009-12-17 | Advanced Technology Materials, Inc. | GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRISTALLINITY |
| US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| US8097870B2 (en) * | 2008-11-05 | 2012-01-17 | Seagate Technology Llc | Memory cell with alignment structure |
| KR20100063937A (ko) | 2008-12-04 | 2010-06-14 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 형성 방법 및 상변화 메모리 소자의 제조 방법 |
| KR20100075273A (ko) * | 2008-12-24 | 2010-07-02 | 주식회사 하이닉스반도체 | 상변화막 형성방법 및 이를 이용한 상변화 기억 소자의 제조방법 |
| US8049327B2 (en) * | 2009-01-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with scalloped sidewalls |
| KR101535649B1 (ko) * | 2009-01-06 | 2015-07-09 | 삼성전자주식회사 | 가변저항 기억 소자 및 그 제조방법 |
| CN101840994B (zh) * | 2009-03-16 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存取存储器及制造方法 |
| WO2010135702A2 (en) | 2009-05-22 | 2010-11-25 | Advanced Technology Materials, Inc. | Low temperature gst process |
| US7955981B2 (en) * | 2009-06-30 | 2011-06-07 | Sandisk 3D Llc | Method of making a two-terminal non-volatile memory pillar device with rounded corner |
| US9099537B2 (en) * | 2009-08-28 | 2015-08-04 | International Business Machines Corporation | Selective nanotube growth inside vias using an ion beam |
| US8956516B2 (en) * | 2009-08-31 | 2015-02-17 | Semicat, Inc. | System and apparatus to facilitate physical vapor deposition to modify non-metal films on semiconductor substrates |
| US8936703B2 (en) * | 2009-08-31 | 2015-01-20 | Semicat, Inc. | Methods to fabricate non-metal films on semiconductor substrates using physical vapor deposition |
| KR101747095B1 (ko) | 2010-06-07 | 2017-06-15 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 |
| KR101094987B1 (ko) * | 2010-07-06 | 2011-12-20 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조방법 |
| CN102376879B (zh) * | 2010-08-10 | 2013-10-09 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的形成方法 |
| US8574954B2 (en) | 2010-08-31 | 2013-11-05 | Micron Technology, Inc. | Phase change memory structures and methods |
| US8497212B2 (en) * | 2011-02-28 | 2013-07-30 | Globalfoundries Inc. | Filling narrow openings using ion beam etch |
| US20130001499A1 (en) * | 2011-06-28 | 2013-01-03 | International Business Machines Corporation | Compressive Structure for Enhancing Contact of Phase Change Material Memory Cells |
| KR101823500B1 (ko) * | 2011-07-11 | 2018-01-31 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
| US9847480B2 (en) * | 2012-09-28 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| US9640757B2 (en) | 2012-10-30 | 2017-05-02 | Entegris, Inc. | Double self-aligned phase change memory device structure |
| CN103618045B (zh) * | 2013-09-12 | 2016-08-17 | 上海新安纳电子科技有限公司 | 一种低功耗相变存储器结构的制备方法 |
| US9530674B2 (en) * | 2013-10-02 | 2016-12-27 | Applied Materials, Inc. | Method and system for three-dimensional (3D) structure fill |
| TW201522703A (zh) * | 2013-11-21 | 2015-06-16 | Applied Materials Inc | 用於膜沉積的方法與設備 |
| CN104167355A (zh) * | 2014-08-27 | 2014-11-26 | 上海华力微电子有限公司 | 金属栅工艺中金属的填充方法及其设备 |
| CN108257874B (zh) * | 2016-12-29 | 2021-07-13 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| JP2019161106A (ja) * | 2018-03-15 | 2019-09-19 | 東芝メモリ株式会社 | 半導体記憶装置の製造方法 |
| JP2020167210A (ja) * | 2019-03-28 | 2020-10-08 | キオクシア株式会社 | 記憶装置および記憶装置の製造方法 |
| US11489113B2 (en) * | 2020-04-17 | 2022-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, memory cell and method of forming the same |
| US11749564B2 (en) * | 2020-09-22 | 2023-09-05 | Applied Materials, Inc. | Techniques for void-free material depositions |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3271591A (en) | 1963-09-20 | 1966-09-06 | Energy Conversion Devices Inc | Symmetrical current controlling device |
| JPH02445A (ja) * | 1987-12-25 | 1990-01-05 | Shikishima Boseki Kk | ヒトプロラクチン生産用組み換えｄｎａ、菌株及びヒトプロラクチンを生産する方法 |
| JPH0445583A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JPH04142064A (ja) * | 1990-10-02 | 1992-05-15 | Sony Corp | 液相メタルｃｖｄ法 |
| JPH07106282A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 半導体装置製造方法 |
| JPH08153689A (ja) * | 1994-11-28 | 1996-06-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| JPH09153470A (ja) * | 1995-12-01 | 1997-06-10 | Hitachi Ltd | 半導体装置の成膜方法 |
| US5893758A (en) * | 1996-06-26 | 1999-04-13 | Micron Technology, Inc. | Etching method for reducing cusping at openings |
| US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| KR100458081B1 (ko) * | 1997-06-26 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체장치의비아홀형성방법 |
| US6207524B1 (en) * | 1998-09-29 | 2001-03-27 | Siemens Aktiengesellschaft | Memory cell with a stacked capacitor |
| US6238582B1 (en) * | 1999-03-30 | 2001-05-29 | Veeco Instruments, Inc. | Reactive ion beam etching method and a thin film head fabricated using the method |
| US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6511862B2 (en) | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Modified contact for programmable devices |
| US6507061B1 (en) | 2001-08-31 | 2003-01-14 | Intel Corporation | Multiple layer phase-change memory |
| US6566700B2 (en) | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
| US6794238B2 (en) * | 2001-11-07 | 2004-09-21 | Micron Technology, Inc. | Process for forming metallized contacts to periphery transistors |
| US6855975B2 (en) * | 2002-04-10 | 2005-02-15 | Micron Technology, Inc. | Thin film diode integrated with chalcogenide memory cell |
| KR100437458B1 (ko) * | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| WO2004008535A1 (ja) * | 2002-07-11 | 2004-01-22 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリおよびその製造方法 |
| US7294527B2 (en) * | 2002-08-29 | 2007-11-13 | Micron Technology Inc. | Method of forming a memory cell |
| US6713365B2 (en) | 2002-09-04 | 2004-03-30 | Macronix International Co., Ltd. | Methods for filling shallow trench isolations having high aspect ratios |
-
2004
- 2004-08-20 KR KR1020040066074A patent/KR100653701B1/ko active IP Right Grant
-
2005
- 2005-08-11 US US11/201,421 patent/US7473597B2/en active Active
- 2005-08-19 CN CNB200510092748XA patent/CN100359666C/zh active Active
- 2005-08-19 TW TW094128465A patent/TWI273676B/zh active
- 2005-08-22 JP JP2005240283A patent/JP5058466B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006060235A (ja) | 2006-03-02 |
| US7473597B2 (en) | 2009-01-06 |
| CN1738022A (zh) | 2006-02-22 |
| US20060040485A1 (en) | 2006-02-23 |
| TWI273676B (en) | 2007-02-11 |
| TW200625543A (en) | 2006-07-16 |
| KR20060017409A (ko) | 2006-02-23 |
| CN100359666C (zh) | 2008-01-02 |
| KR100653701B1 (ko) | 2006-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5058466B2 (ja) | ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法 | |
| US7351991B2 (en) | Methods for forming phase-change memory devices | |
| US7465675B2 (en) | Method of forming a phase change memory device having a small area of contact | |
| US7038261B2 (en) | Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention | |
| KR100669851B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US7329579B2 (en) | Phase changeable memory cells and methods of fabricating the same | |
| US7262502B2 (en) | Phase-change random access memory device and method for manufacturing the same | |
| US8422283B2 (en) | Phase change memory device to prevent thermal cross-talk and method for manufacturing the same | |
| US20060281216A1 (en) | Method of manufacturing a phase change RAM device utilizing reduced phase change current | |
| US20070111429A1 (en) | Method of manufacturing a pipe shaped phase change memory | |
| KR100629265B1 (ko) | 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자 | |
| US7687310B2 (en) | Method for manufacturing phase change memory device which can stably form an interface between a lower electrode and a phase change layer | |
| US7061005B2 (en) | Phase-change random access memory device and method for manufacturing the same | |
| US7678642B2 (en) | Method for manufacturing phase change memory device using a patterning process | |
| CN109888096B (zh) | 存储单元及其制造方法、以及存储装置 | |
| US20080116443A1 (en) | Phase change memory device with hole for a lower electrode defined in a stable manner and method for manufacturing the same | |
| US7525176B2 (en) | Phase change memory cell design with adjusted seam location | |
| KR100728984B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100895819B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20080023013A (ko) | 산화물을 함유하는 하부 전극을 갖는 상변화 기억 셀의제조 방법 | |
| KR20060008799A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR20090084218A (ko) | 가변 저항 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5058466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |