KR101094987B1 - 상변화 메모리 소자 및 그 제조방법 - Google Patents

상변화 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101094987B1
KR101094987B1 KR1020100064868A KR20100064868A KR101094987B1 KR 101094987 B1 KR101094987 B1 KR 101094987B1 KR 1020100064868 A KR1020100064868 A KR 1020100064868A KR 20100064868 A KR20100064868 A KR 20100064868A KR 101094987 B1 KR101094987 B1 KR 101094987B1
Authority
KR
South Korea
Prior art keywords
phase change
film
memory device
layer
manufacturing
Prior art date
Application number
KR1020100064868A
Other languages
English (en)
Inventor
이근
김진혁
권영석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100064868A priority Critical patent/KR101094987B1/ko
Priority to US12/962,183 priority patent/US8508021B2/en
Application granted granted Critical
Publication of KR101094987B1 publication Critical patent/KR101094987B1/ko
Priority to US13/920,656 priority patent/US8802536B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

증착 특성이 개선된 상변화막을 포함하는 상변화 메모리 소자 및 그 제조방법에 대해 제시한다. 본 실시예의 상변화 메모리 소자는, 상변화 영역을 갖는 반도체 기판, 상기 상변화 영역 내부의 표면에 고르게 도포되며 제 1 물질이 리치하게 포함되어 있는 상기 제 1 물질 및 제 2 물질의 이종 화합물로 구성되는 제 1 상변화막, 및 상기 제 1 상변화막의 표면에 형성되며 상기 상변화 영역을 충진하도록 형성되는 제 2 상변화막을 포함한다.

Description

상변화 메모리 소자 및 그 제조방법{Phase Change Memory Device And Method of Manufacturing the Same}
본 발명은 상변화 메모리 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로, 증착 특성이 개선된 상변화막을 포함하는 상변화 메모리 소자 및 그 제조방법에 관한 것이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속 및 대용량등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 차세대 반도체 메모리 장치는 일반적인 플래쉬 메모리 장치의 비휘발성, SRAM(Static Random Access Memory)의 고속 동작, 및 DRAM(Dynamic RAM)의 고집적성등을 포함하면서, 더 낮은 소비 전력이 요구된다. 이와 같은 차세대 반도체 메모리 장치로는 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기입/독취 특성이 우수한 FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), 상변화 메모리(Phase-change RAM) 또는 NFGM(Nano Floating Gate Memory)등의 소자가 연구되고 있다. 그 중 상변화 메모라 소자는 단순한 구조를 가지면서 저렴한 비용으로 제조될 수 있으며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있다.
상변화 메모리 소자는 인가되는 전류로부터 발생되는 열에 따라 그 결정 상태가 변화되는 상변화막을 갖는다. 현재 상변화 메모리 소자에 적용되는 상변화막으로는 게르마늄(Ge), 안티몬(Sb) 및 텔루트(Te)로 구성된 칼코게나이드 화합물(Ge-Sb-Te:GST)이 주로 이용되고 있다. GST와 같은 상변화막은 공급되는 전류의 크기 및 시간에 따라 발생되는 열에 의하여 그 결정 상태가 변화된다. 이와 같은 상변화막은 비정질 상태에서 높은 비저항을 갖고, 결정 상태에서는 낮은 비저항을 가지므로, 메모리 장치의 데이터 저장 매체로 사용될 수 있다.
상변화막은 그것의 결정화 특성에 의해 비정질에서 결정질의 변화는 비교적 용이하나, 결정질에서 비정질로의 전환은 많은 전류를 필요로 한다. 결정질에서 비정질로 전환시 필요한 전류를 리셋 전류라 하며, 현재 상변화 메모리 소자는 리셋 전류를 줄이기 위한 여러 가지 방법이 제안되었다.
현재, 리셋 전류를 줄이기 위해, 상변화막의 형태를 콘파인드(confind) 구조로 형성하는 방법이 제안되고 있다. 상기 콘파인드 구조는 홀 형태의 상변화 영역내에 상변화막을 매립시켜, 상변화 효율을 개선시키므로써 리셋 전류를 감소시키는 방법이다.
그런데, 콘파인드 구조의 상변화막을 증착하려면, 상변화막의 증착 선택성이 확보되어야 한다. 알려진 바와 같이, 대표적인 상변화막인 GST막은 증착 선택성이 매우 높다. 이로 인해, 콘파인드 구조에 적용되는 경우, 상기 홀내에 고르게 증착되지 않아, 매립이 용이하지 않다. 이로 인해, 상변화막이 상기 ㅅ상변화 영역내에 고르게 형성되지 않아, 씨임(seam)과 같은 보이드 또는 오픈 페일(open fail)이 발생될 수 있다.
본 발명은 증착 특성이 개선된 상변화막을 포함하는 상변화 메모리 소자 및 그 제조방법에 대해 제시한다.
상기한 본 발명의 일 실시예에 따른 상변화 메모리 소자는, 상변화 영역을 갖는 반도체 기판, 상기 상변화 영역 내부의 표면에 고르게 도포되며 제 1 물질이 리치하게 포함되어 있는 상기 제 1 물질 및 제 2 물질의 이종 화합물로 구성되는 제 1 상변화막, 및 상기 제 1 상변화막의 표면에 형성되며 상기 상변화 영역을 충진하도록 형성되는 제 2 상변화막을 포함한다.
또한, 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 제조방법은, 하부 전극을 노출시키는 상변화 영역을 구비한 반도체 기판을 제공하는 단계, 상기 상변화 영역 내부에 제 1 물질이 리치하게 포함되어 있는 상기 제 1 물질 및 제 2 물질의 이종 화합물로 구성되는 제 1 상변화막을 고르게 형성하는 단계, 및 상기 제 1 상변화막의 표면에 상기 상변화 영역을 충진하도록 제 2 상변화막을 형성하는 단계를 포함한다.
본 발명에 따르면, 상변화 메모리 소자의 상변화막으로서, 도포 균일성이 우수하도록 특정 상변화 물질이 리치하게 포함된 이종 화합물로 구성된 제 1 상변화막을 먼저 증착하고, 그 후에 증착 선택성이 우수한 일반적인 제 2 상변화막을 증착한다. 이에 따라, 콘파인드 구조 나아가, 다양한 형태의 상변화막을 증착하고자 할 때, 상변화막의 증착 특성을 개선할 수 있다.
도 1 내지 도 3은 본 발명의 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1 내지 도 3은 본 발명의 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 스위칭 소자를 포함하고 있는 상변화 메모리 소자의 반도체 기판(10) 상부에 하부 전극(20)을 형성한다. 스위칭 소자로는 예를 들어 다이오드가 이용될 수 있지만 여기에 한정되지 않고 모스 트랜지스터가 이용될 수 있다. 또한, 상기 스위칭 소자는 워드 라인과 전기적으로 연결되어, 상기 하부전극(20)에 리셋 전류를 제공할 수 있다. 상기 하부 전극(20)은 리셋 전류를 줄일 수 있도록 다양한 형태로 제작가능하며, 하부 전극(20)으로는 비저항이 낮은 도전 물질, 예컨대, 폴리실리콘 게르마늄막(Poly-SiGe), 게르마늄 질화막(GeN), 티타늄 질화막(TiN), 티타늄 알루미늄 질화막(TiSiN), 티타늄 실리콘 질화막(TiSiN), 티타늄 질산화막(TiON), 티타늄 산화막(TiO2), 탄탈륨막(Ta), 탄탈륨 질화막(TaN), 탄탈륨 실리콘 질화막(TaSiN), 탄탈륨 산화막(Ta2O5), 텅스텐막(W), 텅스텐 질화막(WN), 금막(Au), 구리막(Cu), 이리듐막(Ir), 이리듐 산화막(IrOx) 및 백금(Pt) 중 적어도 하나로 형성될 수 있다.
하부 전극(20)이 형성된 반도체 기판(10) 상부에 층간 절연막(25)을 형성한다. 층간 절연막(25)은 내열 특성이 우수한 실리콘 질화막 계열의 절연막일 수 있다. 하부 전극(20)이 노출되도록 층간 절연막(25)을 식각하여, 상변화 영역(30)을 한정한다.
이후 증착될 상변화막의 증착 특성을 개선하기 위해, 반도체 기판(10) 결과물을 전처리한다. 상기 전처리 공정은 하부 전극(20)을 구성하는 물질의 아웃 개싱(out-gasing)을 방지하여, 이후 형성될 상변화막의 접착 및 증착 특성을 개선시키기 위해 수행된다. 이러한 전처리 공정(35)으로는 퍼니스(furnace) 공정, RTA(rapid thermal annealing) 공정, UV 베이크 공정 또는 챔버 어닐링 공정등이 있을 수 있다.
다음, 도 2에 도시된 바와 같이, 상변화 영역(30)이 충진되도록 상변화막(40)을 형성한다. 본 실시예의 상변화막(40)은 도포 균일성이 우수한 제 1 상변화막(40a) 및 증착 선택성이 우수한 제 2 상변화막(40b)을 포함한다. 즉, 제 1 상변화막(40a)은 상대적으로 반도체 기판(10) 결과물을 따라 고르게 증착되는 특성을 갖는 막으로서, 제 1 물질 및 제 2 물질로 구성된 이종 화합물일 수 있고, 제 1 물질이 상대적으로 리치(rich)한 구성을 갖는다. 예를 들어, 제 1 상변화막(40a)은 Sb 리치 Te막(Sb rich Te), Ge 리치 Te막(Ge rich Te), 또는 Si 리치 Sb(Si rich Sb)으로 구성될 수 있다. 여기서, '리치'라 함은 화합물을 구성하는데 있어서, 화학 양론비 이상 포함된 경우를 의미한다.
여기서, 상기 제 1 상변화막(40a)은 제 2 상변화막(40b)에 비해 상대적인 박막일 수 있다. 아울러, 제 1 상변화막(40a)은 표면 증착 특성이 우수한 ALD(atomic layer deposition) 방식으로 증착될 수 있다. ALD 방식에 따른 제 1 상변화막(40a)은 제 1 물질을 공급하는 단계, 퍼지하는 단계, 제 2 물질을 공급하는 단계 및 퍼지하는 단계를 반복 수행하여 얻어질 수 있다. 여기서, 제 1 상변화막(40a)의 경우, 제 1 물질의 공급 시간을 제 2 물질의 공급 시간보다 상대적으로 길게 하여, 제 1 물질이 리치한 재 1 상변화막을 만들 수 있다. 이와 같은 ALD 방식은 원자 단위, 즉 원자층 형태로 물질막을 증착하므로, 단차 도포성이 우수하고, 두께 제어가 우수하다. 또한, ALD 방식은 저온에서 증착이 가능하므로, 물질 특성의 변경없이 제 1 상변화막(40a)을 증착할 수 있다.
여기서, 상기 제 1 상변화막(40a)의 리치한 제 1 물질은 예를 들어 메탈 오가닉 프리커서(metal organic precursor)를 이용할 수 있다. 또한, 상기 제 1 물질이 특히 안티모니(Sb)의 경우, 질소(N) 리간드(ligand)를 포함하는 안티모니 프리커서를 이용할 수 있다. 질소(N) 리간드의 경우, 탄소(C) 리간드에 비에 전기 음성도가 크기 때문에, 전자를 잘 빼내는(withdran) 특성을 갖는다. 그러므로, 질소(N)와 안티모니(Sb) 사이에 반발력이 커지게 되어, 결합이 쉽게 끊어지게 되어, 반응이 쉽게 일어나게 된다. 따라서, 증착이 고르게 일어나게 된다.
한편, 제 2 상변화막(40b)은 Ge-Sb-Te(GST) 물질로 구성될 수 있으며, 예를 들어, ALD 방식 또는 CVD(Chemical vapor deposition) 방식으로 증착될 수 있다. ALD 방식으로 증착되는 경우, 제 1 물질을 공급하는 단계, 퍼지하는 단계, 제 2 물질을 공급하는 단계, 퍼지하는 단계, 제 3 물질을 공급하는 단계, 및 퍼지하는 단계로 구성되는 사이클을 반복하여 제 2 상변화막(40b)을 증착할 수 있다. 제 1 내지 제 3 물질은 각기 상이한 물질일 수 있으며, 게르마늄(Ge), 안티모니(Sb) 및 텔레륨(Te) 중 어느 하나일 수 있다. 또한, 상기 게르마늄(Ge) 대신 비스무스(Bi), 실리콘(Si), 비소(As), 셀레늄(Se)을 상기 제 1 내지 제 3 물질중 하나로 공급할 수 있다.
또한, 제 2 상변화막(40b)을 ALD 방식으로 증착시, 제 1 및 제 2 물질을 포함하는 이종 화합물 소스를 공급하는 단계, 퍼지하는 단계, 제 3 물질을 공급하는 단계 및 퍼지하는 단계로 구성되는 사이클을 반복하여 제 2 상변화막(40b)을 증착할 수도 있다.
또한, 제 1 내지 제 3 물질을 포함하는 삼중(Ternary) 화합물 소스를 공급하는 단계 및 퍼지하는 단계를 반복하여 제 2 상변화막(40b)을 형성할 수도 있다.
또한, CVD 방식으로 제 2 상변화막(40b)을 형성하는 경우, 제 1 내지 제 3 물질을 개별적으로 공급하거나, 이중 화합물 형태로 공급하거나 혹은 삼종 화합물 형태로 공급하여 증착할 수 있다. CVD 방식에 따른 제 2 상변화막(40b) 증착시, 반응 가스로 질화 수소 가스(NH3) 및 수소 가스(H2)를 주입할 수도 있다. 또한, 반응 특성을 개선하기 위해, 플라즈마를 더 공급할 수도 있다.
또한, 제 1 및 제 2 상변화막(40a,40b) 각각은 도펀트를 포함할 수도 있다. 상기 제 1 또는 제 2 상변화막(40a,40b)에 포함되는 도펀트로는 예를 들어 주석(Sn), 실리콘 산화막(SiO2) 또는 실리콘(Si)이 이용될 수 있다.
그 후, 제 2 및 제 1 상변화막(40b,40a)을 평탄화하여, 콘파인드된 상변화막(40)을 형성한다.
다음, 도 3에 도시된 바와 같이, 상기 상변화막(40)을 후처리한다. 후처리로는 RTA 공정, UV 베이크 공정, 챔버 어닐링 공정 또는 플라즈마 트리트먼트(plasma treatment) 공정이 있을 수 있다. 이때, 플라즈마 트리트먼트 공정의 경우, 상변화 물질의 상을 제어 가능하여, 부피 감소등의 현상을 방지할 수 있다. 또한, 상기 후처리 공정을 실시하므로써, 공정 반응 부산물을 제거가능하며, 상부에 형성될 상부 전극과의 콘택 특성을 개선할 수 있다. 이와 같은 후처리 공정은 상변화막(40)의 물성에 영향을 미치지 않는 400 내지 200℃에서 진행됨이 바람직하다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 상변화 메모리 소자의 상변화막으로서, 도포 균일성이 우수하도록 특정 상변화 물질이 리치하게 포함된 이종 화합물로 구성된 제 1 상변화막을 먼저 증착하고, 그 후에 증착 선택성이 우수한 일반적인 제 2 상변화막을 증착한다. 이에 따라, 콘파인드 구조 나아가, 다양한 형태의 상변화막을 증착하고자 할 때, 상변화막의 증착 특성을 개선할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자라면, 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로 부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 반도체 기판 20 : 하부 전극
25 : 층간 절연막 30 : 상변화 영역
30 : 전처리 40 : 상변화막
40a : 제 1 상변화막 40b : 제 2 상변화막
50 : 후처리

Claims (24)

  1. 반도체 기판;
    상기 반도체 기판 상부에 형성되며, 홀 형태의 상변화 영역을 포함하는 절연막;
    상기 상변화 영역 내부의 표면에 고르게 도포되며 제 1 물질이 리치(rich)하게 포함되어 있는 상기 제 1 물질 및 제 2 물질의 이종 화합물로 구성되는 제 1 상변화막; 및
    상기 제 1 상변화막의 표면에 형성되며 상기 상변화 영역을 충진하도록 형성되는 제 2 상변화막을 포함하는 상변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 제 1 물질은 Sb이고, 상기 제 2 물질은 Te인 상변화 메모리 소자.
  3. 제 1 항에 있어서,
    상기 제 1 물질은 Ge이고, 상기 제 2 물질은 Te인 상변화 메모리 소자.
  4. 제 1 항에 있어서,
    상기 제 1 물질은 Si이고, 상기 제 2 물질은 Sb인 상변화 메모리 소자.
  5. 제 1 항에 있어서,
    상기 제 2 상변화막은 상기 제 1 물질, 상기 제 2 물질, 및 제 3 물질을 포함하는 삼종 화합물인 상변화 메모리 소자.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 제 2 상변화막은 Ge,Sb 및 Te의 화합물로 구성된 GST막인 상변화 메모리 소자.
  7. 제 1 항에 있어서,
    상기 반도체 기판은 상기 제 1 상변화막과 전기적으로 연결되는 하부 전극을 더 포함하는 상변화 메모리 소자.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2 상변화막 중 적어도 하나는 도펀트를 더 포함하는 상변화 메모리 소자.
  9. 하부 전극이 형성되어 있는 반도체 기판을 제공하는 단계;
    상기 반도체 기판 상부에 형성되며 상기 하부 전극을 노출시키는 홀 형태의 상변화 영역을 구비한 절연막을 형성하는 단계;
    상기 상변화 영역 내부에 제 1 물질이 리치하게 포함되어 있는 상기 제 1 물질 및 제 2 물질의 이종 화합물로 구성되는 제 1 상변화막을 고르게 형성하는 단계; 및
    상기 제 1 상변화막의 표면에 상기 상변화 영역을 충진하도록 제 2 상변화막을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 상변화 영역을 형성하는 단계는,
    상기 하부 전극을 구비한 반도체 기판 상에 층간 절연막을 형성하는 단계; 및
    상기 하부 전극 상부가 노출되도록 상기 층간 절연막의 소정 부분을 식각하여, 상기 층간 절연막내에 상기 상변화 영역을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
  11. 제 9 항에 있어서,
    상기 제 1 상변화막은 ALD(atomicl layered deposition) 방식으로 형성하는 상변화 메모리 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 상변화막을 형성하는 단계는,
    상기 제 1 물질을 원자층 형태로 증착되도록 공급하는 단계;
    결과물을 퍼지하는 단계;
    상기 제 2 물질을 원자층 형태로 증착되도록 공급하는 단계; 및
    상기 결과물을 퍼지하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 제 1 물질을 공급하는 단계는 상기 제 2 물질을 공급하는 단계보다 상대적으로 긴 상변화 메모리 소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 제 1 물질은 메탈 오가닉 프리커서를 이용하는 상변화 메모리 소자의 제조방법.
  15. 제 14 항에 있어서,
    상기 제 1 물질은 질소 리간드(ligand)를 포함하는 안티모니 프리커서를 이용하는 상변화 메모리 소자의 제조방법.
  16. 제 9 항에 있어서,
    상기 제 2 상변화막은 ALD 방식 또는 CVD 방식으로 형성하는 상변화 메모리 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 제 2 상변화막은 상기 제 1 물질, 상기 제 2 물질, 제 3 물질 각각을 포함하는 소스를 이용하여 형성하는 상변화 메모리 소자의 제조방법.
  18. 제 16 항에 있어서,
    상기 제 2 상변화막은 상기 제 1 물질 및 상기 제 2 물질의 혼합 소스 및 제 3 물질을 포함하는 소스를 이용하여 형성하는 상변화 메모리 소자의 제조방법.
  19. 제 16 항에 있어서,
    상기 제 2 상변화막은 상기 제 1 물질, 상기 제 2 물질, 및 제 3 물질의 혼합 소스를 이용하여 형성하는 상변화 메모리 소자의 제조방법.
  20. 제 9 항에 있어서,
    상기 제 1 상변화막을 형성하기 전에, 상기 상변화 영역 내부의 접착 특성을 개선하기 위한 전처리 공정을 더 실시하는 상변화 메모리 소자의 제조방법.
  21. 제 20 항에 있어서,
    상기 전처리 공정은,
    퍼니스(furnace) 공정, RTA(rapid thermal annealing) 공정, UV 베이크 공정 또는 챔버 어닐링 공정인 상변화 메모리 소자의 제조방법.
  22. 제 9 항에 있어서,
    상기 제 2 상변화막을 형성한 다음에, 상기 제 2 상변화막을 후처리하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법.
  23. 제 22 항에 있어서,
    상기 후처리는 RTA 공정, UV 베이크 공정, 챔버 어닐링 공정 또는 플라즈마 트리트먼트 공정인 상변화 메모리 소자의 제조방법.
  24. 제 9 항에 있어서,
    상기 제 1 및 제 2 상변화막 중 적어도 하나는 도펀트를 포함하도록 형성하는 상변화 메모리 소자의 제조방법.
KR1020100064868A 2010-07-06 2010-07-06 상변화 메모리 소자 및 그 제조방법 KR101094987B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100064868A KR101094987B1 (ko) 2010-07-06 2010-07-06 상변화 메모리 소자 및 그 제조방법
US12/962,183 US8508021B2 (en) 2010-07-06 2010-12-07 Phase-change memory device and method of fabricating the same
US13/920,656 US8802536B2 (en) 2010-07-06 2013-06-18 Phase-change memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064868A KR101094987B1 (ko) 2010-07-06 2010-07-06 상변화 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101094987B1 true KR101094987B1 (ko) 2011-12-20

Family

ID=45437929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064868A KR101094987B1 (ko) 2010-07-06 2010-07-06 상변화 메모리 소자 및 그 제조방법

Country Status (2)

Country Link
US (2) US8508021B2 (ko)
KR (1) KR101094987B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563960B2 (en) 2011-09-26 2013-10-22 Hynix Semiconductor Inc. Phase change random access memory and method for manufacturing the same
KR101573145B1 (ko) 2013-08-30 2015-12-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 가변 저항 메모리 구조물 및 그 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140301137A1 (en) * 2011-10-20 2014-10-09 SK Hynix Inc. Phase-change memory device having phase-change region divided into multi layers and operating method thereof
KR20140026157A (ko) * 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 저항변화 메모리 소자 및 제조 방법, 이를 포함하는 메모리 장치 및 데이터 처리 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425735B2 (en) 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
KR100655796B1 (ko) 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
KR100652378B1 (ko) 2004-09-08 2006-12-01 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
KR20090003881A (ko) 2007-07-05 2009-01-12 삼성전자주식회사 멀티 비트 상전이 메모리소자의 제조방법 및 관련된 소자
KR101458953B1 (ko) * 2007-10-11 2014-11-07 삼성전자주식회사 Ge(Ⅱ)소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
KR101168977B1 (ko) 2007-11-19 2012-07-26 삼성전자주식회사 콘택홀에 인접한 층간절연막 상에 성장 방지막을 갖는집적회로 메모리 소자의 제조 방법
US7960203B2 (en) * 2008-01-29 2011-06-14 International Business Machines Corporation Pore phase change material cell fabricated from recessed pillar
KR20090111742A (ko) 2008-04-22 2009-10-27 삼성전자주식회사 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법
US7834342B2 (en) * 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563960B2 (en) 2011-09-26 2013-10-22 Hynix Semiconductor Inc. Phase change random access memory and method for manufacturing the same
KR101573145B1 (ko) 2013-08-30 2015-12-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 가변 저항 메모리 구조물 및 그 형성 방법
US9419218B2 (en) 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9837606B2 (en) 2013-08-30 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US10164184B2 (en) 2013-08-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US10629811B2 (en) 2013-08-30 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US10957852B2 (en) 2013-08-30 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same

Also Published As

Publication number Publication date
US20120007032A1 (en) 2012-01-12
US8508021B2 (en) 2013-08-13
US20130280880A1 (en) 2013-10-24
US8802536B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
US9570677B2 (en) Memory cells, integrated devices, and methods of forming memory cells
KR100560659B1 (ko) 상변화 기억 소자 및 그 제조 방법
KR100695168B1 (ko) 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR101019989B1 (ko) 상변화 메모리 소자 및 그 제조방법
US20080017841A1 (en) Phase-change material layers, methods of forming the same, phase-change memory devices having the same, and methods of forming phase-change memory devices
US20090225588A1 (en) Memory Device
US20080210923A1 (en) Semiconductor device and method of manufacturing the same
US8802453B2 (en) Phase change random access memory and method for manufacturing the same
US20080173860A1 (en) Phase change memory device and method of fabricating the same
JP5334400B2 (ja) 相変化層の表面処理工程を含む相変化メモリ素子の製造方法
KR101094987B1 (ko) 상변화 메모리 소자 및 그 제조방법
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
KR20100137627A (ko) 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법
US20140158972A1 (en) Memory Cells and Methods of Forming Memory Cells
US8716060B2 (en) Confined resistance variable memory cell structures and methods
US8872146B2 (en) Phase-change random access memory device and method of manufacturing the same
US9373788B2 (en) Method for fabricating semiconductor device
KR20080072296A (ko) 상변화 메모리 장치의 제조 방법
KR20060128379A (ko) 상변환 기억 소자의 제조방법
KR20090015718A (ko) 베리어층을 갖는 상변화 메모리 장치 및 그 제조방법
KR20090015716A (ko) 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8