KR100651562B1 - 전자부품 내장형 회로기판의 제조방법 - Google Patents

전자부품 내장형 회로기판의 제조방법 Download PDF

Info

Publication number
KR100651562B1
KR100651562B1 KR1020050051021A KR20050051021A KR100651562B1 KR 100651562 B1 KR100651562 B1 KR 100651562B1 KR 1020050051021 A KR1020050051021 A KR 1020050051021A KR 20050051021 A KR20050051021 A KR 20050051021A KR 100651562 B1 KR100651562 B1 KR 100651562B1
Authority
KR
South Korea
Prior art keywords
substrate
electronic component
ultraviolet rays
insertion space
copper foil
Prior art date
Application number
KR1020050051021A
Other languages
English (en)
Inventor
박화선
유제광
류창섭
이두환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050051021A priority Critical patent/KR100651562B1/ko
Application granted granted Critical
Publication of KR100651562B1 publication Critical patent/KR100651562B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명의 회로기판 제조방법은 (a) 절연수지층에 동박층을 도포하여 동박적층기판을 형성하는 단계, (b) 동박적층기판에 회로패턴 및 삽입공간을 형성하는 단계, (c) 동박적층기판의 일면에 자외선테이프를 부착하는 단계, (d) 동박적층기판의 삽입공간을 통해 전자부품을 삽입/실장하는 단계, (e) 삽입공간에 충진제를 충진하는 단계 및 (f) 자외선를 조사하여 충진제를 경화하고 자외선테이프를 제거하는 단계를 포함한다.
회로기판, 전자부품, 자외선테이프, 내장, 동박

Description

전자부품 내장형 회로기판의 제조방법{Method for manufacturing embedded electronic component circuit board}
도 1a 내지 도 1j는 종래기술의 전자부품내장형회로기판의 제조순서를 나타내는 개략도;
도 2는 본 발명의 바람직한 실시예에 따른 전자부품내장형회로기판의 제조방법을 나타내는 흐름도; 및
도 3a 내지 도 3h는 도 2의 제조방법을 나타내는 개략도이다.
〈도면의 주요부분에 대한 부호의 설명〉
200 : 동박적층기판 210, 270 : 제1, 제2절연수지층
220, 280 : 제1, 제2동박층 222, 282 : 제1, 제2회로패턴
230 : 삽입공간 240 : 자외선테이프
250 : 전자부품 260 : 감광성수지
290 : 비아홀
본 발명은 전자부품내장형회로기판의 제조방법에 관한 것으로, 보다 상세하 게는 제조공정을 줄여 수율을 높이고 제조가를 낮출 수 있는 전자부품내장형회로기판의 제조방법에 관한 것이다.
최근 전자산업의 발달에 따른 전자제품의 소형화 및 다기능화의 요구에 대응하기 위하여, 회로기판에 저항, 커패시터, 집적회로 등의 전자부품을 내장하는 방식으로 기판을 패키지화하는 기술에 대한 다양한 연구가 진행중이다.
이러한 기술의 일례로「베이스에 부품을 삽입하고 콘택을 형성하는 방법」이 국제특허공개공보 제03065778호에 개시되어 있으며, 이를 다음의 도 1a 내지 도 1j에 개략적으로 도시하였다.
먼저, 도 1a에 도시된 바와 같이, 절연수지층의 상/하면에 동박층(2)이 도포된 베이스기판(1)이 준비된다.
다음, 도 1b에 도시된 바와 같이, 베이스기판의 상/하면이 관통되도록 소정의 방법에 의해 관통홀(3)이 형성된다.
다음, 도 1c에 도시된 바와 같이, 베이스기판의 동박층 및 관통홀의 측벽이 동도금(4) 처리되어 베이스기판의 상/하 동박층이 전기적으로 연결된다.
다음, 도 1d에 도시된 바와 같이, 베이스기판에 회로패턴이 형성된다.
다음, 도 1e에 도시된 바와 같이, 베이스기판의 두 개의 관통홀 사이의 소정위치에 전자부품이 삽입되는 삽입홀(6)이 형성된다.
다음, 도 1f에 도시된 바와 같이, 삽입홀(6)의 아래 구멍이 밀봉되도록 베이스기판(1)의 하면이 테이프(7)로 덮여진다.
다음, 도 1g에 도시된 바와 같이, 전자부품(8)은 삽입홀에 삽입되고 그 하면 이 테이프(7)에 접착되도록 실장된다.
다음, 도 1h에 도시된 바와 같이, 열경화성 에폭시계 수지(9)가 삽입홀에 충진된 후 고온/고압으로 경화되어, 전자부품이 베이스기판에 고정된다.
다음, 도 1i에 도시된 바와 같이, 베이스기판의 하면에 부착되었던 테이프가 소정의 방법에 의해 제거된다.
마지막으로, 도 1j에 도시된 바와 같이, 베이스기판(1)의 상/하면에 중합체막(10)이 도포되어 상/하면의 회로패턴을 감싼 후 경화된 중합체막(10)의 상면에 얇은 금속코팅(11)이 형성되어 추가적인 외부회로패턴이 형성될 수 있다.
그러나 상술한 종래기술은 전자부품을 기판에 고정하기 위해 수지가 경화되는 공정, 수지의 경화 후 테이프가 제거되는 공정이 별도로 수행되고 있어 공정수 및 공정시간이 증가되고, 이로 인해 수율이 저하되고 제조가가 상승되는 문제점이 있었다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 창안한 것으로, 자외선테이프를 사용하여 전자부품을 일시적으로 실장하고, 자외선에 의해 수지가 경화될 때 자외선테이프가 자동 제거됨으로써 공정단계를 단축하는 것을 목적으로 한다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명은 (a) 절연수지층에 동박층을 적층하여 동박적층된 기판을 형성하는 단계와, (b) 기판에 회로패턴 및 삽 입공간을 형성하는 단계와, (c) 기판의 일면에 삽입공간이 봉해지도록 자외선에 의해 제거되는 접착수단을 부착하는 단계와, (d) 접착수단에 부착되도록 삽입공간에 전자부품을 삽입/실장하는 단계와, (e) 삽입공간에 자외선에 의해 경화되는 충진제를 충진하는 단계와, (f) 기판의 양면에 자외선을 조사하여 충진제를 경화하고 접착수단을 제거하는 단계를 포함하는 것을 특징으로 하는 전자부품내장형회로기판의 제조방법을 제공한다.
본 발명의 회로기판의 제조방법은 (a) 단계에서, 동박층을 절연수지층의 일면에 적층할 수 있다.
또한, (b) 단계에서, 삽입공간은 기판을 수직 관통하도록 형성할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 따른 전자부품내장형회로기판의 제조방법을 상세하게 설명한다.
도 2에 도시한 바와 같이, 본 실시예에 따른 제조방법은 절연수지층에 동박층을 도포하여 동박적층기판을 형성하는 단계(S110), 동박적층기판에 회로패턴 및 삽입공간을 형성하는 단계(S120), 동박적층기판의 일면에 자외선테이프를 부착하는 단계(S130), 동박적층기판의 삽입공간을 통해 전자부품을 삽입/실장하는 단계(S140), 삽입공간에 충진제를 충진하는 단계(S150), 자외선을 조사하여 충진제를 경화하고 테이프를 제거하는 단계(S160), 동박적층기판의 상면에 제2절연수지층 및 제2동박층을 도포하고 가열/가압적층하는 단계(S170), 동박적층기판에 비아홀을 형성하는 단계(S180)를 포함한다.
상술한 구성을 갖는 본 실시예의 제조방법을 도 3a 내지 도 3h를 참조로 상 세하게 설명한다.
먼저, 도 3a에 도시한 바와 같이, 절연수지층(210)의 일면에 제1동박층(220)을 도포하여 기판(200)으로 사용할 동박적층기판(200)을 형성한다.
여기서 사용되는 동박적층기판(200)의 종류에는 그 용도에 따라, 유리/에폭시동박적층기판, 내열수지동박적층기판, 종이/페놀동박적층기판, 고주파용동박적층기판, 플렉시블동박적층기판 등을 포함할 수 있다.
본 실시예에서는 절연수지층에 동박층이 도포된 유리/에폭시동박적층기판을 사용하였다. 또한, 본 실시예에서는 절연수지층(210)의 일면에만 제1동박층(220)이 도포된 단면동박적층기판(200)을 사용하였다. 이하, 동박적층기판은 기판(200)으로 칭한다.
다음, 도 3b에 도시한 바와 같이, 기판(200)의 제1동박층(도 3a의 220)에 제1회로패턴(222)을 형성한 후, 기판(200)에 전자부품을 삽입하기 위한 삽입공간(230)을 형성한다.
여기서 일반적으로 알려진 회로기판제조방법을 이용하여 도전성 회로패턴(222)을 형성한다. 공지의 방법에 따라, 감광성물질의 에칭레지스트를 이용한 노광, 현상 및 에칭공정을 수행함으로써, 기판(200)의 제1동박층(도 3a의 220)에 소정의 회로패턴(222)을 형성한다. 이후에 기판(200)에 전자부품을 삽입하기 위한 삽입공간(230)을 형성한다. 여기서 컴퓨터수치제어드릴 등의 기계적드릴을 사용하여 사전에 설정된 위치에 전자부품의 공차에 맞추어 삽입공간(230)을 가공한다.
본 실시예에서, 감광성물질의 에칭레지스트로 드라이필름을 사용하였다.
드라이필름을 에칭레지스트로 사용하는 경우, 기판(200)의 제1동박층(220)에 자외선에 의해 경화되는 드라이필름을 붙이고, 소정의 패턴이 인쇄된 아트워크필름을 드라이필름 위에 밀착시킨 후 자외선을 조사하여 현상액에 의해 제거되지 않는 에칭레지스트패턴을 형성한 후, 에칭액을 분무하여 제1회로패턴(222)을 형성한다.
그러나 이와 달리, 에칭레지스트로 액상의 감광재를 사용할 수 있다.
액상의 감광재를 에칭레지스트로 사용하는 경우, 자외선에 감광되는 액상의 감광재를 기판(200) 상면의 제1동박층(220)에 도포한 후, 건조시킨 후 상술한 아트워크필름을 이용한 패턴의 형성 방법을 따라 기판의 제1회로패턴(222)을 형성한다.
액상의 감광재를 에칭레지스트로 이용하는 방식은 드라이필름보다 얇게 도포할 수 있으므로, 보다 미세한 회로패턴을 형성할 수 있는 장점이 있고, 또한 기판의 표면에 요철이 있는 경우, 이를 채워 균일한 표면을 형성할 수 있는 장점도 있다.
다음, 도 3c에 도시한 바와 같이, 삽입공간(230)이 밀봉되도록 제1회로패턴(222)이 형성된 기판(200)의 일면에 자외선에 노광되면 접착력이 감소되어 그 자체가 사라지는 자외선테이프(240)를 부착한다. 본 실시예에서는 자외선테이프(240)로 일본 린텍사의 E-시리즈 자외선테이프를 사용하였다.
여기서 기판(200)의 삽입공간(230)을 밀봉하는 자외선테이프(240)는 다음 단계에서 삽입공간(230)을 통해 삽입되는 전자부품이 기판(200)에 최종적으로 고정될 때까지 전자부품을 임시적으로 지지할 정도의 접착력을 갖는 것이 바람직하다.
다음, 도 3d에 도시한 바와 같이, 기판(200)에 형성된 삽입공간(230)을 통해 전자부품(250)을 삽입하고 자외선테이프(240)의 접착면에 임시적으로 부착한다.
여기서 전자부품(250)은 정밀기계를 이용하여 삽입할 수 있고, 삽입된 전자부품(250)은 기판(200)의 삽입공간(230)을 밀봉하는 자외선테이프(240)의 접착면에 일시적으로 부착되어 이후의 충진제주입공정 동안에 위치를 이탈하지 않도록 견고하게 고정되는 것이 바람직하다.
또한, 전자부품(250)은 전기를 가하면 입력과 출력에 일정한 관계를 유지하는 예를 들어 트랜지스터와 같은 능동소자 또는 능동소자와 조합되어 그 기능을 수행하는 예를 들어 저항 또는 커패시터와 같은 수동소자 중 적어도 어느 하나로 구성될 수 있다.
다음, 도 3e에 도시한 바와 같이, 전자부품(250)이 삽입된 삽입공간(230)에 충진제(260)를 충진한다. 본 실시예에서는 충진제로 일본 나믹스사의 XV6841-343 감광성수지를 사용하였다.
여기서 액상의 충진제(260)는 외부로 노출되는 면이 주걱에 의해 평탄하게 형성되고, 삽입공간(230)에 빈틈없이 충진되는 것이 바람직하다.
다음, 도 3f에 도시한 바와 같이, 기판(200)의 상/하면에 자외선을 조사하여 충진제(260)를 경화하며, 이때 자외선에 의해 자외선테이프(240)가 자동으로 사라진다.
다음, 도 3g에 도시한 바와 같이, 통상의 회로기판의 빌드업(Build-up) 방식에 따라 기판(200)의 상면에 제2절연수지층(270)을 도포 및 경화한 후, 경화된 제2절연수지층(270)의 상면에 제2동박층(280)을 도포하고 소정의 온도 및 압력에서 가 열/가압하여 적층한다.
마지막으로, 도 3h에 도시한 바와 같이, 기판(200)에 제2회로패턴(282)을 형성한 후, 비아홀(290)을 형성하여 제1회로패턴(222)과 제2회로패턴(282)을 전기적으로 연결한다.
여기서 제2회로패턴(282)을 형성하기 위해, 드라이필름과 같은 에칭레지스트를 제2동박층(280)의 표면 전체에 도포한 후, 상술한 제1회로패턴(222)의 형성과정을 따라 제2회로패턴(282)을 형성한다.
본 실시예에서는, 설명을 용이하게 하기 위하여 전자부품내장형회로기판으로 2층구조의 회로기판을 한정하여 실시하였지만, 사용 목적이나 용도에 따라, 통상의 빌드업 방식에 따라 회로패턴의 상면에 추가적인 절연수지층을 도포/건조하고 동박층을 도포하여 가열/가압 적층하며, 상술한 노광, 현상, 에칭공정을 반복적으로 실시함으로써 4층 이상의 다층구조의 기판을 실시할 수 있다.
이상, 본 발명의 바람직한 실시예를 참조로 본 발명의 전자부품내장형회로기판의 제조방법에 대하여 설명하였지만, 본 발명의 사상을 벗어나지 않는 범위 내에서 수정, 변경 및 다양한 변형실시예가 가능함은 당업자에게 명백하다.
본 발명의 회로기판 제조방법에 따르면, 자외선테이프를 사용하여 전자부품을 일시적으로 실장하고, 자외선에 의해 충진제가 경화될 때 자외선테이프가 자동 제거됨으로써 공정수 및 공정시간을 단축하는 것이 가능하고, 이로 인해 수율이 높아지고 제조가가 낮은 회로기판을 제공할 수 있다.

Claims (3)

  1. (a) 절연수지층에 동박층을 적층하여 동박적층된 기판을 형성하는 단계;
    (b) 상기 기판에 회로패턴 및 삽입공간을 형성하는 단계;
    (c) 상기 기판의 일면에 상기 삽입공간이 봉해지도록 자외선에 의해 제거되는 접착수단을 부착하는 단계;
    (d) 상기 접착수단에 부착되도록 상기 삽입공간에 전자부품을 삽입/실장하는 단계;
    (e) 상기 삽입공간에 자외선에 의해 경화되는 충진제를 충진하는 단계; 및
    (f) 상기 기판의 양면에 자외선을 조사하여 상기 충진제를 경화하고 상기 접착수단을 제거하는 단계를 포함하는 것을 특징으로 하는 전자부품내장형회로기판의 제조방법.
  2. 제1항에 있어서, 상기 (a) 단계에서, 상기 동박층은 상기 절연수지층의 일면에 적층되는 것을 특징으로 하는 회로기판의 제조방법.
  3. 제1항에 있어서, 상기 (b) 단계에서, 상기 삽입공간은 상기 기판을 수직 관통하도록 형성되는 것을 특징으로 하는 회로기판의 제조방법.
KR1020050051021A 2005-06-14 2005-06-14 전자부품 내장형 회로기판의 제조방법 KR100651562B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051021A KR100651562B1 (ko) 2005-06-14 2005-06-14 전자부품 내장형 회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051021A KR100651562B1 (ko) 2005-06-14 2005-06-14 전자부품 내장형 회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100651562B1 true KR100651562B1 (ko) 2006-11-29

Family

ID=37714149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051021A KR100651562B1 (ko) 2005-06-14 2005-06-14 전자부품 내장형 회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100651562B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365778A (ja) * 1989-08-03 1991-03-20 Nippon Denki Sekiyuritei Syst Kk 画像入力装置
JPH08274048A (ja) * 1995-03-31 1996-10-18 Sony Corp チップ部材の製造方法
KR19980024489A (ko) * 1996-09-13 1998-07-06 세끼자와 다다시 반도체 장치의 제조 방법 및 제조 장치
KR19980068001A (ko) * 1997-02-14 1998-10-15 문정환 반도체 패키지의 제조방법
KR20020063673A (ko) * 2001-01-30 2002-08-05 삼성전자 주식회사 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
WO2003065778A1 (en) * 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
KR20030081014A (ko) * 2002-04-08 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365778A (ja) * 1989-08-03 1991-03-20 Nippon Denki Sekiyuritei Syst Kk 画像入力装置
JPH08274048A (ja) * 1995-03-31 1996-10-18 Sony Corp チップ部材の製造方法
KR19980024489A (ko) * 1996-09-13 1998-07-06 세끼자와 다다시 반도체 장치의 제조 방법 및 제조 장치
KR19980068001A (ko) * 1997-02-14 1998-10-15 문정환 반도체 패키지의 제조방법
KR20020063673A (ko) * 2001-01-30 2002-08-05 삼성전자 주식회사 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
WO2003065778A1 (en) * 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
KR20030081014A (ko) * 2002-04-08 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치의 제조방법

Similar Documents

Publication Publication Date Title
US6015520A (en) Method for filling holes in printed wiring boards
KR100760603B1 (ko) 프린트 배선 기판의 제조 방법
US20100163172A1 (en) Method for manufacturing wiring board with built-in component
US20100163168A1 (en) Method for manufacturing wiring board with built-in component
JP2005183880A (ja) 多層配線板用基材、両面配線板およびそれらの製造方法
JP2010157709A (ja) プリント配線板及びその製造方法
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2012060096A (ja) 埋め込みボールグリッドアレイ基板及びその製造方法
JPH10173316A (ja) 配線基板形成用転写シート及びそれを用いた配線基板の製造方法
US20210037651A1 (en) Electric circuit device and method for producing circuit board
US20120175162A1 (en) Printed circuit board
JP5047906B2 (ja) 配線基板の製造方法
KR100771298B1 (ko) 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR100651562B1 (ko) 전자부품 내장형 회로기판의 제조방법
KR20170029297A (ko) 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법
KR100674293B1 (ko) 전자부품이 내장된 인쇄회로기판의 제조방법
KR100773985B1 (ko) 전자 소자 내장형 인쇄회로기판의 제조방법
KR20090062590A (ko) 열압착용 패드 및 그를 이용하여 커버레이어를인쇄회로기판에 열압착하는 방법
KR100714773B1 (ko) 인쇄회로기판의 솔더 레지스트층 형성 방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR100299671B1 (ko) 다층 금속인쇄회로기판의 제조방법
KR102436612B1 (ko) 다층인쇄회로기판의 최외층 형성 방법
KR100228257B1 (ko) 미세 회로 형성에 적합한 플렉시블 인쇄 배선판용 기판 및 그 제조방법
JPH0878803A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee