JP2010157709A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP2010157709A
JP2010157709A JP2009274631A JP2009274631A JP2010157709A JP 2010157709 A JP2010157709 A JP 2010157709A JP 2009274631 A JP2009274631 A JP 2009274631A JP 2009274631 A JP2009274631 A JP 2009274631A JP 2010157709 A JP2010157709 A JP 2010157709A
Authority
JP
Japan
Prior art keywords
forming
resin
electronic component
conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009274631A
Other languages
English (en)
Inventor
Hiroyasu Nagata
博靖 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010157709A publication Critical patent/JP2010157709A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B32B37/025—Transfer laminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B2038/0052—Other operations not otherwise provided for
    • B32B2038/0092—Metallizing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02—Temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/12—Pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1195—Delaminating from release surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高品質なプリント配線板を提供する。
【解決手段】接着シートに形成されたアライメントマークを基準にして、チップコンデンサ２０を接着シート上に載置する。接着シートのアライメントマークとリジッド基材１００に形成されたアライメントマーク１１２ｂを基準にして、リジッド基材１００を接着シート上に載置して、リジッド基材１００に形成された開口部１００ａ内にチップコンデンサ２０を収容し、充填樹脂１００ｂを使用してチップコンデンサ２０を固定する。続いて、リジッド基材１００の両主面上にそれぞれ、樹脂絶縁層１３１及び１３２を形成し、その後でスルーホール１４０を形成する。そして、樹脂絶縁層１３１及び１３２上に、それぞれ導体パターン１１３及び１１４を形成すると共に、樹脂絶縁層１３１及び１３２のそれぞれにビア導体１２１及び１２２を形成し、導体パターン１１３及び１１４と接続するスルーホール導体１４１を形成する。
【選択図】図１

Description

この発明は、例えば、半導体素子からなるＩＣチップ等の能動部品や、例えば、抵抗、コンデンサ（キャパシタ）、又はコイル等の受動部品などの電子部品が内蔵されたプリント配線板及びその製造方法に関する。
近年、半導体素子（ＩＣチップ）やチップコンデンサ等の電子部品を実装するプリント配線板の軽薄化、電力供給の円滑化等の要請は益々高くなってきている。これに対し、電子部品をプリント配線板基板内に内蔵させる技術が種々提案されている。例えば、特許文献１には、接着剤を塗布したサポート板にＩＣチップを実装して、樹脂絶縁層を積層し、その後、サポート板を除去する方法が開示されている。
国際公開第２００７／１０７６３０号
しかしながら、この方法では、樹脂絶縁層の積層の際、樹脂の熱硬化又は熱収縮により、電子部品（ＩＣチップ）の位置がずれてしまうおそれがある。また、電子部品を起点として応力が発生することで、コア基板にクラックが生じたり、マイグレーションが生じたりすることも懸念される。
本発明は、上記事情に鑑みてなされたものであり、品質の向上が図れるプリント配線板及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に係るプリント配線板の製造方法は、
第１面と該第１面とは反対側の第２面を有し、前記第１面に第１の電極が形成されている電子部品を準備し、
接着テープに、前記電子部品を搭載するための第１のアライメントマークを形成することと、
前記第１のアライメントマークを基準にして、前記電子部品を、その第２面が前記接着テープの接着面に向くようにして前記接着テープ上に載置することと、
第１面と該第１面とは反対側の第２面を有する絶縁基板に、第２のアライメントマークを形成することと、
前記絶縁基板に前記電子部品の外形より大きな開口部を形成することと、
前記第１と第２のアライメントマークを基準にして、前記絶縁基板の開口部内に前記電子部品が収容されるように、前記接着テープの接着面上に前記絶縁基板を載置することと、
樹脂材料を使用して前記電子部品を前記絶縁基板に対して固定することと、
前記電子部品を収容した前記絶縁基板の第１面上に第１の樹脂絶縁層を形成することと、
前記接着テープを剥離することと、
前記第１の樹脂絶縁層に前記電子部品の第１の電極に至る開口を形成することと、
前記第１の樹脂絶縁層上に第１の導体回路を形成することと、
前記第１の樹脂絶縁層の開口に、前記電子部品の第１の電極と接続するビア導体を形成することと、を有することを特徴とする。
また、本発明の他の観点に係るプリント配線板の製造方法は、
第１面と該第１面とは反対側の第２面を有し、前記第１面に第１の電極が形成されている電子部品を準備し、
接着テープに、前記電子部品を搭載するための第１のアライメントマークを形成することと、
前記第１のアライメントマークを基準にして、前記電子部品を、その第２面が前記接着テープの接着面に向くようにして前記接着テープ上に載置することと、
第１面と該第１面とは反対側の第２面を有する絶縁基板に、第２のアライメントマークを形成することと、
前記絶縁基板に前記電子部品の外形より大きな開口部を形成することと、
前記第１と第２のアライメントマークを基準にして、前記絶縁基板の開口部内に前記電子部品が収容されるように、前記接着テープの接着面上に前記絶縁基板を載置することと、
樹脂材料を使用して前記電子部品を前記絶縁基板に対して固定することと、
前記接着テープを剥離することと、
前記電子部品を収容した前記絶縁基板の第１及び第２面上に、それぞれ第１の樹脂絶縁層及び第２の樹脂絶縁層を形成することと、
前記第１の樹脂絶縁層に前記電子部品の第１の電極に至る開口を形成することと、
前記第１と第２の樹脂絶縁層と前記絶縁基板を貫通する貫通孔を形成することと、
前記第１及び第２の樹脂絶縁層上に、それぞれ第１の導体回路及び第２の導体回路を形成すると共に、前記第１の樹脂絶縁層の開口に前記第１の導体回路と前記電子部品の第１の電極とを接続するビア導体を形成し、前記貫通孔の内壁に前記第１及び第２の導体回路と接続するスルーホール導体を形成することと、を有することを特徴とする。
また、本発明に係るプリント配線板は、
第１面と該第１面とは反対側の第２面を有し、収容する電子部品の外径より大きな開口部を有するコア基板と、
前記開口部に収容され、第１面と該第１面とは反対側の第２面を有し、第１面に第１の電極が形成されている電子部品と、
前記コア基板の第１面上に形成された第１の樹脂絶縁層と、
該第１の樹脂絶縁層上に形成された第１の導体回路と、
前記第１の樹脂絶縁層における前記電子部品の第１の電極に至る開口に形成され、前記第１の導体回路と前記第１の電極とを接続する第１のビア導体と、を備え、
前記電子部品と前記コア基板の開口部の内壁との隙間が、樹脂材料と、前記第１の樹脂絶縁層から流出した樹脂成分とからなる樹脂で埋められている、ことを特徴とする。
本発明によれば、収容する電子部品の位置ずれを低減できる。また、クラックやマイグレーションなどの発生を抑制することができる。
本発明の一実施形態に係るプリント配線板の概要を示す断面図である。 チップコンデンサを接着シート上に載置する第１の工程を示す断面図である。 チップコンデンサを接着シート上に載置する第２の工程を示す断面図である。 チップコンデンサを接着シート上に載置する第３の工程を示す断面図である。 チップコンデンサを接着シート上に載置する第４の工程を示す断面図である。 コア基板を製造する第１の工程を示す断面図である。 コア基板を製造する第２の工程を示す断面図である。 コア基板を製造する第３の工程を示す断面図である。 コア基板を製造する第４の工程を示す断面図である。 チップコンデンサをコア基板に固定する第１の工程を示す断面図である。 チップコンデンサをコア基板に固定する第２の工程を示す断面図である。 チップコンデンサをコア基板に固定する第３の工程を示す断面図である。 図４Ｃの基板上に樹脂絶縁層を形成する第１の工程を示す断面図である。 図４Ｃの基板上に樹脂絶縁層を形成する第２の工程を示す断面図である。 図５Ｂの基板にスルーホール及びビアホールを形成する工程を示す断面図である。 樹脂絶縁層上に導体パターンを形成する第１の工程を示す断面図である。 樹脂絶縁層上に導体パターンを形成する第２の工程を示す断面図である。 樹脂絶縁層上に導体パターンを形成する第３の工程を示す断面図である。 樹脂絶縁層を形成する他の例（第１の工程）を示す断面図である。 樹脂絶縁層を形成する他の例（第２の工程）を示す断面図である。 樹脂絶縁層を形成する他の例（第３の工程）を示す断面図である。 樹脂絶縁層上に導体パターンを形成する他の例（第１の工程）を示す断面図である。 樹脂絶縁層上に導体パターンを形成する他の例（第２の工程）を示す断面図である。
以下、この発明に係るプリント配線板及びその製造方法を具体化した一実施形態について説明する。
この実施形態に係るプリント配線板１０は、主として、図１に示すように、コア基板１１と、チップコンデンサ２０と、コア基板１１及びチップコンデンサ２０の両面にそれぞれ積層された樹脂絶縁層１３１，１３２と、樹脂絶縁層１３１，１３２上にそれぞれ形成された導体パターン（導体回路）１１３，１１４と、から構成されている。
コア基板１１は、リジッド基材１００を有し、リジッド基材１００の両主面には、それぞれ例えば銅からなる導体パターン（導体回路）１１１，１１２が形成されている。導体パターン１１１及び１１２は、それぞれ所定の箇所で、より上層の導体パターンと電気的に接続されている。なお、リジッド基材１００としては、例えば「０．１〜１．０ｍｍ」程度の厚さのガラスクロス等に、ＢＴ（ビスマレイミドトリアジン）樹脂やエポキシ樹脂等を含浸させて硬化させたものを用いることができる。
リジッド基材１００には、開口部１００ａが形成されている。チップコンデンサ２０は、開口部１００ａ内に配置されている。チップコンデンサ２０とリジッド基材１００との隙間は、充填樹脂１００ｂで埋められており、これにより、チップコンデンサ２０は固定されている。このように、チップコンデンサ２０は、コア基板１１に内蔵されている（埋め込まれている）。なお、充填樹脂１００ｂの材料としては、少なくともリジッド基材１００の構成材料よりも、弾性率、熱膨張率が低い材料が有効であり、具体的には、例えば、フュームドシリカ(fumed silica)と、ポリテトラフルオロエチレン（ＰＴＦＥ）とをフィラー（充填剤）とするビスマレイミド樹脂などを用いることができる。
コア基板１１の両主面上には、樹脂絶縁層１３１，１３２が積層されている。樹脂絶縁層１３１，１３２の構成材料としては、例えばエポキシ樹脂、ＢＴ樹脂、ポリイミド樹脂、オレフィン樹脂等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物などを用いることができる。
導体パターン１１３，１１４とチップコンデンサ２０の端子２１とは、ビア導体１２１，１２２を介して電気的に接続されている。ビア導体１２１，１２２は、ビアホールが銅めっき等で充填されたフィルドビアである。
また、プリント配線板１０には、スルーホール１４０が設けられ、スルーホール導体１４１を介して、導体パターン１１３と導体パターン１１４とが電気的に接続する。
プリント配線板１０は、導体パターン１１３，１１４が、必要に応じて、より上層の導体パターンに電気的に接続されたり、あるいは、フリップチップ接続やワイヤボンディング等によりマザーボードなどに実装されたりすることで、電子デバイスとして機能するようになる。
こうしたプリント配線板１０の製造に際しては、まず、図２Ａに示すように、例えば金属からなる矩形板状の治具板５０１（支持板）を準備し、図２Ｂに示すように、例えば、ドリルなどで治具板５０１の四隅に貫通孔を設けることで、位置決め用のアライメントマーク５０１ａを形成する。続けて、例えば両面に接着性のあるＵＶテープからなる接着層５０２にもアライメントマーク５０２ａを設ける。そして、図２Ｃに示すように、アライメントマーク５０１ａと５０２ａを基準に、接着層５０２を治具板５０１の一方の主面に貼り付ける。こうして、表面に粘着性を有する接着シート５００が形成される。
なお、治具板５０１としては、例えば金属板や樹脂板などを用いることができる。また、接着層５０２としても、任意の接着材料を用いることができる。また、接着層５０２を治具板５０１の主面全面に設けることは必須ではなく、例えば主面上の一部の領域のみに接着層５０２を設けるようにしてもよい。また、アライメントマーク５０１ａ、５０２ａは、貫通孔以外であってもよく、位置決めの際に認識（例えば光学的に認識）できるものであればよい。アライメントマークが貫通孔の場合、貫通孔にピン等を差し込み、その差し込んだピンを基準にして、冶具板５０１に接着層５０２を貼り付けることも可能である。
次に、図２Ｄに示すように、アライメントマーク５０１ａを基準に位置決めして、接着シート５００上に、チップコンデンサ２０を載置する。これにより、チップコンデンサ２０は、接着シート５００に固定される。
ここで、次の工程の説明の前に、その工程に先立って行われる工程、すなわちコア基板１１の製造工程について説明する。このコア基板１１の作製に際しては、まず、例えば図３Ａに示すように、リジッド基材１００の両主面に、それぞれ例えば銅からなる導体膜１１１ａ，１１２ａを形成（例えばラミネート）する。その後、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることにより、それら導体膜１１１ａ，１１２ａをそれぞれパターニングして、例えば図３Ｂに示すような導体パターン１１１，１１２及びアライメントマーク１１２ｂを形成する。
続いて、リジッド基材１００の所定の部分に、アライメントマーク１１２ｂを基準にして、例えば、図３Ｃに示すように、例えばドリルにより、チップコンデンサ２０を内蔵するための開口部１００ａを形成（穿設）する。こうして、図３Ｄに示すようなコア基板１１を得る。
続く工程では、図３Ｄのコア基板１１を、チップコンデンサ２０がその開口部１００ａ内に収まるようにして、図２Ｄの接着シート５００上に載置する。このとき、アライメントマーク５０１ａ（５０２ａ）とコア基板１１のアライメントマーク１１２ｂを基準にして、チップコンデンサ２０が開口部１００ａ内に配置されるように位置決めする。これにより、図４Ａに示すように、チップコンデンサ２０と共に、コア基板１１も、接着シート５００上に接着され、固定される。コア基板１１及びチップコンデンサ２０は、いずれもアライメントマーク５０１ａ（５０２ａ）を基準に位置決めされるため、コア基板１１の開口部１００ａ内に、チップコンデンサ２０を精度よく配置することができる。
次に、図４Ｂに示すように、例えば、真空印刷（真空中での塗布）により、開口部１００ａにおけるチップコンデンサ２０とコア基板１１の内壁との隙間に、充填樹脂１００ｂを充填する。充填樹脂１００ｂの材料としては、例えば、フュームドシリカ及びＰＴＦＥをフィラーとするビスマレイミド樹脂を用いる。なお、充填樹脂１００ｂの充填方法は任意であり、例えばディスペンサによる注入でもよい。ただし、気泡等を低減する上では、真空印刷の方が好ましい。
この際、コア基板１１に含まれるガラスクロス等が、開口部１００ａの壁面から若干突出していることが好ましい。そのような状態であると、充填樹脂１００ｂとコア基板１１との密着性がさらに向上する。
その後、キュアリング（熱処理）により、充填樹脂１００ｂを半硬化又は完全硬化させる。充填樹脂１００ｂのキュアリング（熱処理）の条件は、例えば「１５０℃／６０分」とする。また、キュアリング後の充填樹脂１００ｂの特性は、例えば弾性率（ＤＭＡ法）「０．５ＧPa（−４０℃）、０．１１ＧPa（２５℃）、０．０５ＧPa（１５０℃）」、ガラス転移温度Tg（ＴＭＡ法）「−７０℃」、熱膨張率（ＣＴＥ（Ｘ，Ｙ）arufa 1/2）「５９／１３０（ppm/℃）」となるのが望ましい。
続けて、例えば、図４Ｃに示すように、コア基板１１及びチップコンデンサ２０から、接着シート５００を剥離し、除去する。
続けて、導体パターン１１１，１１２の各表面を粗化した後、その結果物の両主面上に、例えば図５Ａに示すように、それぞれ熱硬化性絶縁樹脂フィルム１３１ａ，１３２ａを配置し、続けて、例えば熱プレス付き真空ラミネータにより加熱プレス（ラミネート）して、図５Ｂに示すように、樹脂絶縁層１３１，１３２を形成する。このとき、チップコンデンサ２０は、充填樹脂１００ｂによってコア基板１１に対して固定されているので、熱硬化性絶縁樹脂フィルム１３１ａ，１３２ａをコア基板１１の両面から一度に積層することができる。この際、熱硬化性絶縁樹脂フィルム１３１ａ及び１３２ａから樹脂成分が流出するため、チップコンデンサ２０とコア基板１１の内壁との間に空隙があっても、かかる樹脂成分により、ほぼ完全に埋められることになる。
上記以外の方法で樹脂絶縁層１３１，１３２を形成する例について簡単に説明する。先ず、図４Ｂの接着シート５００がある状態で、コア基板１１及びチップコンデンサ２０の上面から熱硬化性絶縁樹脂フィルム１３２aを積層して樹脂絶縁層１３２を形成する（図８Ａ参照）。次いで、接着シート５００を剥離し（図８Ｂ参照）、コア基板１１を反転させて熱硬化性絶縁樹脂フィルム１３１ａを積層して樹脂絶縁層１３１を形成する（図８Ｃ参照）。
以上の樹脂絶縁層１３１，１３２の形成は、充填樹脂１００ｂによりチップコンデンサ２０がコア基板１１に固定された状態で行われるため、ラミネート処理に伴うチップコンデンサ２０の位置ずれを低減できる。また、開口部１００ａにおいて、チップコンデンサ２０とコア基板１１の内壁との隙間に充填樹脂１００ｂが充填されているため、樹脂絶縁層１３１，１３２の平坦性が良好になる。また、充填樹脂１００ｂは、熱膨張率の低い材料からなることで、樹脂の熱硬化・熱収縮に起因するチップコンデンサ２０の位置ずれも低減できる。また、ボイドに起因した応力によるクラックやマイグレーションなども抑制される。
続けて、所定の前処理の後、図６に示すように、例えばレーザ照射により、樹脂絶縁層１３１，１３２に、それぞれチップコンデンサ２０の各端子２１に至るビアホール１２１ａ，１２２ａを形成する。さらに、コア基板１１及び樹脂絶縁層１３１，１３２を貫通する貫通孔（スルーホール）１４０を形成する。貫通孔１４０は、例えば導体パターン１１１及び１１２を基準にして位置決めする。
それから、図６の基板を、例えば酸素プラズマ（又は過マンガン酸等の薬液など）によりデスミア（スミア除去）した後、例えば液温度「３４℃」、時間「４０分」の条件で、無電解銅めっき液に浸漬する。その結果、樹脂絶縁層１３１，１３２の表面、ビアホール１２１ａ，１２２ａの内面及びスルーホール１４０の内面に厚さ０．６〜３．０μｍの無電解銅めっき膜７００が形成される。（図７Ａ参照）
続いて、その結果物を電解銅めっき液に浸漬し、例えば電流密度「１．０Ａ／Ｄｍ２」、温度「２２±２℃」、時間「１２０分」の条件で、電解銅めっきすることにより、図７Ｂに示すように、電解銅めっき膜１１３ａ，１１４ａ、ビア導体１２１，１２２及びスルーホール導体１４１が形成される。以上により、無電解銅めっき膜７００と電解銅めっき膜１１３ａ（１１４ａ）からなる導体層７１０が形成される。
続いて、図７Ｃに示すように、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像）を施すことで、エッチングレジスト７２０，７２１を形成する。その後、導体層７１０をエッチングする。これにより、導体パターン１１３及び１１４が形成され、図１に示すプリント配線板１０が得られる。
なお、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、上記実施形態では、導体パターン１１３，１１４をいわゆるテンティング法で形成したが、セミアディティブ法により形成してもよい。セミアディティブ法による導体パターン１１３，１１４の形成手順について簡単に説明する。先ず、図６の基板に無電解銅めっきを施し、樹脂絶縁層１３１，１３２の表面、ビアホール１２１ａ，１２２ａの内面及びスルーホール１４０の内面に０．６〜３．０μｍの無電解銅めっき膜７００を形成する（図７Ａ参照）。次に、図７Ａの基板の両主面上に、ドライフィルム状の感光性レジストをラミネートし、該感光性レジストにマスクフィルムを密着させ、露光・現像を行う。そうすると、導体パターン１１３に相当する部分のみが開口しためっきレジスト層９０１と、導体パターン１１４に相当する部分のみが開口しためっきレジスト層９０２が形成される（図９Ａ参照）。
続いて、その結果物に電解銅めっきを施す。その結果、図９Ｂに示すように、電解銅めっき膜１１３ａ，１１４ａ、ビア導体１２１，１２２及びスルーホール導体１４１が形成される。そして、レジスト層９０１，９０２を除去し、不要な無電解銅めっき膜７００をエッチングにより除去する。これにより、導体パターン１１３及び１１４が形成され、図１に示すプリント配線板１０が得られる。
また、周知のビルドアップ法などにより、図１のプリント配線板１０に対して、さらに必要な層数だけ樹脂絶縁層及び配線層（導体パターン）を積層することで、より多層のプリント配線板を製造することも可能である。
また、治具板５０１の両面に接着層５０２を設けて、その両面で並行して、プリント配線板を製造するようにしてもよい。
また、コア基板１１を接着シート５００上に載置した後、チップコンデンサ２０をコア基板１１の開口部１００ａ内に配置されるようにして、接着シート５００上に載置してもよい。
また、接着シート５００には、必ずしも治具板５０１（支持板）を含める必要はなく、ＵＶテープやポリイミドテープ等のみを接着シート５００として用いてもよい。
また、図８Ａ〜図８Ｃを参照して説明したように、接着シート５００を剥離する前であっても、当該基板の接着シート５００と接着していない方の主面上であれば、樹脂絶縁層を形成することは勿論可能である。
また、チップコンデンサ２０のみならず、他の電子部品、例えば抵抗、又はコイル等の受動部品、又は半導体素子からなるＩＣチップ等の能動部品などを内蔵するプリント配線板についても、本発明は上記実施形態と同様の形態にて適用可能である。また、収容する電子部品の厚さが、コア基板１１の厚さに比べて小さい場合には、固定強度を高めるため、電子部品の側面以外（頂面や底面など）にも充填樹脂１００ｂを付着させるようにしてもよい。
また、上記実施形態では、コア基板１１の両主面上に、樹脂絶縁層と配線層（導体パターン）を形成したが、一方の主面上のみに樹脂絶縁層及び配線層を形成するようにしてもよい。
１０ プリント配線板
１１ コア基板
２０ チップコンデンサ（電子部品）
２１ 端子
１００ リジッド基材
１００ａ 開口部
１００ｂ 充填樹脂
１１１〜１１４ 導体パターン（導体回路）
１２１、１２２ ビア導体
１３１、１３２ 樹脂絶縁層
１４０ スルーホール
１４１ スルーホール導体
５００ 接着シート
５０１ 治具板（支持板）
１１２ｂ、５０１ａ、５０２ａ アライメントマーク
５０２ 接着層

Claims (21)

  1. 第１面と該第１面とは反対側の第２面を有し、前記第１面に第１の電極が形成されている電子部品を準備し、
    接着テープに、前記電子部品を搭載するための第１のアライメントマークを形成することと、
    前記第１のアライメントマークを基準にして、前記電子部品を、その第２面が前記接着テープの接着面に向くようにして前記接着テープ上に載置することと、
    第１面と該第１面とは反対側の第２面を有する絶縁基板に、第２のアライメントマークを形成することと、
    前記絶縁基板に前記電子部品の外形より大きな開口部を形成することと、
    前記第１と第２のアライメントマークを基準にして、前記絶縁基板の開口部内に前記電子部品が収容されるように、前記接着テープの接着面上に前記絶縁基板を載置することと、
    樹脂材料を使用して前記電子部品を前記絶縁基板に対して固定することと、
    前記電子部品を収容した前記絶縁基板の第１面上に第１の樹脂絶縁層を形成することと、
    前記接着テープを剥離することと、
    前記第１の樹脂絶縁層に前記電子部品の第１の電極に至る開口を形成することと、
    前記第１の樹脂絶縁層上に第１の導体回路を形成することと、
    前記第１の樹脂絶縁層の開口に、前記電子部品の第１の電極と接続するビア導体を形成することと、を有する、
    ことを特徴とするプリント配線板の製造方法。
  2. 前記第１の樹脂絶縁層と前記絶縁基板を貫通する貫通孔を形成することをさらに有し、
    前記ビア導体を形成することには、前記貫通孔の内壁に前記第１の導体回路と接続するスルーホール導体を形成することが含まれる、
    ことを特徴とする請求項１に記載のプリント配線板の製造方法。
  3. 前記絶縁基板の第１面に導体回路を形成することと、
    前記第１の樹脂絶縁層に前記導体回路の所定箇所に至る開口を形成することと、をさらに有し、
    前記ビア導体を形成することには、前記導体回路に至る開口に前記第１の導体回路と当該導体回路とを接続するビア導体を形成することが含まれる、
    ことを特徴とする請求項１又は２に記載のプリント配線板の製造方法。
  4. 前記第１の導体回路を形成することと、前記ビア導体を形成することは、同時に行なわれる、
    ことを特徴とする請求項１乃至３の何れか１項に記載のプリント配線板の製造方法。
  5. 前記第１の樹脂絶縁層上に導体層を形成すること、をさらに有し、
    前記導体層をエッチングすることで、前記第１の導体回路を形成する、
    ことを特徴とする請求項１乃至４の何れか１項に記載のプリント配線板の製造方法。
  6. 前記第２のアライメントマークの形成は、前記絶縁基板の第１面の導体回路の形成と同時に行われる、
    ことを特徴とする請求項３乃至５の何れか１項に記載のプリント配線板の製造方法。
  7. 前記第２のアライメントマークは、前記絶縁基板の第１面の導体回路と同じ材質で形成される一方、前記導体回路と回路属性が異なるように形成される、
    ことを特徴とする請求項３乃至６の何れか１項に記載のプリント配線板の製造方法。
  8. 前記樹脂材料の熱膨張率が、前記絶縁基板の構成材料の熱膨張率より小さい、
    ことを特徴とする請求項１乃至７の何れか１項に記載のプリント配線板の製造方法。
  9. 前記樹脂材料は、ビスマレイミド樹脂である、
    ことを特徴とする請求項８に記載のプリント配線板の製造方法。
  10. 前記ビスマレイミド樹脂は、フュームドシリカ及びポリテトラフルオロエチレンをフィラーとして含有するものである、
    ことを特徴とする請求項９に記載のプリント配線板の製造方法。
  11. 前記接着テープの剥離後、前記電子部品を収容した前記絶縁基板の第２面上に第２の樹脂絶縁層を形成することと、
    前記第１と第２の樹脂絶縁層と前記絶縁基板を貫通する貫通孔を形成することと、
    前記第２の樹脂絶縁層上に第２の導体回路を形成すると共に、前記貫通孔の内壁に前記第１及び第２の導体回路と接続するスルーホール導体を形成することと、をさらに有し、
    前記スルーホール導体を形成することは、前記ビア導体を形成することに含まれる、
    ことを特徴とする請求項１乃至１０の何れか１項に記載のプリント配線板の製造方法。
  12. 前記電子部品には、その第２面に第２の電極が形成されている、
    ことを特徴とする請求項１１に記載のプリント配線板の製造方法。
  13. 前記第２の樹脂絶縁層に前記電子部品の第２の電極に至る開口を形成することをさらに有し、
    前記第２の導体回路を形成する際、前記第２の樹脂絶縁層の開口に、前記第２の導体回路と前記電子部品の第２の電極とを接続するビア導体も同時に形成する、
    ことを特徴とする請求項１２に記載のプリント配線板の製造方法。
  14. 前記絶縁基板の第２面に導体回路を形成することと、
    前記第２の樹脂絶縁層に前記導体回路の所定箇所に至る開口を形成することと、をさらに有し、
    前記スルーホール導体を形成する際、前記第２の樹脂絶縁層の開口に、前記第２の導体回路と当該導体回路とを接続するビア導体も同時に形成する、
    ことを特徴とする請求項１１乃至１３の何れか１項に記載のプリント配線板の製造方法。
  15. 第１面と該第１面とは反対側の第２面を有し、前記第１面に第１の電極が形成されている電子部品を準備し、
    接着テープに、前記電子部品を搭載するための第１のアライメントマークを形成することと、
    前記第１のアライメントマークを基準にして、前記電子部品を、その第２面が前記接着テープの接着面に向くようにして前記接着テープ上に載置することと、
    第１面と該第１面とは反対側の第２面を有する絶縁基板に、第２のアライメントマークを形成することと、
    前記絶縁基板に前記電子部品の外形より大きな開口部を形成することと、
    前記第１と第２のアライメントマークを基準にして、前記絶縁基板の開口部内に前記電子部品が収容されるように、前記接着テープの接着面上に前記絶縁基板を載置することと、
    樹脂材料を使用して前記電子部品を前記絶縁基板に対して固定することと、
    前記接着テープを剥離することと、
    前記電子部品を収容した前記絶縁基板の第１及び第２面上に、それぞれ第１の樹脂絶縁層及び第２の樹脂絶縁層を形成することと、
    前記第１の樹脂絶縁層に前記電子部品の第１の電極に至る開口を形成することと、
    前記第１と第２の樹脂絶縁層と前記絶縁基板を貫通する貫通孔を形成することと、
    前記第１及び第２の樹脂絶縁層上に、それぞれ第１の導体回路及び第２の導体回路を形成すると共に、前記第１の樹脂絶縁層の開口に前記第１の導体回路と前記電子部品の第１の電極とを接続するビア導体を形成し、前記貫通孔の内壁に前記第１及び第２の導体回路と接続するスルーホール導体を形成することと、を有する、
    ことを特徴とするプリント配線板の製造方法。
  16. 前記電子部品には、その第２面に第２の電極が形成されており、
    前記第２の樹脂絶縁層に前記電子部品の第２の電極に至る開口を形成することをさらに有し、
    前記第１及び第２の導体回路を形成する際、前記第２の樹脂絶縁層の開口に、前記第２の導体回路と前記電子部品の第２の電極とを接続するビア導体も同時に形成する、
    ことを特徴とする請求項１５に記載のプリント配線板の製造方法。
  17. 第１面と該第１面とは反対側の第２面を有し、収容する電子部品の外径より大きな開口部を有するコア基板と、
    前記開口部に収容され、第１面と該第１面とは反対側の第２面を有し、第１面に第１の電極が形成されている電子部品と、
    前記コア基板の第１面上に形成された第１の樹脂絶縁層と、
    該第１の樹脂絶縁層上に形成された第１の導体回路と、
    前記第１の樹脂絶縁層における前記電子部品の第１の電極に至る開口に形成され、前記第１の導体回路と前記第１の電極とを接続する第１のビア導体と、を備え、
    前記電子部品と前記コア基板の開口部の内壁との隙間が、樹脂材料と、前記第１の樹脂絶縁層から流出した樹脂成分とからなる樹脂で埋められている、
    ことを特徴とするプリント配線板。
  18. 前記樹脂材料の熱膨張率が、前記コア基板の構成材料の熱膨張率より小さい、
    ことを特徴とする請求項１７に記載のプリント配線板。
  19. 前記樹脂材料は、ビスマレイミド樹脂である、
    ことを特徴とする請求項１８に記載のプリント配線板。
  20. 前記ビスマレイミド樹脂は、フュームドシリカ及びポリテトラフルオロエチレンをフィラーとして含有するものである、
    ことを特徴とする請求項１９に記載のプリント配線板。
  21. 前記電子部品は、第２面に第２の電極が形成されており、
    前記コア基板の第２面上に形成された第２の樹脂絶縁層と、
    該第２の樹脂絶縁層上に形成された第２の導体回路と、
    前記第１と第２の樹脂絶縁層と前記コア基板を貫通する貫通孔の内壁に形成され、前記第１の導体回路と前記第２の導体回路とに接続するスルーホール導体と、
    前記第２の樹脂絶縁層における前記電子部品の第２の電極に至る開口に形成され、前記第２の導体回路と前記第２の電極とを接続する第２のビア導体と、をさらに備える、
    ことを特徴とする請求項１７乃至２０の何れか１項に記載のプリント配線板。
JP2009274631A 2008-12-29 2009-12-02 プリント配線板及びその製造方法 Pending JP2010157709A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14114308P 2008-12-29 2008-12-29
US12/606,593 US8261435B2 (en) 2008-12-29 2009-10-27 Printed wiring board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010157709A true JP2010157709A (ja) 2010-07-15

Family

ID=42283500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009274631A Pending JP2010157709A (ja) 2008-12-29 2009-12-02 プリント配線板及びその製造方法

Country Status (2)

Country Link
US (2) US8261435B2 (ja)
JP (1) JP2010157709A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130141384A (ko) * 2012-06-15 2013-12-26 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
KR20140014867A (ko) * 2012-07-26 2014-02-06 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2014513438A (ja) * 2011-05-03 2014-05-29 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
JP2014127716A (ja) * 2012-12-26 2014-07-07 Samsung Electro-Mechanics Co Ltd コア基板及びその製造方法、並びに電子部品内蔵基板及びその製造方法
JP2014131029A (ja) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP2017063224A (ja) * 2016-12-20 2017-03-30 京セラ株式会社 配線基板
US10903170B2 (en) 2018-09-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded interconnect structure

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
KR100982795B1 (ko) * 2008-07-10 2010-09-16 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
US9320148B2 (en) * 2011-03-29 2016-04-19 Ibiden Co., Ltd. Printed wiring board
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9435846B2 (en) * 2013-05-21 2016-09-06 Esilicon Corporation Testing of thru-silicon vias
MY175520A (en) * 2014-02-21 2020-07-01 Mitsui Mining & Smelting Co Ltd Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR102306719B1 (ko) * 2015-04-22 2021-09-30 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
TW201719824A (zh) * 2015-11-20 2017-06-01 恆勁科技股份有限公司 封裝基板
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2003046256A (ja) * 2001-05-25 2003-02-14 Ibiden Co Ltd Ｉｃチップ実装用基板の製造方法
JP2005340523A (ja) * 2004-05-27 2005-12-08 Goo Chemical Co Ltd 配線板の製造方法
JP2007318090A (ja) * 2006-04-25 2007-12-06 Ngk Spark Plug Co Ltd 配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2003046256A (ja) * 2001-05-25 2003-02-14 Ibiden Co Ltd Ｉｃチップ実装用基板の製造方法
JP2005340523A (ja) * 2004-05-27 2005-12-08 Goo Chemical Co Ltd 配線板の製造方法
JP2007318090A (ja) * 2006-04-25 2007-12-06 Ngk Spark Plug Co Ltd 配線基板の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014513438A (ja) * 2011-05-03 2014-05-29 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
US10349519B2 (en) 2011-05-03 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR20130141384A (ko) * 2012-06-15 2013-12-26 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
JP2014003087A (ja) * 2012-06-15 2014-01-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101975302B1 (ko) * 2012-06-15 2019-08-28 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
KR20140014867A (ko) * 2012-07-26 2014-02-06 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
KR101946981B1 (ko) * 2012-07-26 2019-02-12 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
JP2014127716A (ja) * 2012-12-26 2014-07-07 Samsung Electro-Mechanics Co Ltd コア基板及びその製造方法、並びに電子部品内蔵基板及びその製造方法
JP2014131029A (ja) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP2017063224A (ja) * 2016-12-20 2017-03-30 京セラ株式会社 配線基板
US10903170B2 (en) 2018-09-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded interconnect structure

Also Published As

Publication number Publication date
US20100163290A1 (en) 2010-07-01
US8261435B2 (en) 2012-09-11
US20120279770A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
JP2010157709A (ja) プリント配線板及びその製造方法
US8024858B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US8256112B2 (en) Method of manufacturing high density printed circuit board
US20100224397A1 (en) Wiring board and method for manufacturing the same
WO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
JP2009194381A (ja) プリント配線板の製造方法
JP2010258468A (ja) 半導体パッケージ基板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US8525041B2 (en) Multilayer wiring board and method for manufacturing the same
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
WO2014041601A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2019067858A (ja) プリント配線板及びその製造方法
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
US20230217589A1 (en) Component Carrier With Asymmetric Build-Up And Methods for Determining a Design of And Manufacturing the Same
KR100906447B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204