KR100582239B1 - 실리콘 단결정 웨이퍼 및 실리콘 단결정 웨이퍼의 제조방법 - Google Patents

실리콘 단결정 웨이퍼 및 실리콘 단결정 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100582239B1
KR100582239B1 KR1019990020203A KR19990020203A KR100582239B1 KR 100582239 B1 KR100582239 B1 KR 100582239B1 KR 1019990020203 A KR1019990020203 A KR 1019990020203A KR 19990020203 A KR19990020203 A KR 19990020203A KR 100582239 B1 KR100582239 B1 KR 100582239B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
nitrogen
wafer
grown
Prior art date
Application number
KR1019990020203A
Other languages
English (en)
Other versions
KR20000005835A (ko
Inventor
타마츠카마사로
키무라아키히로
미키카츠히코
이다마코토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20000005835A publication Critical patent/KR20000005835A/ko
Application granted granted Critical
Publication of KR100582239B1 publication Critical patent/KR100582239B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Control Of Temperature (AREA)

Abstract

본 발명은, 질소를 도프하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정 잉곳(ingot)을 가공하여 제조된 실리콘 달결정 웨이퍼에 있어서, 상기 실리콘 단결정 웨이퍼의 grown-in 결함의 크기가 70nm 이하인 것, 질소를 도프하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 가공하여 제조된 실리콘 달결정 웨이퍼에 있어서, 1150℃ ~ 1080℃에서의 냉각속도를 2.3℃/min 이상으로 제어하면서 실리콘 단결정 잉곳을 육성시킨 실리콘 단결정 웨이퍼 및; 질소를 도프하고, 1150℃ ~ 1080℃에서의 냉각속도를 2.3℃/min 이상으로 제어하면서 실리콘 단결정 잉곳을 육성시키고, 그 다음 실리콘 단결정 웨이퍼를 제공하도록 가공한, 실리콘 단결정 제조방법에 관한 것이다.
결정결함성장이 억제된 상기 디바이스용 실리콘 단결정 웨이퍼를 CZ법에 의해 고생산성으로 제조할 수 있다.
grown-in 결함, 응집, 결함, 실리콘 단결정 웨이퍼, 쵸크랄스키법

Description

실리콘 단결정 웨이퍼 및 실리콘 단결정 웨이퍼의 제조방법{Silicon Single Crystal Wafer and Method for Producing Silicon Single Crystal Wafer}
도1은 질소가 도프된 실리콘 단결정 웨이퍼에 있어서, 그론-인(grown-in; 이하, "grown-in"이라고도 칭함) 결함크기와 그 크기를 갖는 결함수 사이의 관계를 나타내는 그래프이다.
도2는 질소가 도프되지 않은 실리콘 단결정 웨이퍼에 있어서, grown-in 결함크기와 그 크기를 갖는 결함수 사이의 관계를 나타내는 그래프이다.
도3은 질소가 도프된 5개의 실리콘 단결정 잉곳(ingot)으로부터 슬라이스된 실리콘 단결정 웨이퍼의 평균결정결함 밀도값과 냉각속도 사이의 관계를 나타내는 그래프이다.
도4는 질소를 도프하고, 냉각속도를 2.3 ℃/min으로 제어하면서 육성시킨 봉으로부터 얻어진 실리콘 단결정 웨이퍼의 결함밀도를 나타내는 그래프이다.
도5는 질소를 도프하지 않고 육성시킨 봉으로부터 얻어진 실리콘 단결정 웨이퍼의 결함밀도를 나타내는 그래프이다.
본 발명은, 쵸크랄스키법(이하, "CZ법"이라 칭함)으로 실리콘 단결정을 인상할 때 질소를 도프하고, 냉각속도, 질소농도 및 산소농도를 최적화하므로써 결정내에 존재하는 Grown-in 결함으로 불리는 결정결함의 크기가 최소한으로 감소된 실리콘 단결정 웨이퍼 및 이를 제조하는 방법에 관한 것이다.
반도체 집적회로(semiconductor integrated circuit)와 같은 디바이스 제조(fabrication)용 웨이퍼로서, 쵸크랄스키법(CZ법)으로 육성된 실리콘 단결정 웨이퍼가 주로 사용된다. 만일, 이와같은 실리콘 단결정 웨이퍼에 결정결함이 존재하면, 반도체 디바이스가 제조될때 패턴불량(pattern failure)이 일어나게 된다. 특히, 최근 고도로 집적화된 디바이스의 패턴폭은 0.3㎛ 이하로 매우 미세화되어 있다. 따라서, 결정결함이 0.1㎛로 작을지라도, 디바이스에서 패턴불량과 같은 결함을 유발시킬 수 있고, 그로 인하여 디바이스의 수율 및 특성을 현저히 낮출 수 있다.
따라서, 실리콘 단결정 웨이퍼에 있어서 결정결함의 크기는 가능한 철저히 감소되어야 한다.
최근에는, 결정성장중에 도입되는 Grown-in 결함으로 불리는 상기 결정결함이, CZ법으로 육성된 실리콘 단결정내에서 다양한 측정법에 의하여 발견된다는 것이 보고되어 왔다. 예를 들어, 상업적인 제조에 있어서 일반적인 성장속도(예를 들어, 약 1mm/min 이상)로 성장된 단결정내의 이러한 결정결함들은, 결정표면에 세코 용액(Secco solution, K2Cr2O7, 하이드로플루오릭 에시드와 물의 혼합액)으로 선택적 에칭(preferential etching, Secco etching)을 하면 피트(pit)로써 검지될 수 있다 (일본 특허공개평 (kokai) 4-192345호 공보참조).
이러한 피트 발생의 주요인은, 단결정 제조중 응집되는 공공(vacancies)의 클러스터(cluster)나, 또는 석영 도가니로부터 도입되는 산소원자 응집체 (agglomerate)인 산화 석출물(oxide precipitate) 때문인 것으로 간주고 있다. 이러한 결정결함이 디바이스가 제조되는 표면부(suface portion; 0 ~ 5㎛의 깊이)에 존재하면, 그들은 디바이스의 특성을 퇴화시키는 해로운 결함으로 된다. 따라서, 이러한 결정결함을 저감시키는 것이 바람직하다.
예를 들어, 결정의 성장속도를 극도로 감소시키면(예를 들어, 0.4 mm/min 이하로), 상기 공공의 클러스터 농도를 저하시킬 수 있다는 것이 알려져 있다(일본 특허공개평(kokai) 2-267195호 공보참조). 그러나, 이 방법을 채택하면, 과잉 격자간 실리콘 원자(excess interstitial silicon atoms)의 새로운 응집 (aggregation)의 결과로써 형성된 전위 루프(dislocation loop)로 간주되는 결정결함이 발생하게 되어, 디바이스의 특성을 현저히 퇴화시킬 수 있다. 따라서, 그 문제는 상기 방법으로는 해결될 수 없다. 더욱이, 상기 방법에서는, 결정의 성장속도가 대개 약 1.0 mm/min ~ 0.4 mm/min으로 감소되기 때문에, 단결정의 생산성이 현저히 저감되고 비용상승이 초래된다.
본 발명은 상기의 문제를 해결하기 위한 것으로, 본 발명의 주된 목적은, 결정결함의 형성이 억제된 디바이스용 실리콘 단결정 웨이퍼를 CZ법에 의해 고생산성으로 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은, 질소를 도프하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 가공하여 제조된 실리콘 단결정 웨이퍼에 있어서, 상기 실리콘 단결정 웨이퍼의 grown-in 결함의 크기가 70nm 이하인 것을 특징으로 하는 실리콘 단결정 웨이퍼를 제공한다.
상기한 바와 같이, 상기 실리콘 단결정 웨이퍼를, 질소를 도프하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정을 가공하여 제조하면, 그 웨이퍼에 있어서 grown-in 결함의 크기는 70nm 이하로 저감될 수 있다. 이와 같은 미세한 결정결함은 디바이스 제조시 거의 해로운 영향을 주지 않기 때문에, 실리콘 단결정 웨이퍼에 있어서 수율 및 디바이스의 품질을 개선할 수 있다.
질소를 도프하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정 잉곳(ingot)을 가공하여 제조된 실리콘 단결정 웨이퍼에 있어서, 상기 실리콘 단결정 잉곳은 1150℃ ~ 1080℃에서의 냉각속도를 2.3 ℃/min 이상으로 제어하면서 성장시키는 것이 바람직하다.
상기한 바와 같이, 질소를 도프하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 가공하여 제조된 실리콘 단결정 웨이퍼에 있어서, 웨이퍼상의 grown-in 결함은 도프된 질소의 존재로 인하여, 매우 적은 양만 존재한다. 상기 결정봉을 1150℃ ~ 1080℃에서의 냉각속도를 2.3 ℃/min 이상으로 제어하면서 육성시키면, 결정결함의 크기가 극도로 감소되어, 디바이스 제조시 거의 해로운 영향을 미치지 않게 된다. 또한, 결정결함의 성장이 억제될 수 있어서, 고속으로 결정을 성장시키는 것이 가능하고, 생산성 또한 개선할 수 있다.
상기의 경우에 있어서, 실리콘 단결정 웨이퍼의 질소농도는 0.2 ~ 5×1015 atoms/㎤의 범위 내로 하는 것이 바람직하다.
결정결함의 성장을 억제하기 위해서는, 질소농도를 1×1010 atoms/㎤ 이상으로 하는 것이 바람직하다. 단결정의 결정화를 방해하지 않기 위해서는, 질소농도를 5×1015 atoms/㎤ 이하로 하는 것이 바람직하다. 그러나, 0.2 ~ 5×1015 atoms/㎤ 범위의 질소농도가 결정결함성장의 억제에 가장 효과적이기 때문에, 질소농도가 그 범위에 있으면 결정결함의 성장은 충분히 억제될 수 있다.
쵸크랄스키법에 의해 질소가 도프된 실리콘 단결정 잉곳의 육성동안, 상기 단결정 잉곳내의 산소농도를 1.0×1018 atoms/㎤(ASTM '79값) 이하로 제어하는 것이 바람직하다. 산소농도가 상기와 같이 낮으면, 결정결함의 성장이 더욱 억제될 수 있고, 표면층에서 산화 석출물 형성이 방지될 수 있다. 특히, 결정결함밀도가 40 number/㎠ 이하로 감소될 수 있기 때문에, 디바이스 제조에 있어서 수율이 현저히 개선될 수 있고, 결정의 생산성을 현저히 향상시킬 수 있다.
또한, 본 발명은 질소를 도프하고, 그리고 1150℃ ~ 1080℃에서의 냉각속도를 2.3 ℃/min 이상으로 제어하면서 실리콘 단결정 잉곳을 육성시킨 다음, 단결정 잉곳을 가공하여 실리콘 단결정 웨이퍼를 제공하는, 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
상기한 바와 같이, CZ법으로 실리콘 단결정 잉곳을 육성할때 질소를 도프하면, 결정성장중에 도입되는 결정결함의 성장을 억제할 수 있다. 또한, 1150℃ ~ 1080℃에서의 냉각속도를 2.3 ℃/min 이상으로 제어하면서 결정을 육성시킴에 의해 결정결함의 성장을 억제할 수 있기 때문에, 결정결함은 매우 미세화 된다. 상기 결정결함의 성장이 현저히 억제될 수 있기 때문에, 결정을 고속으로 성장시킬 수 있어서, 결정의 생산성을 현저히 향상시킬 수 있다.
상기 단결정 잉곳에 도프되는 질소농도는 0.2 ~ 5×1015 atoms/㎤로 하는 것이 바람직하다. 상기 단결정 잉곳에 도프되는 산소농도는 1.0×1018 atoms/㎤ 이하로 하는 것이 바람직하다.
상기한 바와 같이, 냉각을 고속으로 수행하고 CZ법에 의해 질소가 도프된 실리콘 단결정의 제조에 있어서, 도프되는 질소농도 및 산소농도를 최적의 범위로 제어하면, 고품질 및 적은 결정결함을 갖는 실리콘 단결정 웨이퍼를 고생산성으로 제조할 수 있다.
질소를 도프하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 가공하여 제조된 상기 실리콘 단결정 웨이퍼에서, 실리콘 단결정 웨이퍼의 grown-in 결함의 크기는 70nm 이하로 될 수 있기 때문에, 디바이스의 수율 및 품질을 개선할 수 있다.
본 발명의 실리콘 단결정 웨이퍼 제조방법에 의하면, 실리콘 단결정 잉곳은 질소를 도프하고 1150℃ ~ 1080℃에서의 냉각속도를 2.3 ℃/min 이상으로 제어하면서 육성되고, 그 다음 실리콘 단결정 웨이퍼를 제공하도록 가공된다. 그러므로, CZ법으로 제조된 실리콘 단결정의 결정결함성장을 억제하는 것이 가능하고, 웨이퍼 표면층에서 검지되는 결정결함의 크기가 매우 미세하고, 결정결함의 수가 매우 적은 실리콘 단결정 웨이퍼를, 쉽게 그리고 고생산성으로 제조할 수 있다.
이하, 본 발명은 상세하게 설명될 것이지만, 본 발명은 이에만 한정되는 것은 아니다.
본 발명의 발명자들은, 결정결함의 크기가 CZ법에 의한 실리콘 단결정의 육성동안 질소를 도프하는 것에 더하여, 결정제조조건으로써 1150℃ ~ 1080℃에서의 결정냉각속도에 크게 의존하게 되어, 냉각속도를 2.3 ℃/min 이상으로 높게 제어함으로써, 응집(aggregation) 등으로 인한 결정결함의 성장을 억제시켜, 디바이스를 제조하는 층(웨이퍼의 표면층)중의 결정결함이 어떠한 문제도 유발시키지 않을 만큼 충분히 미세한 실리콘 단결정 웨이퍼를 얻을 수 있다는 것을 발견하고, 그 조건들을 연구하여 본 발명을 완성하기에 이르렀다.
즉, 질소가 실리콘 단결정내에 도프되면 실리콘에서 공공의 응집이 억제되므로, 결정결함밀도가 감소된다는 것이 보고되어 있다(T. Abe와 H. Takeno, Mat. Res. Soc. Symp. Proc. Vol. 262, 3, 1992). 그 효과는 공공 응집과정(vacancy agglomeration process)이 균일 핵생성에서 불균일 핵생성으로 천이되는 결과로 달성될 수 있는 것으로 간주된다. 따라서, CZ법에 의해 질소가 도프된 실리콘 단결정을 육성시키면, 매우 미세한 결정결함을 갖는 실리콘 단결정을 얻을 수 있으므로, 매우 미세한 결정결함을 갖는 실리콘 단결정 웨이퍼는 그것을 가공함으로써 얻을 수 있다. 상기 방법에 따르면, 종전의 방법에서와는 달리, 결정의 성장속도를 항상 감소시킬 필요가 없으므로, 낮은 결함밀도를 갖는 실리콘 단결정 웨이퍼를 고생산 성으로 제조할 수 있다.
또한, 결정결함의 크기는, 공공의 응집온도영역을 통과하는 시간에 크게 의존한다. 상기 공공의 응집온도영역은 1150 ~ 1080℃인 것으로 알려져 있으므로, 결정성장시 그 온도영역을 단시간으로 통과시키면 결정결함의 크기를 감소시킬 수 있음이 예상된다. 따라서, 본 발명에 있어서, 결정은, 응집온도영역인 1150 ~ 1080℃에서 2.3 ℃/min 이상, 바람직하게는 3.5 ℃/min 이상의 냉각속도로 제어하면서 육성된다. 이와같이 하면, 이 응집온도영역에서 단시간으로 통과시키는 것이 가능하므로, 결정결함의 크기를 디바이스 제조에서 어떠한 문제도 일으키지 않을 만큼 미세하게 감소시킬 수 있다.
실리콘 단결정내에 질소를 도프함으로써, 실리콘중에 도입되는 결정결함의 성장을 억제시킬 수 있는 이유는, 상기한 바와 같이, 공공 응집과정이 균일 핵생성에서 불균일 핵생성으로 천이되기 때문인 것으로 여겨진다.
따라서, 도프되는 질소농도는, 불균일 핵생성을 충분히 발생시킬 수 있는 농도인 1×1010 atoms/㎤ 이상으로 하는 것이 바람직하다. 질소농도가 실리콘 단결정에서 질소의 고용한계(solid solubility)인 5×1015 atoms/㎤ 이상이면, 단결정의 결정화가 방해된다. 그러므로, 그 농도를 넘지 않도록 하는 것이 바람직하다.
또한, 본 발명의 발명자들은 질소농도에 대해서 더욱 연구하여, 가장 효과적인 질소농도는 0.2 ~ 5.0×1015 atoms/㎤ 범위의 것임을 발견해 냈다. 도프되는 질소농도가 상기 범위와 같이 비교적 높으면, 질소 도프에 의한 결정결함형성의 억제 에 있어서 최고의 효과를 달성할 수 있고, 문제를 일으킬 수 있는 큰 결정결함의 형성을 거의 완전히 방지할 수 있다.
반면, 실리콘 단결정에서 질소원자는 결정성장중 산소석출(oxygen precipitation)을 조장시킨다는 것이 알려졌다(예를 들어, F. Shimura와 R. S. Hockett, Appl. Phys. Lett. 48, 224, 1986). 따라서, 일반적인 산소농도(1×1018 atoms/㎤ 이상)를 갖는 단결정을 사용하면, 가공된 웨이퍼표면 근방에 존재하는 디바이스 형성층에, 유해한 산화 석출물(oxide precipitate)이 형성될 수 있다. 그러므로, 본 발명의 발명자들은 통상값보다 낮은 값인 1×1018 atoms/㎤ (ASTM '79값) 이하의 산소농도를 갖는 CZ 실리콘 단결정에, 질소를 도핑하므로써 그 문제를 해결하였다.
상기와 같이 저산소농도를 갖는 기존 CZ 실리콘 단결정에서는, 결정의 강도가 저하되는 문제가 있을 수 있다. 그러나, 본 발명에 부합되는 단결정 내에는 질소가, 예를 들어, 0.2 ~ 5.0×1015 atoms/㎤인 농도로 도프되어 있기 때문에, 상술한 바와같이(예를 들어, K.Sumino, I.Yonenaga와 M. Imai, J. Appl. Phys. 54, 5016, 1983), 질소의 존재로 인한 결정의 충분한 강도를 얻을 수 있다.
본 발명에 있어서, 질소가 도프된 실리콘 단결정 잉곳은, 예를 들어, 일본 특허공개평 (kokai) 60-251190호 공보에 제시된 것과 같이 알려진 방법에 따라, CZ법에 의해 육성시킬 수 있다.
즉, 종결정을 석영 도가니 내에 함유된 다결정 실리콘 원료 융액에 접촉시키고, 목적하는 직경을 갖는 실리콘 단결정 잉곳을 육성하도록 회전하면서 그것을 인상하는 것을 포함하는 CZ법에 있어서, 석영 도가니내에 미리 질화물을 넣거나, 그 실리콘 융액속에 질화물을 첨가하거나, 혹은 질소를 함유하는 분위기가스를 사용하여, 실리콘 단결정 내에 질소를 도프할 수 있다. 결정내의 도프량은 질화물의 양, 질소가스의 도입농도 또는 시간을 조정함으로써, 제어할 수 있다. 예를 들면, 질소농도는 0.2 ~ 5.0×1015 atoms/㎤의 상기한 범위로, 쉽게 제어할 수 있다.
상기한 바와 같이, 결정성장중에 도입된 결정결함의 성장은, CZ법으로 실리콘 단결정 잉곳을 육성하는 동안, 질소를 도프함으로써 억제할 수 있다. 더욱이, 결정결함의 형성을 억제하기 위해, 결정의 성장속도를 예를 들어, 0.4 mm/min 이하로 줄일 필요가 없기 때문에, 결정의 생산성을 현저히 개선할 수 있다.
상기한 바와 같이, 1150℃ ~ 1080℃에서의 냉각속도를, 2.3 ℃/min 이상의 고속으로하여 결정을 성장시키는 것이 중요하다. 실제적으로 그러한 조건을 달성하기 위해, CZ법에 의한 실리콘 단결정 제조장치의 챔버장치(a chmber of an apparatus)에 있어서, 1150℃ ~ 1080℃ 영역에서 결정을 임의의 냉각속도로 냉각할 수 있는 냉각장치가 제공될 수 있다. 그러한 장치로는, 냉각가스를 분무하여 결정을 냉각하는 장치, 또는 융액면 위의 일정위치에서 결정을 둘러싸도록 제공되는 수냉링(water cooled ring)이 있다. 이 경우, 냉각속도는 결정의 인상속도를 제어함으로써, 목적하는 범위로 제어할 수 있다.
상기한 바와 같이, CZ법에 의해 질소가 도프된 실리콘 단결정 잉곳을 육성할 때, 상기 단결정 잉곳내의 산소농도는 1×1018 atoms/㎤ 이하로 하는 것이 바람직하다.
실리콘 단결정 잉곳을 육성할 때, 산소농도를 상기 범위내에 오도록 기존방법으로 낮출 수 있다. 예를 들어, 도가니의 회전수를 감소시키거나, 도입가스의 유량을 증가시키거나, 분위기 압력을 낮추거나, 온도분포 및 실리콘 융액의 대류 등을 제어함으로써, 상기한 범위내에 오도록 쉽게 제어할 수 있다.
상기와 같이 하면, 목적하는 농도로 질소가 도프되고 산소가 함유되며, 목적하는 냉각속도에서 결정이 육성된 상기 실리콘 단결정 잉곳을 CZ법으로 얻을 수 있다. 내직경 블레이드 슬라이서(inner diameter blade slicer), 와이어 톱 등과 같은 슬라이싱 장치로 그것을 슬라이스한 후, 실리콘 단결정 웨이퍼가 되도록 챔퍼링, 래핑, 에칭, 연마 등과 같은 공정을 수행한다. 물론, 그러한 공정은 단지 예시이며, 세정 등의 다른 공정도 수행할 수 있고, 공정순서의 변화 및 몇몇 공정의 생략과 같이, 목적에 따라 적절히 공정이 변화될 수 있다.
상기한 바와 같이, 본 발명의 실리콘 단결정 웨이퍼는, 질소를 도프하고 1150℃ ~ 1080℃에서의 냉각속도를 2.3 ℃/min 이상으로 제어하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 가공하여 얻어진 것으로 제조된다.
그러한 실리콘 단결정 웨이퍼에 있어서, 표면층에서의 결정결함은, 특히 40 number/㎠ 이하로 매우 적다. 특히, 디바이스 공정에 있어서 문제를 일으킬 수 있는 표면결정결함을 거의 완전히 제거할 수 있기 때문에, 디바이스의 수율을 현저히 개선할 수 있다.
(실시예)
이하 본 발명의 실시예 및 비교예는 본 발명을 보다 구체적으로 설명하기 위하여 제시된다. 이러한 예들은 본 발명의 범위를 한정하는 것은 아니다.
(실시예, 비교예)
CZ법에 따라서, 40㎏의 실리콘 다결정 재료를 직경 18인치 석영 도가니에 챠지하고, 방위<100>, 직경 6인치인 P 도체형 단결정 잉곳 6개를 보통의 인상속도인 1.2mm/min에서 인상시켰다. 그들중 5개는, 질화규소막을 갖는 실리콘 웨이퍼를 미리 실리콘 융액에 투입하여, 결정내 질소농도가 0.2 ~ 5.0×1015 atoms/㎤로 되도록 하면서 인상시켰다. 단결정내에서 0.8 ~ 1.0×1018 atoms/㎤의 저산소 농도가 달성되도록 상기 도가니의 회전수를 제어하였다. CZ법 실리콘 단결정 성장장치의 챔버내에 제공되는 냉각장치를 이용하여, 1150℃ ~ 1080℃에서의 냉각속도를 1.2, 1.6, 2.3, 3.0, 3.5℃/min으로 제어하면서 각각의 단결정 잉곳을 인상하였다.
또 다른 단결정 잉곳은, 종래방법에 따라 질소를 도프하지 않고 인상하였다. 그 단결정 잉곳은 1150℃ ~ 1080℃에서의 냉각속도를 2.3 ℃/min으로 제어하면서 인상시켰다. 그 단결정내의 산소농도는 0.8×1018 atoms/㎤로 제어되었다.
상기 웨이퍼는 실리콘 단결정 잉곳을 와이어 톱으로 슬라이스하여 얻어진 것으로, 챔퍼링, 래핑, 에칭 및 경면가공이 가해졌다. 그 다음, 질소의 도프유무, 냉각속도 및 산소농도 이외의 조건은 거의 같게하여, 6인치 직경을 갖는 경면가공된 실리콘 단결정을 제조하였다.
도핑 질소농도가 0.2 ~ 5.0×1015 atoms/㎤인 것과, 질소가 도프되지 않은 것인, 2.3 ℃/min의 냉각속도로 제조된 상기와 같은 두개 웨이퍼의 grown-in 결함크기를 LST(Laser Scattering Tomography)로 측정하여 비교하였다. 그 결과는 도1과 도2에 나타나 있다. 도1과 도2에 나타난 바와 같이, 비교적 고속의 동일한 냉각속도 2.3℃/min에서 제조된, 동일 산소농도 0.8×1018atoms/㎤의 결정으로부터 얻어진 웨이퍼중에서, 질소를 도프하지 않은 결정에서 얻어진 웨이퍼상의 grown-in 결함크기는 약 140nm였던(도2) 반면, 질소를 도프한 결정에서 얻어진 웨이퍼상의 grown-in 결함크기는 약 60nm였다(도1). 결함성장의 억제결과로써, 후자는 전자의 절반 미만이 됨을 알 수 있다.
상기한 바와 같은 실리콘 단결정 웨이퍼에 세코에칭(Secco etching)을 하고, 현미경으로 그것의 표면을 관찰하여, 결정결함(grown-in 결함)밀도를 측정하기 위하여 피트밀도(pit density)를 측정하였다. 상기 측정은, 숄더부(shoulder part)로부터의 거리가 각각 10, 20, 30, 40, 50 또는 60cm인 위치에서 슬라이스된 각각의 단결정 잉곳에서 얻어진 웨이퍼의 중앙부, 중앙으로부터 반경/2이 되는 거리 및 웨이퍼 주변부에서 수행하였다.
그 결과는 도3 ~ 도5에 나타나 있다. 도3은 질소가 도프된 5개의 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 단결정 웨이퍼 결정결함밀도의 평균값과 냉각속도 사이의 관계를 보여주는 그래프이다. 도4는 질소를 도프하고, 냉각속도를 2.3 ℃/min으로 제어하면서 육성시킨 상기 봉으로부터 얻어진 실리콘 단결정 웨이퍼의 결함밀도를 보여주는 그래프이다. 도5는 질소를 도프하지 않고 육성시킨 종래의 봉으로부터 얻어진 실리콘 단결정 웨이퍼의 결정결함밀도를 보여주는 그래프이다. 각각의 도에서, 사각형점은 웨이퍼 중심에서의 결과를 나타내고, 원형점은 중앙으로부터 반경/2이 되는 거리에서의 결과를 나타내며, 삼각형점은 웨이퍼 주변부에서의 결과를 나타낸다.
도3에 나타난 바와 같이, 냉각속도가 증가할수록, 결함밀도는 감소한다. 그러므로, 냉각속도는 2.3℃/min 이상, 특히, 3.5℃/min 이상이 바람직하다는 것을 알 수 있다. 그 이유는, 상기와 같은 고냉각속도에서 결함의 응집이 억제되므로, 그 크기가 미세화하기 때문인 것으로 간주될 수 있다.
도4에 나타난 바와 같이, 본 발명의 실리콘 단결정 웨이퍼의 제조에서는, 인상속도가 기존 방법의 것과 같거나 그 이상인 1.0mm/min 이상이었는데, 그렇게 하지 않을 경우, 결정결함밀도가, 종래의 방법으로 얻어진 웨이퍼와 비교해 볼때, 같은 결정봉으로부터 슬라이스된 전웨이퍼 전역에걸쳐 거의 0으로 매우 감소되었다. 즉, 본 발명에 따르면, 웨이퍼표면상의 결정결함밀도가 40 number/㎠인 실리콘 단결정 웨이퍼를 확실히 제공할 수 있다.
도5에 나타난 바와 같이, 종래의 실리콘 단결정 웨이퍼에서 결정결함밀도는, 단결정 잉곳의 숄더부(shoulder portion)로부터 더 먼 부분에서 슬라이스된 웨이퍼에서 보다 높은 경향이 있다. 특히, 단결정 잉곳의 숄더부로부터 20cm 떨어진 위치에서, 봉으로부터 슬라이스된 웨이퍼상의 결정결함밀도는 600 number/㎠ 이상이다.
본 발명은 상기 실시예에만 한정되는 것은 아니다. 상기 실시예는 단순한 예시이고, 청구항들에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 유사한 작용 및 효과를 제공하는 것들은, 어느것이라도 본 발명의 기술적 범위에 포함된다.
예를 들어, 본 발명에는 쵸크랄스키법뿐 아니라, 실리콘 단결정 잉곳을 육성할 때 자장이 인가되는 MCZ법(자장이 인가된 쵸크랄스키 결정 성장법)의 어떠한 타입 또한 적용할 수 있다. 즉, "쵸크랄스키법"이란 용어는 일반적인 쵸크랄스키법뿐 아니라, MCZ법도 포함한다.
상기한 바와 같이, 본 발명에서는 쵸크랄스키법에 의하여 질소를 도프한 실리콘 단결정 잉곳을 웨이퍼로 가공하여 실리콘 단결정 웨이퍼를 얻음으로써 실리콘 단결정 웨이퍼의 Grown-in 결함의 크기를 70nm 이하로 할 수 있어, 디바이스의 수율 또는 품질특성을 향상시킬 수 있다. 또한, 본 발명에 의하면, CZ법으로 제조된 실리콘 단결정에서 결정결함의 형성을 억제하는 것이 가능하고, 웨이퍼 표면층에서 검지되는 결정결함크기가 매우 미세하고, 결정결함수가 매우 적은 실리콘 단결정 웨이퍼를, 간단히 그리고 고생산성으로 제조할 수 있다.

Claims (20)

  1. 질소를 도프하면서 쵸크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 가공하여 제조된 실리콘 단결정 웨이퍼에 있어서, 상기 실리콘 단결정 웨이퍼 상의 결정성장중에 도입된 결정결함(grown-in defect)의 크기가 70nm 이하인 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  2. 삭제
  3. 제1항에 있어서, 상기 실리콘 단결정 웨이퍼내의 질소농도가 0.2 ~ 5.0×1015 atoms/㎤ 인 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  4. 삭제
  5. 제1항 또는 제3항에 있어서, 실리콘 단결정 웨이퍼내의 산소농도가 1.0×1018 atoms/㎤ 이하인 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  6. 제1항 또는 제3항에 있어서, 웨이퍼 표면상의 결정결함밀도가 40 number/㎠ 이하인 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  7. 제5항에 있어서, 웨이퍼 표면상의 결정결함밀도가 40 number/㎠ 이하인 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  8. 실리콘 단결정 웨이퍼를 제조하는 방법에 있어서, 실리콘 단결정 잉곳이 질소를 도프하고, 1150℃ 부터 1080℃까지의 냉각속도를 2.3 ℃/min 이상으로 제어하면서 육성된 다음, 가공되어 실리콘 단결정 웨이퍼를 제공하는 실리콘 단결정 웨이퍼의 제조방법.
  9. 제8항에 있어서, 질소를 도프하면서 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 육성할때, 상기 단결정 잉곳에 도프되는 질소농도가 0.2 ~ 5.0×1015 atoms/㎤인 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  10. 제8항 또는 제9항에 있어서, 질소를 도프하면서 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 육성할때, 상기 단결정 잉곳내의 산소농도가 1.0×1018 atoms/㎤ 이하인 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1019990020203A 1998-06-03 1999-06-02 실리콘 단결정 웨이퍼 및 실리콘 단결정 웨이퍼의 제조방법 KR100582239B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10170629A JPH11349393A (ja) 1998-06-03 1998-06-03 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP10-170629 1998-06-03

Publications (2)

Publication Number Publication Date
KR20000005835A KR20000005835A (ko) 2000-01-25
KR100582239B1 true KR100582239B1 (ko) 2006-05-24

Family

ID=15908422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020203A KR100582239B1 (ko) 1998-06-03 1999-06-02 실리콘 단결정 웨이퍼 및 실리콘 단결정 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US6299982B1 (ko)
EP (1) EP0962557B1 (ko)
JP (1) JPH11349393A (ko)
KR (1) KR100582239B1 (ko)
DE (1) DE69900210T2 (ko)
TW (1) TWI225113B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014189194A1 (ko) * 2013-05-21 2014-11-27 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
US6328795B2 (en) 1998-06-26 2001-12-11 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
DE69913731T2 (de) 1998-10-14 2004-10-14 Memc Electronic Materials, Inc. Im wesentlichen defektfreie epitaktische siliziumscheiben
KR100622884B1 (ko) 1998-10-14 2006-09-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 열적으로 어닐링된 저결함 밀도 단결정 실리콘
WO2001016410A1 (fr) 1999-08-30 2001-03-08 Shin-Etsu Handotai Co., Ltd. Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
WO2001021861A1 (en) * 1999-09-23 2001-03-29 Memc Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
JP3551867B2 (ja) * 1999-11-09 2004-08-11 信越化学工業株式会社 シリコンフォーカスリング及びその製造方法
JP2001220291A (ja) * 2000-02-01 2001-08-14 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法
TW588127B (en) * 2000-02-01 2004-05-21 Komatsu Denshi Kinzoku Kk Apparatus for pulling single crystal by CZ method
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP2001278692A (ja) 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
US6835245B2 (en) * 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
WO2002059400A2 (en) 2001-01-26 2002-08-01 Memc Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
JP2002353282A (ja) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ中の窒素濃度の評価方法
JP4549589B2 (ja) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4567251B2 (ja) 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100445189B1 (ko) * 2001-10-22 2004-08-21 주식회사 실트론 실리콘 단결정 잉곳 제조시 질소 도핑방법과 실리콘 단결정 잉곳 성장장치 및 질소도핑용 첨가제
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
US7014704B2 (en) 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP2006273631A (ja) * 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591409A (en) 1984-05-03 1986-05-27 Texas Instruments Incorporated Control of nitrogen and/or oxygen in silicon via nitride oxide pressure during crystal growth
JPS60251190A (ja) 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3533812B2 (ja) * 1996-02-14 2004-05-31 信越半導体株式会社 チョクラルスキー法による結晶製造装置、結晶製造方法、およびこの方法から製造される結晶
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
CN100595351C (zh) * 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014189194A1 (ko) * 2013-05-21 2014-11-27 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼

Also Published As

Publication number Publication date
EP0962557B1 (en) 2001-08-08
DE69900210D1 (de) 2001-09-13
JPH11349393A (ja) 1999-12-21
DE69900210T2 (de) 2002-05-08
KR20000005835A (ko) 2000-01-25
TWI225113B (en) 2004-12-11
EP0962557A1 (en) 1999-12-08
US6299982B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
KR100582239B1 (ko) 실리콘 단결정 웨이퍼 및 실리콘 단결정 웨이퍼의 제조방법
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
EP1310583B1 (en) Method for manufacturing of silicon single crystal wafer
US6364947B1 (en) Method and apparatus for manufacturing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers manufactured by the same
US10731271B2 (en) Silicon wafer with homogeneous radial oxygen variation
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
JP2002100632A (ja) シリコンウエーハの製造方法およびシリコンウエーハ
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR100747726B1 (ko) 실리콘 웨이퍼와 그 제조방법
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
JP4192530B2 (ja) パーティクルモニター用シリコン単結晶ウェーハの製造方法
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
JP2003068743A (ja) エピタキシャルウエーハおよびその製造方法
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
KR100445190B1 (ko) 단결정 실리콘 잉곳 제조 방법
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP2001089294A (ja) 点欠陥の凝集体が存在しないシリコン単結晶の連続引上げ法
JP5282762B2 (ja) シリコン単結晶の製造方法
JP4296740B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハならびにエピタキシャルウエーハ
JP3621290B2 (ja) パーティクルモニター用シリコン単結晶ウエーハの製造方法およびパーティクルモニター用シリコン単結晶ウエーハ
TWI828442B (zh) 磊晶晶圓
JPH11199380A (ja) シリコンウエーハ及び結晶育成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee