KR100518456B1 - 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법 - Google Patents

전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법 Download PDF

Info

Publication number
KR100518456B1
KR100518456B1 KR10-2003-0070639A KR20030070639A KR100518456B1 KR 100518456 B1 KR100518456 B1 KR 100518456B1 KR 20030070639 A KR20030070639 A KR 20030070639A KR 100518456 B1 KR100518456 B1 KR 100518456B1
Authority
KR
South Korea
Prior art keywords
signal
power amplifier
input
linearization
feedback
Prior art date
Application number
KR10-2003-0070639A
Other languages
English (en)
Other versions
KR20050034880A (ko
Inventor
김범만
이재혁
우영윤
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR10-2003-0070639A priority Critical patent/KR100518456B1/ko
Priority to US10/807,342 priority patent/US7129777B2/en
Priority to EP04101260A priority patent/EP1523102B1/en
Priority to DE602004022119T priority patent/DE602004022119D1/de
Priority to JP2004099338A priority patent/JP2005117613A/ja
Priority to CNB2004100328258A priority patent/CN1293774C/zh
Publication of KR20050034880A publication Critical patent/KR20050034880A/ko
Application granted granted Critical
Publication of KR100518456B1 publication Critical patent/KR100518456B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0433—Circuits with power amplifiers with linearisation using feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 신호 처리(DSP; Digital Signal Process)와 피드백 기술을 이용하는 디지털 피드백 전치 왜곡 장치(FBPD; Feedback Predistorter) 및 방법으로서, 소정 경로를 통해 입력되는 입력 신호에 전력 증폭기(PA; Power Amplifier)의 왜곡 성분에 대응되는 역 왜곡 성분을 피드백으로 가산하여 선형화에 필요한 전치 왜곡 신호를 생성하고, 이 전치 왜곡 신호를 전력 증폭기에 통과시켜 선형적으로 증폭된 출력 신호를 얻도록 함으로써 전력 증폭기의 선형성을 효과적으로 개선시킬 수 있고, 안정성이 우수하고 넓은 동작 대역을 가지며, 가격과 크기 경쟁력이 우수한 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치 및 방법에 관한 것이다.

Description

전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치 및 방법{Digital feedback linearizer for linearizing power amplifier and method therefor}
본 발명은 이동통신 기지국용 전력 증폭기(PA: Power Amplifier)의 선형성을 개선시키기 위한 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치 및 방법에 관한 것으로서, 더 상세하게는 디지털 신호 처리(DSP; Digital Signal Process)와 피드백 기술을 이용하는 디지털 피드백 전치 왜곡 장치 및 방법으로서, 소정 경로를 통해 입력되는 입력 신호에 전력 증폭기의 왜곡 성분에 대응되는 역 왜곡 성분을 피드백으로 가산하여 선형화에 필요한 전치 왜곡 신호를 생성하고, 이 전치 왜곡 신호를 전력 증폭기에 통과시켜 선형적으로 증폭된 출력 신호를 얻도록 함으로써 전력 증폭기의 선형성을 효과적으로 개선시킬 수 있는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치 및 방법에 관한 것이다.
한편, 본 발명은 입력 신호의 크기에 대응되는 적당한 역 왜곡 성분을 미리 작성되어 저장된 룩업(look-up) 테이블을 통해 얻을 수 있게 함으로써 해당 입력 신호에 대한 최적의 전치 왜곡 신호를 만들 수 있는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치 및 방법에 관한 것이다.
당업자에게 잘 알려진 바와 같이, 무선 기지국용 전력 증폭기는 입력 신호를 신호의 왜곡 없이 고전력으로 증폭해야 한다. 특히, 광대역 부호 분할 다중 접속(WCDMA; Wideband Code Division Multiple Access) 방식의 경우 멀티 캐리어(MC; Multi-Carrier) 전송 방식을 사용하기 때문에 선형성에 대한 규격이 더욱 더 중요하다. 따라서, 좀 더 좋은 선형성 확보를 위해 다양한 선형화 기술들과 이 기술들이 적용된 다양한 장치들이 사용되고 있는데, 그 대표적인 선형화 장치들로서 아날로그 전치 왜곡기, 아날로그 피드백 선형화 장치, 피드포워드(Feedforward) 선형화기, 디지털 전치 왜곡기 등이 있다.
상기한 선형화 장치들 중에서 아날로그 전치 왜곡기 및 아날로그 피드백 선형화 장치는 협대역의 주파수 특성을 보이기 때문에 입력 신호를 목표치까지 선형화하기 어려운 문제점을 가지고 있다. 한편, 상기 피드포워드 선형화기는 최근까지 가장 많이 사용해 온 선형화 장치로, 선형화 특성은 우수한 반면, 가격 경쟁력이 떨어지며 고열 발생과 큰 사이즈 등 여러가지 문제점을 가지고 있다.
상기한 피드포워드 선형화기의 문제점을 해결하기 위한 장치가 디지털 신호 처리를 이용하는 디지털 전치 왜곡 장치인데, 이 디지털 전치 왜곡 장치는 주파수 대역의 문제가 크게 없고, 선형성의 개선 정도가 뛰어나며, 가격과 크기 경쟁력이 우수하여 기지국용 선형화 장치로 매우 적합하다. 그러나, 상기 디지털 전치 왜곡 장치는 그 자체에 오차가 많을 경우, 관련되는 전력 증폭기의 오차 허용도가 크지 못하기 때문에 상기 전력 증폭기의 왜곡을 규격 만큼 상쇄시키기 어려운 문제점을 가진다.
한편, 종래기술에 따른 전력 증폭기의 선형화 장치로서 아날로그 피드백 전치 왜곡 장치는 전치 왜곡 신호를 효과적으로 추출할 수 있으며 왜곡 신호의 상쇄 오차 허용도(tolerance)가 매우 큰 장점을 가지는데, 이를 도 1에 나타내 보였다. 도 1을 참조하면, 종래기술에 따른 아날로그 피드백 전치 왜곡 장치는, 공급 블록(feeding block)(2), 상쇄 블록(cancelling block)(4), 주 증폭기 블록(main amplifier block)(6), 및 벡터 변조기(VM; Vector Modulator)(3)(5) 등을 포함하여 구성된다. 상세 블록(4)에서는 주 증폭기(PA)(10)의 출력 신호(y(t))에서 주 증폭기(10)의 입력 신호(u(t))를 상쇄시켜 역 왜곡 성분(e(t))을 추출한다. 공급 블록(2)에서는 상기 역 왜곡 성분(e(t))이 피드백 루프를 통해 입력 신호(x(t))에 가산된다. 도 1에서 벡터 변조기(3)(5)는 각각 입력되는 신호의 위상을 적절하게 변화시키는 역할을 한다.
도 1에 도시한 바와 같은 아날로그 피드백 전치 왜곡 장치의 출력 신호(y(t))의 주파수 도메인 신호(Y(f))는 다음과 같이 표현된다.
(1.a)
(1.b)
상기 공식에서:
Gm, Gu, Gy : 도 1에서 명시된 각 통로(path)의 이득(gain)
X : 주파수 도메인의 입력 신호
Xd : 주 증폭기(10)에 의해 발생되는 혼변조(IM: intermodulation) 신호, 즉 왜곡 성분.
상기 공식 (1.a)의 첫번째 항은 증폭된 주신호이며, 두번째 항은 상쇄된 혼변조 신호이다. 혼변조 신호를 완벽하게 상쇄시키기 위해서는 두번째 항을 0으로 근접시켜야 하며, 이를 위해서 Gu가 1이 되도록 설정함이 바람직하다. Gu가 1에 가까운 값이라고 봤을 때, 공식 (1.a)는 근사 공식 (1.b)로 표현될 수 있으며, 이 공식은 피드백 동작을 명확하게 보여준다. 장치 전체의 이득(GPD)은 피드백 루프의 이득에 의해 결정되며 그 값은 -1/Gy이다. 혼변조 성분(IM component)은 부정 피드백(negative feedback) 동작 때문에 폐루프(closed loop)의 이득 Gy·Gm(≥1)으로 나뉘어진다. 만약, 도 1에 도시한 장치의 Gy·Gm이 1보다 훨씬 큰 값으로 설계된다면, 왜곡 성분의 상쇄가 극대화되고 왜곡 상쇄 오차 허용도가 커지게 된다.
그러나, 상기한 아날로그 피드백 전치 왜곡 장치는 피드백 특성상 동작 대역이 좁으며 동작이 불안정하여 발진의 가능성이 많은 문제점을 가지고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 디지털 신호 처리(DSP; Digital Signal Process)와 피드백 기술을 이용하는 디지털 피드백 전치 왜곡 장치 및 방법으로서, 소정 경로를 통해 입력되는 입력 신호에 전력 증폭기의 왜곡 성분에 대응되는 역 왜곡 성분을 피드백으로 가산하여 선형화에 필요한 전치 왜곡 신호를 생성하고, 이 전치 왜곡 신호를 전력 증폭기에 통과시켜 선형적으로 증폭된 출력 신호를 얻도록 함으로써 전력 증폭기의 선형성을 효과적으로 개선시킬 수 있는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치 및 방법을 제공하는데 그 목적이 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 입력 신호의 크기에 대응되는 적당한 역 왜곡 성분을 미리 작성되어 저장된 룩업(look-up) 테이블을 통해 얻을 수 있도록 함으로써 해당 입력 신호에 대한 최적의 전치 왜곡 신호를 만들 수 있는 디지털 피드백 선형화 장치 및 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 제1 실시예에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치는, 무선 통신 기지국 등에 사용되는 전력 증폭기의 선형화를 위한 선형화 장치에 있어서, 상기 전력 증폭기의 입출력 신호의 차를 생성하기 위한 전력 증폭기 입출력 신호 차감수단과; 상기 입출력 신호 차감수단의 출력 신호값과, 소정 경로를 통해 상기 선형화 장치로 입력되는 입력 신호(x(t))의 절대값을 토대로 상기 입력 신호(x(t))에 대응하는 역 왜곡 피드백 신호(e(t))를 추출하는 역 왜곡 피드백 신호 추출수단; 및 상기 입력 신호(x(t))에 상기 역 왜곡 피드백 신호(e(t))를 가산하여 상기 전력 증폭기에 입력되는 전치 왜곡 신호(u(t))를 생성하는 신호 가산수단을 포함하고, 상기 전력 증폭기는 상기 전치 왜곡 신호를 입력 신호로 사용하여 상기 전력 증폭기를 선형화하도록 된 것을 특징으로 한다.
바람직하게는, 상기 역 왜곡 피드백 신호 추출수단은 소정 단위로 순차적으로 증가하는 상기 입력 신호(x(t))의 크기에 대응하여 양자화된 신호값들로 구성된 룩업 테이블(look-up table)을 포함한다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제2 실시예의 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치는, 무선 통신 기지국 등에 사용되는 전력 증폭기의 선형화를 위한 선형화 장치에 있어서, 상기 선형화 장치로 입력되는 입력 신호(x(t))의 절대값의 크기에 대응하여 양자화된 신호값들로 이루어지는 룩업 테이블과; 상기 전력 증폭기에서 피드백되는 출력 신호와 관련되는 피드백 출력 참조 신호(yr(t))를 상기 룩업 테이블에서 선택 결정하기 위한 피드백 출력 참조신호 결정수단과; 상기 입력 신호(x(t))에 상기 피드백 출력 참조 신호(yr(t))를 가산하여 상기 전력 증폭기에 입력되는 오차 신호(xe(t))를 생성하는 신호 가산수단을 포함하고, 상기 전력 증폭기는 상기 오차 신호(xe(t))를 입력 신호로 사용하여 상기 전력 증폭기를 선형화하도록 된 것을 특징으로 한다.
바람직하게는, 상기 전력 증폭기 자체의 이득을 A로 표시하고, 상기 증폭기에 의한 왜곡 성분을 d(t)로 표시하고, 피드백에 의한 감쇄 정도를 1/K로 표시하고, 상기 전력 증폭기의 출력 신호를 y(t)로 표시할 때, 아래와 공식이 성립한다.
또한, 상기 목적을 달성하기 위한 본 발명의 제3 실시예에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 방법은, 무선 통신 기지국 등에 사용되는 전력 증폭기의 선형화를 위한 선형화 장치에 의해 구현되는 선형화 방법에 있어서, a) 상기 전력 증폭기의 입출력 신호의 차를 생성하는 단계; b) 상기 a) 단계에서 생성된 입출력 신호 차의 값과, 소정 경로를 통해 상기 선형화 장치로 입력되는 입력 신호(x(t))의 절대값을 토대로 상기 입력 신호(x(t))에 대응하는 역 왜곡 피드백 신호(e(t))를 추출하는 단계; c) 상기 입력 신호(x(t))에 상기 역 왜곡 피드백 신호(e(t))를 가산하여 상기 전력 증폭기에 입력되는 전치 왜곡 신호(u(t))를 생성하는 단계; 및 d) 상기 전력 증폭기가 상기 전치 왜곡 신호(u(t))를 입력 신호로 사용하여 상기 전력 증폭기를 선형화하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 b) 단계는 소정 단위로 순차적으로 증가하는 상기 입력 신호(x(t))의 크기에 대응하여 양자화된 신호값들로 구성된 룩업 테이블(look-up table)을 만들고, 이 룩업 테이블을 통해 상기 역 왜곡 피드백 신호(e(t))를 추출하는 과정을 포함한다.
더욱이, 상기 목적을 달성하기 위한 본 발명의 제4 실시예에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 방법은,무선 통신 기지국 등에 사용되는 전력 증폭기의 선형화를 위한 선형화 장치에 의해 구현되는 선형화 방법에 있어서, 상기 선형화 장치로 입력되는 입력 신호(x(t))의 절대값의 크기에 대응하여 양자화된 신호값들로 이루어지는 룩업 테이블을 구성하는 단계; 상기 전력 증폭기에서 피드백되는 출력 신호와 관련되는 피드백 출력 참조 신호(yr(t))를 상기 룩업 테이블에서 선택 결정하는 단계; 상기 입력 신호(x(t))에 상기 피드백 출력 참조 신호(yr(t))를 가산하여 상기 전력 증폭기에 입력되는 오차 신호(xe(t))를 생성하는 단계; 및 상기 전력 증폭기가 상기 오차 신호(xe(t))를 입력 신호로 사용하여 상기 전력 증폭기를 선형화하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치 및 방법의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
한편, 이하의 설명에 있어서, 종래기술에 따른 기술 구성과 본 발명에 의한 기술 구성이 동일한 경우에는 종래기술에서 사용하였던 도면 부호를 그대로 사용하고, 이에 대한 상세한 설명은 생략한다.
도 2를 참조하면, 본 발명의 일실시예의 선형화 장치(100)는, 전력 증폭기(10)의 입출력 신호의 차를 생성하기 위한 전력 증폭기 입출력 신호 차감부(112)와; 입출력 신호 차감부(112)의 출력 신호값과, 소정 경로를 통해 상기 선형화 장치(100)로 입력되는 입력 신호(x(t))의 절대값을 토대로 입력 신호(x(t))에 대응하는 역 왜곡 피드백 신호(e(t))를 추출하는 역 왜곡 피드백 신호 추출부로서 룩업 테이블(14); 및 입력 신호(x(t))에 역 왜곡 피드백 신호(e(t))를 가산하여 전력 증폭기(10)에 입력되는 전치 왜곡 신호(u(t))를 생성하는 신호 가산부(116); 전력 증폭기(10)의 출력단과 입출력 신호 차감부(112) 사이에 개재되어 전력 증폭기(10)의 출력 신호(y(t))의 크기를 선형화 장치(100)의 전체 이득(GPD)의 역수 만큼 감쇄시키는 출력 신호 감쇄부(118)를 포함하여 이루어진다. 여기서, 전력 증폭기(10)는 전치 왜곡 신호(u(t))를 입력 신호로 사용하여 전력 증폭기(10)를 선형화한다.
도 2에 도시한 바와 같이 본 발명의 입출력 신호 차감부(112)와, 역 왜곡 피드백 신호 추출부로서 룩업 테이블(114), 및 신호 가산부(116)는 일종의 디지털 신호 처리기(DSP; Digital Signal Processor)(110)로 구성될 수 있다. 한편, 본 발명의 역 왜곡 피드백 신호 추출부로서 룩업 테이블(114)은, 소정 단위로 순차적으로 증가하는, 예를 들면 1씩 증가하는 입력 신호(x(t))의 크기에 대응하여 양자화된 신호값들로 구성된다. 다른 한편, 본 발명의 선형화 장치(100)는 도 2에 도시한 바와 같이 전치 왜곡 신호(u(t))가 피드백되어 입력 신호(x(t))에 다시 가산될 때의 이득(Gu)을 1에 근사한 값으로 한다.
도 4를 참조하면, 이는 본 발명의 다른 실시예의 선형화 장치(200)로서, 선형화 장치(200)로 입력되는 입력 신호(x(t))의 절대값의 크기에 대응하여 양자화된 신호값들로 이루어지는 룩업 테이블(214)과; 전력 증폭기(10)에서 피드백되는 출력 신호와 관련되는 피드백 출력 참조 신호(yr(t))를 룩업 테이블(214)에서 선택 결정하기 위한 피드백 출력 참조신호 결정부(215); 입력 신호(x(t))에 피드백 출력 참조 신호(yr(t))를 가산하여 전력 증폭기(10)에 입력되는 오차 신호(xe(t))를 생성하는 신호 가산부(216); 및 전력 증폭기(10)의 출력 신호의 크기를 선형화 장치(200)의 전체 이득(k)의 역수 만큼 감쇄시키는 출력 신호 감쇄부(218)를 포함하여 이루어진다. 여기서, 전력 증폭기(10)는 오차 신호(xe(t))를 입력 신호로 사용하여 전력 증폭기(10)를 선형화한다.
한편, 도 4에 도시한 본 발명의 실시예에 있어서, 전력 증폭기(10) 자체의 이득을 A로 표시하고, 증폭기(10)에 의한 왜곡 성분을 d(t)로 표시하고, 피드백에 의한 감쇄 정도를 1/K로 표시하고, 전력 증폭기(10)의 출력 신호를 y(t)로 표시할 때, 아래와 공식이 성립한다.
(2)
(3)
(4)
(5)
(6)
상기 공식 (6)은 공식 (5)에서 A≫K로 가정함으로써 구해진다.
도 3을 참조하면, 이는 도 2에 도시한 본 발명의 선형화 장치에 의해 구현되는 선형화 방법의 흐름도이다. 도 3을 참조하면, 본 발명의 선형화 방법은, 전력 증폭기(10)의 입출력 신호의 차(D; Difference)를 생성하는 단계(S100)와; S100 단계에서 생성된 입출력 신호 차(D)의 값과, 선형화 장치(100)로 입력되는 입력 신호(x(t))의 절대값을 토대로 구성된 룩업 테이블(114)에서 역 왜곡 피드백 신호(e(t))를 추출하는 단계(S110)와; 입력 신호(x(t))에 역 왜곡 피드백 신호(e(t))를 가산하여 전력 증폭기(10)에 입력되는 전치 왜곡 신호(u(t))를 생성하는 단계(S120); 및 전력 증폭기(10)가 전치 왜곡 신호(u(t))를 입력 신호로 사용하여 전력 증폭기(10)를 선형화하는 단계(S130)를 포함하여 이루어진다.
한편, 도 5를 참조하면, 이는 도 4에 도시한 본 발명의 다른 실시예에 의한 선형화 장치에 의해 구현되는 선형화 방법의 흐름도이다. 도 5을 참조하면, 본 발명의 다른 실시예의 선형화 방법은, 선형화 장치(200)로 입력되는 입력 신호(x(t))의 절대값의 크기에 대응하여 양자화된 신호값들로 이루어지는 룩업 테이블(214)을 구성하는 단계(S200)와; 전력 증폭기(10)에서 피드백되는 출력 신호와 관련되는 피드백 출력 참조 신호(yr(t))를 룩업 테이블(214)에서 선택 결정하는 단계(S210)와; 입력 신호(x(t))에 피드백 출력 참조 신호(yr(t))를 가산하여 전력 증폭기(10)에 입력되는 오차 신호(xe(t))를 생성하는 단계(S220); 및 전력 증폭기(10)가 오차 신호(xe(t))를 입력 신호로 사용하여 전력 증폭기(S230)를 선형화하는 단계(S230)를 포함하여 이루어진다.
상기와 같이 구성된 본 발명에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치의 실시예들의 작용을 도 2 내지 도 8를 참조하여 설명하면 다음과 같다.
도 2에 도시한 본 발명의 일실시예에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치의 동작 원리는, 도 1을 참조하면서 설명한 종래기술의 아날로그 피드백 전치 왜곡 장치와 같으나, 본 발명에서의 역 왜곡 피드백 신호(e(t))는 룩업 테이블(114)에 구성되어 있다는 점에 그 차이가 있다. 또한, 종래기술의 상쇄 통로의 이득인자(Gu)와 피드백 통로의 이득인자(Gy)는, 본 발명에서는 디지털 신호 처리기(110)에 의해 조정된다.
본 발명에서 룩업 테이블(114)의 사용은 전력 증폭기(10)의 동작 대역을 확장케 하며, 발진의 가능성을 제거해 준다. 따라서, 본 발명에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치는 우수한 선형성, 우수한 가격, 크기 경쟁력, 기지국 디지털 파트와의 호환성, 광대역 동작, 안정성 등 기존의 디지털 전치 왜곡 장치의 장점들을 모두 가지고 있으며, 더불어서 기존의 아날로그 전치 왜곡 장치의 가장 큰 장점인 높은 왜곡 상쇄 오차 허용도를 동시에 가진다.
도 6은 본 발명의 일실시예에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치(100)의 동작 과정을 나타내는데, 본 발명의 동작 과정은 도시한 바와 같이 크게 두 단계로 나눌 수 있다. 첫번째 단계는 룩업 테이블(114)를 구현하는 단계로, 예를 들어 입력단에 1부터 n까지 크기가 순차적으로 증가하는 트레이닝 신호(training signal)를 입력시키고 수렴의 과정을 통해 입력의 크기에 따른 n개의 양자화(quantization)된 피드백 신호(e(t))의 룩업 테이블(114)를 얻는다. 두번째 단계는 전력 증폭기(10)의 선형화 단계로, 도시한 바와 같이 룩업 테이블(114)을 얻기 위해 필요했던 통로들은 제거되고 룩업 테이블(114)을 이용해 전력 증폭기(10)를 선형화시킨다.
한편, 도 4 및 도 5에 도시한 본 발명의 다른 실시예의 동작 원리는 피드백 참조 신호(yr(t))를 룩업 테이블(214)에 의해 구현하는 것 이외에는 기존의 아날로그 피드백 전치 왜곡 장치(도 1)와 같다. 아래의 공식 (2) 내지 (6)은 도 4에 도시한 본 발명의 다른 실시예의 디지털 피드백 선형화 장치(200)의 동작 원리를 나타내는 공식들로서, 공식 (4)에서 피드백 참조 신호(yr(t))가 입력의 크기에 대한 룩업 테이블(214)로 구성된다. 아래 공식에서, A는 전력 증폭기 자체의 이득을 나타내고, d(t)는 전력 증폭기에 의한 왜곡 성분을, 1/K는 피드백 통로의 감쇄 정도를 나타낸다.
(2)
(3)
(4)
(5)
(6)
상기 공식 (5)에서 도 4의 선형화 장치가 A>>K로 설계된다면, (K+A)≒A로 근사화되며, 그 결과 공식 (6)을 얻는다. 공식 (6)에서 알 수 있듯이 왜곡 성분 d(t)는 K/A에 의해 감쇄되어 선형화된다. 피드백 참조 신호(yr(t))를 룩업 테이블(214)로 대신함으로써 선형화 장치 지연 오차를 방지할 수 있으며, 기존의 아날로그 피드백 전치 왜곡 장치의 문제점인 불안정성과 협대역성을 충분히 극복할 수 있고, 공식 (6)과 같은 선형화를 이룰 수 있다.
도 7 및 도 8을 참조하여 본 발명에 따른 디지털 피드백 선형화 장치와 종래기술에 의한 디지털 전치 왜곡 장치의 성능을 비교하면 다음과 같다.
도 7은 룩업 테이블(114)(214)을 얻는 과정에서 기존의 디지털 전치 왜곡 장치(PD; Predistorter)와 본 발명에 따른 디지털 피드백 선형화 장치(FBPD; Feed Back Predistorter)의 수렴 속도의 시뮬레이션 결과를 비교하여 나타낸 그래프이다. 도 7에서 가로축은 시뮬레이션의 반복 횟수를 나타내며, 세로축은 전력 증폭기(10) 출력 신호의 선형화 후 남아있는 왜곡 정도를 나타낸다. 도 7에서 알 수 있듯이 본 발명의 디지털 피드백 선형화 장치가 기존의 디지털 전치 왜곡 장치에 비해 훨씬 더 우수한 수렴 특성을 보임은 명백하다.
도 8a는 피드백 신호(e(t))에 있어서 진폭의 오차가 생겼을 때, 기존의 디지털 전치 왜곡 장치(PD)와 본 발명에 따른 디지털 피드백 선형화 장치(FBPD)의 출력 신호의 선형화 후 왜곡 정도의 시뮬레이션 결과를 비교하여 나타낸 것이고, 도 8b는 피드백 신호(e(t))에 있어서 위상의 오차가 생겼을 때, 기존의 디지털 전치 왜곡 장치(PD)와 본 발명에 따른 디지털 피드백 선형화 장치(FBPD)의 출력 신호의 선형화 후 왜곡 정도의 시뮬레이션 결과를 비교하여 나타낸 것이다. 도 8a 및 도 8b를 참조하면, 진폭과 위상 오차 모두에서 본 발명의 선형화 장치가 기존의 디지털 전치 왜곡 장치에 비해 훨씬 더 낮은 레벨의 왜곡 특성을 보임을 알 수 있다. 이러한 사실에 비추어 볼 때, 본 발명에 따른 디지털 피드백 선형화 장치는 우수한 왜곡 상쇄 오차 허용도를 가짐을 확인할 수 있다.
도 7 및 도 8에 나타난 시뮬레이션 결과에서 알 수 있듯이, 본 발명에 따른 디지털 피드백 선형화 장치는 기존의 아날로그 피드백 전치 왜곡 장치의 단점을 보완할 수 있고, 기존의 디지털 전치 왜곡 장치보다 수렴 속도와 오차 허용도에서 우수한 특성을 보임은 명백하다. 즉, 본 발명에 따른 디지털 피드백 선형화 장치는 기존의 아날로그 피드백 전치 왜곡 장치의 장점와 디지털 전치 왜곡 장치의 장점을 모두 가지고 있음을 알 수 있다.
이상에서 살펴본 바와 같은 본 발명에 따른 전력 증폭기의 선형화를 위한 선형화 장치 및 방법은, 디지털 신호 처리(DSP; Digital Signal Process)와 피드백 기술을 이용하는 디지털 피드백 전치 왜곡 장치(FBPD; Feedback Predistorter) 및 방법으로서, 소정 경로를 통해 입력되는 입력 신호에 전력 증폭기(PA; Power Amplifier)의 왜곡 성분에 대응되는 역 왜곡 성분을 피드백으로 가산하여 선형화에 필요한 전치 왜곡 신호를 생성하고, 이 전치 왜곡 신호를 전력 증폭기에 통과시켜 선형적으로 증폭된 출력 신호를 얻도록 함으로써 전력 증폭기의 선형성을 효과적으로 개선시킬 수 있고, 안정성이 우수하고 넓은 동작 대역을 가지며, 가격과 크기 경쟁력이 우수한 이점을 제공한다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
도 1은 종래기술에 의한 전력 증폭기의 선형화를 위한 선형화 장치로서 아날로그 피드백 전치 왜곡 장치의 구성도.
도 2는 본 발명의 일실시예에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치의 구성도.
도 3은 도 2의 선형화 장치에 의해 구현되는 본 발명에 따른 선형화 방법의 흐름도.
도 4는 본 발명의 다른 실시예에 따른 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치의 구성도.
도 5는 도 4의 선형화 장치에 의해 구현되는 본 발명의 다른 실시예에 따른 선형화 방법의 흐름도.
도 6은 본 발명에 따른 선형화 장치의 동작 원리를 설명하기 위한 도면.
도 7은 종래기술에 의한 디지털 전치 왜곡 장치(PD; Predistorter)와 본 발명에 따른 디지털 피드백 선형화 장치(FBPD; Feed Back Predistorter)의 수렴 속도의 시뮬레이션 결과를 비교하여 나타낸 그래프.
도 8a 및 도 8b는 종래기술에 의한 디지털 전치 왜곡 장치와 본 발명에 따른 디지털 피드백 선형화 장치의 출력 신호의 선형화 후 왜곡 정도의 시뮬레이션 결과를 비교하여 나타낸 그래프.
<도면의 주요부분에 대한 부호의 설명>
10 : 전력 증폭기(PA; Power Amplifier)
100, 200 : 디지털 피드백 선형화 장치
110, 215 : 디지털 신호 처리부(DSP; Digital Signal Processor)
112 : 입출력 신호 차감부
114, 214 : 룩업 테이블(Look-up table)
116, 216 : 신호 가산부
118, 218 : 출력 신호 감쇄부

Claims (12)

  1. 무선 통신 기지국 등에 사용되는 전력 증폭기의 선형화를 위한 선형화 장치에 있어서,
    상기 전력 증폭기의 입출력 신호의 차를 생성하기 위한 전력 증폭기 입출력 신호 차감수단;
    상기 입출력 신호 차감수단의 출력 신호값과, 소정 경로를 통해 상기 선형화 장치로 입력되는 입력 신호(x(t))의 절대값을 토대로 상기 입력 신호(x(t))에 대응하는 역 왜곡 피드백 신호(e(t))를 추출하는 역 왜곡 피드백 신호 추출수단; 및
    상기 입력 신호(x(t))에 상기 역 왜곡 피드백 신호(e(t))를 가산하여 상기 전력 증폭기에 입력되는 전치 왜곡 신호(u(t))를 생성하는 신호 가산수단을 포함하고,
    상기 전력 증폭기는 상기 전치 왜곡 신호를 입력 신호로 사용하여 상기 전력 증폭기를 선형화하고,
    상기 역 왜곡 피드백 신호 추출수단은 소정 단위로 순차적으로 증가하는 상기 입력 신호(x(t))의 크기에 대응하여 양자화된 신호값들로 구성된 룩업 테이블(look-up table)을 포함하여 된 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 전력 증폭기 입출력 신호 차감수단, 상기 역 왜곡 피드백 신호 추출수단, 및 상기 신호 가산수단은 디지털 신호 처리기(DSP; Digital Signal Processor)로 구성되는 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치.
  4. 제1항에 있어서, 상기 전력 증폭기의 출력단과 상기 전력 증폭기 입출력 신호 차감수단 사이에 개재되어 상기 전력 증폭기의 출력 신호의 크기를 조정하는 출력 신호 감쇄수단을 포함하는 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치.
  5. 제4항에 있어서, 상기 출력 신호 감쇄수단은 상기 출력 신호의 크기를 상기 선형화 장치의 전체 이득(gain)의 역수 만큼 감쇄시키도록 이루어지는 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치.
  6. 제1항에 있어서, 상기 전치 왜곡 신호(u(t))가 피드백되어 상기 입력 신호(x(t))에 다시 가산될 때의 이득(Gu)은 1에 근사한 값을 갖는 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치.
  7. 무선 통신 기지국 등에 사용되는 전력 증폭기의 선형화를 위한 선형화 장치에 있어서,
    상기 선형화 장치로 입력되는 입력 신호(x(t))의 절대값의 크기에 대응하여 양자화된 신호값들로 이루어지는 룩업 테이블;
    상기 전력 증폭기에서 피드백되는 출력 신호와 관련되는 피드백 출력 참조 신호(yr(t))를 상기 룩업 테이블에서 선택 결정하기 위한 피드백 출력 참조신호 결정수단;
    상기 입력 신호(x(t))에 상기 피드백 출력 참조 신호(yr(t))를 가산하여 상기 전력 증폭기에 입력되는 오차 신호(xe(t))를 생성하는 신호 가산수단; 및
    상기 전력 증폭기의 출력 신호의 크기를 조정하는 출력 신호 감쇄수단을 포함하고,
    상기 전력 증폭기는 상기 오차 신호(xe(t))를 입력 신호로 사용하여 상기 전력 증폭기를 선형화하고,
    상기 출력 신호 감쇄수단은 상기 출력 신호의 크기를 상기 선형화 장치의 전체 이득(gain)의 역수 만큼 감쇄시키도록 이루어지는 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치.
  8. 삭제
  9. 제7항에 있어서, 상기 전력 증폭기 자체의 이득을 A로 표시하고, 상기 증폭기에 의한 왜곡 성분을 d(t)로 표시하고, 피드백에 의한 감쇄 정도를 1/K로 표시하고, 상기 전력 증폭기의 출력 신호를 y(t)로 표시할 때, 아래와 공식이:
    성립하는 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치.
  10. 무선 통신 기지국 등에 사용되는 전력 증폭기의 선형화를 위한 선형화 장치에 의해 구현되는 선형화 방법에 있어서,
    a) 상기 전력 증폭기의 입출력 신호의 차를 생성하는 단계;
    b) 상기 a) 단계에서 생성된 입출력 신호 차의 값과, 소정 경로를 통해 상기 선형화 장치로 입력되는 입력 신호(x(t))의 절대값을 토대로 상기 입력 신호(x(t))에 대응하는 역 왜곡 피드백 신호(e(t))를 추출하는 단계;
    c) 상기 입력 신호(x(t))에 상기 역 왜곡 피드백 신호(e(t))를 가산하여 상기 전력 증폭기에 입력되는 전치 왜곡 신호(u(t))를 생성하는 단계; 및
    d) 상기 전력 증폭기가 상기 전치 왜곡 신호(u(t))를 입력 신호로 사용하여 상기 전력 증폭기를 선형화하는 단계를 포함하고,
    상기 b) 단계는 소정 단위로 순차적으로 증가하는 상기 입력 신호(x(t))의 크기에 대응하여 양자화된 신호값들로 구성된 룩업 테이블(look-up table)을 만들고, 이 룩업 테이블을 통해 상기 역 왜곡 피드백 신호(e(t))를 추출하는 과정을 포함하는 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 방법.
  11. 삭제
  12. 무선 통신 기지국 등에 사용되는 전력 증폭기의 선형화를 위한 선형화 장치에 의해 구현되는 선형화 방법에 있어서,
    상기 선형화 장치로 입력되는 입력 신호(x(t))의 절대값의 크기에 대응하여 양자화된 신호값들로 이루어지는 룩업 테이블을 구성하는 단계;
    상기 전력 증폭기에서 피드백되는 출력 신호와 관련되는 피드백 출력 참조 신호(yr(t))를 상기 룩업 테이블에서 선택 결정하는 단계;
    상기 입력 신호(x(t))에 상기 피드백 출력 참조 신호(yr(t))를 가산하여 상기 전력 증폭기에 입력되는 오차 신호(xe(t))를 생성하는 단계; 및
    상기 전력 증폭기가 상기 오차 신호(xe(t))를 입력 신호로 사용하여 상기 전력 증폭기를 선형화하는 단계를 포함하는 것을 특징으로 하는 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 방법.
KR10-2003-0070639A 2003-10-10 2003-10-10 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법 KR100518456B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0070639A KR100518456B1 (ko) 2003-10-10 2003-10-10 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법
US10/807,342 US7129777B2 (en) 2003-10-10 2004-03-24 Digital feedback linearizing apparatus to linearize power amplifier and method used by the apparatus
EP04101260A EP1523102B1 (en) 2003-10-10 2004-03-26 Digital feedback linearizing apparatuses and methods
DE602004022119T DE602004022119D1 (de) 2003-10-10 2004-03-26 Geräte und Verfahren zur Linearisierung mit digitaler Rückkopplung
JP2004099338A JP2005117613A (ja) 2003-10-10 2004-03-30 電力増幅器の線形化のためのデジタルフィードバック線形化装置及び方法
CNB2004100328258A CN1293774C (zh) 2003-10-10 2004-04-12 使功率放大器线性化的数字反馈线性化设备及使用的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0070639A KR100518456B1 (ko) 2003-10-10 2003-10-10 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법

Publications (2)

Publication Number Publication Date
KR20050034880A KR20050034880A (ko) 2005-04-15
KR100518456B1 true KR100518456B1 (ko) 2005-09-30

Family

ID=34309568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0070639A KR100518456B1 (ko) 2003-10-10 2003-10-10 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법

Country Status (6)

Country Link
US (1) US7129777B2 (ko)
EP (1) EP1523102B1 (ko)
JP (1) JP2005117613A (ko)
KR (1) KR100518456B1 (ko)
CN (1) CN1293774C (ko)
DE (1) DE602004022119D1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588974B1 (ko) * 2004-12-28 2006-06-14 주식회사 팬택앤큐리텔 무선통신단말기에서의 전치왜곡 선형화 장치 및 그 방법
EP1750367B1 (en) * 2005-08-04 2009-07-15 Dibcom Method and device for automatic gain control with limited jitter
US7653147B2 (en) * 2005-08-17 2010-01-26 Intel Corporation Transmitter control
US20070249290A1 (en) * 2006-04-24 2007-10-25 Sony Ericsson Mobile Communications Ab Adaptive pre-distortion
JP4986737B2 (ja) * 2007-06-26 2012-07-25 パナソニック株式会社 プリディストーション型歪補償増幅装置
US7929927B2 (en) * 2007-10-29 2011-04-19 Freescale Semiconductor, Inc. Adaptive pre-distortion with interference detection and mitigation
JP5157479B2 (ja) * 2008-01-28 2013-03-06 富士通株式会社 歪補償装置及びこれを備えた電力増幅装置
CN101971508B (zh) * 2008-03-10 2015-02-11 纽兰斯公司 宽带信号处理的方法、***和装置
JP5071370B2 (ja) * 2008-12-26 2012-11-14 富士通株式会社 歪補償装置及び方法
JP5238564B2 (ja) * 2009-03-18 2013-07-17 日本無線株式会社 プリディストータ
KR101310418B1 (ko) 2010-02-12 2013-09-24 뉴랜스, 인코포레이티드. 광대역 아날로그 무선주파수 부품
JP2012010082A (ja) * 2010-06-24 2012-01-12 Netcomsec Co Ltd 送信電力増幅装置
JP5482561B2 (ja) 2010-08-13 2014-05-07 富士通株式会社 歪補償増幅装置及び歪補償方法
KR101128487B1 (ko) * 2010-10-12 2012-06-21 포항공과대학교 산학협력단 전력 증폭기 선형화 방법 및 장치
WO2012061385A1 (en) * 2010-11-01 2012-05-10 Newlans, Inc. Method and apparatus for power amplifier linearization
US8970252B2 (en) 2010-11-08 2015-03-03 Newlans, Inc. Field programmable analog array
WO2012083546A1 (en) * 2010-12-23 2012-06-28 Huawei Technologies Co., Ltd. Signal processing arrangement and signal processing method
US9178354B2 (en) * 2011-08-24 2015-11-03 3Dfs L.L.C. Multipurpose, universal converter with battery control and real-time power factor correction
WO2013067118A1 (en) 2011-11-01 2013-05-10 Newlans, Inc. Wideband signal processing
US9407240B2 (en) 2012-09-05 2016-08-02 Spero Devices, Inc. Bi-quad calibration
JP6098178B2 (ja) 2013-01-17 2017-03-22 富士通株式会社 増幅装置、歪補償装置および歪補償方法
JP6296709B2 (ja) * 2013-06-14 2018-03-20 株式会社東芝 歪補償装置
CN104515944B (zh) * 2014-12-18 2017-04-26 华中科技大学 一种基于pid反馈的预失真修正方法及led结温温度测量方法
FR3040220B1 (fr) * 2015-08-19 2018-04-20 Safran Aircraft Engines Systeme de regulation d'un parametre regule

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049832A (en) * 1990-04-20 1991-09-17 Simon Fraser University Amplifier linearization by adaptive predistortion
WO1997049174A1 (de) * 1996-06-19 1997-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorverzerrung für eine nichtlineare übertragungsstrecke im hochfrequenzbereich
US5770971A (en) * 1996-07-26 1998-06-23 Northern Telecom Limited Distortion compensation control for a power amplifier
JPH1086858A (ja) 1996-09-17 1998-04-07 Nippon Treks Kk ウイング車の煽構造
US5745006A (en) * 1996-11-12 1998-04-28 Motorola, Inc. Method of compensating for distortion in an amplifier
KR100326176B1 (ko) * 1998-08-06 2002-04-17 윤종용 이동통신시스템의전력증폭장치및방법
FI107212B (fi) * 1999-03-26 2001-06-15 Nokia Networks Oy I/Q-modulaattorin tasajännitesiirtymän korjaus
JP4097430B2 (ja) 1999-07-28 2008-06-11 富士通株式会社 歪補償機能を備えた無線装置
US6246286B1 (en) * 1999-10-26 2001-06-12 Telefonaktiebolaget Lm Ericsson Adaptive linearization of power amplifiers
WO2001056146A1 (en) * 2000-01-26 2001-08-02 Nokia Corporation Method and system for compensating non-linearities and time-varying changes of a transfer function acting on an input signal
JP2002038682A (ja) 2000-07-24 2002-02-06 Eidai Co Ltd 階段室のインコーナー手摺装置
KR100438445B1 (ko) * 2001-03-22 2004-07-03 삼성전자주식회사 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
US7035345B2 (en) * 2001-06-08 2006-04-25 Polyvalor S.E.C. Adaptive predistortion device and method using digital receiver
US7203247B2 (en) * 2001-07-23 2007-04-10 Agere Systems Inc. Digital predistortion technique for WCDMA wireless communication system and method of operation thereof
JP3562499B2 (ja) * 2001-07-30 2004-09-08 日本電気株式会社 歪補償装置、歪補償器の制御方法、およびそのプログラム
US20030058959A1 (en) * 2001-09-25 2003-03-27 Caly Networks. Combined digital adaptive pre-distorter and pre-equalizer system for modems in link hopping radio networks
US6703897B2 (en) * 2001-12-26 2004-03-09 Nortel Networks Limited Methods of optimising power amplifier efficiency and closed-loop power amplifier controllers
GB2385730A (en) 2002-02-20 2003-08-27 Motorola Inc An apparatus and method for power amplifier linearisation
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry

Also Published As

Publication number Publication date
JP2005117613A (ja) 2005-04-28
EP1523102A3 (en) 2006-01-04
DE602004022119D1 (de) 2009-09-03
US7129777B2 (en) 2006-10-31
CN1606364A (zh) 2005-04-13
CN1293774C (zh) 2007-01-03
US20050077960A1 (en) 2005-04-14
EP1523102A2 (en) 2005-04-13
EP1523102B1 (en) 2009-07-22
KR20050034880A (ko) 2005-04-15

Similar Documents

Publication Publication Date Title
KR100518456B1 (ko) 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법
US6985033B1 (en) Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same
US7561636B2 (en) Digital predistortion apparatus and method in power amplifier
US7864881B2 (en) Digital predistortion transmitter
JP4183364B2 (ja) 歪補償装置
KR100535273B1 (ko) 광대역 전치 왜곡 선형화 방법 및 장치
JP5071370B2 (ja) 歪補償装置及び方法
JP4087180B2 (ja) 入力信号に予め歪みを加える方法および予歪みシステム
US20020171485A1 (en) Digitally implemented predistorter control mechanism for linearizing high efficiency RF power amplifiers
KR20050077781A (ko) 멱급수형 디지털 프리디스토터
KR20050108024A (ko) 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
KR20050071821A (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치
JP2006279780A (ja) 歪み補償装置及び歪み補償方法
Abi Hussein et al. Digital predistortion for RF power amplifiers: State of the art and advanced approaches
Lin et al. Dynamically optimum lookup-table spacing for power amplifier predistortion linearization
US8804872B1 (en) Dynamic determination of volterra kernels for digital pre-distortion
Cavers Optimum indexing in predistorting amplifier linearizers
Zhang et al. An improved digital predistortion in wideband wireless transmitters using an under-sampled feedback loop
KR20050064485A (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상장치 및 방법
KR100487209B1 (ko) 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법
KR101470817B1 (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
Ba et al. Optimal spacing of a linearly interpolated complex-gain LUT predistorter
JP2006279775A (ja) 歪み補償装置及び歪み補償方法
Chani-Cahuana Digital compensation techniques for power amplifiers in radio transmitters
Yadav et al. Digital Predistortion (Dpd) Algorithm For 5g Applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130710

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee